DÉCIMA EDICIÓN

ELECTRÓNICA: TEORÍA DE CIRCUITOS Y DISPOSITIVOS ELECTRÓNICOS



ROBERT L. BOYLESTAD
LOUIS NASHELSKY

ECUACIONES SIGNIFICATIVAS

1 Diodos semiconductores $W = QV$, $1\text{ eV} = 1.6 \times 10^{-19}\text{ J}$, $I_D = I_s\,(e^{V_D/nV_T} - 1)$, $V_T = kT/q$, $T_K = T_C + 273°$, $k = 1.38 \times 10^{-23}\text{ J/K}$, $V_K \cong 0.7\text{ V (Si)}$, $V_K \cong 0.3\text{ V(Ge)}$, $V_K \cong 1.2\text{ V (GaAs)}$, $R_D = V_D/I_D$, $r_d = 26\text{ mV}/I_D$, $r_{\text{prom}} = \Delta V_d/\Delta I_d|_{\text{pto. a pto.}}$, $P_D = V_D I_D$, $T_C = (\Delta V_Z/V_Z)/(T_1 - T_0) \times 100\%/°\text{C}$

2 Aplicaciones del diodo Silicio: $V_K \cong 0.7\text{ V}$, germanio: $V_K \cong 0.3\text{ V}$, GaAs: $V_K \cong 1.2\text{ V}$; media onda: $V_{\text{cd}} = 0.318V_m$; onda completa: $V_{\text{cd}} = 0.636V_m$

3 Transistores de unión bipolar $I_E = I_C + I_B$, $I_C = I_{C_{\text{mayoritario}}} + I_{CO_{\text{minoritario}}}$, $I_C \cong I_E$, $V_{BE} = 0.7\text{ V}$, $\alpha_{\text{cd}} = I_C/I_E$, $I_C = \alpha I_E + I_{CBO}$, $\alpha_{\text{ca}} = \Delta I_C/\Delta I_E$, $I_{CEO} = I_{CBO}/(1 - \alpha)$, $\beta_{\text{cd}} = I_C/I_B$, $\beta_{\text{ca}} = \Delta I_C/\Delta I_B$, $\alpha = \beta/(\beta + 1)$, $\beta = \alpha/(1 - \alpha)$, $I_C = \beta I_B$, $I_E = (\beta + 1)I_B$, $P_{C_{\text{máx}}} = V_{CE}I_C$

4 Polarización de cd de los BJT En general: $V_{BE} = 0.7\text{ V}$, $I_C \cong I_E$, $I_C = \beta I_B$; polarización fija: $I_B = (V_{CC} - V_{BE})/R_B$, $V_{CE} = V_{CC} - I_C R_C$, $I_{C_{\text{sat}}} = V_{CC}/R_C$; estabilizado por el emisor: $I_B = (V_{CC} - V_{BE})/(R_B + (\beta + 1)R_E)$, $R_i = (\beta + 1)R_E$, $V_{CE} = V_{CC} - I_C(R_C + R_E)$, $I_{C_{\text{sat}}} = V_{CC}/(R_C + R_E)$; divisor de voltaje: exacto: $R_{\text{Th}} = R_1\|R_2$, $E_{\text{Th}} = R_2V_{CC}/(R_1 + R_2)$, $I_B = (E_{Th} - V_{BE})/(R_{Th} + (\beta + 1)R_E)$, $V_{CE} = V_{CC} - I_C(R_C + R_E)$, aproximado: $\beta R_E \geq 10R_2$, $V_B = R_2V_{CC}/(R_1 + R_2)$, $V_E = V_B - V_{BE}$, $I_C \cong I_E = V_E/R_E$; realimentación de voltaje: $I_B = (V_{CC} - V_{BE})/(R_B + \beta(R_C + R_E))$; base común: $I_B = (V_{EE} - V_{BE})/R_E$; transistores de conmutación: $t_{\text{encendido}} = t_r + t_d$, $t_{\text{apagado}} = t_s + t_f$; estabilidad: $S(I_{CO}) = \Delta I_C/\Delta I_{CO}$; polarización fija: $S(I_{CO}) = \beta + 1$; polarización de emisor: $S(I_{CO}) = (\beta + 1)(1 + R_B/R_E)/(1 + \beta + R_B/R_E)$; divisor de voltaje: $S(I_{CO}) = (\beta + 1)(1 + R_{\text{Th}}/R_E)/(1 + \beta + R_{\text{Th}}/R_E)$; polarización por realimentación: $S(I_{CO}) = (\beta + 1)(1 + R_B/R_C)/(1 + \beta + R_B/R_C)$, $S(V_{BE}) = \Delta I_C/\Delta V_{BE}$; polarización fija: $S(V_{BE}) = -\beta/R_B$; polarización de emisor: $S(V_{BE}) = -\beta/(R_B + (\beta + 1)R_E)$; divisor de voltaje: $S(V_{BE}) = -\beta/(R_{\text{Th}} + (\beta + 1)R_E)$; polarización por realimentación: $S(V_{BE}) = -\beta/(R_B + (\beta + 1)R_C)$, $S(\beta) = \Delta I_C/\Delta\beta$; polarización fija: $S(\beta) = I_{C_1}/\beta_1$; polarización de emisor: $S(\beta) = I_{C_1}(1 + R_B/R_E)/(\beta_1(1 + \beta_2 + R_B/R_E))$; divisor de voltaje: $S(\beta) = I_{C_1}(1 + R_{\text{Th}}/R_E)/(\beta_1(1 + \beta_2 + R_{\text{Th}}/R_E))$; polarización por realimentación: $S(\beta) = I_{C_1}(1 + R_B/R_C)/(\beta_1(1 + \beta_2 + R_B/R_C))$, $\Delta I_C = S(I_{CO})\,\Delta I_{CO} + S(V_{BE})\,\Delta V_{BE} + S(\beta)\,\Delta\beta$

5 Análisis de ca de un BJT $r_e = 26\text{ mV}/I_E$; CE polarización fija: $Z_i \cong \beta r_e$, $Z_o \cong R_C$, $A_v = -R_C/r_e$; polarización de divisor de voltaje: $Z_i = R_1\|R_2\|\beta r_e$, $Z_o \cong R_C$, $A_v = -R_C/r_e$; CE polarización de emisor: $Z_i \cong R_B\|\beta R_E$, $Z_o \cong R_C$, $A_v \cong -R_C/R_E$; emisor seguidor: $Z_i \cong R_B\|\beta R_E$, $Z_o \cong r_e$, $A_v \cong 1$; base común: $Z_i \cong R_E\|r_e$, $Z_o \cong R_C$, $A_v \cong R_C/r_e$; realimentación del colector: $Z_i \cong r_e/(1/\beta + R_C/R_F)$, $Z_o \cong R_C\|R_F$, $A_v = -R_C/r_e$; realimentación de cd del colector: $Z_i \cong R_{F_1}\|\beta r_e$, $Z_o \cong R_C\|R_{F_2}$, $A_v = -(R_{F_2}\|R_C)/r_e$; efecto de la impedancia de carga: $A_v = R_LA_{v_{\text{NL}}}/(R_L + R_o)$, $A_i = -A_vZ_i/R_L$; efecto de la impedancia de la fuente: $V_i = R_iV_s/(R_i + R_s)$, $A_{v_s} = R_iA_{v_{\text{NL}}}/(R_i + R_s)$, $I_s = V_s/(R_s + R_i)$; efecto combinado de la carga y la impedancia de la fuente: $A_v = R_LA_{v_{\text{NL}}}/(R_L + R_o)$, $A_{v_s} = (R_i/(R_i + R_s))(R_L/(R_L + R_o))A_{v_{\text{NL}}}$, $A_i = -A_vR_i/R_L$, $A_{i_s} = -A_{v_s}(R_s + R_i)/R_L$; conexión cascodo: $A_v = A_{v_1}A_{v_2}$; conexión de Darlington: $\beta_D = \beta_1\beta_2$; configuración en emisor seguidor: $I_B = (V_{CC} - V_{BE})/(R_B + \beta_DR_E)$, $I_C \cong I_E \cong \beta_DI_B$, $Z_i = R_B\|\beta_1\beta_2R_E$, $A_i = \beta_DR_B/(R_B + \beta_DR_E)$, $A_v \cong 1$, $Z_o = r_{e_1}/\beta_2 + r_{e_2}$; configuración de amplificador básica: $Z_i = R_1\|R_2\|Z_i'$, $Z_i' = \beta_1(r_{e_1} + \beta_2r_{e_2})$, $A_i = \beta_D(R_1\|R_2)/(R_1\|R_2 + Z_i')$, $A_v = \beta_DR_C/Z_i'$, $Z_o = R_C\|r_{o_2}$; par de realimentación: $I_{B_1} = (V_{CC} - V_{BE_1})/(R_B + \beta_1\beta_2R_C)$, $Z_i = R_B\|Z_i'$, $Z_i' = \beta_1r_{e_1} + \beta_1\beta_2R_C$, $A_i = -\beta_1\beta_2R_B/(R_B + \beta_1\beta_2R_C)$ $A_v = \beta_2R_C/(r_e + \beta_2R_C) \cong 1$, $Z_o \cong r_{e_1}/\beta_2$.

6 Transistores de efecto de campo $I_G = 0\text{ A}$, $I_D = I_{DSS}(1 - V_{GS}/V_P)^2$, $I_D = I_S$, $V_{GS} = V_P\,(1 - \sqrt{I_D/I_{DSS}})$, $I_D = I_{DSS}/4$ (si $V_{GS} = V_P/2$), $I_D = I_{DSS}/2$ (si $V_{GS} \cong 0.3\,V_P$), $P_D = V_{DS}I_D$, $r_d = r_o/(1 - V_{GS}/V_P)^2$; MOSFET: $I_D = k(V_{GS} - V_T)^2$, $k = I_{D(\text{encendido})}/(V_{GS(\text{encendido})} - V_T)^2$

7 Polarización de los FET Polarización fija: $V_{GS} = -V_{GG}$, $V_{DS} = V_{DD} - I_DR_D$; autopolarización: $V_{GS} = -I_DR_S$, $V_{DS} = V_{DD} - I_D(R_S + R_D)$, $V_S = I_DR_S$; divisor de voltaje: $V_G = R_2V_{DD}/(R_1 + R_2)$, $V_{GS} = V_G - I_DR_S$, $V_{DS} = V_{DD} - I_D(R_D + R_S)$; configuración en compuerta común: $V_{GS} = V_{SS} - I_DR_S$, $V_{DS} = V_{DD} + V_{SS} - I_D(R_D + R_S)$; caso especial: $V_{GS_Q} = 0V$: $I_{I_Q} = I_{DSS}$, $V_{DS} = V_{DD} - I_DR_D$, $V_D = V_{DS}$, $V_S = 0\text{ V}$. MOSFET tipo enriquecimiento: $I_D = k(V_{GS} - V_{GS(\text{Th})})^2$, $k = I_{D(\text{encendido})}/(V_{GS(\text{encendido})} - V_{GS(\text{Th})})^2$; polarización por realimentación: $V_{DS} = V_{GS}$, $V_{GS} = V_{DD} - I_DR_D$; divisor de voltaje: $V_G = R_2V_{DD}/(R_1 + R_2)$, $V_{GS} = V_G - I_DR_S$; curva universal: $m = |V_P|/I_{DSS}R_S$, $M = m \times V_G/|V_P|$, $V_G = R_2V_{DD}/(R_1 + R_2)$

8 Amplificadores con FET $g_m = y_{fs} = \Delta I_D/\Delta V_{GS}$, $g_{m0} = 2I_{DSS}/|V_P|$, $g_m = g_{m0}(1 - V_{GS}/V_P)$, $g_m = g_{m0}\sqrt{I_D/I_{DSS}}$, $r_d = 1/y_{os} = \Delta V_{DS}/\Delta I_D|_{V_{GS}=\text{constante}}$; polarización fija: $Z_i = R_G$, $Z_o \cong R_D$, $A_v = -g_mR_D$; autopolarización (RS con puenteo): $Z_i = R_G$, $Z_o \cong R_D$, $A_v = -g_mR_D$; autopolarización (RS sin puenteo): $Z_i = R_G$, $Z_o = R_D$, $A_v \cong -g_mR_D/(1 + g_mR_s)$; polarización de divisor de voltaje: $Z_i = R_1\|R_2$, $Z_o = R_D$, $A_v = -g_mR_D$; fuente seguidor: $Z_i = R_G$, $Z_o = R_S\|1/g_m$, $A_v \cong g_mR_S/(1 + g_mR_S)$; compuerta común: $Z_i = R_S\|1/g_m$, $Z_o \cong R_D$, $A_v = g_mR_D$; MOSFET tipo enriquecimiento: $g_m = 2k(V_{GS_Q} - V_{GS(\text{Th})})$; configuración por realimentación del drenaje: $Z_i \cong R_F/(1 + g_mR_D)$, $Z_o \cong R_D$, $A_v \cong -g_mR_D$; polarización por medio del divisor de voltaje: $Z_i = R_1\|R_2$, $Z_o \cong R_D$, $A_v \cong -g_mR_D$.

9 Respuesta en frecuencia de transistores BJT y FET $\log_e a = 2.3 \log_{10} a$, $\log_{10} 1 = 0$, $\log_{10} a/b = \log_{10} a - \log_{10} b$, $\log_{10} 1/b = -\log_{10} b$, $\log_{10} ab = \log_{10} a + \log_{10} b$, $G_{dB} = 10 \log_{10} P_2/P_1$, $G_{dBm} = 10 \log_{10} P_2/1\text{ mW}|_{600\,\Omega}$, $G_{dB} = 20 \log_{10} V_2/V_1$, $G_{dB_T} = G_{dB_1} + G_{dB_2} + \cdots + G_{dB_n}$ $P_{o_{HPF}} = 0.5 P_{o_{med}}$, BW $= f_1 - f_2$; baja frecuencia: $f_{L_S} = 1/2\pi(R_s + R_i)C_s$, $f_{L_C} = 1/2\pi(R_o + R_L)C_C$, $f_{L_E} = 1/2\pi R_e C_E$, $R_e = R_E \| (R'_s/\beta + r_e)$, $R'_s = R_s \| R_1 \| R_2$, FET: $f_{L_G} = 1/2\pi(R_{sig} + R_i)C_G$, $f_{L_C} = 1/2\pi(R_o + R_L)C_C$, $f_{L_s} = 1/2\pi R_{eq} C_S$, $R_{eq} = R_S \| 1/g_m (r_d \cong \infty\,\Omega)$; efecto Miller: $C_{M_i} = (1 - A_v)C_f$, $C_{M_o} = (1 - 1/A_v)C_f$; alta frecuencia (BJT): $f_{H_i} = 1/2\pi R_{Th_i} C_i$, $R_{Th_i} = R_s \| R_1 \| R_2 \| R_i$, $C_i = C_{w_i} + C_{be} + (1 - A_v)C_{bc}$, $f_{H_o} = 1/2\pi R_{Th_o} C_o$, $R_{Th_o} = R_C \| R_L \| r_o$, $C_o = C_{W_o} + C_{ce} + C_{M_o}$, $f_\beta \cong 1/2\pi\beta_{med} r_e (C_{be} + C_{bc})$, $f_T = \beta_{med} f_\beta$; FET: $f_{H_i} = 1/2\pi R_{Th_i} C_i$, $R_{Th_i} = R_{sig} \| R_G$, $C_i = C_{W_i} + C_{gs} + C_{M_i}$, $C_{M_i} = (1 - A_v)C_{gd}$ $f_{H_o} = 1/2\pi R_{Th_o} C_o$, $R_{Th_o} = R_D \| R_L \| r_d$, $C_o = C_{W_o} + C_{ds} + C_{M_o}$; $C_{M_o} = (1 - 1/A_v)C_{gd}$; múltiples etapas: $f'_1 = f_1/\sqrt{2^{1/n} - 1}$, $f'_2 = (\sqrt{2^{1/n} - 1}) f_2$; prueba de onda cuadrada: $f_{H_i} = 0.35/t_r$, % Inclinación = $\%P = ((V - V')/V) \times 100\%$, $f_{L_o} = (P/\pi) f_s$

10 Amplificadores operacionales $\text{CMRR} = A_d/A_c$; $\text{CMRR(log)} = 20 \log_{10}(A_d/A_c)$; Multiplicador de ganancia constante: $V_o/V_1 = -R_f/R_1$; amplificador no inversor: $V_o/V_1 = 1 + R_f/R_1$; seguidor unitario: $V_o = V_1$; amplificador sumador: $V_o = -[(R_f/R_1)V_1 + (R_f/R_2)V_2 + (R_f/R_3)V_3]$; integrador: $v_o(t) = -(1/R_1 C_1)\int v_1 dt$

11 Aplicaciones del amplificador operacional Multiplicador de ganancia constante: $A = -R_f/R_1$; no inversor: $A = 1 + R_f/R_1$: sumador de voltaje: $V_o = -[(R_f/R_1)V_1 + (R_f/R_2)V_2 + (R_f/R_3)V_3]$; filtro activo pasoaltas: $f_{oL} = 1/2\pi R_1 C_1$; filtro activo pasobajas: $f_{oH} = 1/2\pi R_1 C_1$

12 Amplificadores de potencia

Entrada de potencia: $P_i = V_{CC} I_{CQ}$

Salida de potencia: $P_o = V_{CE} I_C = I_C^2 R_C = V_{CE}^2/R_C$ rms

$= V_{CE} I_C/2 = (I_C^2/2)R_C = V_{CE}^2/(2R_C)$ pico

$= V_{CE} I_C/8 = (I_C^2/8)R_C = V_{CE}^2/(8R_C)$ pico a pico

eficiencia: $\%\eta = (P_o/P_i) \times 100\%$; eficiencia máxima: Clase A, alimentado en serie = 25%; transformador acoplado clase A = 50%; push-pull, clase B = 78.5%; relación de transformación: $V_2/V_1 = N_2/N_1 = I_1/I_2$, $R_2 = (N_2/N_1)^2 R_1$; salida de potencia: $P_o = [(V_{CE_{máx}} - V_{CE_{mín}})(I_{C_{máx}} - I_{C_{mín}})]/8$; amplificador de potencia clase B: $P_i = V_{CC}[(2/\pi)I_{pico}]$; $P_o = V_L^2(\text{pico})/(2R_L)$; $\%\eta = (\pi/4)[V_L(\text{pico})/V_{CC}] \times 100\%$; $P_Q = P_{2Q}/2 = (P_i - P_o)/2$; P_o máxima $= V_{CC}^2/2R_L$; P_i máxima $= 2V_{CC}^2/\pi R_L$; P_{2Q} máxima $= 2V_{CC}^2/\pi^2 R_L$; % de distorsión armónica total (%THD) $= \sqrt{D_2^2 + D_3^2 + D_4^2 + \cdots} \times 100\%$; disipador de calor: $T_J = P_D \theta_{JA} + T_A$, $\theta_{JA} = 40°\text{C/W}$ (aire libre); $P_D = (T_J - T_A)/(\theta_{JC} + \theta_{CS} + \theta_{SA})$

13 Circuitos integrados digitales líneales Red en configuración de escalera: $V_o = [(D_0 \times 2^0 + D_1 \times 2^1 + D_2 \times 2^2 + \cdots + D_n \times 2^n)/2^n]V_{ref}$; 555 oscilador: $f = 1.44(R_A + 2R_B)C$; 555 monoestable: $T_{alta} = 1.1 R_A C$; VCO: $f_o = (2/R_1 C_1)[(V^+ - V_C)/V^+]$; malla de enganche de fase (PLL): $f_o = 0.3/R_1 C_1$, $f_L = \pm 8 f_o/V$, $f_C = \pm(1/2\pi)\sqrt{2\pi f_L/(3.6 \times 10^3)C_2}$

14 Realimentación y circuitos osciladores $A_f = A/(1 + \beta A)$; realimentación en serie: $Z_{if} = Z_i(1 + \beta A)$; realimentación en derivación; $Z_{if} = Z_i/(1 + \beta A)$; realimentación de voltaje: $Z_{of} = Z_o/(1 + \beta A)$; realimentación de corriente; $Z_{of} = Z_o(1 + \beta A)$; estabilidad de la ganancia: $dA_f/A_f = 1/(|1 + \beta A|)(dA/A)$; oscilador; $\beta A = 1$; corrimiento de fase: $f = 1/2\pi RC\sqrt{6}$, $\beta = 1/29$, $A > 29$; desplazamiento de fase de FET: $|A| = g_m R_L$, $R_L = R_D r_d/(R_D + r_d)$; desfasamiento de transistor: $f = (1/2\pi RC)[1/\sqrt{6 + 4(R_C/R)}]$, $h_{fe} > 23 + 29(R_C/R) + 4(R/R_C)$; Puente de Wien: $R_3/R_4 = R_1/R_2 + C_2/C_1$, $f_o = 1/2\pi\sqrt{R_1 C_1 R_2 C_2}$; sintonizado: $f_o = 1/2\pi\sqrt{LC_{ec}}$, $C_{ec} = C_1 C_2/(C_1 + C_2)$, Hartley: $L_{ec} = L_1 + L_2 + 2M$, $f_o = 1/2\pi\sqrt{L_{ec} C}$

15 Fuentes de alimentación (reguladores de voltaje) Filtros: $r = V_r(\text{rms})/V_{cd} \times 100\%$, V.R. $= (V_{NL} - V_{FL})/V_{FL} \times 100\%$, $V_{cd} = V_m - V_r(\text{p-p})/2$, $V_r(\text{rms}) = V_r(\text{p-p})/2\sqrt{3}$, $V_r(\text{rms}) \cong (I_{cd}/4\sqrt{3})(V_{cd}/V_m)$; onda completa, carga ligera $V_r(\text{rms}) = 2.4 I_{cd}/C$, $V_{cd} = V_m - 4.17 I_{cd}/C$, $r = (2.4 I_{cd} C V_{cd}) \times 100\% = 2.4/R_L C \times 100\%$, $I_{pico} = T/T_1 \times I_{cd}$; RC filtro: $V'_{cd} = R_L V_{cd}/(R + R_L)$, $X_C = 2.653/C$(media onda), $X_C = 1.326/C$ (Onda completa), $V'_r(\text{rms}) = (X_C/\sqrt{R^2 + X_C^2})$; reguladores: $IR = (I_{NL} - I_{FL})/I_{FL} \times 100\%$, $V_L = V_Z(1 + R_1/R_2)$, $V_o = V_{ref}(1 + R_2/R_1) + I_{adj} R_2$

16 Otros dispositivos de dos terminales Diodo varactor: $C_T = C(0)/(1 + |V_r/V_T|)^n$, $TC_C = (\Delta C/C_o(T_1 - T_0)) \times 100\%$; fotodiodo: $W = hf$, $\lambda = v/f$, $1\text{ lm} = 1.496 \times 10^{-10}\text{ W}$, $1\text{ Å} = 10^{-10}\text{ m}$, $1\text{ fc} = 1\text{ lm/ft}^2 = 1.609 \times 10^{-9}\text{ W/m}^2$

17 Dispositivos *pnpn* y otros dispositivos Diac: $V_{BR_1} = V_{BR_2} \pm 0.1 V_{BR_2}$ UJT: $R_{BB} = (R_{B_1} + R_{B_2})|_{I_E=0}$, $V_{R_{B_1}} = \eta V_{BB}|_{I_E=0}$, $\eta = R_{B_1}/(R_{B_1} + R_{B_2})|_{I_E=0}$, $V_P = \eta V_{BB} + V_D$; fototransistor: $I_C \cong h_{fe} I_\lambda$; PUT: $\eta = R_{B_1}/(R_{B_1} + R_{B_2})$, $V_P = \eta V_{BB} + V_D$

Electrónica: Teoría de Circuitos y Dispositivos Electrónicos

Décima edición

Robert L. Boylestad
Louis Nashelsky

TRADUCCIÓN
Rodolfo Navarro Salas
Ingeniero Mecánico
Universidad Nacional Autónoma de México

REVISIÓN TÉCNICA
Francisco Rodríguez Ramírez
Facultad de Ingeniería
Universidad Nacional Autónoma de México

Prentice Hall

México • Argentina • Brasil • Colombia • Costa Rica • Chile • Ecuador
España • Guatemala • Panamá • Perú • Puerto Rico • Uruguay • Venezuela

Datos de catalogación bibliográfica

BOYLESTAD, ROBERT L. y NASHELSKY, LOUIS

Electrónica: Teoría de Circuitos y Dispositivos Electrónicos

PEARSON EDUCACIÓN, México, 2009

ISBN: 978-607-442-292-4
Área: Ingeniería

Formato: 21 × 27 cm Páginas: 912

Edición en español

Editor:	Luis Miguel Cruz Castillo e-mail: luis.cruz@pearsoned.com
Editor de desarrollo:	Bernardino Gutiérrez Hernández
Supervisor de producción:	Rodrigo Romero Villalobos

DÉCIMA EDICIÓN VERSIÓN IMPRESA, 2009
DÉCIMA EDICIÓN E-BOOK, 2009

D.R. © 2009 por Pearson Educación de México, S.A. de C.V.
Atlacomulco 500-5o. piso
Col. Industrial Atoto
53519, Naucalpan de Juárez, Estado de México

Cámara Nacional de la Industria Editorial Mexicana. Reg. núm. 1031.

Prentice Hall es una marca registrada de Pearson Educación de México, S.A. de C.V.

ISBN VERSIÓN IMPRESA 978-607-442-292-4
ISBN E-BOOK 978-607-442-329-7

Impreso en México. *Printed in Mexico.*

1 2 3 4 5 6 7 8 9 0 - 12 11 10 09

Prentice Hall
es una marca de



www.pearsoneducacion.net

ISBN 978-607-442-292-4

DEDICATORIA

A Else Marie, Alison y Mark, Eric y Rachel, Stacey y Jonathan, y nuestras ocho nietas, Kelcy, Morgan, Codie, Samantha, Lindsey, Britt, Skylar y Aspen.

A Katrin, Kira y Thomas, Larren y Patricia, y nuestros seis nietos, Justin, Brendan, Owen, Tyler, Colin y Dillon.

PREFACIO

La edición anterior de *Electrónica: Teoría de Circuitos y Dispositivos Electrónicos* requirió varios cambios significativos en cuanto a pedagogía y contenido. Esta edición fue más selectiva en las adecuaciones que se debían hacer. Los títulos de los capítulos no se modificaron y se agregó un número limitado de secciones nuevas. Los cambios se efectuaron sobre todo para mejorar la forma en que se presenta el material más importante y para mantener actualizado el contenido. Hubo varias configuraciones determinantes de BJT y FET que se debían tratar más a fondo, recalcando sus características terminales importantes. Este material adicional es la razón principal por la que se agregaron nuevas secciones al texto. Tales adiciones produjeron más ejemplos y una selección más amplia de los problemas.

En esta edición se desarrollaron listas de objetivos para el material incluido en cada capítulo; además, al final de cada uno de ellos se incluye una lista de conclusiones, conceptos y ecuaciones importantes. Estos tres elementos resumen el material para una revisión y aplicación futuras. Se agregó una tabla de resumen al capítulo 4 de polarización de cd de los BJT, en concordancia con las provistas para el análisis de ca de los BJT y la investigación de ca y cd de los FET.

Por otra parte, se utiliza el modelo r_e del transistor BJT en las primeras secciones de cada capítulo dedicadas al tema, relegando el modelo de parámetro híbrido a secciones posteriores, como si fuera una entidad aparte. De esta manera se puede analizar el material por separado sin afectar el flujo general del que utiliza el modelo r_e. El nivel de detalle provisto para el modelo de parámetros híbridos sigue siendo casi el mismo, aunque ahora aparece más adelante en el capítulo.


En algunas áreas el contenido general en esencia no cambia, excepto por los comentarios adicionales y el reacomodo del texto. Por ejemplo, el apartado de respuesta en frecuencia (capítulo 9) ahora contiene comentarios adicionales sobre el uso de logaritmos y la realización del proceso de normalización, así como la sección Análisis por computadora que se ha movido a otra parte del texto. El análisis de las configuraciones del par Darlington y realimentación se reescribió en su totalidad para que compaginara mejor con las primeras secciones del mismo capítulo. La cobertura de amplificadores operacionales y redes digitales se reescribió por completo para mejorar su presentación y para actualizarlos.

Como en cada nueva edición, las hojas de componentes y datos incluidas en las descripciones se actualizaron a las versiones más recientes. Las fotografías y el material gráfico se reemplazaron, y se cambiaron los datos en los ejemplos para ajustarlos a las tendencias actuales. Los tres paquetes de software utilizados en ediciones anteriores del libro aparecen de nuevo en esta edición, pero con las versiones más recientes. Los detalles provistos con Mathcad 14, Cadence OrCAD 15.7 y Multisim 10, son iguales de nueva cuenta, así que no es necesario consultar otras referencias para aplicarlos a las configuraciones incluidas en el texto. Los comentarios recibidos de los usuarios actuales sugieren que la cobertura de este software fue una importante adición al texto hace algunos años.

Nos complace el muy alto nivel de precisión del texto después de todas estas ediciones; en la última hubo muy pocos errores de impresión y de contenido que corregir. Entendemos cuán frustrantes pueden ser los errores en el texto o en la lista de soluciones para un estudiante que por primera vez maneja el material. Todas las sugerencias, críticas o correcciones son bienvenidas. Prometemos responder a todas ellas.

CARACTERÍSTICAS SOBRESALIENTES

- ***Método para abordar los sistemas***. Como en la edición anterior, nos esforzamos por mejorar el material que presenta el concepto de ingeniería de sistemas. Para el análisis de ca, la diferencia entre la ganancia con carga y sin carga se resaltó con ejemplos que muestran cómo afectan la ganancia y las características de un sistema. Hay secciones enteras que se conservan para demostrar el impacto de la fuente y la resistencia de la carga en la respuesta del sistema, aunque ahora el material es una parte integral del capítulo de análisis de ca del dispositivo que se esté estudiando.
- ***Presentación visual***. Este texto representa un esfuerzo concertado para asegurar que los enunciados y conclusiones importantes resalten. Casi al final de cada capítulo aparecen resúmenes y listas de ecuaciones para revisión y estudio. La figura P-1 muestra un ejemplo de resumen del capítulo, así como una lista de ecuaciones.



ANÁLISIS POR COMPUTADORA **523**

8.18 RESUMEN

Conclusiones y conceptos importantes

1. **El parámetro de transconductancia g_m** está determinado por la **relación del cambio de la corriente de drenaje** asociado con un **cambio particular del voltaje de la compuerta a la fuente** en la región de interés. **Cuanto más pronunciada es la pendiente** de la curva de I_D contra V_{GS}, **mayor es** el nivel de g_m. Además, **entre más cerca está el punto o región de interés a la corriente de saturación I_{DSS}, mayor es** el parámetro de transconductancia.
2. En hojas de especificaciones, g_m aparece como y_{fs}.
3. Cuando V_{GS} **es de la mitad del valor de estrangulamiento, g_m es de la mitad del valor máximo.**
4. Cuando I_D **es de un cuarto del nivel de saturación de I_{DSS}, g_m es de la mitad el valor en condición de saturación.**
5. La magnitud de la **impedancia de salida** es **similar** a la de los **BJT convencionales**.
6. En hojas de especificaciones la **impedancia de salida r_d se da como $1/y_o$. Cuanto más horizontales** son las curvas de características de drenaje, **mayor es la impedancia de salida.**
7. La **ganancia de voltaje** de las configuraciones de polarización fija y de autopolarización (una capacitancia de puenteo en la fuente) del JFET **es la misma**.
8. El **análisis de ca** de los JFET y los MOSFET tipo empobrecimiento **es el mismo.**
9. La **red equivalente de ca** de un MOSFET tipo enriquecimiento **es el misma** que la que se empleó para los FJET y los MOSFET tipo empobrecimiento. La única diferencia es la ecuación para g_m.
10. La **magnitud de la ganancia** de redes con FET en general varía **entre 2 y 20.** La **configuración de autopolarización** (sin capacitancia de puenteo en la fuente) y la de **fuente-seguidor** son **configuraciones de baja ganancia**.
11. No hay **desfasamiento** entre la entrada y la salida de las **configuraciones en fuente-seguidor** y en **compuerta común**. Las otras tienen un desfasamiento de 180°.
12. La **impedancia de salida** de la mayoría de las configuraciones del FET está **determinada principalmente por R_D.** Para la configuración en **fuente-seguidor** está determinada por R_S y g_m.
13. La **impedancia de entrada** para la mayoría de las configuraciones con FET es **bastante alta**. Sin embargo, es **muy baja** para la **configuración en compuerta común.**
14. Cuando **busque fallas en cualquier sistema electrónico o mecánico** siempre busque **primero las causas más obvias.**

Ecuaciones:

$$g_m = y_{fs} = \frac{\Delta I_D}{\Delta V_{GS}}$$

$$g_{m0} = \frac{2I_{DSS}}{|V_P|}$$

$$g_m = g_{m0}\left[1 - \frac{V_{GS}}{V_P}\right]$$

$$g_m = g_{m0}\sqrt{\frac{I_D}{I_{DSS}}}$$

$$r_d = \frac{1}{y_{os}} = \left.\frac{\Delta V_{DS}}{\Delta I_D}\right|_{V_{GS}=\text{constante}}$$

Para las configuraciones de los JFET y los MOSFET tipo empobrecimiento vea las tablas 8.1 y 8.2.


8.19 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Configuración de polarización fija del JFET. La primera configuración del JFET que analizaremos en el dominio de ca será la de polarización fija de la figura 8.62, utilizando un JFET con $V_p = -4$ V e $I_{DSS} = 10$ mA. Se agregó el resistor de 10 MΩ para que actúe como una ruta a

FIG. P-1

- ***Aplicaciones prácticas***. Siempre es de interés para un estudiante nuevo, en cualquier campo, ver la aplicación del material que se está estudiando. En este texto hay más de 100 aplicaciones prácticas las cuales aparecen al final de la mayoría de los capítulos, como se ve en la figura P-2. Todas las aplicaciones en esta edición son actuales y compatibles con los cambios que ocurren en la comunidad industrial. En todo caso, las descripciones se redactaron de acuerdo con los conocimientos del estudiante, de modo que pueda entender la mayor parte del análisis de cada aplicación.
- ***Análisis por computadora***. Los autores están complacidos de que la cobertura de este texto vaya más allá de los comentarios someros que aparecen en algunas publicaciones. Se emplean las versiones más actuales de PSpice, Multisim y Mathcad en secciones específicas a lo largo del libro, en las cuales se describen las diferencias importantes en la aplicación de cada paquete de software. El contenido se presenta tanto en PSpice como en Multisim para asegurar que el estudiante se familiarice con el paquete de software que pudiera encontrar en estudios futuros o en el entorno laboral.



APLICACIONES PRÁCTICAS **793**

15.7 APLICACIONES PRÁCTICAS

Fuentes de alimentación

Las fuentes de alimentación son una parte de todo dispositivo electrónico, así que se utilizan varios circuitos para acomodar factores como valor nominal de potencia, tamaño del circuito, costo, regulación deseada, etc. En esta sección describiremos varias fuentes y cargadores prácticos.

Fuente de cd simple Una forma simple de reducir el voltaje de ca, sin un transformador voluminoso y caro, es utilizar un capacitor en serie con el voltaje de línea. Este tipo de fuente, mostrada en la figura 15.32, utiliza pocos componentes y por lo tanto es muy simple. Se utiliza un rectificador de media onda (o rectificador de puente) con un circuito de filtrado para obtener un voltaje con componente de cd. Este circuito tiene varias desventajas. No aísla la línea de ca, siempre debe haber una mínima absorción de corriente y la corriente de carga no puede ser excesiva. Por lo tanto, se puede utilizar la fuente de cd simple para proporcionar un voltaje de cd escasamente regulado cuando se desea una leve absorción de corriente en un dispositivo no costoso.

FIG. 15.32
Fuente de cd simple.

Fuente de cd con entrada de transformador El siguiente tipo de fuente de alimentación utiliza un transformador para reducir el voltaje de línea de ca. El transformador puede estar montado en la pared (externo) o en el chasis (interno). Se utiliza un rectificador después del transformador, seguido por un filtro de capacitor y quizás un regulador. Éste se convierte en un problema a medida que los requerimientos de potencia aumentan. El tamaño del disipador de calor y los requerimientos de enfriamiento y potencia llegan a ser un obstáculo importante para estos tipos de fuentes.

La figura 15.33 muestra una fuente rectificada de media onda simple con un transformador reductor de aislamiento. Este circuito relativamente simple no sirve como regulador.

FIG. 15.33
Fuente de cd con entrada de transformador.

La figura 15.34 muestra probablemente la mejor fuente de alimentación estándar –con aislamiento de transformador y reducción de voltaje–; un rectificador de puente; un filtro doble con bobina de reducción; y un circuito regulador compuesto de una referencia Zener, un transistor de regulación en paralelo y un amplificador operacional con realimentación para auxiliar la regulación. Obviamente, este circuito es un excelente regulador de voltaje.

Fuente troceadora Las fuentes de alimentación actuales convierten ca en cd por medio de un circuito troceador como el de la figura 15.35. La entrada de ca se conecta al circuito por medio de varios acondicionadores de línea y filtros. Esto elimina cualquier ruido eléctrico. La entrada se rectifica entonces y se filtra un poco. El alto voltaje de cd se troza a un ritmo de aproximadamente

FIG. P-2

Más de 100 diagramas de circuitos se ilustraron en Multisim® 10 y están disponibles en el sitio web del libro en **www.pearsoneducacion.net/boylestad**.

COMPLEMENTOS

Para mejorar el proceso de aprendizaje, varios complementos acompañan a este texto, y están disponibles en inglés para profesores que utilicen este libro en un curso.

Instructor Resources

- Manual de recursos para el profesor
- Notas de presentación en PowerPoint®
- TestGen®, un banco de pruebas electrónico

Para acceder a estos materiales complementarios en línea (totalmente en inglés), los profesores deben solicitar un código de acceso especial. Entre a **www.pearsoneducacion.net/boylestad**, y regístrese para obtener un código de acceso de profesor. Una vez que haya recibido su código, diríjase al sitio Web e inicie una sesión para ver las instrucciones completas sobre cómo descargar los materiales que desee utilizar. Si tiene algún problema, contacte a su distribuidor de Pearson Educación.

RECONOCIMIENTOS

Nuestro más sincero aprecio para los profesores que han utilizado el texto y enviado comentarios, correcciones y sugerencias. También agradecemos a Rex Davidson, Wyatt Morris y Christopher Reed en Prentice Hall, por su apoyo editorial para la décima edición de este libro. Damos gracias a Jodi Dowling de Aptara®, Inc. por coordinar la producción, y a Karen Slaght por capturar y corregir el manuscrito.

Por último, pero igual de importante, deseamos agradecer a las incontables personas que han compartido sus sugerencias y enviado evaluaciones de este texto desde las primeras ediciones. Sus comentarios y apoyo nos han permitido presentar esta nueva edición.

CONTENIDO

1 Diodos semiconductores

ESQUEMA DEL CAPÍTULO


OBJETIVOS DEL CAPÍTULO

- Conocer las características generales de tres materiales semiconductores importantes: Si, Ge, GaAs.
- Entender la conducción aplicando la teoría de los electrones y huecos.
- Ser capaz de describir la diferencia entre materiales tipo *n* y *p*.
- Desarrollar una clara comprensión de la operación básica y características de un diodo en las regiones sin polarización, polarización en directa y polarización en inversa.
- Poder calcular la resistencia en cd, ca y en ca promedio de un diodo a partir de sus características.
- Entender el impacto de un circuito equivalente ya sea ideal o práctico.
- Familiarizarse con la operación y características de un diodo Zener y un diodo emisor de luz.

1.1 INTRODUCCIÓN


Una de las cosas notables de este campo, como en muchas otras áreas de la tecnología, es lo poco que cambian los principios fundamentales con el tiempo. Los sistemas son increíblemente más pequeños, las velocidades de operación actuales son en verdad extraordinarias y cada día aparecen nuevos artefactos que hacen que nos preguntemos hacia dónde nos está llevando la tecnología. No obstante, si nos detenemos un momento para considerar que la mayoría de todos los dispositivos en uso fueron inventados hace décadas y que las técnicas de diseño que aparecen en libros que datan de la década de 1930 se siguen utilizando, nos damos cuenta que la mayor parte de lo que vemos es en principio una mejora continua de las técnicas de construcción, las características generales y las técnicas de aplicación, en vez del desarrollo de elementos nuevos y básicamente diseños nuevos. El resultado es que la mayoría de los dispositivos analizados en este texto han estado en uso durante algún tiempo y que los textos sobre el tema escritos hace una década siguen siendo buenas referencias cuyo contenido no ha cambiado mucho. Los cambios más importantes se han presentado en la comprensión de cómo funcionan estos dispositivos y





Jack St. Clair Kilby, inventor del circuito integrado y co-inventor de la calculadora electrónica de mano. (Cortesía de Texas Instruments).

Nacido en: Jefferson City, Missouri en 1923. Maestro en ciencias por la Universidad de Wisconsin, Director de ingeniería y tecnología, Grupo de componentes, Texas Instruments. Miembro del IEEE. Posee más de 60 patentes estadounidenses.



El primer circuito integrado, un oscilador de desplazamiento de fase, inventado por Jack S. Kilby en 1958. (Cortesía de Texas Instruments).

FIG. 1.1
Jack St. Clair Kilby.

de su amplia gama de capacidades y en los métodos mejorados para enseñar los fundamentos asociados con ellos. El beneficio de todo esto para el estudiante que por primera vez aborda el tema, es que el material incluido en este texto, esperamos, haya alcanzado un nivel en el que sea relativamente fácil de asimilar y que la información se aplique durante muchos años por venir.

La miniaturización que ha ocurrido en años recientes hace que nos preguntemos hasta dónde llegarán sus límites. Sistemas completos ahora aparecen en obleas miles de veces más pequeñas que el elemento único de redes primitivas. Jack Kilby desarrolló el primer circuito integrado (CI) mientras trabajaba en Texas Instruments en 1958 (figura 1.1). Hoy en día, el procesador cuádruple Intel·Core 2 Extreme que se muestra en la figura 1.2 cuenta con 410 millones de transistores en cada chip de doble núcleo. Obviamente, hemos llegado a un punto donde el propósito principal del contenedor es el de servir como un medio de manejar el dispositivo o sistema y proporcionar un mecanismo de conexión al resto de la red. La miniaturización adicional parece estar limitada por tres factores: la calidad del material semiconductor, la técnica de diseño de redes y los límites del equipo de fabricación y procesamiento.

El primer dispositivo del que se va a tratar aquí es el más simple de todos los dispositivos electrónicos, aunque sus aplicaciones parecen interminables. Le dedicamos dos capítulos para presentar los materiales que se utilizan comúnmente en dispositivos de estado sólido y revisar algunas leyes fundamentales de los circuitos eléctricos.

1.2 MATERIALES SEMICONDUCTORES: Ge, Si Y GaAS



La construcción de cualquier dispositivo electrónico discreto (individual) de estado sólido (estructura de cristal duro) o circuito integrado, se inicia con un material semiconductor de la más alta calidad.

Los semiconductores son una clase especial de elementos cuya conductividad se encuentra entre la de un buen conductor y la de un aislante.


En general, los materiales semiconductores caen dentro de una de dos clases: de un *solo cristal* y *compuesto*. Los semiconductores de un solo cristal como el germanio (Ge) y el silicio (Si) tienen una estructura cristalina repetitiva, en tanto que compuestos como el arseniuro de galio (GaAs), el sulfuro de cadmio (CdS), el nitruro de galio (GaN) y el fosfuro de galio y arsénico (GaAsP) se componen de dos o más materiales semiconductores de diferentes estructuras atómicas.

Los tres semiconductores más frecuentemente utilizados en la construcción de dispositivos electrónicos son Ge, Si y GaAs.


En las primeras décadas después del descubrimiento del diodo en 1939 y el transistor en 1949, se utilizaba germanio casi exclusivamente porque era en cierto modo fácil de encontrar y estaba disponible en grandes cantidades. También era relativamente fácil de refinar para obtener niveles muy altos de pureza, un aspecto importante en el proceso de fabricación. Sin embargo, se descubrió que los diodos y transistores construidos con germanio como material base eran poco confiables, sobre todo por su sensibilidad a los cambios de la temperatura. En aquel entonces, los científicos sabían que otro material, el silicio, tenía mejores sensibilidades a la temperatura, pero el proceso de refinación para producir silicio con niveles muy altos de pureza aún se encontraba en su etapa de desarrollo. Finalmente, en 1954 se presentó el primer transistor de silicio y éste de inmediato se convirtió en el material semiconductor preferido, pues no sólo es menos sensible a la temperatura, sino que es uno de los materiales más abundantes en la Tierra, lo que acaba con cualquier preocupación sobre su disponibilidad. Las compuertas se abrieron ante este nuevo material y la tecnología de diseño y fabricación evolucionó de forma continua a través de los años hasta el alto nivel actual de complejidad.

Sin embargo, conforme pasaba el tiempo, el campo de la electrónica se volvió cada vez más sensible a las cuestiones de velocidad. Las computadoras operaban a velocidades cada vez más altas y los sistemas de comunicación lo hacían a niveles cada vez más altos de desempeño. Se tenía que encontrar un material semiconductor capaz de satisfacer estas necesidades. El resultado fue el desarrollo del primer transistor de GaAs a principios de la década de 1970. Este nuevo transistor operaba a velocidades hasta de cinco veces la del Si. El problema, no obstante, fue que por los años de intensos esfuerzos de diseño y mejoras en el proceso de fabricación con Si, las redes de transistores de Si para la mayoría de las aplicaciones eran más baratas de fabricar y ofrecían la ventaja de estrategias de diseño altamente eficientes. El GaAs era más difícil de fabricar a altos niveles de pureza, más caro y tenía poco apoyo de diseño en los primeros años de su desarrollo. No obstante, con el tiempo la demanda de mayor velocidad dio por resultado que se asignaran más fondos a la investigación del GaAs, al punto de que en la actualidad se utiliza de manera consistente como material base para nuevos diseños de circuitos integrados a gran escala (VLSI, por sus siglas en inglés) de alta velocidad.

Este breve repaso de la historia de los materiales semiconductores no pretende implicar que el GaAs pronto será el único material apropiado en la construcción de estado sólido. Se siguen fabricando dispositivos de germanio, aunque para un número limitado de aplicaciones. Aun cuando es un semiconductor sensible a la temperatura, tiene características que encuentran aplicación en un número limitado de áreas. Dada su disponibilidad y bajos costos de fabricación, continuará apareciendo en catálogos de productos. Como se señaló previamente, el Si tiene el beneficio de años de desarrollo y es el material semiconductor líder para componentes electrónicos y circuitos integrados (CI). El GaAs es más caro, pero a medida que los procesos de fabricación mejoran y las demandas de mayores velocidades se incrementan, comenzará a desafiar al Si como el material semiconductor dominante.



(a)



(b)

FIG. 1.2
Procesador de núcleo cuádruple Intel Core Extreme 2: (a) apariencia exterior; (b) chips internos.

1.3 ENLACE COVALENTE Y MATERIALES INTRÍNSECOS

Para apreciar plenamente por qué Si, Ge y GaAs son los semiconductores mas utilizados por la industria electrónica, hay que entender la estructura atómica de cada uno y cómo están enlazados los átomos entre sí para formar una estructura cristalina. Todo átomo se compone de tres partículas básicas: electrón, protón y neutrón. En la estructura entrelazada, los neutrones y los protones forman el núcleo; los electrones aparecen en órbitas fijas alrededor de éste. El modelo de Bohr de los tres materiales aparece en la figura 1.3.




FIG. 1.3
Estructura atómica del (a) silicio; (b) germanio, y (c) galio y arsénico.

Como se indica en la figura 1.3, el silicio tiene 14 electrones en órbita, el germanio 32, el galio 31 y el arsénico 33 (el mismo arsénico que es un agente químico muy venenoso). En el germanio y el silicio hay cuatro electrones en la capa más externa, los cuales se conocen como *electrones de valencia*. El galio tiene tres electrones de valencia y el arsénico cinco. Los átomos que tienen cuatro electrones de valencia se llaman *tetravalentes*; los de tres se llaman *trivalentes,* y los de cinco se llaman *pentavalentes*. El término *valencia* se utiliza para indicar que el potencial (potencial de ionización) requerido para remover cualquiera de estos electrones de la estructura atómica es significativamente más bajo que el requerido para cualquier otro electrón en la estructura.




FIG. 1.4
Enlace covalente del átomo de silicio.

En un cristal de silicio o germanio puros, los cuatro electrones de valencia de un átomo forman un arreglo de enlace con cuatro átomos adyacentes, como se muestra en la figura 1.4.

Este enlace de átomos, reforzado por compartir electrones, se llama enlace covalente.

Como el GaAs es un semiconductor compuesto, hay compartición entre los dos átomos diferentes, como se muestra en la figura 1.5. Cada átomo está rodeado por átomos del tipo complementario. Sigue habiendo compartición de electrones similares en estructura a la de Ge y Si, pero ahora el átomo de As aporta cinco electrones y el átomo de Ga tres.




FIG. 1.5
Enlace covalente del cristal del GaAs.

Aunque el enlace covalente produce un enlace más fuerte entre los electrones de valencia y su átomo padre, aún es posible que los electrones de valencia absorban suficiente energía cinética proveniente de causas externas para romper el enlace covalente y asumir el estado "libre". El término *libre* se aplica a cualquier electrón que se haya separado de la estructura entrelazada fija y es muy sensible a cualquier campo eléctrico aplicado como el establecido por fuentes de voltaje o por cualquier diferencia de potencial. *Las causas externas incluyen efectos como energía luminosa en forma de fotones y energía térmica (calor) del medio circundante.* A temperatura ambiente hay alrededor de 1.5×10^{10} portadores libres en un 1 cm^3 de material de silicio *intrínseco*, es decir, 15,000,000,000 (quince mil millones) de electrones en un espacio más reducido que un pequeño cubo de azúcar; una enorme cantidad.

El término intrínseco se aplica a cualquier material semiconductor que haya sido cuidadosamente refinado para reducir el número de impurezas a un nivel muy bajo; en esencia, lo más puro posible que se pueda fabricar utilizando tecnología actual.

Los electrones libres presentes en un material debido a sólo causas externas se conocen como *portadores intrínsecos*. La tabla 1.1 compara el número de portadores intrínsecos por centímetro cúbico de Ge, Si y GaAs. Es interesante señalar que el Ge tiene el mayor número y el GaAs el menor; en realidad, el Ge tiene el doble que el GaAs. El número de portadores en la forma intrínseca es importante, aunque otras características del material son más significativas al determinar su uso en campo. Uno de esos factores es la *movilidad relativa* (μ_n) de los portadores libres en el material, es decir, la capacidad de los electrones libres de moverse por todo el material. La tabla 1.2 revela con claridad que la movilidad de los portadores libres en el GaAs es más de cinco veces la de los portadores libres en el Si; un factor que produce tiempos de respuesta con dispositivos electrónicos de GaAs que puede ser hasta cinco veces las de los mismos dispositivos hechos de Si. Observe también que los portadores libres en el Ge tienen más de dos veces la movilidad de los electrones en el Si, lo cual es un factor que da como resultado el uso continuo de Ge en aplicaciones de frecuencia de radio de alta velocidad.

TABLA 1.1
Portadores intrínsecos

Semiconductor	Portadores intrínsecos (por centímetro cúbico)
GaAs	1.7×10^6
Si	1.5×10^{10}
Ge	2.5×10^{13}

TABLA 1.2
Factor de movilidad relativa μ_n

Semiconductor	μ_n (cm^2/V·s)
Si	1500
Ge	3900
GaAs	8500

Uno de los avances tecnológicos de las últimas décadas ha sido la capacidad de producir materiales semiconductores de muy alta pureza. Recuerde que éste era uno de los problemas que se enfrentaron en los inicios de la utilización del silicio, pues era más fácil producir germanio de los niveles de pureza requeridos. Actualmente, los niveles de impureza de 1 parte en 10 mil millones son comunes, con mayores niveles alcanzables para circuitos integrados a gran escala. Se podría cuestionar si se necesitan niveles de pureza extremadamente altos. De hecho lo son si se considera que la adición de una parte de impureza (del tipo apropiado) por millón en una oblea de material de silicio puede cambiarlo de un conductor relativamente deficiente a un buen conductor de electricidad. Desde luego, tenemos que abordar un nivel de comparación por completo nuevo cuando abordamos el medio semiconductor. La capacidad de cambiar las características de un material mediante este proceso se llama *impurificación* o *dopado*, algo que el germanio, el silicio y el arseniuro de galio aceptan con facilidad y rapidez. El proceso de dopado se analiza en detalle en las secciones 1.5 y 1.6.

Una importante e interesante diferencia entre semiconductores y conductores es su reacción ante la aplicación de calor. En el caso de los conductores, la resistencia se incrementa con un aumento de calor. Esto se debe a que el número de portadores presentes en un conductor no se incrementan de manera significativa con la temperatura, aunque su patrón de vibración con respecto a un lugar relativamente fijo dificulta cada vez más el flujo continuo de portadores a través del material. Se dice que los materiales que reaccionan de esta manera tienen un *coeficiente de temperatura positivo*. Los materiales semiconductores, sin embargo, presentan un nivel incrementado de conductividad con la aplicación de calor. Conforme se eleva la temperatura, un mayor número de electrones de valencia absorben suficiente energía térmica para romper el enlace covalente y así contribuir al número de portadores libres. Por consiguiente:


Los materiales semiconductores tienen un coeficiente de temperatura negativo.

1.4 NIVELES DE ENERGÍA

Dentro de la estructura atómica de cada átomo *aislado* hay niveles específicos de energía asociados con cada capa y electrón en órbita, como se muestra en la figura 1.6. Los niveles de energía asociados con cada capa son diferentes según el elemento de que se trate. Sin embargo, en general:

Cuanto más alejado está un electrón del núcleo, mayor es su estado de energía y cualquier electrón que haya abandonado a su átomo padre tiene un estado de energía mayor que todo electrón que permanezca en la estructura atómica.

Observe en la figura 1.6a que sólo puede haber niveles de energía específicos para los electrones que permanecen en la estructura atómica de un átomo aislado. El resultado es una serie






FIG. 1.6

Niveles de energía: (a) niveles discretos en estructuras atómicas aisladas; (b) bandas de conducción y valencia de un aislante, un semiconductor y un conductor.

de brechas entre niveles de energía permitidos donde no se permiten portadores. Sin embargo, conforme los átomos de un material se acercan entre sí para formar la estructura entrelazada cristalina, interactúan entre ellos, lo cual hace que los electrones de una capa particular de un átomo tengan niveles de energía ligeramente diferentes de los electrones presentes en la misma órbita de un átomo adyacente. El resultado es una expansión de los niveles de energía fijos discretos de los electrones de valencia de la figura 1.6a a bandas, como se muestra en la figura 1.6b. En otras palabras, los electrones de valencia de un material de silicio pueden tener diversos niveles de energía, en tanto se encuentren dentro de la banda de la figura 1.6b. La figura 1.6b revela con claridad que hay un nivel de energía mínimo asociado con electrones que se encuentran en la banda de conducción y un nivel de energía máximo de electrones enlazados a la capa de valencia del átomo. Entre los dos hay una brecha de energía que el electrón en la banda de valencia debe salvar para convertirse en portador libre. Esa brecha de energía es diferente para Ge, Si y GaAS; el Ge tiene la brecha mínima y el GaAs la máxima. En suma, esto significa que:

Un electrón en la banda de valencia de silicio debe absorber más energía que uno en la banda de valencia de germanio para convertirse en portador libre. Asimismo, un electrón en la banda de valencia de arseniuro de galio debe absorber más energía que uno en la de silicio o germanio para entrar a la banda de conducción.

Esta diferencia en los requerimientos de las brechas de energía revela la sensibilidad de cada tipo de semiconductor a los cambios de temperatura. Por ejemplo, al elevarse la temperatura de una muestra de Ge, el número de electrones que pueden absorber energía térmica y entrar a la banda de conducción se incrementa con rapidez porque la brecha de energía es mínima. Sin embargo, el número de electrones que entran a la banda de conducción en Si o GaAs es mucho menor. Esta sensibilidad a los cambios de nivel de energía puede tener efectos positivos y negativos. El diseño de fotodetectores sensibles a la luz y los sistemas de seguridad sensibles al calor, parecen ser una excelente área de aplicación de los dispositivos de Ge. No obstante, en el caso de redes de transistores, en las que la estabilidad es de alta prioridad, esta sensibilidad a la temperatura o a la luz puede ser un factor perjudicial.

La brecha de energía también revela qué elementos son útiles en la construcción de dispositivos emisores de luz como diodos emisores de luz (LED, por sus siglas en inglés), los cuales se presentarán en breve. Cuanto más ancha es la brecha de energía, mayor es la posibilidad de que la energía se libere en forma de ondas luminosas visibles o invisibles (infrarrojas). En el caso de conductores, el traslape de las bandas de conducción y valencia provoca esencialmente que toda la energía adicional absorbida por los electrones se disipe en forma de calor. Asimismo, en el caso de Ge y Si, como la brecha de energía es tan pequeña, la mayoría de los electrones que absorben suficiente energía para abandonar la banda de valencia terminan en la banda de conducción y la energía se disipa en forma de calor. Sin embargo, en el caso de GaAs la brecha es suficientemente grande para producir radiación luminosa significativa. En el caso de los LED (sección 1.9) el nivel de dopado y los materiales seleccionados determinan el color resultante.

Antes de dejar este tema, es importante subrayar la importancia de entender las unidades utilizadas para una cantidad. En la figura 1.6 las unidades de medición son *electrón volts* (eV). La unidad de medición es apropiada porque W (energía) $= QV =$ (derivada de la ecuación de definición de voltaje: $V = W/Q$). Si se sustituye la carga de un electrón y una diferencia de potencial de un 1 volt, se produce un nivel de energía conocido como *electrón volt*.

1.5 MATERIALES EXTRÍNSECOS: MATERIALES TIPO *n* Y TIPO *p*

Como el Si es el material más utilizado como material base (sustrato) en la construcción de dispositivos de estado sólido, el análisis en ésta y en las siguientes secciones se ocupa sólo de semiconductores Si. Como el Ge, el Si y el GaAs comparten un enlace covalente similar, se puede ampliar fácilmente el análisis para incluir el uso de otros materiales en el proceso de fabricación.

Como ya antes se indicó, las características de un material semiconductor se pueden modificar de manera significativa con la adición de átomos de impureza específicos al material semiconductor relativamente puro. Estas impurezas, aunque sólo se agregan en 1 parte en 10 millones, pueden alterar la estructura de las bandas lo suficiente para cambiar del todo las propiedades eléctricas del material.

Un material semiconductor que ha sido sometido al proceso de dopado se conoce como material extrínseco.

Hay dos materiales extrínsecos de inmensurable importancia en la fabricación de dispositivos semiconductores: materiales tipo *n* y tipo *p*. Cada uno se describe con algún detalle en las siguientes subsecciones.

Material tipo *n*

Tanto los materiales tipo *n* como los tipo *p* se forman agregando un número predeterminado de átomos de impureza a una base de silicio. Un material tipo *n* se crea introduciendo elementos de impureza que contienen *cinco* electrones de valencia (*pentavelantes*), como el *antimonio*, el *arsénico* y el *fósforo*. El efecto de tales elementos de impureza se indica en la figura 1.7 (con antimonio




FIG. 1.7
Impureza de antimonio en un material tipo n.

como la impureza en una base de silicio). Observe que los cuatros enlaces covalentes permanecen. Existe, sin embargo, un quinto electrón adicional debido al átomo de impureza, el cual *no está asociado* con cualquier enlace covalente particular. Este electrón restante, enlazado de manera poco firme a su átomo padre (antimonio), está en cierto modo libre para moverse dentro del material tipo *n* recién formado, puesto que el átomo de impureza insertado ha donado un electrón relativamente "libre" a la estructura.

Las impurezas difundidas con cinco electrones de valencia se conocen como átomos donadores.

Es importante tener en cuenta que aun cuando un gran número de portadores libres se ha establecido en el material tipo *n*, sigue siendo eléctricamente *neutro* puesto que de manera ideal el número de protones de carga positiva en los núcleos sigue siendo igual al de los electrones de carga negativa libres y en órbita en la estructura.

El efecto de este proceso de dopado en la conductividad relativa se puede describir mejor utilizando el diagrama de bandas de energía de la figura 1.8. Observe que un nivel de energía discreto (llamado *nivel donador*) aparece en la banda prohibida con una E_g significativamente menor que la del material intrínseco. Los electrones libres creados por la impureza agregada se establecen en este nivel de energía y absorben con menos dificultad una cantidad suficiente de energía térmica para moverse en la banda de conducción a temperatura ambiente. El resultado es que a temperatura ambiente, hay un gran número de portadores (electrones) en el nivel de conducción y la conductividad del material se incrementa de manera significativa. A temperatura ambiente en un material de Si intrínseco hay alrededor de un electrón libre por cada 10^{12} átomos. Si el nivel de dopado es de 1 en 10 millones (10^7), la razón $10^{12}/10^7 = 10^5$ indica que la concentración de portadores se ha incrementado en una razón de 100,000:1.




FIG. 1.8
Efecto de las impurezas de un donador en la estructura de la banda de energía.

Material tipo *p*

El material tipo *p* se forma dopando un cristal de germanio o silicio puro con átomos de impureza que tienen *tres* electrones de valencia. Los elementos más utilizados para este propósito son *boro*, *galio* e *indio*. El efecto de uno de estos elementos, el boro, en una base de silicio se indica en la figura 1.9.




FIG. 1.9
Impureza de boro en un material tipo n.

Observe que ahora el número de electrones es insuficiente para completar las bandas covalentes de la estructura recién formada. El vacío resultante se llama *hueco* y se denota con un pequeño círculo o un signo más, para indicar la ausencia de una carga positiva. Por lo tanto, el vacío resultante *aceptará* con facilidad un electrón libre:

Las impurezas difundidas con tres electrones de valencia se llaman átomos aceptores.

El material tipo *p* es eléctricamente neutro por las mismas razones descritas para el material tipo *n*.

Flujo de electrones contra flujo de huecos

El efecto del hueco en la conducción se muestra en la figura 1.10. Si un electrón de valencia adquiere suficiente energía cinética para romper su enlace covalente y llenar el vacío creado por un hueco, entonces se creará un vacío o hueco en la banda covalente que cedió el electrón. Existe, por consiguiente, una transferencia de huecos hacia la izquierda y de electrones hacia la derecha, como se muestra en la figura 1.10. La dirección que se utilizará en este texto es la del *flujo convencional*, la cual está indicada por la dirección del flujo de huecos.




FIG. 1.10
Flujo de electrones contra flujo de huecos.

Portadores mayoritarios y minoritarios

En el estado intrínseco, el número de electrones libres en Ge o Si se debe sólo a los electrones en la banda de valencia que adquirieron suficiente energía de fuentes térmicas o luminosas para romper la banda covalente o a las impurezas que no pudieron ser eliminadas. Los vacíos que quedan en la estructura de enlace covalente representan una fuente muy limitada de huecos. En un material tipo *n*, el número de huecos no cambia significativamente con respecto a este nivel intrínseco. El resultado neto, por consiguiente, es que el número de electrones sobrepasa por mucho al de huecos. Por eso:

En un material tipo n (Fig. 1.11a) el electrón se llama portador mayoritario y el hueco portador minoritario.




FIG. 1.11
(a) material tipo n; (b) material tipo p.

En el material tipo *p* el número de huecos excede por mucho al de electrones, como se muestra en la figura 1.11b. Por consiguiente:

En un material tipo p, el hueco es el portador mayoritario y el electrón el minoritario.

Cuando el quinto electrón de un átomo donador abandona el átomo padre, el átomo que queda adquiere una carga positiva neta: de ahí el signo más en la representación de ión donador. Por las mismas razones, el signo menos aparece en el ión aceptor.


Los materiales tipo *n* y *p* representan los bloques de construcción básicos de los dispositivos semiconductores. En la siguiente sección veremos que la "unión" de un material tipo *n* con uno tipo *p* producirá un elemento semiconductor de considerable importancia en sistemas electrónicos.

1.6 DIODO SEMICONDUCTOR

Ahora que los materiales tanto tipo *n* como tipo *p* están disponibles, podemos construir nuestro primer dispositivo electrónico de estado sólido. El *diodo semiconductor*, con aplicaciones demasiado numerosas de mencionar, se crea uniendo un material tipo *n* a un material tipo *p*, nada más que eso; sólo la unión de un material con un portador mayoritario de electrones a uno con un portador mayoritario de huecos. La simplicidad básica de su construcción refuerza la importancia del desarrollo de esta área de estado sólido.

Sin polarización aplicada ($V = 0$ V)

En el momento en que los dos materiales se "unen", los electrones y los huecos en la región de la unión se combinan y provocan una carencia de portadores libres en la región próxima a la unión, como se muestra en la figura 1.12a. Observe en la figura 1.12a que las únicas partículas mostradas en esta región son los iones positivos y negativos que quedan una vez que los portadores libres han sido absorbidos.






FIG. 1.12
Una unión tipo p–n con polarización interna: (a) una distribución de carga interna; (b) un símbolo de diodo, con la polaridad definida y la dirección de la corriente; (c) demostración de que el flujo de portadores neto es cero en la terminal externa del dispositivo cuando $V_D = 0$ V.

Esta región de iones positivos y negativos revelados se llama región de "empobrecimiento", debido a la disminución de portadores libres en la región.

Si se conectan cables conductores a los extremos de cada material, se produce un *dispositivo de dos terminales*, como se muestra en las figuras 1.12a y 1.12b. Se dispone entonces de tres opciones: *sin polarización*, *polarización en directa* y *polarización en inversa*. El término *polarización* se refiere a la aplicación de un voltaje externo a través de las dos terminales del dispositivo para extraer una respuesta. La condición mostrada en las figuras 1.12a y la 1.12b es la situación sin polarización porque no hay ningún voltaje externo aplicado. Es un diodo con dos cables conductores que yace aislado sobre un banco de laboratorio. En la figura 1.12b se proporciona el símbolo de un diodo semiconductor para mostrar su correspondencia con la unión *p-n*. En cada figura es evidente que el voltaje aplicado es de 0 V (sin polarización) y la corriente resultante es de 0 A, casi como un resistor aislado. La ausencia de voltaje a través de un resistor produce una corriente cero a través de él. Incluso en este punto inicial del análisis es importante señalar la polaridad del voltaje a través del diodo en la figura 1.12b y la dirección dada a la corriente. Esas polaridades serán reconocidas como las *polaridades definidas* del diodo semiconductor. Si se aplica un voltaje a través del diodo cuya polaridad a través de él sea la mostrada en la figura 1.12b, se considerará que el voltaje es positivo. A la inversa, el voltaje es negativo. Los mismos estándares se pueden aplicar a la dirección definida de la corriente en la figura 1.12b.

En condiciones sin polarización, cualesquier portadores minoritarios (huecos) del material tipo *n* localizados en la región de empobrecimiento por cualquier razón pasarán de inmediato al material *p*. Cuanto más cerca de la unión esté el portador minoritario, mayor será la atracción de la capa de iones negativos y menor la oposición ofrecida por los iones positivos en la región de empobrecimiento del material tipo *n*. Concluiremos, por consiguiente, para análisis futuros, que cualesquier portadores minoritarios del material tipo *n* localizados en la región de empobrecimiento pasarán directamente al material tipo *p*. Este flujo de portadores se indica en la parte superior de la figura 1.12c para los portadores minoritarios de cada material.

Los portadores mayoritarios (electrones) del material tipo *n* deben vencer las fuerzas de atracción de la capa de iones positivos en el material tipo *n* y el escudo de iones negativos en el material tipo *p* para que emigren al área más allá de la región de empobrecimiento del material tipo *p*. Sin embargo, el número de portadores mayoritarios es tan grande en el material tipo *n* que invariablemente habrá un menor número de portadores mayoritarios con suficiente energía cinética para que atraviesen la región de empobrecimiento hacia el material *p*. De nueva cuenta, se puede aplicar el mismo tipo de planteamiento a los portadores mayoritarios (huecos) del material tipo *p*. El flujo resultante producido por los portadores mayoritarios se muestra en la parte inferior de la figura 1.12c.

Un examen minucioso de la figura 1.12c revela que las magnitudes relativas de los vectores de flujo son tales que el flujo neto en una u otra dirección es cero. Las líneas transversales indican esta cancelación de los vectores de cada tipo de flujo de portadores. La longitud del vector que representa el flujo de huecos se traza más larga que la del flujo de electrones para demostrar que las dos magnitudes no tienen que ser iguales para la cancelación, y que los niveles de dopado de cada material pueden producir un flujo desigual de huecos y electrones. En suma:

Sin ninguna polarización aplicada a través de un diodo semiconductor, el flujo neto de carga en una dirección es cero.

En otras palabras, la corriente en condiciones sin polarización es cero, como se muestra en las figuras 1.12a y 1.12b.

Condición de polarización en inversa ($V_D < 0$ V)

Si se aplica un potencial externo de V volts a través de la unión *p-n* con la terminal positiva conectada al material tipo *n* y la negativa conectada al material tipo *p* como se muestra en la figura 1.13, el número de iones positivos revelados en la región de empobrecimiento del material tipo *n* se incrementará por la gran cantidad de electrones libres atraídos por el potencial positivo del voltaje aplicado. Por las mismas razones, el número de iones negativos no revelados se incrementará en el material tipo *p*. El efecto neto, por consiguiente, es una mayor apertura de la región de empobrecimiento, la cual crea una barrera demasiado grande para que los portadores mayoritarios la puedan superar, por lo que el flujo de portadores mayoritarios se reduce efectivamente a cero, como se muestra en la figura 1.13a.

Sin embargo, el número de portadores minoritarios que entran a la región de empobrecimiento no cambia, y se producen vectores de flujo de portadores minoritarios de la misma magnitud indicada en la figura 1.12c sin voltaje aplicado.

La corriente en condiciones de polarización en inversa se llama corriente de saturación en inversa y está representada por I_s.




FIG. 1.13
Unión p-n polarizada en inversa: (a) distribución interna de la carga en condiciones de polarización en inversa; (b) polaridad de polarización en inversa y dirección de la corriente de saturación en inversa.

La corriente de saturación en inversa rara vez es de más de algunos microamperes, excepto en el caso de dispositivos de alta potencia. De hecho, en los últimos años su nivel, por lo general, se encuentra en el intervalo de los nanoamperes en dispositivos de silicio. El término *saturación* se deriva del hecho de que alcanza su nivel máximo con rapidez y que no cambia de manera significativa con los incrementos en el potencial de polarización en inversa, como se muestra en las características de diodo de la figura 1.15 con $V_D < 0$ V. Las condiciones de polarización en inversa se ilustran en la figura 1.13b para el símbolo de diodo y unión *p-n*. Observe, en particular, que la dirección de I_s se opone a la flecha del símbolo. Observe también que el lado negativo del voltaje aplicado está conectado al material tipo *p* y el lado positivo al material tipo *n*, y la diferencia indicada con las letras subrayadas por cada región revela una condición de polarización en inversa.

Condición de polarización en directa ($V_D > 0$ V)

La condición de *polarización en directa* o "encendido" se establece aplicando el potencial positivo al material tipo *p* y el potencial negativo al tipo *n* como se muestra en la figura 1.14.




FIG. 1.14
Unión p-n polarizada en directa: (a) distribución interna de la carga en condiciones de polarización en directa; (b) polarización directa y dirección de la corriente resultante.

La aplicación de un potencial de polarización en directa V_D "presionará" a los electrones en el material tipo *n* y a los huecos en el material tipo *p* para que se recombinen con los iones próximos al límite y reducirá el ancho de la región de empobrecimiento como se muestra en la figura 1.14a. El flujo de portadores minoritarios de electrones resultante del material tipo *p* al material tipo *n* (y de huecos del material tipo *n* al tipo *p*) no cambia de magnitud (puesto que el nivel de conducción es controlado principalmente por el número limitado de impurezas en el material), aunque la reducción del ancho de la región de empobrecimiento produjo un intenso flujo de portadores

mayoritarios a través de la unión. Un electrón del material tipo *p* ahora "ve" una barrera reducida en la unión debido a la región de empobrecimiento reducida y a una fuerte atracción del potencial positivo aplicado al material tipo *p*. En cuanto se incrementa la magnitud de la polarización aplicada, el ancho de la región de empobrecimiento continuará reduciéndose hasta que un flujo de electrones pueda atravesar la unión, lo que produce un crecimiento exponencial de la corriente como se muestra en la región de polarización en directa de las características de la figura 1.15. Observe que la escala vertical de la figura 1.15 está en miliamperes (aunque algunos diodos semiconductores tienen una escala vertical medida en amperes) y la escala horizontal en la región de polarización en directa tiene un máximo de 1 V. Por consiguiente, en general el voltaje a través de un diodo polarizado en directa será menor de 1 V. Observe también cuan rápido se eleva la corriente después de la rodilla de la curva.

Se puede demostrar por medio de la física de estado sólido que las características generales de un diodo semiconductor se pueden definir mediante la siguiente ecuación, conocida como ecuación de Shockley, para las regiones de polarización en directa y en inversa:

$$I_D = I_s(e^{V_D/nV_T} - 1) \quad \text{(A)} \tag{1.1}$$

donde I_s es la corriente de saturación en inversa
V_D es el voltaje de polarización en directa aplicado a través del diodo
n es un factor de idealidad, el cual es una función de las condiciones de operación y construcción física; varía entre 1 y 2 según una amplia diversidad de factores.
(se supondrá $n = 1$ en todo este texto a menos que se indique de otra manera).

El voltaje V_T en la ecuación (1.1) se llama *voltaje térmico* y está determinado por

$$V_T = \frac{kT}{q} \quad \text{(V)} \tag{1.2}$$

donde k es la constante de Boltzmann $= 1.38 \times 10^{-23}$ J/K
T es la temperatura absoluta en Kelvin $= 273 +$ la temperatura en °C.
q es la magnitud de la carga del electrón $= 1.6 \times 10^{-19}$ C.

EJEMPLO 1.1 A una temperatura de 27°C (temperatura común para componentes en un sistema de operación cerrado), determine el voltaje térmico V_T.

Solución: Sustituyendo en la ecuación (1.2), obtenemos

$$T = 273 + °\text{C} = 273 + 27 = 300\,\text{K}$$

$$V_T = \frac{kT}{q} = \frac{(1.38 \times 10^{-23}\,\text{J/K})(300)}{1.6 \times 10^{-19}\,\text{C}}$$

$$= \mathbf{25.875\,mV} \cong \mathbf{26\,mV}$$

El voltaje térmico se convertirá en un parámetro importante en los análisis de este capítulo y varios de los siguientes.

Inicialmente, la ecuación (1.1) con todas sus cantidades definidas puede parecer un tanto complicada. Sin embargo, no se utilizará mucho en el análisis siguiente. Lo importante en este momento es entender el origen de las características del diodo y qué factores afectan su forma.

En la figura 1.15 aparece una curva de la ecuación (1.1), la línea punteada, con $I_s = 10$ pA. Si la expandimos a la forma siguiente, el componente contribuyente en cada región de la figura 1.15 se describe con mayor claridad:

$$I_D = I_s e^{V_D/nV_T} - I_s$$

Con valores positivos de V_D el primer término de la ecuación anterior crecerá con rapidez y anulará por completo el efecto del segundo término. El resultado es la siguiente ecuación, la cual sólo tiene valores positivos y adopta la forma exponencial e^x que aparece en la figura 1.16:

$$I_D \cong I_s e^{V_D/nV_T} \qquad (V_D \text{ positivo})$$




FIG. 1.15
Características del diodo semiconductor de silicio.




FIG. 1.16
Gráfica de e^x.

La curva exponencial de la figura 1.16 se incrementa muy rápido con los valores crecientes de x. Con $x = 0$, $e^0 = 1$, en tanto que con $x = 5$ salta a más de 148. Si continuamos $x = 10$, la curva salta a más de 22,000. Es evidente, por consiguiente, que a medida que se incrementa el valor de x, la curva se vuelve casi vertical, una conclusión importante que se habrá de recordar cuando examinemos el cambio de la corriente con valores crecientes del voltaje aplicado.

Con valores negativos de V_D el término exponencial se reduce con rapidez por debajo del nivel de I y la ecuación resultante para I_D es

$$I_D \cong -I_s \qquad (V_D \text{ negativo})$$

Observe en la figura 1.15 que con valores negativos de V_D la corriente en esencia es horizontal al nivel de $-I_s$.

Con $V = 0$ V, la ecuación (1.1) se vuelve

$$I_D = I_s(e^0 - 1) = I_s(1 - 1) = 0 \text{ mA}$$

como lo confirma la figura 1.15.

El cambio abrupto de dirección de la curva en $V_D = 0$ V se debe al cambio de las escalas de corriente de arriba hacia abajo del eje. Observe que arriba del eje la escala está en miliamperes (mA), en tanto que debajo del eje está en picoamperes (pA).

Teóricamente, con todo perfecto, las características de un diodo de silicio deben ser como las muestra la línea punteada de la figura 1.15. Sin embargo, los diodos de silicio comerciales se desvían de la condición ideal por varias razones, entre ellas la resistencia de "cuerpo" interna y la resistencia de "contacto" externa de un diodo. Cada una contribuye a un voltaje adicional con el mismo nivel de corriente, como lo determina la ley de Ohm, lo que provoca el desplazamiento hacia la derecha que se muestra en la figura 1.15.

El cambio de las escalas de corriente entre las regiones superior e inferior de la gráfica se observó antes. Para el voltaje V_D también hay un cambio mensurable de escala entre la región derecha de la gráfica y la izquierda. Con valores positivos de V_D la escala está en décimas de volts, y en la región negativa está en decenas de volts.

Es importante señalar en la figura 1.14b cómo:

La dirección definida de la corriente convencional en la región de voltaje positivo corresponde a la punta de flecha del símbolo de diodo.

Éste siempre será el caso para un diodo polarizado en directa. También es útil señalar que la condición de polarización en directa se establece cuando la barra que representa el lado negativo del voltaje aplicado concuerda con el lado del símbolo con la barra vertical.

Yendo un paso más allá al examinar la figura 1.14b, vemos que se establece una condición de polarización en directa a través de la unión *p-n* cuando el lado positivo del voltaje se aplica al material tipo *p* (observando la correspondencia en la letra *p*) y el lado negativo del voltaje se aplica al material tipo *n* (observando la misma correspondencia).

Es particularmente interesante observar que la corriente de saturación en inversa de la unidad comercial es notoriamente mayor que la de I_s en la ecuación de Shockley. Esto se debe a efectos que no están incluidos en la ecuación de Shockley, como la generación de portadores en la región de empobrecimiento y corrientes de fuga superficiales, las cuales son sensibles al área de contacto en la unión. En otras palabras:

Por lo común, la corriente de saturación en inversa real de un diodo comercial será medible a un valor mayor que la que aparece como la corriente de saturación en inversa en la ecuación de Shockley.

Es importante tener en cuenta, sin embargo, que incluso si la corriente de saturación en inversa es 1000 veces mayor, si $I_s = 10$ pA la corriente de saturación en inversa se incrementará a sólo 10 nA, lo que aún puede ser ignorado en la mayoría de las aplicaciones.

Otra factor que tiene un marcado efecto en la magnitud de la corriente de saturación en inversa es el área de contacto en la unión:

Hay una correspondencia directa entre el área de contacto en la unión y el nivel de corriente de saturación en inversa.

Por ejemplo, si suponemos que el área de contacto que se requiere para manejar un diodo de 1 A es 1000 veces la de un diodo con una corriente directa nominal máxima de 1 mA (con $I_s =$ 1 nA), entonces, de acuerdo con el enunciado anterior, la corriente de saturación en inversa del diodo de 1 A será 1000 veces la del diodo de 1 mA o 1 μA (un nivel que podría ser preocupante en algunas aplicaciones).

Veremos en los análisis siguientes que la situación ideal es que I_s sea de 0 A en la región de polarización en inversa. El hecho de que en la actualidad por lo general ocurra en el intervalo de 0.01 pA a 10 pA en comparación el de 0.1 μA a 1 μA de hace unas cuantas décadas es un punto a favor de la industria manufacturera. Comparando el valor común de 1 nA con el nivel de 1 μA de hace años se ve que se logró un factor de mejora de 100,000.

Región Zener

Aun cuando la escala de la figura 1.15 está en décimas de volts en la región negativa, hay un punto donde la aplicación de un voltaje demasiado negativo producirá un cambio abrupto de las características, como se muestra en la figura 1.17. La corriente se incrementa muy rápido en una dirección opuesta a la de la región de voltaje positivo. El potencial de polarización en inversa que produce este cambio dramático de las características se llama *potencial Zener* y su símbolo es V_Z.




FIG. 1.17
Región Zener.

A medida que se incrementa el voltaje a través del diodo en la región de polarización en inversa, también se incrementará la velocidad de los portadores minoritarios responsables de la corriente de saturación en inversa I_s. Con el tiempo, su velocidad y energía cinética asociada $\left(W_K = \frac{1}{2}mv^2\right)$ serán suficientes para liberar más portadores por colisiones con otras estructuras atómicas que de lo contrario serían estables. Es decir, se producirá un proceso de *ionización* por medio del cual los electrones de valencia absorben suficiente energía para abandonar el átomo padre. Estos portadores adicionales pueden ayudar entonces al proceso de ionización al punto en que se establece una corriente de *avalancha* y determina la región de *ruptura de avalancha*.

Se puede hacer que la región de avalancha (V_Z) se acerque al eje vertical incrementando los niveles de dopado en los materiales *p* y *n*. Sin embargo, conforme V_Z se reduce a niveles muy bajos, por ejemplo –5 V, otro mecanismo, llamado *ruptura Zener* contribuirá al cambio abrupto de la característica. Esto sucede porque hay un fuerte campo eléctrico en la región de la unión que puede desbaratar las fuerzas de enlace dentro del átomo y "generar" portadores. Aun cuando el mecanismo de ruptura Zener es un contribuyente significativo sólo a niveles bajos de V_Z, este cambio abrupto de la característica a cualquier nivel se llama *región Zener* y los diodos que emplean esta parte única de la característica de una unión *p–n* se llaman *diodos Zener*. Se describen en detalle en la sección 1.15.

Se debe evitar la región Zener del diodo semiconductor descrita para que el sistema no sea modificado por completo por el cambio abrupto de las características en esta región de voltaje inverso.

El máximo potencial de polarización en inversa que se puede aplicar antes de entrar a la región Zener se llama voltaje inverso pico (conocido como valor PIV) o voltaje de reversa pico (denotado como valor PRV).

Si una aplicación requiere un valor PIV mayor que el de una sola unidad, se pueden conectar en serie varios diodos de las mismas características. Los diodos también se conectan en paralelo para incrementar la capacidad de llevar corriente.

En la sección 1.12 se mostrará cuando revisemos las hojas de especificaciones provistas con los diodos comerciales que:

A una temperatura fija, la corriente de saturación en inversa de un diodo se incrementa con un incremento de la polarización en inversa aplicada.

Por ejemplo, el diodo descrito en la sección 1.12 tiene una corriente de saturación en inversa de 1 nA a 20 V a temperatura ambiente, pero de 5 nA a 100 V a la misma temperatura.

Ge, Si y GaAs

El análisis realizado hasta ahora ha utilizado únicamente Si como material semiconductor base. Ahora es importante compararlo con otros dos materiales de primordial importancia: GaAs y Ge. En la figura 1.18 aparece una gráfica que compara las características de diodos de Si, GaAs y Ge comerciales. De inmediato es obvio que el punto de levantamiento vertical de las características es diferente para cada material, aunque la forma general de cada una es muy semejante. El germanio es el más cercano al eje vertical y el GaAs es el más distante. Como se observa en las curvas, el centro de la rodilla de la curva está aproximadamente en 0.3 V para Ge, 0.7 V para Si y 1.2 V para GaAs (vea la tabla 1.3).

TABLA 1.3
Voltajes V_K de rodilla

Semiconductor	V_K(V)
Ge	0.3
Si	0.7
GaAs	1.2




FIG. 1.18
Comparación de diodos de Ge, Si y GaAs.

La forma de la curva en la región de polarización inversa también es bastante parecida para cada material, pero observe la diferencia medible en las magnitudes de las corrientes de saturación en inversa típicas. Para GaAs, la corriente de saturación en inversa es por lo general de aproximadamente 1 pA, comparada con 10 pA para Si y 1 μA para Ge; una diferencia significativa de niveles.

También observe las magnitudes relativas de los voltajes de ruptura en inversa para cada material. El GaAs en general tiene niveles de ruptura máximos que superan a los de los dispositivos de Si del mismo nivel de potencia en aproximadamente 10%, y ambos tienen voltajes de ruptura que por lo general oscilan entre 50 V y 1 kV. Hay diodos de potencia de Si con voltajes de ruptura tan altos como 20 kV. El germanio suele tener voltajes de ruptura de menos de 100 V, con máximos alrededor de 400 V. Las curvas de la figura 1.18 están diseñadas sólo para reflejar voltajes de ruptura de los tres materiales. Cuando se consideran los niveles de las corrientes de saturación en inversa y los voltajes de ruptura, el Ge ciertamente sobresale porque tiene las características mínimas deseables.

EJEMPLO 1.2 Cómo utilizar las curvas de la figura 1.18:

a. Determine el voltaje a través de cada diodo con una corriente de 1 mA.
b. Repita con una corriente de 4 mA.
c. Repita con una corriente de 30 mA.
d. Determine el valor promedio del voltaje en el diodo para el intervalo de corrientes antes dadas.
e. ¿Cómo se comparan los valores promedio con los voltajes de rodilla que aparecen en la tabla 1.3?

Solución:

a. $V_D(\text{Ge}) = 0.2\text{ V}$, $V_D(\text{Si}) = 0.6\text{ V}$, $V_D\,(\text{GaAs}) = 1.1\text{ V}$
b. $V_D(\text{Ge}) = 0.3\text{ V}$, $V_D(\text{Si}) = 0.7\text{ V}$, $V_D\,(\text{GaAs}) = 1.2\text{ V}$
c. $V_D(\text{Ge}) = 0.42\text{ V}$, $V_D(\text{Si}) = 0.82\text{ V}$, $V_D\,(\text{GaAs}) = 1.33\text{ V}$
d. Ge: $V_{\text{av}} = (0.2\text{ V} + 0.3\text{ V} + 0.42\text{ V})/3 = 0.307\text{ V}$
   Si: $V_{\text{av}} = (0.6\text{ V} + 0.7\text{ V} + 0.82\text{ V})/3 = 0.707\text{ V}$
   GaAs: $V_{\text{av}} = (1.1\text{ V} + 1.2\text{ V} + 1.33\text{ V})/3 = 1.21\text{ V}$
e. Muy parecidos: Ge: 0.307 V vs. 0.3 V, Si: 0.707 V vs. 0.7 V, GaAs: 1.21 V vs. 1.2 V.

Efectos de la temperatura

La temperatura puede tener un marcado efecto en las características de un diodo semiconductor como lo demuestran las características de un diodo de silicio mostradas en la figura 1.19:

En la región de polarización en directa las características de un diodo de silicio se desplazan a la izquierda a razón de 2.5 mV por grado centígrado de incremento de temperatura.




FIG. 1.19
Variación de las características del diodo de Si con el cambio de temperatura.

Un incremento desde la temperatura ambiente (20°C) hasta 100 °C (el punto de ebullición del agua) produce una caída de 80(2.5 mV) = 200 mV o 0.2 V, lo cual es significativo en una gráfica graduada en décimas de volts. Una reducción de la temperatura tiene el efecto inverso, como también se muestra en la figura.

En la región de polarización en inversa la corriente de saturación en inversa de un diodo de silicio se duplica por cada 10°C de aumento de la temperatura.

Con un cambio de 20°C a 100°C, el nivel de I_s se incrementa desde 10 nA hasta un valor de 2.56 μA, el cual es un incremento significativo de 256 veces. Continuando hasta 200°C se tendría una corriente de saturación en inversa monstruosa de 2.62 mA. En aplicaciones a alta temperatura se tendrían que buscar por consiguiente diodos con I_s a temperatura ambiente de cerca de 10 pA, un nivel comúnmente disponible en la actualidad, el cual limitaría la corriente a 2.62 μA. En realidad, es una fortuna que tanto Si como GaAs tengan corrientes de saturación en inversa relativamente pequeñas a temperatura ambiente. Hay dispositivos de GaAs disponibles que funcionan muy bien en el intervalo de temperatura de –200°C a +200°C, y algunos tienen temperaturas máximas que se aproximan a 400°C. Considere, por un momento, qué tan grande sería la corriente de saturación en inversa si iniciáramos con un diodo de Ge con una corriente de saturación de 1 μA y aplicáramos el mismo factor de duplicación.

Por último, es importante señalar, de acuerdo con la figura 1.19, que:

El voltaje de saturación en inversa de un diodo semiconductor se incrementará o reducirá con la temperatura según el potencial Zener.

Aunque la figura 1.19 revela que el voltaje de ruptura se incrementará con la temperatura, si el voltaje de ruptura inicial es menor que 5 V, en realidad el voltaje de ruptura puede reducirse con la temperatura. La sensibilidad del potencial Zener a cambios de temperatura se examinará con más detalle en la sección 1.15.


Resumen

En los párrafos anteriores se dijo mucho sobre la construcción de un diodo semiconductor y los materiales empleados. Se presentaron las características y las diferencias importantes entre la respuesta de los materiales analizados. Ahora es el momento de comparar la respuesta de la unión *p–n* con la respuesta deseada y dejar ver las funciones principales de un diodo semiconductor.

La tabla 1.4 proporciona una sinopsis del material con respecto a los tres materiales semiconductores más frecuentemente utilizados. La figura 1.20 incluye una breve biografía del primer científico investigador que descubrió la unión *p-n* en un material semiconductor.

TABLA 1.4
Uso comercial actual de Ge, Si y GaAs

Ge:	El germanio se encuentra en producción limitada debido a su sensibilidad a la temperatura y alta corriente de saturación en inversa. Sigue estando comercialmente disponible aunque está limitado a algunas aplicaciones de alta velocidad (debido a su factor de movilidad relativamente alto) y a aplicaciones que utilizan su sensibilidad a la luz y al calor, tales como fotodetectores y sistemas de seguridad.
Si:	Sin duda el semiconductor más frecuentemente utilizado en todo tipo de dispositivos electrónicos. Tiene la ventaja de su disponibilidad a bajo costo y sus corrientes de saturación inversa son relativamente bajas; tiene buenas características ante la temperatura y excelentes niveles de voltaje de ruptura. También se ha beneficiado de las décadas de enorme atención al diseño de circuitos integrados a gran escala y a la tecnología de procesamiento.
GaAs:	Desde principios de la década de 1990 el interés en el GaAs ha crecido a pasos agigantados y con el tiempo se apropiará de una buena parte del desarrollo de dispositivos de silicio, sobre todo en circuitos integrados a gran escala. Sus características de alta velocidad tienen más alta demanda cada día, con las características adicionales de bajas corrientes de saturación en inversa, excelentes sensibilidades a la temperatura y altos voltajes de ruptura. Más de 80% de su aplicación se da en la optoelectrónica con el desarrollo de diodos emisores de luz, celdas solares y otros dispositivos fotodetectores, pero probablemente todo esto cambie dramáticamente a medida que se reduzcan sus costos de fabricación y continúe creciendo su uso en el diseño de circuitos integrados; tal vez sea el material semiconductor del futuro.



Russell Ohl (1898-1987)
Ingeniero estadounidense (Allentown, PA; Holmdel, NJ: Vista, CA)
Army Signal Corps. Universidad de Colorado, Westinghouse, AT&T, Miembro de los laboratorios Bell, Instituto de Ingenieros de Radio, 1955 (Cortesía de los archivos de la Universidad Estatal de Pennsylvania, Bibliotecas de la Universidad Estatal de Pennsylvania).

Aun cuando los tubos de vacío se utilizaron en todas las formas de comunicación en la década de 1930, Russell Ohl estaba decidido a demostrar que el futuro del campo estaba definido por cristales semiconductores. No disponía de germanio para su investigación por lo que recurrió al silicio y encontró una forma de elevar su nivel de pureza a 99.8%, por lo cual recibió una patente. El descubrimiento real de la unión *p-n*, como con frecuencia suele suceder en la investigación científica, fue el resultado de una serie de circunstancias que no estaban planeadas. El 23 de febrero de 1940, Ohl se dio cuenta que un cristal de silicio que tenía una grieta hacia la mitad elevaba significativamente la corriente cuando se colocaba cerca de una fuente luminosa. Este descubrimiento condujo a investigaciones posteriores, lo cual reveló que los niveles de pureza en cada lado de la grieta eran diferentes y que se formaba una barrera en la unión que permitía el paso de la corriente en sólo una dirección, se había identificado y explicado el primer diodo de estado sólido. Además, esta sensibilidad a la luz marcó el inicio del desarrollo de las celdas solares. Los resultados fueron conducentes al desarrollo del transistor en 1945 por tres personas que también trabajaban en los laboratorios Bell.

FIG. 1.20

1.7 LO IDEAL *VS.* LO PRÁCTICO

En la sección anterior vimos que la unión *p-n* permite un flujo abundante de carga cuando da una polarización en directa, y un nivel muy pequeño de corriente cuando la polarización es en inversa. Ambas condiciones se resumen en la figura 1.21 con el vector de corriente grueso en la figura 1.21 en correspondencia con la dirección de la flecha del símbolo de diodo y el vector significativamente menor en la dirección opuesta de la figura 1.21b, que representa la corriente de saturación en inversa.

Una analogía utilizada con frecuencia para describir el comportamiento de un diodo semiconductor es un interruptor mecánico. En la figura 1.21a el diodo está actuando como un interruptor cerrado que permite un flujo abundante de carga en la dirección indicada. En la figura 1.21b el nivel de corriente es tan pequeño en la mayoría de los casos que puede ser aproximado como 0 A y representado por un interruptor abierto.




FIG. 1.21
Diodo semiconductor ideal: (a) polarizado en directa; (b) polarizado en inversa.

En otras palabras:

El diodo semiconductor se comporta como un interruptor mecánico en el sentido de que puede controlar el flujo de corriente entre sus dos terminales.

Sin embargo, también es importante tener en cuenta que:

El diodo semiconductor es diferente del interruptor mecánico en el sentido de que cuando éste se cierra sólo permite que la corriente fluya en una dirección.

Idealmente, para que el diodo semiconductor se comporte como un cortocircuito en la región de polarización en directa, su resistencia deberá ser de 0 Ω. En la región de polarización en inversa su resistencia deberá ser de ∞Ω para representar el equivalente a un circuito abierto. Tales niveles de resistencia en las regiones de polarización en directa y en inversa producen las características de la figura 1.22.

Las características se han sobrepuesto para comparar el diodo Si ideal con un diodo de Si real. Las primeras impresiones podrían indicar que la unidad comercial es una deficiente impresión del interruptor ideal. Sin embargo, cuando se considera que la única diferencia importante es que el diodo comercial se eleva a un nivel de 0.7 V en lugar de 0 V, se dan varias similitudes entre las dos gráficas.

Cuando un interruptor se cierra se supone que la resistencia entre las terminales es de 0 Ω. En el punto de la gráfica seleccionado, la corriente en el diodo es de 5 mA y el voltaje a través de él es de 0 V. Sustituyendo en la ley de Ohm se obtiene

$$R_F = \frac{V_D}{I_D} = \frac{0\text{ V}}{5\text{ mA}} = \mathbf{0\ \Omega} \qquad \text{(equivalente a un cortocircuito)}$$

De hecho:

A cualquier nivel de corriente sobre la línea vertical, el voltaje a través del diodo ideal es de 0 V y la resistencia es de 0 Ω.

Para la sección horizontal, si aplicamos de nuevo la ley de Ohm, vemos que

$$R_R = \frac{V_D}{I_D} = \frac{20\text{ V}}{0\text{ mA}} \cong \infty\Omega \qquad \text{(equivalente a un circuito abierto)}$$




FIG. 1.22
Características de semiconductor ideales contra reales.


De nueva cuenta:

Como la corriente es de 0 mA en cualquier parte de la línea horizontal, la resistencia es de ∞ Ω en cualquier punto del eje.

Por la forma y ubicación de la curva para la unidad comercial en la región de polarización en directa, habrá una resistencia asociada con el diodo de más de 0 Ω. Sin embargo, si la resistencia es lo bastante pequeña comparada con los otros resistores de la red conectados en serie con el diodo, a menudo es una buena aproximación suponer que la resistencia de la unidad comercial es de 0 Ω. En la región de polarización en inversa, si suponemos que la corriente de saturación en inversa es tan pequeña que puede ser aproximada a 0 mA, tenemos la misma equivalencia de circuito abierto provista por el interruptor abierto.

El resultado es, por consiguiente, que existen suficientes similitudes entre el interruptor ideal y el diodo semiconductor que lo hacen ser un dispositivo electrónico eficaz. En la siguiente sección se determinan los diversos niveles de resistencia de importancia para usarlos en el siguiente capítulo, donde se examina la respuesta de diodos en una red real.

1.8 NIVELES DE RESISTENCIA


A medida que el punto de operación de un diodo se mueve de una región a otra, su resistencia también cambia debido a la forma no lineal de la curva de características. En los párrafos siguientes se demostrará que el tipo de voltaje o señal aplicada definirá el nivel de resistencia de interés. En esta sección se presentarán tres niveles diferentes, los cuales volverán a aparecer cuando examinemos otros dispositivos. Es de suma importacia, por consiguiente, que su determinación se entienda con toda claridad.

Resistencia de CD o estática

La aplicación de un voltaje de cd a un circuito que contiene un diodo semiconductor produce un punto de operación en la curva de características que no cambia con el tiempo. La resistencia del diodo en el punto de operación se halla determinando los niveles correspondientes de V_D e I_D como se muestra en la figura 1.23 y aplicando la siguiente ecuación:

$$R_D = \frac{V_D}{I_D} \qquad (1.3)$$




FIG. 1.23
Determinación de la resistencia de cd de un diodo en un punto de operación particular.

Los niveles de resistencia de cd en la rodilla y debajo de ella son mayores que los niveles de resistencia obtenidos para la sección de levantamiento vertical de las características. Los niveles de resistencia en la región de polarización en inversa son por naturaleza bastante altos. Como los óhmetros en general emplean una fuente de corriente relativamente constante, la resistencia determinada será un nivel de corriente preestablecido (por lo general de algunos miliamperes).

En general, por consiguiente, cuanto mayor sea la corriente a través de un diodo, menor será el nivel de resistencia de cd.

EJEMPLO 1.3 Determine los niveles de resistencia de cd del diodo de la figura 1.24 con

a. $I_D = 2$ mA (bajo nivel)
b. $I_D = 20$ mA (alto nivel)
c. $V_D = -10$ V (polarizado en inversa)




FIG. 1.24
Ejemplo 1.3.

Solución:

a. Con $I_D = 2$ mA, $V_D = 0.5$ V (en la curva) y

$$R_D = \frac{V_D}{I_D} = \frac{0.5\text{ V}}{2\text{ mA}} = \mathbf{250\ \Omega}$$

b. Con $I_D = 20$ mA, $V_D = 0{,}8$ V (en la curva) y

$$R_D = \frac{V_D}{I_D} = \frac{0.8\text{ V}}{20\text{ mA}} = \mathbf{40\ \Omega}$$

c. Con $V_D = -10$ V, $I_D = -I_S = -1\ \mu$A (en la curva) y

$$R_D = \frac{V_D}{I_D} = \frac{10\text{ V}}{1\ \mu\text{A}} = \mathbf{10\ M\Omega}$$

lo que confirma con claridad algunos de los comentarios anteriores con respecto a los niveles de resistencia de cd de un diodo.

Resistencia de CA o dinámica

Es obvio de acuerdo con la ecuación (1.3) y el ejemplo 1.3 que la resistencia de cd de un diodo es independiente de la forma de las características en la región alrededor del punto de interés. Si se aplica una entrada senoidal en lugar de una de cd, la situación cambiará por completo. La entrada variable moverá el punto de operación instantáneo hacia arriba y hacia abajo de una región de las características, y por lo tanto define un cambio específico de la corriente y voltaje como se muestra en la figura 1.25. Sin ninguna señal variable aplicada, el punto de operación sería el punto *Q* que aparece en la figura 1.25, determinado por los niveles de cd aplicados. La designación de *punto Q* se deriva de la palabra *quiescente*, que significa "fijo o invariable".




FIG. 1.25
Definición de la resistencia dinámica o resistencia de ca.

Una línea recta trazada tangente a la curva por el punto *Q* como se muestra en la figura 1.26 definirá un cambio particular del voltaje y corriente que se puede utilizar para determinar la resistencia de *ca* o *dinámica* en esta región de las características del diodo. Se deberá hacer un esfuerzo por mantener el cambio de voltaje y corriente lo más pequeño posible y equidistante a ambos lados del punto *Q*. En forma de ecuación,

$$r_d = \frac{\Delta V_d}{\Delta I_d} \tag{1.4}$$

donde Δ indica un cambio finito de la cantidad.

Cuanto más inclinada sea la pendiente, menor será el valor de ΔV_d con el mismo cambio de ΔI_d y menor es la resistencia. La resistencia de ca en la región de levantamiento vertical de la característica es, por consiguiente, bastante pequeña, en tanto que la resistencia de ca es mucho más alta con niveles de corriente bajos.

En general, por consiguiente, cuanto más bajo esté el punto de operación (menor corriente o menor voltaje), más alta es la resistencia de ca.




FIG. 1.26
Determinación de la resistencia de ca en un punto Q.

EJEMPLO 1.4 Para las características de la figura 1.27:

a. Determine la resistencia de ca con $I_D = 2$ mA.
b. Determine la resistencia de ca con $I_D = 25$ mA.
c. Compare los resultados de las partes (a) y (b) con las resistencias de cd en cada nivel de corriente.




FIG. 1.27
Ejemplo 1.4.

Solución:

a. Con $I_D = 2$ mA, la línea tangente en $I_D = 2$ mA se trazó como se muestra en la figura 1.27 y se eligió una variación de 2 mA por encima y debajo de la corriente de diodo especificada. Con $I_D = 4$ mA, $V_D = 0.76$ V y con $I_D = 0$ mA, $V_D = 0.65$ V. Los cambios resultantes de la corriente y voltaje son, respectivamente,

$$\Delta I_d = 4\text{ mA} - 0\text{ mA} = 4\text{ mA}$$

y
$$\Delta V_d = 0.76\text{ V} - 0.65\text{ V} = 0.11\text{ V}$$

y la resistencia de ca es

$$r_d = \frac{\Delta V_d}{\Delta I_d} = \frac{0.11\text{ V}}{4\text{ mA}} = \mathbf{27.5\ \Omega}$$

b. Con $I_D = 25$ mA, la línea tangente en $I_D = 25$ mA se trazó como se muestra en la figura 1.27 y se eligió una variación de 5 mA por encima y debajo de la corriente de diodo especificada. Con $I_D = 30$ mA, $V_D = 0.8$ V y con $I_D = 20$ mA, $V_D = 0.78$ V. Los cambios resultantes de la corriente y voltaje son, respectivamente,

$$\Delta I_d = 30\text{ mA} - 20\text{ mA} = 10\text{ mA}$$

y
$$\Delta V_d = 0.8\text{ V} - 0.78\text{ V} = 0.02\text{ V}$$

y la resistencia de ca es

$$r_d = \frac{\Delta V_d}{\Delta I_d} = \frac{0.02\text{ V}}{10\text{ mA}} = \mathbf{2\ \Omega}$$

c. Con $I_D = 2$ mA, $V_D = 0.7$ V y

$$R_D = \frac{V_D}{I_D} = \frac{0.7\text{ V}}{2\text{ mA}} = \mathbf{350\ \Omega}$$

la cual excede por mucho la r_d de 27.5 Ω.

Con $I_D = 25$ mA, $V_D = 0.79$ V y

$$R_D = \frac{V_D}{I_D} = \frac{0.79\text{ V}}{25\text{ mA}} = \mathbf{31.62\ \Omega}$$

la cual excede por mucho la r_d de 2 Ω.

Determinamos la resistencia dinámica gráficamente, pero hay una definición básica en el cálculo diferencial que manifiesta que:

La derivada de una función en un punto es igual a la pendiente de la línea tangente trazada en dicho punto.

Por consiguiente, la ecuación (1.4), definida por la figura 1.26, se encuentra hallando esencialmente la derivada de la función en el punto Q de operación. Si determinamos la derivada de la ecuación general (1.1) para el diodo semiconductor con respecto a la polarización en directa aplicada y luego invertimos el resultado, obtendremos una ecuación para la resistencia de ca o dinámica en dicha región. Es decir, si tomamos la derivada de la ecuación (1.1) con respecto a la polarización aplicada tendremos

$$\frac{d}{dV_D}(I_D) = \frac{d}{dV_D}\left[I_s\left(e^{V_D/nV_T} - 1\right)\right]$$

y

$$\frac{dI_D}{dV_D} = \frac{1}{nV_T}(I_D + I_s)$$

luego aplicamos algunas maniobras básicas de cálculo diferencial. En general, $I_D \gg I_s$ en la sección de pendiente vertical de las características y

$$\frac{dI_D}{dV_D} \cong \frac{I_D}{nV_T}$$

Invirtiendo el resultado para definir una relación de resistencia ($R = V/I$) se tiene

$$\frac{dV_D}{dI_D} = r_d = \frac{nV_T}{I_D}$$

Sustituyendo $n = 1$ y $V_T \cong 26$ mV del ejemplo 1.1 se obtiene

$$r_d = \frac{26\text{ mV}}{I_D} \tag{1.5}$$

La importancia de la ecuación (1.5) debe entenderse con claridad. Implica que la *resistencia dinámica se determina con sólo sustituir el valor quiescente de la corriente de diodo en la ecuación.* No es necesario disponer de las características o preocuparse de trazar líneas tangentes como lo define la ecuación (1.4). Es importante tener en cuenta, sin embargo, que la ecuación (1.5) es precisa sólo con valores de I_D en la sección de levantamiento vertical de la curva. Con valores menores de I_D, $n = 2$ (silicio) y el valor de r_d obtenido debe multiplicarse por un factor de 2. Con valores pequeños de I_D por debajo de la rodilla de la curva, la ecuación (1.5) se vuelve inapropiada.

Todos los niveles de resistencia determinados hasta ahora fueron definidos por la unión *p-n* y no incluyen la resistencia del material semiconductor propiamente dicho (llamada resistencia del *cuerpo*) y la resistencia introducida por la conexión entre el material semiconductor y el conductor metálico externo (llamada resistencia de *contacto*). Estos niveles de resistencia adicionales se pueden incluir en la ecuación (1.5) agregando una resistencia denotada r_B:

$$r'_d = \frac{26\text{ mV}}{I_D} + r_B \quad \text{ohms} \tag{1.6}$$

La resistencia r'_d, incluye, por consiguiente, la resistencia dinámica definida por la ecuación (1.5) y la resistencia r_B que se acaba de introducir. El factor r_B puede variar desde 0.1 Ω para dispositivos de alta potencia hasta 2 Ω para algunos diodos de uso general de baja potencia. En el ejemplo 1.3 la resistencia de ca a 25 mA resultó ser de 2 Ω. Utilizando la ecuación (1.5) tenemos

$$r_d = \frac{26\text{ mV}}{I_D} = \frac{26\text{ mV}}{25\text{ mA}} = \mathbf{1.04\ \Omega}$$

La diferencia de aproximadamente 1 Ω puede ser considerada como la contribución de r_B.

En el ejemplo 1.4 la resistencia de ca a 2 mA resultó ser de 27.5 Ω. Utilizando la ecuación (1.5) pero multiplicando por un factor de 2 en esta región (en la rodilla de la curva $n = 2$),

$$r_d = 2\left(\frac{26\text{ mV}}{I_D}\right) = 2\left(\frac{26\text{ mV}}{2\text{ mA}}\right) = 2(13\ \Omega) = \mathbf{26\ \Omega}$$

La diferencia de 1.5 Ω puede ser considerada como la contribución de r_B.

En realidad, la determinación de r_d con alto grado de precisión a partir de una curva de característica utilizando la ecuación (1.4) es un proceso difícil en el mejor de los casos y los resultados tienen que ser tratados con reservas. Con bajos niveles de corriente en el diodo el factor r_B normalmente es lo bastante pequeño comparado con r_d como para ignorar su impacto en la resistencia de ca del diodo. Con altos niveles de corriente, el nivel de r_B puede aproximarse al de r_d, pero puesto que con frecuencia habrá otros elementos resistivos de mucha mayor magnitud en serie con el diodo, en este libro supondremos que la resistencia de ca está determinada únicamente por r_d, y el impacto de r_B se omitirá a menos que se diga lo contrario. Mejoras tecnológicas de años recientes indican que el nivel de r_B continuará reduciéndose en magnitud y con el tiempo llegará a ser un factor que ciertamente puede ser ignorado en comparación con r_d.

El análisis anterior se centró únicamente en la región de polarización en directa. En la región de polarización en inversa supondremos que el cambio de la corriente a lo largo de la línea I_s es nulo desde 0 V hasta la región Zener, y la resistencia de ca calculada con la ecuación (1.4) es suficientemente alta como para permitir la aproximación de circuito abierto.

Resistencia de ca promedio

Si la señal de entrada es suficientemente grande para producir una amplia variación tal como se indica en la figura 1.28, la resistencia asociada con el dispositivo en esta región se llama *resistencia de ca promedio*. La resistencia de ca promedio es, por definición, la resistencia determinada por una línea recta trazada entre las dos intersecciones establecidas por los valores máximo y mínimo del voltaje de entrada. En forma de ecuación (observe la figura 1.28),

$$r_{\text{prom}} = \left.\frac{\Delta V_d}{\Delta I_d}\right|_{\text{punto a punto}} \tag{1.7}$$

En la situación indicada por la figura 1.28,

$$\Delta I_d = 17\text{ mA} - 2\text{ mA} = 15\text{ mA}$$




FIG. 1.28
Determinación de la resistencia de ca promedio entre los límites indicados.

y $$\Delta V_d = 0.725\text{ V} - 0.65\text{ V} = 0.075\text{ V}$$

con $$r_{prom} = \frac{\Delta V_d}{\Delta I_d} = \frac{0.075\text{ V}}{15\text{ mA}} = \mathbf{5\ \Omega}$$

Si la resistencia de ca (r_d) se determinara con $I_D = 2$ mA, su valor sería de más de 5 Ω y si se determinara con 17 mA, sería menor. Entre estos valores, la resistencia de ca cambiaría del valor alto con 2 mA al valor bajo con 17 mA. La ecuación (1.7) define un valor considerado como el promedio de los valores de ca desde 2 mA hasta 17 mA. El hecho de que un nivel de resistencia se pueda utilizar en un intervalo tan amplio de características comprobará su utilidad en la definición de circuitos equivalentes de un diodo en una sección posterior.

Como con los niveles de resistencia de cd y ca, cuanto más bajo sea el nivel de las corrientes utilizadas para determinar la resistencia promedio, más alto será el nivel de resistencia.

Tabla de resumen

La tabla 1.5 se desarrolló para reforzar las conclusiones importantes de las últimas páginas y para recalcar las diferencias entre los diversos niveles de resistencia. Como ya se indicó antes, el contenido de esta sección es el fundamento de varios cálculos de resistencia que se realizarán en secciones y capítulos posteriores.

TABLA 1.5
Niveles de resistencia

Tipo	Ecuación	Características especiales	Determinación gráfica
CD o estática	$R_D = \frac{V_D}{I_D}$	Definida como un punto en las características	I_D, $Q_{pt.}$, V_D
CA o dinámica	$r_d = \frac{\Delta V_d}{\Delta I_d} = \frac{26\text{ mV}}{I_D}$	Definida por una línea tangente en el punto Q	I_D, $Q_{pt.}$, ΔI_d, ΔV_d
CA promedio	$r_{prom} = \left.\frac{\Delta V_d}{\Delta I_d}\right\rvert_{\text{punto a punto}}$	Definida por una línea recta entre los límites de operación	ΔI_d, ΔV_d

1.9 CIRCUITOS EQUIVALENTES DEL DIODO

Un circuito equivalente es una combinación de elementos apropiadamente seleccionados para que representen mejor las características terminales reales de un dispositivo o sistema en una región de operación particular.

En otras palabras, una vez que se define el circuito equivalente, el símbolo del dispositivo puede ser eliminado de un esquema y el circuito equivalente insertado en su lugar sin afectar gravemente el comportamiento real del sistema. Con frecuencia, el resultado es una red que se puede resolver con técnicas tradicionales de análisis de circuito.

Circuito lineal equivalente por segmentos

Una técnica para obtener un circuito equivalente de un diodo es simular con más o menos precisión las características del dispositivo mediante segmentos de línea recta, como se muestra en la figura 1.29. El circuito resultante equivalente se llama *circuito equivalente lineal por segmentos*. Deberá ser obvio por la figura 1.29 que los segmentos de línea recta no duplican con exactitud las características reales, sobre todo en la región acodada. Sin embargo, los segmentos resultantes son suficientemente parecidos a la curva real como para establecer un circuito equivalente que producirá una excelente primera aproximación del comportamiento real del dispositivo. En la sección inclinada de la equivalencia la resistencia de ca promedio presentada en la sección 1.8 es el nivel de resistencia que aparece en el circuito equivalente de la figura 1.28 junto al dispositivo real. En esencia, define el nivel de resistencia del dispositivo cuando se encuentra en el estado de "encendido". El diodo ideal se incluye para establecer que sólo hay una dirección de conducción a través del dispositivo, y una situación de polarización en inversa producirá el estado de circuito abierto del dispositivo. Como un diodo semiconductor de silicio no alcanza el estado de conducción hasta que V_D alcanza 0.7 V con una polarización en directa (como se muestra en la figura 1.29), debe aparecer una batería V_K opuesta a la dirección de conducción en el circuito equivalente como se muestra en la figura 1.30. La batería especifica que el voltaje a través del dispositivo debe ser mayor que el voltaje de umbral de la batería antes de la conducción a través del dispositivo antes de que se pueda establecer la dirección dictada por el diodo ideal. Cuando se establezca la conducción, la resistencia del diodo será el valor especificado de r_{prom}.




FIG. 1.29
Definición del circuito equivalente lineal por segmentos por medio de segmentos de línea recta para representar de forma aproximada la curva de características.




FIG. 1.30
Comparación del circuito equivalente lineal por segmentos.

Tenga en cuenta, sin embargo, que V_E en el circuito equivalente no es una fuente de voltaje independiente. Si se coloca un voltímetro a través de un diodo aislado sobre un banco de laboratorio no se obtendrá una lectura de 0.7 V. La batería representa el nivel horizontal de las características que deben ser superadas para establecer la conducción.

Por lo común, el nivel aproximado de r_{prom} se puede determinar con un punto de operación determinado en la hoja de especificaciones (la cual se analizará en la sección 1.10). Por ejemplo, para un diodo semiconductor de silicio, si $I_F = 10$ mA (una corriente de conducción en directa

en el diodo) con $V_D = 0.8$ V, sabemos que para silicio se requiere un nivel de voltaje de 0.7 V antes de que se eleven las características, y obtenemos

$$r_{prom} = \frac{\Delta V_d}{\Delta I_d}\bigg|_{\text{punto a punto}} = \frac{0.8\text{ V} - 0.7\text{ V}}{10\text{ mA} - 0\text{ mA}} = \frac{0.1\text{ V}}{10\text{ mA}} = \mathbf{10\ \Omega}$$

como en la figura 1.29.

Circuito equivalente simplificado

En la mayoría de las aplicaciones, la resistencia r_{prom} es suficientemente pequeña para ser ignorada en comparación con los demás elementos de la red. La eliminación de r_{prom} del circuito equivalente es lo mismo que suponer que las características del diodo son las que se muestran en la figura 1.31. En realidad, esta aproximación se emplea con frecuencia en el análisis de circuitos semiconductores como se demuestra en el capítulo 2. El circuito equivalente reducido aparece en la misma figura. Manifiesta que un diodo de silicio polarizado en directa en un sistema electrónico en condiciones de cd experimenta una caída de 0.7 V a través de éste en el estado de conducción a cualquier nivel de corriente en el diodo (dentro de valores nominales, por supuesto).




FIG. 1.31
Circuito equivalente simplificado del diodo semiconductor de silicio.

Circuito equivalente ideal

Ahora que se eliminó r_{prom} del circuito equivalente, llevemos el análisis un paso adelante y establezcamos que el nivel de 0.7 V con frecuencia puede ser ignorado en comparación con el nivel de voltaje aplicado. En este caso el circuito equivalente se reducirá al de un diodo ideal como se muestra en la figura 1.32 con sus características. En el capítulo 2 veremos que esta aproximación se hace con frecuencia sin una pérdida grave de precisión.




FIG. 1.32
Diodo ideal y sus características.

En la industria una sustitución popular de la frase "circuito equivalente del diodo" es *modelo* del diodo, es decir, un modelo —por definición— es una representación de un dispositivo, objeto o sistema existente, etc. De hecho, esta tecnología sustituta se utilizará casi exclusivamente en los capítulos siguientes.

Tabla de resumen

Por claridad, los modelos del diodo empleados para los diversos parámetros y aplicaciones de circuito aparecen en la tabla 1.6 junto con sus características lineales por segmentos. Cada una se investigará con más detalle en el capítulo 2. Siempre hay excepciones de la regla general, pero

TABLA 1.6
Circuitos equivalentes (modelos) del diodo

Tipo	Condiciones	Modelo	Características
Modelo lineal por segmentos		V_K r_{prom} diodo ideal	I_D, r_{prom}, 0, V_K, V_D
Modelo simplificado	$R_{red} \gg r_{prom}$	V_K diodo ideal	I_D, 0, V_K, V_D
Dispositivo ideal	$R_{red} \gg r_{prom}$ $E_{red} \gg V_K$	diodo ideal	I_D, 0, V_D

es bastante seguro decir que se empleará con mucha frecuencia el modelo equivalente simplificado en el análisis de sistemas electrónicos, en tanto que el diodo ideal se aplica con frecuencia en el análisis de sistema de suministro de potencia donde se presentan grandes voltajes.

1.10 CAPACITANCIAS DE DIFUSIÓN Y TRANSICIÓN



Es de suma importancia tener presente que:

Todo dispositivo electrónico o eléctrico es sensible a la frecuencia.

Es decir, las características terminales de cualquier dispositivo cambian con la frecuencia. Incluso la resistencia de un resistor básico, como el de cualquier construcción, es sensible a la frecuencia aplicada. A frecuencias de bajas a medias se puede considerar que la mayoría de los resistores tienen un valor fijo. No obstante, a medida que alcanzamos altas frecuencias, los efectos parásitos capacitivos e inductivos empiezan a manifestarse y afectan el nivel de impedancia total del elemento.

En el diodo los niveles de capacitancia parásita son los que tienen un mayor efecto. A bajas frecuencias y a niveles relativamente bajos de capacitancia, la reactancia de un capacitor, determinada por $X_C = 1/2\pi fC$ en general es tan alta que se le puede considerar de magnitud infinita, representada por un circuito abierto e ignorada. A altas frecuencias, sin embargo, el nivel de X_C puede reducirse al punto de que creará una trayectoria de "puenteo" de baja reactancia. Si esta trayectoria de puenteo ocurre a través del diodo, en esencia puede evitar que éste afecte la respuesta de la red.

En el diodo semiconductor *p-n* hay dos efectos capacitivos que tienen que ser considerados. Ambos tipos de capacitancia están presentes en las regiones de polarización en directa y en inversa, pero uno predomina sobre el otro en cada región por lo que consideramos los efectos de sólo uno en cada región.

En la región de polarización en inversa tenemos la capacitancia de transición o de región de empobrecimiento (C_T) en tanto que en la región de polarización en directa tenemos la capacitancia de almacenamiento o difusión (C_D).

Recuerde que la ecuación básica para la capacitancia de un capacitor de placas paralelas está definida por $C = \epsilon A/d$, donde ϵ es la permitividad del dieléctrico (aislante) entre las placas de área A separadas por una distancia d. En la región de polarización en inversa hay una región de empobrecimiento (libre de portadores) que se comporta en esencia como un aislante entre las capas de cargas opuestas. Como el ancho de la región de empobrecimiento (d) se incrementa con el potencial de polarización en inversa incrementado, la capacitancia de transición resultante se reduce, como se muestra en la figura 1.33. El hecho de que la capacitancia depende del potencial de polarización en inversa aplicado tiene aplicación en varios sistemas electrónicos. De hecho, en el capítulo 16 se presenta un diodo cuya operación depende por completo de este fenómeno.

Aun cuando el efecto antes descrito también se presenta en la región de polarización en directa, es eclipsado por un efecto de capacitancia que depende directamente de la velocidad a la






FIG. 1.33
Capacitancias de transición y difusión contra polarización aplicada en un diodo de silicio.




FIG. 1.34
Inclusión del efecto de las capacitancias de transición o difusión en el diodo semiconductor.

cual se inyecta la carga en las regiones justo fuera de la región de empobrecimiento. El resultado es que los niveles incrementados de corriente aumentan los niveles de capacitancia de difusión. Sin embargo, los niveles incrementados de corriente reducen el nivel de la resistencia asociada (lo que se demostrará en breve) y la constante de tiempo resultante ($\tau = RC$), la cual es muy importante en aplicaciones de alta velocidad, no llega a ser excesiva.

Los efectos de capacitancia antes descritos se representan por medio de capacitores en paralelo con el diodo ideal, como se muestra en la figura 1.34. Sin embargo, en aplicaciones de baja a media frecuencia (excepto en el área de potencia), normalmente el capacitor no se incluye en el símbolo de diodo.

1.11 TIEMPO DE RECUPERACIÓN EN INVERSA

Existen ciertos datos que normalmente vienen en las hojas de especificaciones de diodo provistas por los fabricantes. Uno de ellos que aún no se ha considerado es el del tiempo de recuperación en inversa, denotado por t_{rr}. En el estado de polarización en directa ya antes se demostró que hay una gran cantidad de electrones del material tipo *n* que avanzan a través del material tipo *p* y una gran cantidad de huecos en el material tipo *n*, lo cual es un requisito para la conducción. Los electrones en el material tipo *p* y los huecos que avanzan a través del material tipo *n* establecen una gran cantidad de portadores minoritarios en cada material. Si el voltaje aplicado se tiene que invertir para establecer una situación de polarización en inversa, de algún modo nos gustaría ver que el diodo cambia instantáneamente del estado de conducción al de no conducción. Sin embargo, por el gran número de portadores minoritarios en cada material, la corriente en el diodo se invierte como se muestra en la figura 1.35 y permanece en este nivel medible durante el intervalo t_s (tiempo de almacenamiento) requerido para que los portadores minoritarios regresen a su estado de portadores mayoritarios en el material opuesto. En esencia, el diodo permanece en el estado de cortocircuito con una corriente I_{inversa} determinada por los parámetros de la red. Con el tiempo, cuando esta fase de almacenamiento ha pasado, el nivel de la corriente se reduce al nivel asociado con el estado de no conducción. Este segundo lapso está denotado por t_t (intervalo de transición). El tiempo de recuperación en inversa es la suma de estos dos intervalos: $t_{rr} = t_s + t_t$. Ésta es una consideración importante en aplicaciones de conmutación de alta velocidad. La mayoría de los diodos de conmutación comerciales tienen un t_{rr} en el intervalo de algunos nanosegundos a 1 ms. Hay unidades disponibles, sin embargo, con un t_{rr} de sólo unos cientos de picosegundos (10^{-12} s).




FIG. 1.35
Definición del tiempo de recuperación en inversa.

1.12 HOJAS DE ESPECIFICACIONES DE DIODOS



Normalmente, el fabricante proporciona datos sobre dispositivos semiconductores específicos en una de dos formas. Con más frecuencia, dan una descripción muy breve, tal vez limitada a una página. En otras ocasiones proporcionan un examen completo de las características mediante gráficas, material gráfico, tablas, etc. En uno u otro caso, son piezas con datos específicos que se deben incluir para el uso apropiado del dispositivo. Incluyen:

1. El voltaje en directa V_F (a una corriente y temperatura especificadas)
2. La corriente máxima en directa I_F (a una temperatura especificada)
3. La corriente de saturación en inversa I_R (a un voltaje y temperatura especificados)
4. El valor nominal de voltaje inverso [PIV, PRV, o V(BR), donde BR proviene del término "breakdown" (ruptura) (a una temperatura especificada)]

DIODO PLANO DE SILICIO DIFUSO

A — **• BV . . . 125 V (MIN) @ 100 mA (BAY73)**

CANTIDADES NOMINALES MÁXIMAS ABSOLUTAS (Nota 1)

Temperaturas

B —

Intervalo de temperatura de almacenamiento	–65°C a +200°C
Temperatura máxima de operación en la unión	+175°C
Temperatura en las terminales de conexión	+260°C

Disipación de potencia (Nota 2)

C —

Disipación de potencia nominal máxima total a 25°C de temperatura ambiente	500 mW
Factor de reducción de potencia lineal (a partir de 25°C)	3.33 mW/°C

Voltajes y corrientes nominales máximos

D —

WIV	Voltaje en inversa de trabajo BAY73	100 V
I_O	Corriente rectificada promedio	200 mA
I_F	Corriente en directa continua	500 mA
i_f	Corriente directa repetitiva pico	600 mA
$i_{f\ sobrecorriente}$	Sobrecorriente directa pico	
	Ancho de pulso = 1 s	1.0 A
	Ancho de pulso = 1 μs	4.0 A

ESQUEMA DEL DO35

1.0 (25.40) MÍN

0.180 (4.57) / 0.140 (3.56)

0.021 (0.533) / 0.019 (0.483) DIÁ

0.075 (1.91) / 0.060 (1.52) DIÁ

NOTAS
Cables de acero cobrizados, estañados
Cables dorados disponibles
Cápsula de vidrio herméticamente sellada
El peso de la cápsula es de 0.14 gramos

CARACTERÍSTICAS ELÉCTRICAS (Temperatura ambiente de 25°C a menos que se indique lo contrario)

	SÍMBOLO	CARACTERÍSTICA	BAY73 MÍN	BAY73 MÁX	UNIDADES	CONDICIONES DE PRUEBA
E	V_F	Voltaje en directa	0.85	1.00	V	I_F = 200 mA
			0.81	0.94	V	I_F = 100 mA
			0.78	0.88	V	I_F = 10 mA
			0.69	0.80	V	I_F = 10 mA
			0.67	0.75	V	I_F = 10 mA
			0.60	0.68	V	I_F = 10 mA
F	I_R	Corriente en inversa		500	nA	V_R = 20 V, T_A = 125°C
				1.0	μA	V_R = 100V, T_A = 125°C
				0.2	nA	V_R = 20 V, T_A = 25°C
				0.5	nA	V_R = 100 V, T_A = 25°C
	BV	Voltaje de ruptura	125		V	I_R = 100 μA
G	C	Capacitancia		5.0	pF	V_R = 0, f = 1.0 MHz
H	t_{rr}	Tiempo de recuperación en inversa		3.0	μs	I_F = 10 mA, V_R = 35 V, R_L = 1.0 a 100 kΩ, C_L = 10 pF, JAN 256

NOTAS:
1 Estas capacidades son valores límite sobre los cuales la funcionalidad del diodo puede verse afectada.
2 Éstos son límites de estado constante. Se deberá consultar al fabricante sobre aplicaciones que impliquen pulsos u operación de trabajo ligero.

FIG. 1.36
Características eléctricas de un diodo de fugas escasas y alto voltaje.

5. El nivel de disipación de potencia máximo a una temperatura particular
6. Niveles de capacitancia
7. Tiempo de recuperación en inversa t_{rr}
8. Intervalo de temperatura de operación

Según el tipo de diodo que se esté considerando, es posible que también se den más datos, como intervalo de frecuencia, nivel de ruido, tiempo de conmutación, niveles de resistencia térmica y valores repetitivos pico. Para la aplicación pensada, la importancia de los datos casi siempre es autoaparente. Si también se da el coeficiente de disipación o potencia máxima, se entiende que es igual al siguiente producto:

$$P_{D\,\text{máx}} = V_D I_D \qquad \textbf{(1.8)}$$

donde I_D y V_D son la corriente y el voltaje en el diodo, respectivamente, en un punto de operación particular.

Si aplicamos el modelo simplificado para una aplicación particular (una ocurrencia común), podemos sustituir $V_D = V_T = 0.7$ V para un diodo de silicio en la ecuación (1.8) y determinar la disipación de potencia resultante por comparación contra el coeficiente de potencia máximo. Es decir,

$$P_{\text{disipada}} \cong (0.7\ \text{V})I_D \qquad \textbf{(1.9)}$$

En las figuras 1.36 y 1.37 aparecen los datos provistos para un diodo de alto voltaje y fugas escasas. Este ejemplo representaría la lista ampliada de datos y características. El término *rectificador* se aplica a un diodo cuando se utiliza con frecuencia en un proceso de *rectificación*, descrito en el capítulo 2.




FIG. 1.37
Características terminales de un diodo de alto voltaje.

Áreas específicas de las hojas de especificaciones aparecen resaltadas en tonos de gris, con las letras que corresponden a la siguiente descripción:

A. La hoja de datos resalta el hecho de que el diodo de silicio de alto voltaje tiene un voltaje de polarización en inversa mínimo de 125 V con una corriente de polarización en inversa especificada.

B. Observe el amplio intervalo de manejo de temperatura. Siempre tenga en cuenta que las hojas de datos en general utilizan la escala en centígrados, con 200°C = 392°F y –65°C = –85°F.

C. El nivel máximo de disipación de potencia está dado por $P_D = V_D I_D = 500$ mW = 0.5 W. El efecto de factor de variación lineal del valor nominal de potencia de 3.33 mW/°C se demuestra en la figura 1.37a. Una vez que la temperatura excede de 25°C el coeficiente de potencia nominal máxima se reduce en 3.33 mW por cada 1°C de incremento de temperatura. A una temperatura de 100°C, la cual es el punto de ebullición del agua, el coeficiente de potencia nominal máxima se reduce a la mitad de su valor original. Una temperatura de 25°C es típica en el interior de un gabinete que contiene equipo electrónico en operación en una situación de baja potencia.

D. La corriente máxima sostenible es de 500 mA. La gráfica de la figura 1.37b revela que la corriente en directa a 0.5 V es aproximadamente de 0.01 mA, pero salta a 1 mA (100 veces mayor) a alrededor de 0.65 V. Con 0.8 V la corriente es de más de 10 mA y exactamente arriba de 0.9 V se aproxima a 100 mA. De hecho, la curva de la figura 1.37b no se ve como las curvas de características que aparecen en las últimas secciones. Éste es el resultado de utilizar una escala logarítmica para la corriente y una lineal para el voltaje.

Las escalas logarítmicas se utilizan a menudo para proporcionar un intervalo más amplio de valores de una variable en una cantidad de espacio limitada.

Si se utilizara una escala lineal para la corriente, sería imposible mostrar un intervalo de valores desde 0.01 hasta 1000 mA. Si las divisiones verticales estuvieran en incrementos de 0.01 mA, se requerirían 100,000 intervalos iguales en el eje vertical para alcanzar 1000 mA. Por el momento tenga presente que el nivel de voltaje a niveles de corriente dados se puede hallar por medio de la intersección con la curva. Con valores verticales por encima de un nivel como 10 mA, el siguiente nivel es 2 mA, seguido por 3 mA, 4 mA y 5 mA. Los niveles de 6 mA a 10 mA se determinan dividiendo la distancia en intervalos iguales (no la distribución verdadera, sino lo bastante aproximada considerando las gráficas provistas). Para el siguiente nivel serían 10 mA, 20 mA, 30 mA, etc. La gráfica de la figura 1.37b es una *gráfica semilogarítmica,* porque sólo un eje utiliza una escala logarítmica. En el capítulo 9 se dirá mucho sobre escalas logarítmicas.

E. Los datos proporcionan un intervalo de V_F (voltajes de polarización en directa) por cada nivel de corriente. Cuanto más alta sea la corriente en directa, mayor será la polarización en directa aplicada. A 1 mA vemos que V_F puede variar de 0.6 V a 0.68 V, pero a 200 mA puede ser tan alto como de 0.85 V a 1.00 V. En el intervalo completo de niveles de corriente con 0.6 V a 1 mA y 0.85 V a 200 mA, con toda certeza es una aproximación razonable utilizar 0.7 V como el valor promedio.

F. Los datos provistos revelan con claridad cómo se incrementa la corriente de saturación en inversa con la polarización en inversa aplicada a una temperatura fija. A 25°C la corriente de polarización en inversa máxima se incrementa de 0.2 nA a 0.5 nA debido a un aumento del voltaje de polarización en inversa por el mismo factor de 5; a 125°C se eleva por un factor de 2 al nivel de 1 μA. Observe el cambio extremo de la corriente de saturación en inversa con la temperatura en el momento en que el coeficiente de corriente máximo cambia de 0.2 nA a 25°C a 500 nA a 125°C (a un voltaje de polarización en inversa fijo de 20 V). Un incremento similar ocurre a un potencial de polarización en inversa de 100 V. Las gráficas semilogarítmicas de las figuras 1.37c y 1.37d indican cómo cambia la corriente de saturación en inversa con cambios en el voltaje en inversa y la temperatura. A primera vista la figura 1.37c podría indicar que la corriente de saturación en inversa es bastante constante con cambios del voltaje en inversa. Sin embargo, en ocasiones esto puede ser el efecto de utilizar una escala logarítmica para el eje vertical. La corriente en realidad cambió de un nivel de 0.2 nA a un nivel de 0.7 nA en el intervalo de voltajes que representa un cambio de casi 6 a 1. El dramático efecto de la temperatura en la corriente de saturación en inversa se muestra con claridad en la figura 1.37d. A un voltaje de polarización en inversa de 125 V la corriente de polarización en inversa se incrementa de un nivel de alrededor de 1 nA a 25°C a aproximadamente 1 μA a 150°C, un incremento de un factor de 1000 sobre el valor inicial.

La temperatura y la polarización en inversa aplicada son factores muy importantes en diseños sensibles a la corriente de saturación en inversa.

G. Como se muestra en la lista de datos en la figura 1.37e, la capacitancia de transición a un voltaje de polarización en inversa de 0 V es 5 pF a una frecuencia de prueba de 1 MHz. Observe el fuerte cambio del nivel de capacitancia a medida que el voltaje de polarización en inversa

se incrementa. Como ya se mencionó, esta región sensible puede aprovecharse en el diseño de un dispositivo (Varactor, capítulo 16) cuya capacitancia es sensible al voltaje aplicado.

H. El tiempo de recuperación en inversa es de 3 μs en las condiciones de prueba mostradas. Éste no es un tiempo rápido para algunos de los sistemas de alto desempeño actuales en uso hoy en día; sin embargo, es aceptable para varias aplicaciones de baja y media frecuencia.

Las curvas de la figura 1.37f indican la magnitud de la resistencia de ca del diodo contra la corriente en directa. La sección 1.8 demuestra con claridad que la resistencia dinámica de un diodo se reduce con un incremento de la corriente. A medida que recorremos hacia arriba el eje de corriente de la figura 1.37f es evidente que si seguimos la curva, la resistencia dinámica se reducirá. A 0.1 mA se acerca a 1 kΩ; a 10 mA, a 10 Ω, y a 100 mA, sólo 1 Ω; esto evidentemente apoya el análisis anterior. A menos que se tenga experiencia leyendo escalas logarítmicas, la lectura de la curva es un desafío a niveles entre los indicados porque es una gráfica *log-log*. Tanto el eje vertical como el horizontal emplean una escala logarítmica.

Cuanto más nos expongamos a las hojas de especificaciones, "más amigables" se volverán, sobre todo cuando el impacto de cada parámetro se entiende con claridad para la aplicación investigada.

1.13 NOTACIÓN PARA DIODOS SEMICONDUCTORES

La notación que con más frecuencia se utiliza para diodos semiconductores se da en la figura 1.38. En la mayoría de los diodos cualquier marca, ya sea un punto o una banda, como se muestra en la figura 1.38, aparece en el cátodo. La terminología ánodo y cátodo viene de la notación para tubos de vacío. El ánodo se refiere al potencial positivo o más alto, y el cátodo a la terminal negativa o más baja. Esta combinación de niveles de polarización produce una condición de polarización en directa o de "encendido" en el diodo. En la figura 1.39 aparecen varios diodos semiconductores comerciales.









FIG. 1.38
Notación de diodo semiconductor.



Diodo para propósito general



Diodo PIN de alta potencia de montaje superficial


Diodo de potencia (vástago)


Diodo de potencia (plano)


Diodo de punta con conexión de haz


Diodo de montaje superficial de chip plano


Diodo de potencia



Diodo de potencia (cápsula en forma de disco)

FIG. 1.39
Varios tipos de diodos de unión.

1.14 PRUEBA DE UN DIODO

La condición de un diodo semiconductor se determina rápidamente utilizando 1) un medidor de pantalla digital (DDM, por sus siglas en inglés) con una *función de verificación de diodo*; 2) la *sección óhmetro* de un multímetro, o 3) un *trazador de curvas*.



FIG. 1.40
Medidor de pantalla digital (Cortesía de Fluke Corporation. Reproducido con permiso).

Función de verificación de diodo

En la figura 1.40 aparece un medidor de pantalla digital con capacidad para verificar un diodo. Observe el pequeño símbolo de diodo arriba a la derecha de la perilla giratoria. Cuando se pone en esta posición y conecta como se muestra en la figura 1.41a, el diodo deberá estar en el estado “on” (encendido) y la pantalla indica el voltaje de polarización en directa como 0.67 V (para Si). El medidor cuenta con una fuente de corriente constante interna (de más o menos 2 mA) que define el nivel de voltaje como indica en la figura 1.41b. Una indicación OL con la conexión de la figura 1.41a revela un diodo abierto (defectuoso). Si se invierten los cables, aparecerá una indicación OL debido a la equivalencia de circuito abierto del diodo. En general, por consiguiente, una indicación OL en ambas direcciones indica un diodo abierto o defectuoso.




FIG. 1.41
Verificación de un diodo en estado de polarización en directa.

Prueba con un óhmetro

En la sección 1.8 vimos que la resistencia de un diodo semiconductor polarizado directamente es bastante baja comparada con el nivel de polarización inversa. Por consiguiente, si medimos la resistencia de un diodo con las conexiones indicadas en la figura 1.42, podemos esperar un nivel relativamente bajo. La lectura del óhmetro será una función de la corriente establecida a través del diodo por la batería interna (a menudo de 1.5 V) del circuito del óhmetro. Cuanto más alta es la corriente, más bajo es el nivel de resistencia. En la situación de polarización inversa la lectura deberá ser bastante alta, por lo que se requiere una escala de resistencia alta en el medidor, como se indica en la figura 1.42b. Una lectura de alta resistencia en ambas




FIG. 1.42
Verificación de un diodo con un óhmetro.

direcciones indica una condición abierta (dispositivo defectuoso) en tanto que una lectura de resistencia muy baja en ambas direcciones probablemente indique un dispositivo en cortocircuito.

Trazador de curvas

El trazador de curvas de la figura 1.43 puede mostrar en pantalla las características de varios dispositivos, incluido el diodo semiconductor. Conectando apropiadamente el diodo al tablero de prueba en la parte central inferior de la unidad y ajustando los controles, podemos obtener la imagen de la figura 1.44. Observe que la graduación vertical es de 1 mA/div, lo que produce los niveles indicados. Para el eje horizontal la graduación es de 100 mV/div, dando como resultado los niveles de voltaje indicados. Para un nivel de 2 mA definido para un DDM, el voltaje resultante sería aproximadamente de 625 mV = 0.625 V. Aun cuando al principio el instrumento parece bastante complejo, el manual de instrucciones y unos pocos momentos de trato revelarán que los resultados deseados en general se pueden obtener sin esfuerzo y tiempo excesivos. La pantalla del instrumento aparecerá en más de una ocasión en los capítulos siguientes cuando investiguemos las características de varios dispositivos.



FIG. 1.43
Trazador de curvas. (Utilizado con permiso de Tektronix, Inc.)




FIG. 1.44
Respuesta de un trazador de curvas a un diodo IN4007 de silicio.

1.15 DIODOS ZENER

La región Zener de la figura 1.45 se analizó con algún detalle en la sección 1.6. La característica cae casi verticalmente con un potencial de polarización en inversa denotado V_Z. El hecho de que la curva caiga y se aleje del eje horizontal en vez de elevarse y alejarse en la región de V_D positivo, revela que la corriente en la región Zener tiene una dirección opuesta a la de un diodo polarizado en directa. La ligera pendiente de la curva en la región Zener revela que existe un nivel de resistencia que tiene que ser asociado al diodo Zener en el modo de conducción.




FIG. 1.45
Revisión de la región Zener

Esta región de características únicas se emplea en el diseño de *diodos Zener*, cuyo símbolo gráfico aparece en la figura 1.46a. El diodo semiconductor y el diodo Zener se presentan uno al lado del otro en la figura 1.46 para asegurarse de que la dirección de conducción de cada uno se entienda con claridad junto con la polaridad requerida del voltaje aplicado. En el caso del diodo semiconductor el estado "encendido" soportará una corriente en la dirección de la flecha del símbolo. Para el diodo Zener la dirección de conducción es opuesta a la de la flecha del símbolo, como se señaló en la introducción de esta sección. Observe también que la polaridad de V_D y V_Z es la misma que se obtendría si cada uno fuera un elemento resistivo como se muestra en la figura 1.46c.




FIG. 1.46
Dirección de conducción: (a) Diodo Zener; (b) diodo semiconductor; (c) elemento resistivo.

La ubicación de la región Zener se controla variando los niveles de dopado. Un incremento del dopado que aumenta la cantidad de impurezas agregadas reducirá el potencial Zener. Están disponibles diodos Zener con potenciales de 1.8 V a 200 V y coeficientes de potencia de $^1/_4$ W a 50 W. Por sus excelentes capacidades de corriente y temperatura, el silicio es el material preferido en la fabricación de diodos Zener.

Sería fantástico suponer que el diodo Zener es ideal con una línea vertical recta en el potencial Zener. Sin embargo, hay una ligera inclinación de las características que requieren el modelo por segmentos que aparece en la figura 1.47 de esa región. En la mayoría de las aplicaciones que aparecen en este texto el elemento resistivo en serie puede ser ignorado y se emplea el modelo equivalente reducido de sólo una batería de cd de V_Z volts. Como algunas aplicaciones de los diodos Zener oscilan entre la región Zener y la región de polarización en directa, es importante




FIG. 1.47

Características de diodo Zener con el modelo equivalente de cada región.

entender la operación del diodo Zener en todas las regiones. Como se muestra en la figura 1.47, el modelo equivalente de un diodo Zener en la región de polarización en inversa por debajo de V_Z es un resistor muy grande (como en el caso del diodo estándar). Para la mayoría de las aplicaciones esta resistencia en tan grande que puede ser ignorada y se emplea el equivalente de circuito abierto. Para la región de polarización en directa el equivalente por segmentos es el que se describió en secciones anteriores.

La hoja de especificaciones de un diodo Zener de 10 V, 500 mW al 20% se da como la tabla 1.7, y en la figura 1.48 se da una gráfica de los parámetros importantes. El término *nominal* utilizado en la especificación del voltaje Zener sólo indica que es un valor promedio típico. Como éste es un diodo al 20%, se puede esperar que el potencial Zener de la unidad que se elija de un *lote* (un término utilizado para decribir un paquete de diodos) varíe 10 V + 20% ó de 8 V a 12 V. También están disponibles diodos al 10% y 50%. La corriente de prueba I_{ZT} es la corriente definida por $^1/_4$-del nivel de potencia. La corriente es la que definirá la resistencia dinámica Z_{ZT} y aparece en la ecuación general del coeficiente de potencia del dispositivo. Es decir,

$$P_{Z_{máx}} = 4I_{ZT}V_Z \qquad \textbf{(1.10)}$$

Sustituyendo I_{ZT} en la ecuación con el voltaje nominal se obtiene

$$P_{Z_{máx}} = 4I_{ZT}V_Z = 4(12.5\text{ mA})(10\text{ V}) = 500\text{ mW}$$

TABLA 1.7

Características eléctricas (temperatura ambiente de 25°C)

Voltaje Zener nominal V_Z (V)	Corriente de prueba I_{ZT} (mA)	Impedancia dinámica máxima Z_{ZT} con I_{ZT} (Ω)	Impedancia de rodilla máxima Z_{ZK} con I_{ZK} (Ω)	(mA)	Corriente en inversa máxima I_R con V_R (μA)	Voltaje de prueba V_R (V)	Corriente máxima de regulador I_{ZM} (mA)	Coeficiente de temperatura típico (%/°C)
10	12.5	8.5	700	0.25	10	7.2	32	+0.072




FIG. 1.48

Características eléctricas de un diodo Zener de 10 V, 500 mW.

valor que concuerda con el de 500 mW que aparece arriba. Para este dispositivo la resistencia dinámica es de 8.5 W, la que por lo general es suficientemente pequeña para omitirla en la mayoría de las aplicaciones. La impedancia de rodilla máxima se define en el centro de la rodilla a una corriente de $I_{ZK} = 0.25$ mA. Observe que en todo lo anterior la letra T se utiliza en subíndices para indicar valores de prueba y la letra K para indicar valores de rodilla. Con cualquier nivel de corriente por debajo de 0.25 mA, la resistencia sólo se incrementará en la región de polarización en inversa. El valor de rodilla revela cuando el diodo comienza a mostrar elementos de resistencia en serie muy alta que no se pueden ignorar en una aplicación. Ciertamente, 500 Ω = 0.5 kW puede ser un nivel que puede entrar en juego. Con un voltaje de polarización en inversa la aplicación de un voltaje de prueba de 7.2 V produce una corriente de saturación en inversa de 10 μA; un nivel que podría ser de interés en algunas aplicaciones. La corriente del regulador máxima es la corriente continua máxima que se desearía tener con el uso del diodo Zener en una configuración de regulador. Por último, tenemos el coeficiente de temperatura (T_C) en porcentaje por grado centígrado.

El potencial Zener de un diodo Zener es muy sensible a la temperatura de operación.

Se puede utilizar el coeficiente de temperatura para determinar el cambio del potencial Zener debido a un cambio de temperatura por medio de la siguiente ecuación:

$$T_C = \frac{\Delta V_Z/V_Z}{T_1 - T_0} \times 100\%/°\text{C} \qquad (\%/°\text{C}) \tag{1.11}$$

donde T_1 es el nuevo nivel de temperatura
T_0 es la temperatura ambiente en un gabinete cerrado (25°C)
T_C es el coeficiente de temperatura
y V_Z es el potencial Zener nominal a 25°C

Para demostrar el efecto del coeficiente de temperatura en el potencial Zener considere el siguiente ejemplo.

EJEMPLO 1.5 Analice el diodo Zener de 10 V descrito por la tabla 1.7 si la temperatura se incrementa a 100°C (el punto de ebullición del agua).

Solución: Sustituyendo en la ecuación (1.11), obtenemos

$$\Delta V_Z = \frac{T_C V_Z}{100\%}(T_1 - T_0)$$

$$= \frac{(0.072\%/°\text{C})(10\text{ V})}{100\%}(100°\text{C} - 25°\text{C})$$

y

$$\Delta V_Z = 0.54\text{ V}$$

El potencial Zener resultante ahora es

$$V_Z' = V_Z + 0.54\text{ V} = \mathbf{10.54\text{ V}}$$

el cual no es un cambio significativo.

Es importante darse cuenta que en este caso el coeficiente de temperatura fue positivo. Para diodos Zener con potenciales Zener de menos de 5 V es muy común ver coeficientes de temperatura negativos, en los que el voltaje Zener se reduce cuando se incrementa la temperatura. La figura 1.48a proporciona una gráfica de *T* contra la corriente Zener para tres niveles diferentes de diodos. Observe que el coeficiente de temperatura del diodo de 3.6 V es negativo, en tanto que el de los demás es positivo.

El cambio de la resistencia dinámica con la corriente para el diodo Zener en su región de avalancha se da en la figura 1.48b. De nuevo, tenemos una gráfica log-log, la cual se debe leer con cuidado. Inicialmente parecería que hubiera una relación lineal inversa entre la resistencia dinámica debido a la línea recta. Eso implicaría que si se duplicara la corriente, la resistencia se reduciría a la mitad. Sin embargo, sólo la gráfica *log-log* da esta impresión, porque si graficamos la resistencia dinámica del diodo Zener de 24 V contra la corriente utilizando escalas lineales obtenemos la gráfica de la figura 1.49, cuya apariencia es casi exponencial. Observe en ambas gráficas que la resistencia dinámica con corrientes muy bajas que entran a la rodilla de la curva tienen un valor bastante alto, de aproximadamente 200 Ω. Sin embargo, con corrientes Zener mayores, lejos de la rodilla, de, por ejemplo, 10 mA, la resistencia dinámica se reduce a 5 Ω.




FIG. 1.49
Identificación y símbolos de terminal Zener.

La identificación terminal y el encapsulado de varios diodos Zener aparecen en la figura 1.49. La figura 1.50 es una fotografía de varios diodos Zener. Su apariencia es semejante en muchas maneras a la del diodo estándar. Algunas áreas de aplicación del diodo Zener se examinarán en el capítulo 2.




FIG. 1.50
Diodos Zener. (Cortesía de Siemens Corporation).

1.16 DIODOS EMISORES DE LUZ

El uso creciente de pantallas digitales en calculadoras, relojes y en todas las formas de instrumentos, ha contribuido a un gran interés sobre estructuras que emiten luz cuando se polarizan apropiadamente. Los dos tipos de uso común que realizan esta función son el diodo emisor de

luz (LED, por sus siglas en inglés) y la pantalla de cristal líquido (LCD, por sus siglas en inglés). Como el LED queda dentro de la familia de dispositivos de unión *p–n* y aparecen en algunas de las redes de los siguientes capítulos, se presentará en este capítulo. La LCD se describe en el capítulo 16.

Como su nombre lo implica, el diodo emisor de luz es un diodo que emite luz visible o invisible (infrarroja) cuando se energiza. En cualquier unión *p–n* polarizada en directa se da, dentro de la estructura y principalmente cerca de la unión, una recombinación de huecos y electrones. Esta recombinación requiere que la energía procesada por los electrones libres se transforme en otro estado. En todas las uniones *p-n* semiconductoras una parte de esta energía se libera en forma de calor y otra en forma de fotones.

En diodos de Si y Ge el mayor porcentaje de la energía convertida durante la recombinación en la unión se disipa en forma de calor dentro de la estructura y la luz emitida es insignificante.

Por esta razón, el silicio y el germanio no se utilizan en la construcción de dispositivos LED. Por otra parte:

Los diodos construidos de GaAs emiten luz en la zona infrarroja (invisible) durante el proceso de recombinación en la unión p–n.

Aun cuando la luz no es visible, los LED infrarrojos tienen numerosas aplicaciones donde la luz visible no es un efecto deseable. Éstas incluyen sistemas de seguridad, procesamiento industrial, acoplamiento óptico controles de seguridad como abrepuertas de cochera y centro de entretenimiento domésticos, donde la luz infrarroja del control remoto es el elemento de control.

Mediante otras combinaciones de elementos se puede generar una luz visible coherente. La tabla 1.8 proporciona una lista de semiconductores compuestos comunes y la luz que generan. Además comprende también el intervalo de potenciales de polarización en directa de cada uno.

TABLA 1.8
Diodos emisores de luz

Color	Construcción	Voltaje en directa típico (V)
Ámbar	AlInGaP	2.1
Azul	GaN	5.0
Verde	GaP	2.2
Naranja	GaAsP	2.0
Rojo	GaAsP	1.8
Blanco	GaN	4.1
Amarillo	AlInGaP	2.1

En la figura 1.51 aparece la construcción básica de un LED con el símbolo estándar utilizado para el dispositivo. La superficie metálica conductora externa conectada al material tipo *p* es más pequeña para permitir la salida del máximo de fotones de energía luminosa cuando el dispositivo se polariza en directa. Observe en la figura que la recombinación de los portadores inyectados producida por la unión polarizada en directa produce luz emitida en el sitio de la recombinación. Habrá, desde luego, algo de absorción de los paquetes de energía de fotones en la estructura misma, pero se puede liberar un gran porcentaje, como se muestra en la figura.

Al igual que los diferentes sonidos tienen espectros de frecuencia diferentes (en general los sonidos agudos tienen componentes de alta frecuencia y los sonidos bajos tienen varios componentes de baja frecuencia), lo mismo es cierto para las diferentes emisiones de luz.

El espectro de frecuencia de la luz infrarroja se extiende desde 100 THz (T = tera = 10^{12}) hasta 400 THz, con el espectro de luz visible desde aproximadamente 400 hasta 750 THz.

Es interesante señalar que la luz invisible tiene un espectro de menor frecuencia que la visible.

En general, cuando hablamos de la respuesta de dispositivos electroluminiscentes, nos referimos a sus longitudes de onda y no a su frecuencia.

Las dos cantidades están relacionadas por la siguiente ecuación:

$$\lambda = \frac{c}{f} \quad \text{(m)} \tag{1.12}$$

donde $c = 3 \times 10^8$ m/s (es la velocidad de la luz en el vacío)
f = frecuencia en Hertz
λ = longitud de onda en metros




FIG. 1.51
(a) Proceso de electroluminiscencia en el LED; (b) símbolo gráfico.

EJEMPLO 1.6 Con la ecuación (1.12), determine la longitud de onda en el intervalo de frecuencia de la luz visible antes provisto.

Solución:

$$c = 3 \times 10^8 \frac{\cancel{m}}{s}\left[\frac{10^9 \text{ nm}}{\cancel{m}}\right] = 3 \times 10^{17} \text{ nm/s}$$

$$\lambda = \frac{c}{f} = \frac{3 \times 10^{17} \text{ nm/s}}{400 \text{ THz}} = \frac{3 \times 10^{17} \text{ nm/s}}{400 \times 10^{12} \text{ Hz}} = \mathbf{750\ nm}$$

$$\lambda = \frac{c}{f} = \frac{3 \times 10^{17} \text{ nm/s}}{750 \text{ THz}} = \frac{3 \times 10^{17} \text{ nm/s}}{750 \times 10^{12} \text{ Hz}} = \mathbf{400\ nm}$$

Observe en el ejemplo anterior la inversión resultante de longitudes de onda de alta frecuencia a longitudes de onda pequeñas. Es decir, las altas frecuencias producen longitudes de onda pequeñas. Asimismo, la mayoría de las gráficas utilizan o nanómetros (nm) o angstroms (Å). Un ángstrom es igual a 10^{-10} m.

La respuesta del ojo humano promedio se da en la figura 1.52. Se extiende desde aproximadamente 350 nm hasta 800 nm con un valor pico cercano a 550 nm. Es interesante señalar que la respuesta pico (máxima) del ojo es al color verde, con el rojo y el azul en los extremos inferiores de la curva acampanada. La curva revela que un LED rojo o azul deben ser mucho más eficientes que uno verde para que sean visibles con la misma intensidad. En otras palabras, el ojo es más sensible al color verde que a otros colores. Tenga en cuenta que las longitudes de onda mostradas corresponden a la respuesta pico de cada color. Todos los colores indicados en la gráfica tienen una respuesta en forma de curva acampanada, por lo que el verde, por ejemplo, sigue siendo visible a 600 nm, pero con menor nivel de intensidad.

En la sección 1.4 se mencionó brevemente que el GaAs con su brecha de energía más alta de 1.43 eV es adecuado para radiación electromagnética de luz visible, en tanto que el Si con 1.1 eV disipa calor durante la recombinación. El efecto de esta diferencia en las brechas de energía se puede explicar hasta cierto grado teniendo en cuenta que mover un electrón de un nivel de energía discreto a otro requiere una cantidad específica de energía. La cantidad de energía implicada está dada por

$$E_g = \frac{hc}{\lambda} \tag{1.13}$$

con $h = 6.6626 \times 10^{-34}$ J · s es la constante de Planck

FIG. 1.52

Curva de respuesta estándar del ojo humano, que muestra su respuesta a picos de energía luminosa en el verde y se reduce para azul y rojo.

Si sustituimos el nivel de brecha de energía de 1.43 eV en la ecuación, obtenemos la siguiente longitud de onda:

$$1.43\,\text{eV}\left[\frac{1.6 \times 10^{-19}\,\text{J}}{1\,\text{eV}}\right] = 2.288 \times 10^{-19}\,\text{J}$$

y

$$\lambda = \frac{hc}{E_g} = \frac{(6.626 \times 10^{-34}\,\text{J}\cdot\text{s})(3 \times 10^{8}\,\text{m/s})}{2.288 \times 10^{-19}\,\text{J}}$$

$$= \mathbf{869\ nm}$$

Este valor ciertamente coloca al GaAs en la zona de longitud de onda utiliza por lo general en dispositivos infrarrojos. Para un material compuesto como el GaAsP con una brecha de 1.9 eV la longitud de onda resultante es de 654 nm, la cual se encuentra en el centro de la zona roja, lo que lo hace un semiconductor compuesto excelente para producir los LED. En general, por consiguiente:

La longitud de onda y la frecuencia de la luz de un color específico están directamente relacionadas con la brecha de la banda de energía del material.

Un primer paso, por consiguiente, en la producción de un semiconductor compuesto que pueda ser utilizado para generar luz es combinar elementos que generen la brecha de la banda de energía deseada.

La apariencia y características de un LED rojo de alta eficiencia subminiatura fabricado por Hewlett-Packard se dan en la figura 1.53. Observe en la figura 1.53b que la corriente en directa pico es de 60 mA, con 20 mA como la corriente en directa promedio típica. Las condiciones de prueba dadas en la figura 1.53c, sin embargo, son para una corriente directa de 10 mA. El nivel de V_D en condiciones de polarización en directa aparece como V_F y se extiende desde 2.2 hasta 3 V. En otras palabras, podemos esperar una corriente de operación típica de aproximadamente 10 mA a 2.3 V para una buena emisión de luz, como se muestra en la figura 1.53e. En particular, observe las características de diodo típicas de un LED, que permiten que se describan técnicas de análisis similares en el siguiente capítulo.

Dos cantidades aún no definidas aparecen bajo el encabezado Características eléctricas/ópticas a $T_A = 25°\text{C}$. Son la *intensidad luminosa axial* (I_V) y la *eficacia luminosa* (η_V). La intensidad de la luz se mide en *candelas*. Una candela (cd) corresponde a un flujo de luz de 4π lúmenes (lm) y equivale a una iluminación de *1 pie-candela* sobre un área de 1 pie^2 a 1 pie de la fuente luminosa. Aun cuando esta descripción no da una idea clara de la candela como unidad de medición,



(a)

Cantidades nominales máximas absolutas a $T_A = 25°C$

Parámetro	*Rojo 4160 de alta eficiencia*	*Unidades*
Disipación de potencia	120	mW
Corriente en directa promedio	20[1]	mA
Corriente en directa pico	60	mA
Intervalo de temperatura de operación y almacenaje	–55°C a 100°C	
Temperatura de soldadura de plomo (11.6 mm (0.063 pulg) del cuerpo	230°C para 3 s	

NOTA: Se reduce a partir de 50°C con 0.2 mV/°C

(b)

Características eléctricas/ópticas a $T_A = 25°C$

Símbolo	*Descripción*	*Rojo 4160 de alta eficiencia* *Mín.*	*Típ.*	*Máx.*	*Unidades*	*Condiciones de prueba*
I_V	Intensidad luminosa axial	1.0	3.0		mcd	$I_F = 10$ mA
$2\theta_{1/2}$	Incluido el ángulo entre puntos de mediana intensidad luminosa	80			grados	Nota 1
λ_{pico}	Longitud de onda pico		635		nm	Medición en el pico
λ_d	Longitud de onda dominante		628		nm	Nota 2
τ_s	Velocidad de respuesta		90		ns	
C	Capacitancia		11		pF	$V_F = 0$; $f = 1$ Mhz
θ_{JC}	Resistencia térmica		120		°C/W	Unión al conductor cátodo a 0.79 mm (0.031 pulg) del cuerpo
V_F	Voltaje en directa		2.2	3.0	V	$I_F = 10$ mA
BV_R	Voltaje de ruptura en inversa	5.0			V	$I_R = 100\ \mu A$
η_v	Eficacia luminosa		147		lm/W	Nota 3

NOTAS:
1. $\theta_{1/2}$ es el ángulo desplazado del eje al cual la intensidad luminosa es la mitad de la intensidad luminosa axial.
2. La longitud de onda dominante 2_d se deriva del diagrama de cromacidad CIE y representa la longitud de onda única que define el color del dispositivo.
3. Intensidad radiante, I_e, en watts/esteradian, se puede encontrar con la ecuación $I_e = I_v/\eta_v$, donde I_v *es* la intensidad luminosa en candelas y η_v es la eficacia luminosa en lúmenes/watts.

(c)

FIG. 1.53

Lámpara de estado sólido de alta eficiencia subminiatura Hewlett-Packard: (a) apariencia; (b) cantidades nominales máximas absolutas: (c) características eléctricas ópticas; (d) intensidad relativa contra longitud de onda; (e) corriente en directa contra voltaje en directa; (f) intensidad luminosa relativa contra corriente en directa; (g) eficiencia relativa contra corriente pico; (h) intensidad luminosa contra desplazamiento angular (cortesía de Hewlett-Packard Corporation).

debe ser suficiente para permitir que su nivel se compare entre dispositivos similares. La figura 1.53f es una gráfica normalizada de la intensidad luminosa relativa contra la corriente en directa. El término *normalizada* se utiliza con frecuencia en gráficas para comparar la respuesta con un nivel particular.

Una gráfica normalizada es aquella en la que una variable de interés se grafica con un nivel específico definido como valor de referencia con una magnitud de uno.

En la figura 1.53f el nivel normalizado se considera como $I_F = 10$ mA. Observe que la intensidad luminosa es una a $I_F = 10$ mA. La gráfica revela de inmediato que la intensidad de la luz casi se duplica con una corriente de 15 mA y es casi tres veces la corriente de 30 mA. Es importante por consiguiente señalar que:

la intensidad luminosa de un LED se incrementará con la corriente en directa hasta que se alcanza un punto de saturación donde cualquier incremento adicional de la corriente no incrementa de forma efectiva el nivel de iluminación.




FIG. 1.53
Continuación.

Por ejemplo, observe en la figura 1.53g que el incremento de la eficiencia relativa comienza a nivelarse a medida que la corriente excede de 50 mA.

El término *eficacia* es, por definición, una medida de la capacidad de un dispositivo de producir el efecto deseado. Para el LED ésta es la relación del número de lúmenes generados por watt aplicado de energía eléctrica.

La gráfica de la figura 1.53d contiene la información que aparece en el curva de respuesta del ojo de la figura 1.52. Como ya se indicó, observe la curva en forma de campana para el intervalo de longitudes de onda que da como resultado cada color. El valor pico de este dispositivo es de casi 630 nm, muy cercano al valor pico del LED rojo de GaAs. Las curvas del verde y amarillo sólo se dan como referencia.

La figura 1.53h es una gráfica de la intensidad luminosa contra el ángulo medido a partir de 0° (de frente) a 90° (vista lateral). Observe que a 40° la intensidad ya se redujo a 50% de la intensidad de frente.

Uno de las mayores preocupaciones cuando se utiliza un LED es el voltaje de ruptura de polarización en inversa, el cual suele oscilar entre 3 V y 5 V (un dispositivo ocasional tiene un nivel de 10 V).

Este intervalo de valores es de manera significativa menor que el de un diodo comercial estándar, donde puede extenderse hasta miles de volts. Por consiguiente, hay que estar perfectamente consciente de esta grave limitación en el proceso de diseño. En el siguiente capítulo se presentará un procedimiento protector.

En el análisis y diseño de redes con LED es útil tener alguna idea de los niveles de voltaje y corriente que se esperan.

Durante muchos años los únicos colores disponibles fueron el verde, el amarillo, el naranja y el rojo, los cuales permitían utilizar los valores promedio de $V_F = 2$ V y $I_F = 20$ mA para obtener un nivel de operación aproximado.

Sin embargo, con la introducción del azul a principios de la década de 1990 y el blanco a finales, la magnitud de estos dos parámetros cambió. Para el azul el voltaje de polarización en


directa promedio puede ser tan alto como 5 V y para el blanco de aproximadamente 4.1 V, aunque la corriente de operación de ambos es de 20 mA o más. En general, por consiguiente:

Suponga un voltaje de polarización en directa promedio de 5 V para LED azules y de 4 V para LED blancos con corrientes 20 mA para iniciar un análisis de redes con estos tipos de LED.

De vez en cuando aparece un dispositivo que parece abrir la puerta a un giro de posibilidades. Tal es el caso con la aparición de los LED blancos. El lento inicio de los LED blancos se debe principalmente al hecho de que no es un color primario como el verde, azul o rojo. Cualquier color que se requiera, como en una pantalla de TV, se puede generar con estos tres colores (como en casi todos los monitores disponibles actualmente). En efecto; la combinación correcta de estos tres colores puede producir el color blanco, algo difícil de creer, pero funciona. La mejor prueba es el ojo humano, el cual sólo cuenta con conos sensibles al rojo, verde y azul. El cerebro es el responsable de procesar los datos de entrada y de percibir la luz "blanca" y los colores que vemos en la vida diaria. El mismo razonamiento se utilizó para generar algunos de los primeros LED blancos, combinando las proporciones correctas de un LED rojo, uno verde y uno azul en un solo paquete. En la actualidad, sin embargo, la mayoría de los LED blancos se construyen con un LED de *nitruro de galio* debajo de una película de fósforo *granate de itrio-aluminio* (YAG, por sus siglas en inglés). Cuando la luz azul choca con el fósforo, se genera una luz amarilla. La mezcla de esta emisión amarilla con la del LED azul central forma una luz blanca; increíble, pero cierto.

Ahora, contamos con un LED que emite luz blanca, como se muestra en la figura 1.54a; ¿cuáles son sus limitaciones, considerando que la mayor parte de la iluminación de hogares y oficinas es luz blanca? En la actualidad los LED blancos pueden generar aproximadamente 25 lm/W, pero se prevé que en 2012 alcancen 150 lm/W, con valores máximos de cerca de 400 lm/W. A este paso, 7 W de potencia algún día serán capaces de generar 1000 lm de luz, lo cual supera la iluminación de un foco de 60 W y puede funcionar con cuatro baterías tipo D. Para demostrar el interés en esta área de desarrollo, ya existen oficinas especialmente diseñadas y salas de juntas que utilizan LED para su iluminación total, un emocionante desarrollo que hay que seguir en las próximas décadas. No más focos frágiles que reemplazar, sólo dispositivos de estado sólido con duraciones garantizadas de más de 10 años y niveles de potencia significativamente menores. La figura 1.54a es el tamaño real de un LED de luz de estacionamiento de reemplazo de un automóvil mientras que la figura 1.54b es una lámpara de 3 $^{1}/_{2}$" capaz de iluminar toda un área para andar fácilmente en una noche oscura.

Antes de concluir el tema, echemos un vistazo a una pantalla digital de siete segmentos alojada en una cápsula de circuito integrado en línea doble típica como se muestra en la figura 1.55. Energizando las puntas apropiadas con un nivel de cd de 5 V típico, se pueden energizar varios LED y desplegar el número deseado. En la figura 1.55a las puntas se definen viendo la pantalla y contando en sentido inverso del reloj a partir del extremo izquierdo superior. La mayoría de las pantallas de siete segmentos son pantallas de ánodo común o de cátodo común, con el término *ánodo* refiriéndose al lado positivo definido de cada diodo y el *cátodo* refiriéndose al lado negativo. Para la opción de cátodo común las terminales tienen las funciones listadas en la figura 1.55b y aparecen como en la figura 1.55C. En la configuración de cátodo común todos los cátodos están



(a)



(b)

FIG. 1.54

Aplicaciones de un LED blanco: (a) luz de estacionamiento de automóvil; (b) lámpara miniatura. (Cortesía de The LED Shop of Australia).


www.elsolucionario.net

1 a 14
f b
e g c
7 d 8
0.630"
1.0875"
0.803"

(a)

CÁTODO COMÚN
FUNCIÓN DE LA TERMINAL #
1. Ánodo f
2. ÁNODO g
3. NINGUNA TERMINAL
4. CÁTODO COMÚN
5. SIN TERMINAL
6. ÁNODO e
7. ÁNODO d
8. ÁNODO c
9. ÁNODO d
10. SIN TERMINAL
11. SIN TERMINAL
12. CÁTODO COMÚN
13. ÁNODO b
14. ÁNODO a

(b)




(c)

FIG. 1.55
Pantalla de siete segmentos: (a) cara con identificación de las terminales; (b) función de las terminales; (c) despliegue del número 5.

conectados entre sí para formar un punto común para el lado negativo de cada LED. Cualquier LED con 5 V positivos aplicados al ánodo o a una terminal numerada correspondiente, encenderá y generará luz para ese segmento. En la figura 1.55c, se aplicaron 5 V a las terminales que generan el número 5. Para esta unidad particular el voltaje de encendido en directa promedio es de 2.1 V con una corriente de 10 mA.

En el siguiente capítulo se examinan varias configuraciones de LED.

1.17 RESUMEN



Conclusiones y conceptos importantes

1. Las características de un diodo ideal son exactamente las de un **interruptor simple**, excepto por el hecho importante de que un diodo ideal puede **conducir en sólo una dirección.**
2. El diodo ideal es un **corto circuito** en la región de conducción y un **circuito abierto** en la región de no conducción.
3. Un semiconductor es un material que tiene un nivel de conductividad **entre** la de un buen conductor y la de un aislante.
4. Un enlace de átomos, reforzado por la **compartición de electrones** entre átomos vecinos, se llama enlace covalente.
5. El aumento de las temperaturas puede provocar un **incremento significativo** del número de electrones libres en un material semiconductor.
6. La mayoría de los materiales semiconductores utilizados en la industria electrónica tienen **coeficientes de temperatura negativos**; es decir, la resistencia se reduce con un aumento de temperatura.
7. Los materiales intrínsecos son aquellos semiconductores que tienen un **nivel muy bajo de impurezas**, en tanto que los materiales extrínsecos son semiconductores que se **expusieron a un proceso de dopado.**
8. Un material tipo *n* se forma agregando átomos **donadores** que tengan **cinco** electrones de valencia para establecer un alto nivel de electrones relativamente libres. En un material tipo *n*, el **electrón es el portador mayoritario** y el hueco es el portador minoritario.

9. Un material tipo p se forma agregando átomos **aceptores** con **tres** electrones de valencia para establecer un alto nivel de huecos en el material. En un material tipo n, el hueco es el portador mayoritario y el electrón el minoritario.
10. La región cerca de la unión de un diodo que tiene muy pocos portadores se llama región de **empobrecimiento.**
11. Sin **ninguna** polarización externa aplicada, la corriente en el diodo es cero.
12. En la región de polarización en directa, la corriente en el diodo se **incrementa exponencialmente** con el aumento del voltaje a través del diodo.
13. En la región de polarización en inversa, la corriente en el diodo es la **corriente de saturación en inversa muy pequeña** hasta que se alcanza la ruptura Zener y la corriente fluye en la dirección opuesta a través del diodo.
14. La corriente de saturación en inversa I_s casi **duplica** su magnitud por cada 10 veces de incremento de la temperatura.
15. La resistencia de cd de un diodo está determinada por la **relación** del voltaje y la corriente en el diodo en el punto de interés y **no es sensible** a la forma de la curva. La resistencia de cd **se reduce** con el incremento de la corriente o voltaje en el diodo.
16. La resistencia de ca de un diodo es sensible a la forma de la curva en la región de interés y se reduce con altos niveles de corriente o voltaje del diodo.
17. El voltaje de umbral es aproximadamente de **0.7 V** para diodos de silicio y de **0.3 V** para diodos de germanio.
18. El nivel de disipación de potencia nominal máxima de un diodo es igual al **producto** del voltaje y corriente del diodo.
19. La capacitancia de un diodo **se incrementa exponencialmente** con el aumento del voltaje de polarización en directa. Sus niveles mínimos ocurren en la región de polarización en inversa.
20. La dirección de conducción de un diodo Zener se **opone** a la de la flecha en el símbolo y el voltaje Zener tiene una polaridad opuesta a la de un diodo polarizado en directa.
21. Los diodos emisores de luz (LED) emiten luz en **condiciones de polarización en directa** pero requieren 2 V a 4 V para una buena emisión.

Ecuaciones

$$I_D = I_s(e^{V_D/nV_T} - 1) \qquad V_T = \frac{kT}{q} \qquad T_K = T_C + 273° \qquad k = 1.38 \times 10^{-23}\,\text{J/K}$$

$$V_K \cong 0.7\text{ V (Si)}$$
$$V_K \cong 1.2\text{ V (GaAs)}$$
$$V_K \cong 0.3\text{ V (Ge)}$$

$$R_D = \frac{V_D}{I_D}$$

$$r_d = \frac{\Delta V_d}{\Delta I_d} = \frac{26\text{ mV}}{I_D}$$

$$r_{\text{prom}} = \left.\frac{\Delta V_d}{\Delta I_d}\right|_{\text{punto a punto}}$$

$$P_{D_{\text{máx}}} = V_D I_D$$

1.18 ANÁLISIS POR COMPUTADORA

La computadora ha llegado a ser de tal modo una parte integral de la industria electrónica, que las capacidades de esta "herramienta" de trabajo deben ser presentadas en la primera oportunidad posible. Entre los estudiantes sin experiencia previa con las computadoras existe un temor inicial común a este poderoso sistema aparentemente complicado. Con esto en mente el análisis por computadora de este libro se diseñó para hacer la computadora más "amistosa" al revelar la facilidad relativa con que se puede aplicar para realizar algunas tareas muy útiles y especiales en un mínimo de tiempo con un alto grado de precisión. El material se escribió con el supuesto de que el lector carece de experiencia previa con la computadora o no ha estado en contacto con la terminología que se va a aplicar. Tampoco hay sugerencia alguna en cuanto a que el contenido de este libro sea suficiente para permitir un entendimiento completo de los "cómo" y "porqués"

que surgirán. El propósito en este caso es hacer una introducción de la terminología, analizar algunas de sus capacidades, revelar las posibilidades disponibles, delinear algunas de sus limitaciones y demostrar su versatilidad con varios ejemplos cuidadosamente seleccionados.

En general, el análisis por computadora de sistemas electrónicos puede realizarse en una de dos formas: utilizando un *lenguaje* como C++, Pascal, FORTRAN o QBASIC, o bien utilizando un *paquete de "software"* como PSpice, Multisim (Electronics Workbench, EWB), Micro-Cap II, Breadboard o Circuit Master, por mencionar algunos. Un lenguaje, gracias a su notación simbólica, tiende un puente entre el usuario y la computadora que permite el diálogo entre los dos para establecer las operaciones que se van a realizar.

En las primeras secciones de este texto, el lenguaje seleccionado fue BASIC, sobre todo porque utiliza varias palabras y frases de uso común de la lengua inglesa que por sí mismas revelan la operación que se va a realizar. Cuando se emplea un lenguaje para analizar un sistema, se desarrolla un *programa* que define en secuencia las operaciones que se van a realizar, algo muy parecido al orden en que realizamos el mismo análisis hecho a mano. Al igual que cuando se hace a mano, un paso erróneo y el resultado obtenido puede carecer por completo de sentido. Los programas en general se desarrollan con tiempo y dedicación como rutas más eficientes para la obtención de una solución. Una vez establecido en su "mejor" forma puede ser catalogado para su uso futuro. La ventaja importante del método del lenguaje es que un programa se puede adaptar para satisfacer todas las necesidades especiales del usuario, al permitir que el usuario realice movimientos "innovadores" para producir impresiones de datos de una manera informativa e interesante.



FIG. 1.56
Paquete Mathcad 14.0. (Cortesía de Mathsoft. Mathcad y Mathsof son marcas comerciales registradas de Mathsoft Engineering and Education, Inc.).

El método alternativo en referencia con lo anterior utiliza un paquete de software para realizar la investigación deseada. Un paquete de software es un programa escrito y probado durante un tiempo para realizar un tipo particular de análisis o síntesis de manera eficiente con un grado de precisión. El paquete no puede ser modificado por el usuario y su aplicación está limitada a las operaciones incorporadas al sistema. Un usuario debe ajustar su deseo de información de salida a las posibilidades que ofrece el paquete. Además, debe ingresar información con exactitud tal como lo solicite el paquete o los datos pueden ser malinterpretados.

Los paquetes de software disponibles en la actualidad han llegado a ser tan extensos en su cobertura y variedad de operaciones que ahora se requiere un contacto muy amplio con ellos para llegar a ser verdaderamente diestro en su uso. De hecho, un compañero con un buen manejo de un paquete de software particular siempre es una importante fuente de información para quienes se acaban de iniciar. A menudo, la ayuda que tal compañero puede proporcionar inicialmente es invaluable por el tiempo y esfuerzo que puede ahorrar. Pero siempre hay que tener en cuenta que dicho experto también tuvo que dedicarle tiempo a los manuales y fuentes de información provistas para ayudar a realizar una tarea. El convertirse en experto en el uso de cualquier paquete de software es el resultado final de muchas horas de dedicación, con la habilidad de hacer preguntas y buscar ayuda cuando se requiera.



FIG. 1.57
Paquete de diseño Cadence OrCAD versión 15.7. (Cortesía de EMA Design Automation.).

En este texto se utilizarán con frecuencia tres paquetes de software. Sin embargo, su cobertura es de naturaleza muy introductoria, por lo que las instrucciones propocionadas por este texto y los manuales del software deberán ser más que suficientes para que los lectores entiendan con claridad los ejemplos y desarrollen los ejercicios. Se dará una introducción a Mathcad para que se conozca el tipo de ayuda matemática disponible que va más allá de la capacidad de la calculadora científica común. Aun cuando en este texto se utiliza el paquete Mathcad 14 que aparece en la figura 1.56,el nivel de cobertura es tal que todas las operaciones pueden ser realizadas con versiones anteriores de Mathcad. Para las redes que se van a explorar en este texto se emplearán dos paquetes de software: OrCAD y Multisim. En la figura 1.57 aparece una fotografía del Cadence OrCAD 15.7 en formato de CD-ROM. Una versión más compleja, conocida como SPICE, se utiliza mucho en la industria. La versión 10 de Multisim aparece en la figura 1.58. Una vez más, la cobertura de este texto es tal que también se pueden utilizar las versiones anteriores para completar los ejercicios. Para todos los paquetes de software, se hizo un esfuerzo para proporcionar suficientes detalles en el texto a fin de guiar al usuario por cada uno de los pasos del proceso de análisis. Si surgen preguntas, primero consulte a su profesor y los manuales del software, y como último recurso utilice la línea de ayuda proporcionada con cada paquete.



FIG. 1.58
Multisim 10. (Cortesía de National Instruments, Inc.).

OrCAD (PSpice) para Windows

Los lectores familiarizados con las versiones anteriores de PSpice como la versión 8, verán que los cambios importantes en esta última versión se hicieron en la interfaz (front end) y el proceso de simulación. Después de ejecutar algunos programas, verá que la mayoría de los procedimientos que aprendió de versiones anteriores también se aplican aquí; por lo menos, el proceso secuencial guarda numerosas y consistentes similitudes.

Una vez que se ha instalado y seleccionado el CD, aparecerá la pantalla OrCAD. El primer paso es crear una **carpeta (folder)** para almacenar las diversas redes que se van a analizar. Esto se logra colocando primero el cursor en el bloque de inicio (Start pad) en la parte inferior izquierda de la pantalla y haciendo clic con el botón derecho del ratón. Luego utilice la secuencia **File-New Folder** para abrir una carpeta nueva en la pantalla, en espera de que le dé un nombre. Escriba **PSpice** (la opción del autor) y a continuación haga clic con el botón izquierdo del ratón para instalarlo. Luego salga del cuadro de diálogo **Exploring-Start** y el primer paso está completo. Se ha establecido la carpeta PSpice para todos los proyectos en que planee trabajar en este texto.

En el siguiente capítulo se describirá el procedimiento para nombrar la red junto con su construcción. Por último, se realizará y comparará un análisis con una solución hecha a mano para verificar los resultados.

Multisim

Por fortuna, existen varias similitudes entre PSpice y Multisim. Desde luego, también hay varias diferencias, pero el punto es que una vez que llegue a ser experto en el uso de un paquete de software, el otro será mucho más fácil de aprender. Para los que no estén familiarizados con la versión utilizada en la edición anterior de este texto, la cobertura con la versión 10.0 será en esencia la misma. La apariencia de las barras de herramientas ha cambiado un poco, aunque la mayoría de las opciones nuevas de las barras de herramientas no se utilizarán en este texto.

Una vez que se selecciona el icono de Multisim aparecerán en la pantalla varias barras de herramientas como la que se muestra en la figura 1.59. El número y tipo de barras de herramientas que aparecen pueden ser controlados por la secuencia **View-Toolbars (Ver-Barras de herramientas).** La colocación de cada barra de herramientas consiste en "tomar" el borde de la barra de herramientas y moverla a la posición seleccionada. Al principio, la barra de menús superior parece muy extensa, sobre todo cuando considera la lista de opciones bajo cada encabezado. Sin embargo, con el tiempo se familiarizará con las que elegirá para la mayoría de las aplicaciones y el proceso de construcción y prueba se volverá bastante fluido. La segunda fila incluye varias barras de herramientas que se utilizarán a lo largo del análisis que se va a realizar. De izquierda a derecha, la primera barra de herramientas (11 opciones) se llama barra de herramientas **Standard (Estándar).** La siguiente de 5 opciones es la barra de herramientas **View (Ver)**. La siguiente de 13 opciones se llama barra de herramientas **Main (Principal)**. Cuando se selecciona el icono Multisim por primera vez también aparece una barra de herramientas adicional llamada




FIG. 1.59
Pantalla básica de Multisim.




FIG. 1.60
Despliegue de la barra de herramientas de la familia de componentes de Multisim.

Simulation (Simulación) como la tercera fila que se inicia con una flecha verde. Las barras de herramientas verticales a la izquierda de la pantalla son la barra de herramientas **Components (Componentes)** y la barra de herramientas **Virtual (Virtual)** de izquierda a derecha. Por lo común, la barra de herramientas **Components** aparece una vez que se selecciona el icono Multisim. La barra de herramientas **Virtual** se debe seleccionar en la opción **View** y colocar con la técnica de "arrastre".

Cuando entra a Multisim usted tiene la opción de utilizar componentes "reales" o componentes "virtuales". El término "real" se aplica a valores estándar disponibles comercialmente y aparecen en la barra de herramientas **Components (Componentes).** El término "virtual" se aplica a elementos para los que el usuario tiene la opción de seleccionar cualquier valor, ya sea que esté o no comercialmente disponible. La barra de herramientas **Virtual** se utiliza para hacer tales selecciones. En la mayor parte de este texto se utilizará la opción virtual con más frecuencia porque es la menos compleja de las dos opciones. Si se selecciona el tercer bloque en la parte inferior de la barra de herramientas vertical derecha de la figura 1.59 (se ve como un símbolo de resistor) aparecerá el cuadro de diálogo **BASIC COMPONENTS (COMPONENTES BÁSICOS)** con 18 opciones, como se muestra en la figura 1.60. La apariencia de este cuadro de diálogo se puede cambiar con sólo arrastrar uno de los bordes para establecer la forma deseada. En el siguiente capítulo se describen minuciosamente los detalles de cómo seleccionar y colocar un elemento de esta lista.

Las opciones restantes de la barra de diseño Multisim se describen cuando se requiere. En el siguiente capítulo se construirá y probará un circuito simple.

Mathcad

A lo largo de este texto se utilizará un paquete de software matemático llamado **Mathcad®** para introducir al estudiante en las diversas operaciones que este popular paquete es capaz de realizar y a las ventajas asociadas con su uso. No es necesario obtener una copia del programa a menos que pretenda estudiarlo y utilizarlo después de esta breve introducción. En general, sin embargo, la cobertura se limita a un nivel muy introductorio para presentar el alcance y poder del paquete. Todos los ejercicios que aparecen al final de cada capítulo pueden hacerse sin recurrir a Mathcad.

La utilidad de Mathcad es mayor que la de la calculadora científica. Mathcad puede trazar gráficas, realizar álgebra matricial, permitir la adición de texto a cualquier cálculo, comunicarse con otras fuentes de datos como Excel® y MATLAB® o Internet, guardar datos, almacenar información, etc. La lista es bastante extensa e impresionante, y cuanto más aprenda sobre el paquete, más usos encontrará para él a diario.




FIG. 1.61
Pantalla básica de Mathcad.




FIG. 1.62
Definición del orden de operaciones matemáticas con Mathcad.

Una vez instalado el paquete, todas las operaciones se inician con la pantalla básica de la figura 1.61; se agregaron etiquetas a esta pantalla para identificar los componentes de la pantalla. En general, todas las operaciones matemáticas se realizan en una secuencia específica como se muestra en la figura 1.62, es decir, de izquierda a derecha y luego de arriba abajo. Por ejemplo, si el renglón 2 es para operar en una variable, el valor de ésta se debe definir a la izquierda sobre el mismo renglón o sobre el renglón 1. Observe que Mathcad es muy sensible a este orden de cosas. Por ejemplo, si define una serie de cantidades sobre el mismo renglón pero las coloca un poco más arriba de las otras, no serán reconocidas por las otras variables si por casualidad son parte de su definición. En otras palabras, cuando se escribe en el mismo renglón, asegúrese categóricamente de permanecer en él para cada nueva entrada. Por fortuna, Mathcad está bien equipado para avisarle cuando algo está mal. Cuando utilice por primera vez el programa, se cansará de ver cosas en rojo, que indican que algo no se ingresó o definió correctamente. Pero, con el tiempo, como con cualquier proceso de aprendizaje, llegará a sentirse bastante cómodo con el software.

Para realizar operaciones aritméticas básicas, basta hacer clic en **cualquier punto** sobre la pantalla para colocar una retícula (la ubicación de la primera entrada). Si no le gusta la ubicación, sólo mueva la flecha a otro lugar y un simple clic moverá la retícula. Luego escriba la operación matemática $20 - 2 \times 8/6$ como se muestra en la figura 1.63. En el instante en que se escribe el signo igual, el resultado aparecerá como se muestra en la figura 1.63. El signo igual puede venir del teclado o de la barra de menús en la parte superior de la pantalla. De hecho, dirigiéndose a **View-Toolbars-Calculator (Ver-Barras de herramientas-Calculadora)**, puede




FIG. 1.63
Operación matemática básica.




FIG. 1.64
Determinación de la corriente del diodo I_D con $V_D = 0.5$ V.

utilizar la calculadora de la figura 1.63 e ingresar toda la expresión y obtener el resultado con el ratón de la misma manera que cuando utiliza su dedo en una calculadora común. Todas las demás operaciones matemáticas como potencias, raíces cuadradas, seno, tangente, etc., que se encuentran en una calculadora científica también están disponibles.

Para practicar el uso de variables, calculemos la corriente de un diodo con la ecuación (1.1). Para ecuaciones con variables, primero se teclea la letra o símbolo aplicado a la variable como se muestra en la figura 1.64 seguido por dos puntos. Cuando se ingresan los dos puntos, también aparece un signo igual como se muestra en la misma figura. Entonces se puede ingresar el valor de la constante en la primera serie de cálculos. A continuación, ingrese las constantes restantes en el mismo renglón y continúe calculando variables adicionales en el segundo renglón que sean función de aquéllas en los dos primeros renglones. Observe que **x** requiere que primero se definan **k, TK, q, IS, n** y **VD** en los renglones anteriores o a la izquierda en el mismo renglón. En el siguiente renglón se puede hallar el valor de **x** con sólo teclear **x** seguida por un signo igual. El proceso de multiplicación entre constantes y sus unidades y entre variables en una ecuación, se obtiene pulsando la tecla (*) asterisco en el teclado. Aparecerá como un punto cuando se introduzcan los datos o la ecuación, pero en la solución aparece como x. Para números con potencias de 10 se utiliza la tecla de superíndice (^)y así se ingresa la potencia de 10. A lo largo del proceso de introducir datos y ecuaciones se utilizan las teclas de flecha (normalmente en el bloque de control situado abajo a la derecha en el teclado) para que aparezcan los datos ingresados. Las unidades para cada uno se obtienen seleccionando primero la operación de multiplicación seguida por la opción **Insert (Insertar)** que aparece en la parte superior de la pantalla. Una vez que seleccione **Unit (Unidad),** aparecerá el cuadro de diálogo **Unit**. Para la constante *k* primero localice Joules (J) y después seleccione OK para seleccionar el signo de división en el teclado y repita el proceso para colocar la unidad Kelvin (K) debajo. El resultado serán las unidades que aparecen en la figura 1.63 para la constante *k*. **Es importante entender que el resultado sólo tendrá la unidad apropiada de medición si todas las unidades se ingresaron para cada una de las cantidades en la ecuación.** La computadora comprobará que todas las unidades se ingresaron apropiadamente y de hecho mostrará las unidades obtenidas por medio de su proceso de verificación interno. Si las entradas son correctas, el resultado tendrá las unidades correctas. Observe en la figura 1.64 que las unidades están en amperes, como se requiere. Observe también, sin embargo, que las potencias de 10 se escriben en forma larga en lugar de la forma abreviada utilizando mA. Las unidades asociadas con las constantes se introducen con prefijos antes de ampere como m, k, M, etc., pero los resultados siempre muestran la potencia correspondiente de 10.

La respuesta correcta de 19.324 aparecerá de inmediato. Ahora se debe ingresar la ecuación (1.). Al introducir cada cantidad, aparecerá un paréntesis alrededor de ella, definiendo la cantidad que se va a ingresar. Con el tiempo, llega a ser una tarea fácil de realizar. Una vez ingresada correctamente la ecuación, se puede escribir **ID** en el siguiente renglón (o a la derecha de la ecuación) y el resultado de 2.467 mA aparecerá directamente después de seleccionar el signo igual. El resultado es que con un voltaje de 0.5 V la corriente en este diodo es de 2.467 mA.




FIG. 1.65
Demostración del efecto de cambiar el parámetro V_D.

La belleza de Mathcad quedará ahora de manifiesto con sólo cambiar el voltaje **VD** a 0.45 V. En el momento en que se cambie el valor, el nuevo nivel de **x ID** aparecerá como se muestra en la figura 1.65. La reducción de **VD** redujo la corriente en el diodo a 0.357 A. No es necesario volver a ingresar toda la secuencia de cálculos o calcular todas las cantidades de nuevo con una calculadora. Los resultados aparecen de inmediato.

A lo largo del texto aparecerán más ejemplos resueltos con Mathcad, pero tenga en cuenta que no es necesario volverse experto en su uso para entender el material de este texto; nuestro propósito es simplemente presentar el software disponible.

PROBLEMAS

**Nota*: Los asteriscos indican los problemas más difíciles.

1.3 Enlace covalente y materiales intrínsecos

1. Bosqueje la estructura atómica del cobre y explique por qué es un buen conductor y en qué forma su estructura es diferente de la del germanio, el silicio y el arseniuro de galio.

2. Con sus propias palabras, defina un material intrínseco, coeficiente de temperatura negativo y enlace covalente.

3. Consulte su biblioteca de referencia y haga una lista de tres materiales que tengan un coeficiente de temperatura negativo y de tres que tengan un coeficiente de temperatura positivo.

1.4 Niveles de energía

4. ¿Cuánta energía en joules se requiere para mover una carga de 6 C a través de una diferencia de potencial de 3 V?

5. Si se requieren 48 eV de energía para mover una carga a través de una diferencia de potencial de 12 V, determine la carga implicada.

6. Consulte su biblioteca de referencia y determine el nivel de E_g para GaP y ZnS, dos materiales semiconductores de valor práctico. Además, determine el nombre escrito para cada material.

1.5 Materiales extrínsecos: materiales tipo *n* y tipo *p*

7. Describa la diferencia entre materiales semiconductores tipo *n* y tipo *p*.

8. Describa la diferencia entre impurezas de donadores y aceptores.

9. Describa la diferencia entre portadores mayoritarios y minoritarios.

10. Bosqueje la estructura atómica del silicio e inserte una impureza de arsénico como se demostró para el silicio en la figura 1.7.

11. Repita el problema 10, pero ahora inserte una impureza de indio.

12. Consulte su biblioteca de referencia y busque otra explicación del flujo de huecos contra el de electrones. Con ambas descripciones, describa con sus propias palabras el proceso de conducción de huecos.

1.6 Diodo semiconductor

13. Describa con sus propias palabras las condiciones establecidas por condiciones de polarización en directa y en inversa en un diodo de unión $p-n$ y cómo se ve afectada la corriente resultante.
14. Describa cómo recordará los estados de polarización en directa y en inversa del diodo de unión $p-n$. Es decir, ¿cómo recordará cual potencial (positivo o negativo) se aplica a cual terminal?
15. Con la ecuación (1.1), determine la corriente en el diodo a 20°C para un diodo de silicio con $I_s = 50$ nA y una polarización en directa aplicada de 0.6 V.
16. Repita el problema 15 con $T = 100°C$ (punto de ebullición del agua). Suponga que I_s se ha incrementado a 50 μA.
17. **a.** Con la ecuación (1.1) determine la corriente a 20°C en un diodo de silicio con $I_s = 0.1\ \mu A$ con un potencial de polarización en inversa de -10 V.
    b. ¿Es el resultado esperado? ¿Por qué?
18. **a.** Grafique la función $y = e^x$ con x de 0 a 10. ¿Por qué es difícil hacerlo?
    b. ¿Cuál es el valor de $y = e^x$ con $x = 0$?
    c. Basado en los resultados de la parte (b), ¿por qué es importante el factor de -1 en la ecuación (1.1)?
19. En la región de polarización en inversa la corriente de saturación de un diodo de silicio es de alrededor de 0.1 μA ($T = 20°C$). Determine su valor aproximado si la temperatura se incrementa 40°C.
20. Compare las características de un diodo de silicio y uno de germanio y determine cuál preferiría utilizar en la mayoría de las aplicaciones prácticas. Dé algunos detalles. Consulte la lista del fabricante y compare las características de un diodo de silicio y de uno de germanio de características nominales máximas similares.
21. Determine la caída de voltaje en directa a través del diodo cuyas características aparecen en la figura 1.19 a temperaturas de $-75°C$, 25°C, 125°C y una corriente de 10 mA. Determine el nivel de corriente de saturación para cada temperatura. Compare los valores extremos de cada una y comente sobre la relación de las dos.

1.7 Lo ideal vs. lo práctico

22. Describa con sus propias palabras el significado de la palabra *ideal* como se aplica a un dispositivo o a un sistema.
23. Describa con sus propias palabras las características del diodo *ideal* y cómo determinan los estados de encendido y apagado del dispositivo. Es decir, describa por qué los equivalentes de cortocircuito y circuito abierto son correctos.
24. ¿Cuál es la diferencia importante entre las características de un interruptor simple y las de un diodo ideal?

1.8 Niveles de resistencia

25. Determine la resistencia estática o de cd del diodo comercialmente disponible de la figura 1.15 con una corriente en directa de 2 mA.
26. Repita el problema 25 con una corriente en directa de 15 mA y compare los resultados.
27. Determine la resistencia estática o de cd del diodo comercialmente disponible de la figura 1.15 con un voltaje en inversa de -10 V. ¿Cómo se compara con el valor determinado con un voltaje en inversa de -30 V?
28. **a.** Determine la resistencia dinámica (ca) del diodo de la figura 1.27 con una corriente en directa de 10 mA por medio de la ecuación (1.4)
    b. Determine la resistencia dinámica (ca) del diodo de la figura 1.27 con una corriente en directa de 10 mA con la ecuación (1.5)
    c. Compare las soluciones de las partes (a) y (b).
29. Calcule las resistencias de cd y ca del diodo de la figura 1.27 con una corriente en directa de 10 mA y compare sus magnitudes.
30. Con la ecuación (1.4) determine la resistencia de ca con una corriente de 1 mA y 15 mA del diodo de la figura 1.27. Compare las soluciones y desarrolle una conclusión general con respecto a la resistencia de ca y niveles crecientes de la corriente en el diodo.
31. Con la ecuación (1.5), determine la resistencia de ca con una corriente de 1 mA y 15 mA del diodo de la figura 1.15. Modifique la ecuación como sea necesario para niveles bajos de corriente del diodo. Compare con las soluciones obtenidas en el problema 30.
32. Determine la resistencia de ca promedio para el diodo de la figura 1.15 en la región entre 0.6 V y 0.9 V.
33. Determine la resistencia de ca para el diodo de la figura 1.15 con 0.75 V y compárela con la resistencia de ca promedio obtenida en el problema 32.

1.9 Circuitos equivalentes del diodo

34. Determine el circuito equivalente lineal por segmentos del diodo de la figura 1.15. Use un segmento de línea recta que intersecte el eje horizontal en 0.7 V y aproxime lo mejor que se pueda la curva correspondiente a la región mayor que 0.7 V.

35. Repita el problema 34 con el diodo de la figura 1.27.

1.10 Capacitancias de difusión y transición

***36.** **a.** Recurriendo a la figura 1.33, determine la capacitancia de transición con potenciales de polarización en inversa de −25 V y 10 V. ¿Cuál es la relación del cambio de capacitancia al cambio de voltaje?

b. Repita la parte (a) con potenciales de polarización en inversa de −10 V y −1 V. Determine la relación del cambio de capacitancia al cambio de voltaje.

c. ¿Cómo se comparan las relaciones determinadas en las partes (a) y (b)? ¿Qué le dice esto con respecto a qué campo puede tener más áreas de aplicación práctica?

37. Recurriendo a la figura 1.33, determine la capacitancia de difusión con 0 V y 0.25 V.

38. Describa con sus propias palabras cómo difieren las capacitancias de difusión y transición.

39. Determine la reactancia ofrecida por un diodo descrito por las características de la figura 1.33, con un potencial en directa de 0.2 V y un potencial en inversa de −20 V si la frecuencia aplicada es de 5 MHz.

1.11 Tiempo de recuperación en inversa

40. Trace la forma de onda de i de la red de la figura 1.66 si $t_t = 2t_s$ y el tiempo de recuperación en inversa es de 9 ns.




FIG. 1.66
Problema 40.

1.12 Hojas de especificaciones de los diodos

***41.** Trace I_F contra V_F utilizando escalas lineales para el diodo de la figura 1.37. Observe que la gráfica provista emplea una escala logarítmica para el eje vertical (las escalas logarítmicas se abordan en las secciones 9.2 y 9.3).

42. Comente sobre el cambio de nivel de capacitancia con el incremento del potencial de polarización en inversa para el diodo de la figura 1.37.

43. ¿Cambia significativamente la magnitud de la corriente de saturación en inversa del diodo de la figura 1.37 con potenciales de polarización en inversa en el intervalo de −25 V a −100 V?

***44.** Para el diodo de la figura 1.37 determine el nivel de I_g a temperatura ambiente (25°C) y al punto de ebullición del agua (100°C). ¿Es significativo el cambio? ¿Se duplica el nivel por cada 10°C de incremento de la temperatura?

45. Para el diodo de la figura 1.37 determine la resistencia de ca (dinámica) máxima con una corriente en directa de 0.1, 1.5 y 20 mA. Compare los niveles y comente si los resultados respaldan las conclusiones derivadas en las primeras secciones de este capítulo.

46. Con las características de la figura 1.37, determine los niveles de disipación de potencia nominal máximos para el diodo a temperatura ambiente (25°C) y a 100°C. Suponiendo que V_F permanece fijo en 0.7 V, ¿Cómo cambia el nivel máximo de I_F entre los dos niveles de temperatura?

47. Con las características de la figura 1.37, determine la temperatura a la cual la corriente en el diodo será 50% de su valor a temperatura ambiente (25°C).

1.15 Diodos Zener

48. Se especifican las siguientes características para un diodo Zener particular: $V_Z = 29$ V, $V_R = 16.8$ V, $I_{ZT} = 10$ mA, $I_R = 20\ \mu$A e $I_{ZM} = 40$ mA. Trace la curva característica como aparece en la figura 1.47.

***49.** ¿A qué temperatura el diodo Zener de 10 V de la figura 1.47 tendrá un voltaje nominal de 10.75 V? (*Sugerencia:* Observe los datos de la tabla 1.7).

50. Determine el coeficiente de temperatura de un diodo Zener de 5 V (valor determinado a 25°C) si el voltaje nominal se reduce a 4.8 V a una temperatura de 100°C.

51. Con las curvas de la figura 1.48a, ¿qué nivel de coeficiente de temperatura esperaría para un diodo de 20 V? Repita para un diodo de 5 V. Considere una escala lineal entre los niveles de voltaje nominal y un nivel de corriente de 0.1 mA.

52. Determine la impedancia dinámica del diodo de 24 V con $I_Z = 10$ mA de la figura 1.48b. Observe que es una escala logarítmica.

***53.** Compare los niveles de impedancia dinámica para el diodo de la figura 1.48 con niveles de corriente de 0.2, 1 y 10 mA. ¿Cómo se relacionan los resultados con la forma de las características en esta región?

1.16 Diodos emisores de luz

54. Recurriendo a la figura 1.53e, ¿qué valor de V_g parecería apropiado para este dispositivo? ¿Cómo se compara con el valor de V_g para silicio y germanio?

55. Con la información de la figura 1.53, determine el voltaje en directa a través del diodo si la intensidad luminosa relativa es de 1.5.

***56.** **a.** ¿Cuál es el incremento en porcentaje de la eficiencia relativa del dispositivo de la figura 1.53 si la corriente pico se incrementa de 5 mA a 10 mA?
b. Repita la parte (a) con 30 mA a 35 mA (el mismo incremento de corriente).
c. Compare el incremento en porcentaje de las partes (a) y (b). ¿En qué punto de la curva diría que hay poco que ganar con un incremento adicional de la corriente pico?

57. **a.** Si la intensidad luminosa a un desplazamiento angular de 0° es de 3.0 mcd para el dispositivo de la figura 1.53, ¿a qué ángulo será de 0.75 mcd?
b. ¿A qué ángulo la pérdida de intensidad luminosa se reduce a menos de 50%?

***58.** Trace la curva de reducción de la corriente en directa promedio del LED rojo de alta eficiencia de la figura 1.53 determinada por la temperatura. (Considere las cantidades nominales máximas absolutas).

2 Aplicaciones del diodo

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Entender el concepto del análisis por medio de rectas de carga y cómo se aplica a redes de diodos.
- Familiarizarse con el uso de circuitos equivalentes para analizar redes de diodos en serie, en paralelo y en serie-paralelo.
- Entender el proceso de rectificación para establecer un nivel de cd desde una entrada senoidal de ca.
- Ser capaz de predecir la respuesta de salida de una configuración de diodo como recortador y sujetador.
- Familiarizarse con el análisis y la gama de aplicaciones para diodos Zener.

2.1 INTRODUCCIÓN

En el capítulo 1 se presentaron la construcción, las características y los modelos de diodos semiconductores. Ahora conoceremos el funcionamiento del diodo en varias configuraciones, utilizando modelos adecuados al área de aplicación. Al final del capítulo deberá entender con claridad el patrón de comportamiento fundamental de los diodos en redes de cd y ca. Los conceptos que aprenda en este capítulo tendrán una aplicación en los siguientes; por ejemplo, que los diodos se emplean con frecuencia en la descripción de la construcción básica de transistores y en el análisis de redes de transistores en los dominios de cd y ca.

Este capítulo muestra un interesante y muy útil aspecto del estudio de un campo como el de los sistemas y dispositivos electrónicos:

Una vez que se entienda el comportamiento básico de un dispositivo, se pueden examinar su funcionamiento y respuestas en una infinidad de configuraciones.

En otras palabras, ahora que tenemos un conocimiento básico de las características de un diodo junto con su respuesta a voltajes y corrientes aplicados, podemos utilizarlo para examinar una amplia variedad de redes. No es necesario analizar de nuevo la respuesta del dispositivo para cada aplicación.

En general:



El análisis de circuitos electrónicos puede seguir uno de dos caminos: utilizar las características reales, o aplicar un modelo aproximado para el dispositivo.

Para el análisis inicial del diodo incluiremos sus características reales para mostrar con claridad cómo interactúan las características de un dispositivo y los parámetros de la red. Una vez que haya confianza en los resultados, se empleará el modelo por segmentos aproximado para verificar dichos resultados utilizando las características completas. Es importante entender el rol y la respuesta de varios elementos de un sistema electrónico para no tener que recurrir continuamente a procedimientos matemáticos larguísimos. Esto en realidad se logra por el proceso de aproximación, el cual puede llegar a ser una habilidad para usted. Aunque los resultados obtenidos por medio de las características reales suelen ser algo diferentes de los obtenidos mediante una serie de aproximaciones, tenga en cuenta que las características obtenidas de una hoja de especificaciones pueden ser ligeramente diferentes de las del dispositivo en uso. En otras palabras, por ejemplo, las características de un diodo semiconductor 1N4001 pueden variar de un elemento al siguiente en el mismo lote. La variación puede ser leve, pero bastará para justificar las aproximaciones empleadas en el análisis. También considere los demás elementos de la red. ¿El resistor marcado como de 100 Ω es exactamente de 100 Ω? ¿El voltaje aplicado es exactamente de 10 V o tal vez de 10.08 V? Todas estas tolerancias contribuyen a la creencia general de que una respuesta determinada mediante una serie apropiada de aproximaciones puede ser "tan precisa" como una que emplee todas las características. El énfasis de este libro está en saber cómo funciona un dispositivo por medio de aproximaciones apropiadas, con lo cual se evita el nivel innecesario de complejidad matemática. No obstante, en caso de requerirlo, se darán suficientes detalles para realizar un análisis matemático a fondo.

2.2 ANÁLISIS POR MEDIO DE LA RECTA DE CARGA

El circuito de la figura 2.1 es la más sencilla de las configuraciones de diodo, y servirá para describir el análisis de un circuito con un diodo empleando sus características reales. En la siguiente sección reemplazaremos las características por un modelo aproximado del diodo y compararemos las soluciones; la del circuito de la figura 2.1 se reduce a determinar los niveles de corriente y voltaje que satisfagan, al mismo tiempo, tanto las características del diodo como los parámetros seleccionados de la red.




FIG. 2.1
Configuración del diodo en serie: (a) circuito; (b) características.

En la figura 2.2 las características del diodo se colocan en el mismo sistema de ejes como una línea recta definida por los parámetros de la red, la cual se llama *recta de carga* porque la carga aplicada *R* define la intersección en el eje vertical. Por consiguiente, el análisis a seguir se llama *análisis por medio de la recta de carga*. La intersección de las dos curvas definirá la solución para la red, así como los niveles de corriente y voltaje.

Antes de revisar los detalles del trazo de la recta de carga en la gráfica de características, tenemos que determinar la respuesta esperada del circuito sencillo de la figura 2.1. Observe en esta figura que el efecto de la "presión" establecida por la fuente de cd es establecer una corriente convencional en la dirección indicada por la flecha en el sentido de las manecillas del reloj. El hecho de que la dirección de esta corriente sea la misma que la de la flecha que aparece en el




FIG. 2.2
Trazo de la recta de carga y determinación del punto de operación.

símbolo del diodo revela que éste está "encendido" y que conducirá un alto nivel de corriente. En otras palabras, el voltaje aplicado produjo una situación de polarización en directa. Con la dirección de la corriente establecida, las polaridades del voltaje a través del diodo y el resistor se pueden superponer. La polaridad de V_D y la dirección de I_D revelan con claridad que el diodo sí se encuentra en estado de polarización en directa, lo que produce un voltaje a través del diodo de aproximadamente 0.7 V y una corriente de 10 mA o más.

Las intersecciones de la recta de carga con las características de la figura 2.2 se determinan aplicando primero la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj, lo que da por resultado

$$+E - V_D - V_R = 0$$

o

$$E = V_D + I_D R \tag{2.1}$$

Las dos variables de la ecuación (2.1), V_D e I_D son las mismas que las del diodo que aparecen en los ejes de la figura 2.2. Esta semejanza permite graficar la ecuación (2.1) en las mismas características de la figura 2.2.

Las intersecciones de la recta de carga con las características se determinan fácilmente sabiendo que en cualquier parte del eje horizontal $I_D = 0$ A, y que en cualquier parte del eje vertical $V_D = 0$ V.

Si *establecemos* que $V_D = 0$ V en la ecuación (2.1) y resolvemos para I_D, obtenemos la magnitud de I_D *en* el eje vertical. Por consiguiente, con $V_D = 0$ V, la ecuación (2.1) se vuelve

$$E = V_D + I_D R$$
$$= 0\text{ V} + I_D R$$

y

$$I_D = \frac{E}{R}\bigg|_{V_D = 0\text{ V}} \tag{2.2}$$

como se muestra en la figura 2.2. Si *establecemos* que $I_D = 0$ en la ecuación (2.1) y resolvemos para V_D, obtenemos la magnitud de V_D *en* el eje horizontal. Por consiguiente, con $I_D = 0$, la ecuación (2.1) se vuelve

$$E = V_D + I_D R$$
$$= V_D + (0\text{ A})R$$

y

$$V_D = E\big|_{I_D = 0\text{ A}} \tag{2.3}$$

como se muestra en la figura 2.2. Una línea recta trazada entre los dos puntos definirá la recta de carga como se ilustra en la figura 2.2. Si cambia el nivel de R (la carga), la intersección con el eje vertical también lo hará. El resultado será un cambio de la pendiente de la recta de carga y un punto de intersección diferente entre ésta y las características del dispositivo.

Ahora tenemos una recta de carga definida por la curva de la red y la curva de las características definidas por el dispositivo. El punto de intersección entre las dos es el punto de operación de este circuito. Basta trazar una línea hasta el eje horizontal para que podamos determinar el

voltaje del diodo V_{D_Q}, en tanto que una línea horizontal desde el punto de intersección hasta el eje vertical proporcionará el nivel de I_{D_Q}. La corriente I_D es en realidad la que circula a través de toda la configuración en serie de la figura 2.1a. En general, el punto de operación se llama *punto quiescente* (abreviado "punto Q") para reflejar sus cualidades "fijas, inamovibles" como definidas por una red de cd.

La solución obtenida en la intersección de las dos curvas es la misma que se obtendría por medio de una solución matemática simultánea de

$$I_D = \frac{E}{R} - \frac{V_D}{R} \qquad [\text{derivada de la ec. (2.1)}]$$

y

$$I_D = I_s(e^{V_D/nV_T} - 1)$$

como se demuestra más adelante en esta sección en un ejemplo de Mathcad. Dado que la curva de un diodo tiene características no lineales, las matemáticas implicadas requieren el uso de técnicas no lineales que sobrepasan las necesidades y el alcance de este libro. El análisis por medio de la recta de carga antes descrito permite obtener una solución con un esfuerzo mínimo y una descripción "pictórica" de la razón por la cual se obtuvieron los niveles de V_{D_Q} y I_{D_Q}. El ejemplo siguiente demuestra las técnicas antes presentadas y revela cuán fácilmente se puede trazar la recta de carga utilizando las ecuaciones (2.2) y (2.3)

EJEMPLO 2.1 Para la configuración del diodo en serie de la figura 2.3a, que emplea las características de la figura 2.3b, determine:

a. V_{D_Q} y I_{D_Q}.
b. V_R.




FIG. 2.3
(a) Circuito; (b) características.

Solución:

a. Ecuación (2.2): $I_D = \frac{E}{R}\Big|_{V_D = 0\text{ V}} = \frac{10\text{ V}}{0.5\text{ k}\Omega} = 20\text{ mA}$

Ecuación (2.3): $V_D = E\big|_{I_D = 0\text{ A}} = 10\text{ V}$

La recta de carga resultante aparece en la figura 2.4. La intersección entre la recta de carga y la curva de las características define el punto Q como

$$V_{D_Q} \cong \mathbf{0.78\ V}$$
$$I_{D_Q} \cong \mathbf{18.5\ mA}$$

El nivel de V_D es ciertamente una estimación y la escala seleccionada limita la precisión de I_D. Un mayor grado de precisión requeriría una gráfica mucho más grande y tal vez compleja de manejar.

b. $V_R = I_R R = I_{D_Q} R = (18.5\text{ mA})(1\text{ k}\Omega) = \mathbf{18.5\ V}$




FIG. 2.4
Solución para el ejemplo 2.1.

Como se señaló en el ejemplo anterior, la red aplicada determina la recta de carga en tanto que el dispositivo elegido define las características. Si recurrimos a nuestro modelo aproximado del diodo y no tocamos la red, la recta de carga será exactamente la misma que se obtuvo en el ejemplo anterior. De hecho, los dos ejemplos siguientes repiten el análisis del ejemplo 2.1 con el modelo aproximado para comparar los resultados.

EJEMPLO 2.2 Repita el ejemplo 2.1 utilizando el modelo equivalente aproximado del diodo semiconductor de silicio.

Solución: La recta de carga se trazó de nuevo como se muestra en la figura 2.5 y con las mismas intersecciones definidas en el ejemplo 2.1. En la misma gráfica también se trazaron las características del circuito equivalente aproximado del diodo. El punto Q resultante es

$$V_{D_Q} = \mathbf{0.7\ V}$$
$$I_{D_Q} = \mathbf{18.5\ mA}$$




FIG. 2.5
Solución para el ejemplo 2.1 utilizando el modelo aproximado del diodo.

Los resultados obtenidos en el ejemplo 2.2 son muy interesantes. El nivel de I_{D_Q} es exactamente igual al que se obtuvo en el ejemplo 2.1 por medio de una curva de características que es mucho más fácil de trazar que la que aparece en la figura 2.4. Tanto $V_D = 0.7$ V en este ejemplo, como 0.78 V del ejemplo 2.1, difieren sólo en las centésimas, pero sin duda son valores muy cercanos si comparamos sus magnitudes con las de los demás voltajes de la red.

En el ejemplo siguiente vamos un paso más allá y sustituimos el modelo ideal. Los resultados revelarán las condiciones para aplicar el equivalente ideal apropiadamente.

EJEMPLO 2.3 Repita el ejemplo 2.1 utilizando el modelo de diodo ideal.

Solución: Como se muestra en la figura 2.6, la recta de carga es la misma aunque ahora las características ideales cortan la recta de carga en el eje vertical. Por consiguiente, el punto Q está definido por

$$V_{D_Q} = \mathbf{0\ V}$$
$$I_{D_Q} = \mathbf{20\ mA}$$




FIG. 2.6
Solución para el ejemplo 2.1 utilizando el modelo ideal del diodo.

Los resultados son lo bastante diferentes de las soluciones del ejemplo 2.1 como para comprometer su precisión. Ciertamente, proporcionan un indicio del nivel del voltaje y corriente esperados con respecto a los demás niveles de voltaje de la red, pero el esfuerzo adicional de sólo incluir la desviación de 0.7 V indica que el procedimiento del ejemplo 2.2 es más apropiado.

Por consiguiente, el uso del modelo de diodo ideal deberá reservarse para cuando el diodo sea más importante que los niveles de voltaje que difieren en décimas de voltaje y en situaciones en que los voltajes aplicados sean considerablemente mayores que el voltaje de umbral V_K. En las siguientes secciones se empleará sólo el modelo aproximado puesto que los niveles de voltaje obtenidos serán sensibles a variaciones próximas a V_R. En secciones posteriores se empleará el modelo ideal con más frecuencia en vista de que los voltajes aplicados serán algo mayores que V_K, pues pretendemos asegurarnos de que el rol del diodo se entienda con clara y correctamente.

Mathcad

Ahora utilizaremos Mathcad para solucionar las dos ecuaciones simultáneas definidas por el diodo y la red de la figura 2.7.

Las características del diodo están definidas por

$$I_D = I_s(e^{V_D/nV_T} - 1) = 10\ \text{pA}\,(e^{V_D/39.0\ \text{mV}} - 1)$$

En la ecuación del diodo se eligió el valor de 1.5 para n a fin de establecer las características que concuerden mejor con las unidades comerciales. El efecto del incremento de n es el desplazamiento de las características hacia la derecha.


Aplicando la ley de voltajes de Kirchhoff alrededor de la malla, tenemos

$$E - V_D - V_R = 0 \Rightarrow E - V_D = I_R R \Rightarrow E - V_D = I_D R$$

y resolviendo para la corriente en el diodo obtenemos

$$I_D = \frac{E - V_D}{R} = \frac{E}{R} - \frac{V_D}{R}$$

$$I_D = \frac{10\ \text{V}}{0.5\ \text{k}\Omega} - \frac{V_D}{0.5\ \text{k}\Omega}$$






FIG. 2.7

Determinación del punto de operación definido por las características de un diodo y la red. (a) Red; (b) solución gráfica; (c) solución por computadora.

Como ahora tenemos dos ecuaciones y dos incógnitas (I_D y V_D), podemos resolverlas con Mathcad como sigue:

Cuando se utiliza Mathcad para resolver ecuaciones simultáneas, hay que **suponer** un valor para cada cantidad para guiar a la computadora en su **proceso iterativo.** En otras palabras, la computadora prueba varias soluciones y se dirige hacia la solución real en respuesta a los resultados obtenidos.

En nuestra situación las suposiciones iniciales para **ID** y **VD** fueron 18 mA y 0.7 V respectivamente, como se muestra en la parte superior de la figura 2.7c. Luego, después de la palabra **Given** (requeridos), se ingresan las dos ecuaciones con el signo igual obtenido con **Ctrl** =. Observe a través de la figura 2.7c que se aplican unidades a los valores supuestos y a todas las ecuaciones; un requerimiento para que los resultados también tengan unidades. Observe, sin embargo, que los valores supuestos y las ecuaciones pueden utilizar prefijos, como en mA y kΩ, pero la respuesta siempre aparecerá en un formato de potencia de 10. Teclee **Find(ID,VD)** para indicar a la computadora lo que debe determinar. Una vez que se ingresa el signo igual, los resultados aparecen como se muestra en la figura 2.7c y como los corrobora la figura 2.7b, $I_D = 18.34$ mA y $V_D = 0.83$ V.

2.3 CONFIGURACIONES DE DIODOS EN SERIE

En la sección anterior vimos que los resultados obtenidos con el modelo equivalente lineal por segmentos fueron bastante parecidos, si no es que iguales, a la respuesta obtenida con todas las características. De hecho, si consideramos todas las variaciones posibles debido a tolerancias, temperatura, etc., ciertamente podría pensarse que una solución es “tan precisa” como la otra. Como el uso del modelo aproximado normalmente implica poco gasto en tiempo y esfuerzo para obtener los resultados deseados, es el procedimiento que se empleará en este libro a menos que se especifique lo contrario. Recuerde lo siguiente:


El propósito principal de este libro es desarrollar un conocimiento general del comportamiento, cantidades nominales y posibles áreas de aplicación de un dispositivo de modo que se reduzca al mínimo la necesidad de desarrollos matemáticos extensos.

En todos los análisis de este capítulo supondremos que

En general, la resistencia en directa del diodo es tan pequeña comparada con los demás elementos de la red, que puede ser omitida.

Ésta es una aproximación válida en la mayoría de las aplicaciones que emplean diodos. Si se utiliza este hecho se obtendrán equivalentes aproximados del diodo de silicio y el diodo ideal que aparecen en la tabla 2.1. Para la región de conducción la única diferencia entre el diodo de silicio y el diodo ideal es el desplazamiento vertical de las características, el cual se toma en cuenta en el modelo equivalente con la inclusión de una fuente de cd de 0.7 V que se opone a la dirección de la corriente en directa que circula a través del dispositivo. Con voltajes menores que 0.7 V para un diodo de silicio y de 0 V para un diodo ideal, la resistencia es tan alta comparada con otros elementos de la red que su equivalente es el circuito abierto.

TABLA 2.1
Modelos aproximado e ideal del diodo semiconductor



Para un diodo de Ge el voltaje desplazado es de 0.3 V y para un diodo de GaAs es de 1.2 V. No obstante las redes equivalentes son las mismas. Para cada diodo aparece la etiqueta Si, Ge o GaAs junto con el símbolo del diodo. Para redes con diodos ideales el símbolo aparece como se muestra en la tabla 2.1 sin etiquetas.

Ahora se utilizarán los modelos aproximados para investigar varias configuraciones de diodos en serie con entradas de cd. De este modo se establecerán los fundamentos en el análisis de diodos que se utilizará en secciones y capítulos siguientes. El procedimiento descrito, de hecho, se puede aplicar a redes con cualquier número de diodos en diversas configuraciones.

Para cada configuración primero se tiene que investigar el estado de cada diodo. ¿Cuáles están "encendidos" y cuáles "apagados"? Hecho esto, se sustituye el equivalente apropiado y determinan los parámetros restantes de la red.

En general, un diodo está "encendido" si la corriente establecida por las fuentes aplicadas es tal que su dirección concuerda con la de la flecha del símbolo del diodo y $V_D \geq 0.7$ V para silicio; $V_D \geq 0.3$ V para germanio, y $V_D \geq$ 1.2 V para arseniuro de galio.

En cada configuración, reemplace *mentalmente* los diodos con elementos resistivos y observe la dirección de la corriente resultante como la establecen los voltajes aplicados ("presión"). Si la dirección resultante "concuerda" con la flecha del símbolo del diodo, habrá conducción a través del diodo y el dispositivo estará "encendido". La descripción anterior, desde luego, es válida si el voltaje de la fuente es mayor que el voltaje de "encendido" (V_K) de cada diodo.

Si un diodo está "encendido", se puede colocar una caída de voltaje de 0.7 V a través del elemento, o volver a trazar la red con el circuito equivalente V_K como se define en la tabla 2.1. Andando el tiempo quizá sólo se prefiera incluir la caída de 0.7 V a través de cada diodo "encendido" y se trace una línea a través de cada diodo "apagado" o abierto. Inicialmente, sin embargo, se utilizará el método de sustitución para asegurarse de que se determinen los niveles de corriente y voltaje apropiados.




FIG. 2.8
Configuración del diodo en serie.

Se utilizará el circuito en serie de la figura 2.8 descrito con algún detalle en la sección 2.2 para demostrar el procedimiento descrito en los párrafos anteriores. Primero se determina el estado del diodo reemplazándolo mentalmente con un elemento resistivo como se muestra en la figura 2.9a. La dirección resultante de I coincide con la flecha del símbolo del diodo y como $E > V_K$ el diodo está "encendido". Luego se vuelve a trazar la red como se muestra en la figura 2.9b con el modelo equivalente apropiado del diodo de silicio polarizado en directa. Observe, para futu-

FIG. 2.9
(a) Determinación del estado del diodo de la figura 2.8; (b) sustitución del modelo equivalente por el diodo "encendido" de la figura 2.9a.

ras referencias, que la polaridad resultante de V_D es la misma que si el diodo fuera un elemento resistivo. Los niveles de voltaje y corriente resultantes son éstos:

$$V_D = V_K \tag{2.4}$$

$$V_R = E - V_K \tag{2.5}$$

$$I_D = I_R = \frac{V_R}{R} \tag{2.6}$$

En la figura 2.10 se invirtió el diodo de la figura 2.7. Reemplazando mentalmente el diodo con un elemento resistivo como se muestra en la figura 2.11 se pone de manifiesto que la dirección resultante de la corriente no coincide con la flecha del símbolo del diodo. El diodo está "apagado" y el resultado es el circuito equivalente de la figura 2.12. Debido al circuito abierto, la corriente a través del diodo es de 0 A y el voltaje a través de R es el siguiente:

$$V_R = I_R R = I_D R = (0\,\text{A})R = \mathbf{0\,V}$$




FIG. 2.10
Inversión del diodo de la figura 2.8.




FIG. 2.11
Determinación del estado del diodo de la figura 2.10.




FIG. 2.12
Sustitución del modelo equivalente por el diodo "apagado" de la figura 2.10.

La ley de voltajes de Kirchhoff define el hecho que $V_R = 0$ V establece E volts a través del circuito abierto. Siempre tenga en cuenta que en cualesquier circunstancias, cd, valores instantáneos de ca, pulsos, etc., ¡la ley de voltajes de Kirchhoff se debe cumplir!

EJEMPLO 2.4 Para la configuración de diodos en serie de la figura 2.13, determine V_D, V_R, e I_D.

Solución: Como el voltaje aplicado establece una corriente en el sentido de las manecillas del reloj para que coincida con la flecha del símbolo y el diodo esté "encendido",

$$V_D = \mathbf{0.7\,V}$$

$$V_R = E - V_D = 8\,\text{V} - 0.7\,\text{V} = \mathbf{7.3\,V}$$

$$I_D = I_R = \frac{V_R}{R} = \frac{7.3\,\text{V}}{2.2\,\text{k}\Omega} \cong \mathbf{3.32\,mA}$$




FIG. 2.13
Circuito del ejemplo 2.4.

EJEMPLO 2.5 Repita el ejemplo 2.4 con la corriente invertida (sentido contrario).

Solución: Si eliminamos el diodo vemos que la dirección de I es opuesta a la flecha del símbolo del diodo y el equivalente de éste es el circuito abierto, sin tener en cuenta el modelo que se emplee. El resultado es la red de la figura 2.14, donde $I_D = \mathbf{0\ A}$ debido al circuito abierto. Como $V_R = I_R R$, tenemos $V_R = (0)R = \mathbf{0\ V}$. Aplicando la ley de voltajes de Kirchhoff alrededor de la malla,

$$E - V_D - V_R = 0$$

y
$$V_D = E - V_R = E - 0 = E = \mathbf{8\ V}$$




FIG. 2.14
Determinación de las cantidades desconocidas para el ejemplo 2.5

En particular, observe en el ejemplo 2.5 el alto voltaje a través del diodo aun cuando está "apagado". La corriente es cero, pero el voltaje es significativo. Para propósitos de repaso, tenga en cuenta que, en el análisis siguiente:

Un circuito abierto puede tener cualquier voltaje a través de sus terminales, pero la corriente siempre es de 0 A.

Un cortocircuito tiene una caída de voltaje a través de sus terminales, pero la red circundante limita la corriente.

En el ejemplo siguiente se empleará la notación de la figura 2.15 para el voltaje aplicado, de uso común en la industria y con la cual hay que familiarizarse. Tal notación y otros niveles de voltaje definidos se abordan más a fondo en el capítulo 4.




FIG. 2.15
Notación original.




FIG. 2.16
Circuito del diodo en serie del ejemplo 2.6.

EJEMPLO 2.6 Para la configuración de diodos en serie de la figura 2.16, determine V_D, V_R e I_D.

Solución: Aun cuando la "presión" establece una corriente con la misma dirección de la flecha del símbolo, el nivel del voltaje aplicado es insuficiente para "encender" el diodo. El punto de operación en la curva de características se muestra en la figura 2.17 y establece al circuito abierto equivalente como aproximación apropiada, como se muestra en la figura 2.18. En consecuencia, los niveles de corriente y voltaje resultantes son los siguientes:

$$I_D = \mathbf{0\ A}$$
$$V_R = I_R R = I_D R = (0\ \text{A})\,1.2\ \text{k}\Omega = \mathbf{0\ V}$$

y
$$V_D = E = \mathbf{0.5\ V}$$




FIG. 2.17
Punto de operación con E = 0.5 V.




FIG. 2.18
Determinación de I_D, V_R y V_o para el circuito de la figura 2.16.

EJEMPLO 2.7 Determine V_o e I_D para el circuito en serie de la figura 2.19.

Solución: Una forma igual de abordar el ejemplo 2.4 revelará que la dirección de la corriente resultante coincide con la de las flechas de los símbolos de ambos diodos y se obtiene la red de la figura 2.20 porque $E = 12\text{ V} > (0.7\text{ V} + 1.8\text{ V [tabla 1.8]}) = 2.5\text{ V}$. Observe la fuente de 12 V vuelta a trazar y la polaridad de V_o a través del resistor de 680 Ω. El voltaje resultante es

$$V_o = E - V_{K_1} - V_{K_2} = 12\text{ V} - 2.5\text{ V} = \mathbf{9.5\text{ V}}$$

y

$$I_D = I_R = \frac{V_R}{R} = \frac{V_o}{R} = \frac{9.5\text{ V}}{680\ \Omega} = \mathbf{13.97\text{ mA}}$$




FIG. 2.19
Circuito del ejemplo 2.7




FIG. 2.20
Determinación de las cantidades desconocidas del ejemplo 2.7.

EJEMPLO 2.8 Determine I_D, V_{D_2} y V_o para el circuito de la figura 2.21.

Solución: Eliminar los diodos y determinar la dirección de la corriente resultante *I* da como resultado el circuito de la figura 2.22. La dirección de la corriente en el diodo de silicio coincide pero no en el de germanio. La combinación de un corto circuito en serie con un circuito abierto siempre da por resultado un circuito abierto e $I_D = \mathbf{0\text{ A}}$, como se muestra en la figura 2.23.




FIG. 2.21
Circuito del ejemplo 2.8.




FIG. 2.22
Determinación del estado de los diodos de la figura 2.21.




FIG. 2.23
Sustitución del estado equivalente por el diodo abierto.




FIG. 2.24
Determinación de las cantidades desconocidas del ejemplo 2.8.

La pregunta sigue siendo qué sustituir en el caso del diodo de silicio. Para el análisis en éste y los demás capítulos, simplemente recuerde en relación con el diodo práctico real que cuando $I_D = 0$ A, $V_D = 0$ V (y viceversa), como se describe para la situación sin polarización en el capítulo 1. Las condiciones descritas por $I_D = 0$ y $V_D = 0$ V se indican en la figura 2.24. Tenemos

$$V_o = I_R R = I_D R = (0\text{ A})R = \mathbf{0\ V}$$

y $$V_{D_2} = V_{\text{circuito abierto}} = E = \mathbf{20\ V}$$

Aplicando la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj da

$$E - V_{D_1} - V_{D_2} - V_o = 0$$

y $$V_{D_2} = E - V_{D_1} - V_o = 20\text{ V} - 0 - 0$$
$$= \mathbf{20\ V}$$

con $$V_o = \mathbf{0\ V}$$

EJEMPLO 2.9 Determine I, V_1, V_2 y V_o para la configuración en serie cd de la figura 2.25.




FIG. 2.25
Circuito del ejemplo 2.9.

Solución: Se trazan las fuentes y se indica la dirección de la corriente como se muestra en la figura 2.26. El diodo está "encendido" y se incluye la notación que aparece en la figura 2.27 para indicar este estado. Observe que el estado "encendido" se indica con el $V_D = 0.7$ V adicional en la figura. Esto elimina la necesidad de volver a dibujar la red y evita cualquier confusión que pudiera presentarse con la aparición de otra fuente. Como se indicó en la introducción a esta




FIG. 2.26
Determinación del estado del diodo de la red de la figura 2.25.




FIG. 2.27
Determinación de las cantidades desconocidas de la red de la figura 2.25: KVL, ley de voltajes de Kirchhoff.

sección, probablemente éstas sean la ruta y notación que se seguirán cuando se establezca un nivel de confianza en el análisis de configuraciones del diodo. Con el tiempo todo el análisis se realizará recurriendo simplemente a la red original. Recuerde que un diodo polarizado en inversa puede indicarse con una línea que cruce el dispositivo.

La corriente resultante a través del circuito es

$$I = \frac{E_1 + E_2 - V_D}{R_1 + R_2} = \frac{10\text{ V} + 5\text{ V} - 0.7\text{ V}}{4.7\text{ k}\Omega + 2.2\text{ k}\Omega} = \frac{14.3\text{ V}}{6.9\text{ k}\Omega}$$

$$\cong \mathbf{2.07\ mA}$$

y los voltajes son

$$V_1 = IR_1 = (2.07\text{ mA})(4.7\text{ k}\Omega) = \mathbf{9.73\ V}$$

$$V_2 = IR_2 = (2.07\text{ mA})(2.2\text{ k}\Omega) = \mathbf{4.55\ V}$$

Aplicando la ley de voltajes de Kirchhoff a la sección de salida en el sentido de las manecillas del reloj se obtiene

$$-E_2 + V_2 - V_o = 0$$

y $$V_o = V_2 - E_2 = 4.55\text{ V} - 5\text{ V} = \mathbf{-0.45\ V}$$

El signo menos indica que la polaridad de V_o es la opuesta a la que aparece en la figura 2.25.

2.4 CONFIGURACIONES EN PARALELO Y EN SERIE-PARALELO

Los métodos aplicados en la sección 2.3 se pueden extender al análisis de configuraciones en paralelo y en serie-paralelo. Para cada área de aplicación, simplemente siga la misma secuencia de pasos aplicados a configuraciones de diodos en serie.

EJEMPLO 2.10 Determine V_o, I_1, I_{D_1} e I_{D_2} para la configuración de diodos en paralelo de la figura 2.28.




FIG. 2.28
Red del ejemplo 2.10.




FIG. 2.29
Determinación de las cantidades desconocidas de la red del ejemplo 2.10.

Solución: Para el voltaje aplicado la “presión” de la fuente actúa para establecer una corriente a través de cada diodo en la misma dirección que se indica en la figura 2.29. Como la dirección de la corriente resultante coincide con la de la flecha del símbolo de cada diodo y el voltaje aplicado es mayor que 0.7 V, ambos diodos están “encendidos”. El voltaje a través de los elementos en paralelo siempre es el mismo y

$$V_o = \mathbf{0.7\ V}$$

La corriente es

$$I_1 = \frac{V_R}{R} = \frac{E - V_D}{R} = \frac{10\text{ V} - 0.7\text{ V}}{0.33\text{ k}\Omega} = \mathbf{28.18\ mA}$$

Considerando diodos de características similares, tenemos

$$I_{D_1} = I_{D_2} = \frac{I_1}{2} = \frac{28.18\text{ mA}}{2} = \mathbf{14.09\ mA}$$

Este ejemplo muestra una razón por la que los diodos se colocan en paralelo. Si la capacidad de corriente de los diodos de la figura 2.28 es de sólo 20 mA, una corriente de 28.18 mA dañaría el dispositivo si apareciera sola en la figura 2.28. Colocando dos en paralelo, limitamos la corriente a un valor seguro de 14.09 mA con el mismo voltaje terminal.




FIG. 2.30
Red del ejemplo 2.11.

EJEMPLO 2.11 En este ejemplo hay dos LED que se pueden utilizar para detectar la polaridad. Si se aplica un voltaje positivo aparece una luz verde. Los voltajes negativos producen una luz roja. Paquetes con combinaciones como ésas son comerciales.

Encuentre el resistor R que garantice una corriente de 20 mA a través del diodo "encendido" en la configuración de la figura 2.30. Ambos diodos tienen un voltaje de ruptura en inversa de 3 V y un voltaje de encendido promedio de 2 V.

Solución: La aplicación de un voltaje positivo produce una corriente convencional que coincide con la flecha del diodo verde y lo enciende.

La polaridad del voltaje a través del diodo verde es tal que polariza en inversa el diodo rojo en la misma cantidad. El resultado es la red equivalente de la figura 2.31.

Aplicando la ley de Ohm, obtenemos

$$I = 20\text{ mA} = \frac{E - V_{\text{LED}}}{R} = \frac{8\text{ V} - 2\text{ V}}{R}$$

y

$$R = \frac{6\text{ V}}{20\text{ mA}} = \mathbf{300\ \Omega}$$




FIG. 2.31
Condiciones de operación de la red de la figura 2.30.

Observe que el voltaje de ruptura en inversa a través del diodo rojo es de 2 V, lo cual es adecuado para un LED con un voltaje de ruptura en inversa de 3 V.

Sin embargo, si el diodo verde tuviera que ser reemplazado por un diodo azul surgirían problemas, como se muestra en la figura 2.32. Recuerde que la polarización en directa requerida para encender un diodo azul es de unos 5 V. Parecería que se requiere un resistor R más pequeño para establecer la corriente de 20 mA. Sin embargo, observe que el voltaje de polarización en inversa del LED rojo es de 5 V, pero su voltaje de ruptura en inversa es de sólo 3 V. El resultado es que el voltaje a través del LED rojo se mantendría en 3 V, como se muestra en la figura 2.33. El voltaje a través de R sería de 5 V y la corriente se limitaría a 20 mA con un resistor de 250 Ω pero ningún LED se encendería.




FIG. 2.32
Red de la figura 2.31 con un diodo azul.




FIG. 2.33
Demostración del daño que sufre el LED rojo si se excede el voltaje de ruptura en inversa.

Una solución sencilla a lo anterior es agregar el nivel de resistencia apropiado en serie con cada diodo para establecer los 20 mA deseados e incluir otro diodo para contribuir a la capacidad de voltaje de ruptura total de polarización en inversa, como se muestra en la figura 2.34. Cuando el LED azul está encendido, el diodo en serie con él también lo estará, lo que provoca una caída de voltaje total de 5.7 V a través de los dos diodos en serie y un voltaje de 2.3 V a través del resistor R_1, con lo que se establece una alta emisión de corriente de 19.17 mA. Al mismo tiempo, el LED rojo y el diodo en serie también se polarizan en inversa, pero ahora el




FIG. 2.34
Medida de protección para el LED rojo de la figura 2.33.

diodo estándar con un voltaje de ruptura en inversa de 20 V impide que aparezca el voltaje de polarización en inversa total de 8 V a través del LED rojo. Cuando el resistor R_2 se polariza en directa se establece una corriente de 19.63 mA para garantizar un alto nivel de intensidad para el LED rojo.

EJEMPLO 2.12 Determine el voltaje de V_o para la red de la figura 2.35.




FIG. 2.35
Red del ejemplo 2.12.

Solución: Inicialmente parecería que el voltaje aplicado "encendería" ambos diodos porque el voltaje aplicado ("presión") está tratando de establecer una corriente convencional a través de cada diodo que sugeriría el estado "encendido". Sin embargo, si ambos estuvieran encendidos, habría más de un voltaje a través de los diodos en paralelo, lo que viola una de las reglas básicas del análisis de redes: el voltaje debe ser el mismo a través de los elementos en paralelo.

La acción resultante se explica mejor recordando que hay un periodo de incremento del voltaje de alimentación de 0 V a 12 V aun cuando ello requiera milisegundos o microsegundos. En el instante en que el voltaje de alimentación alcanza 0.7 V el diodo se silicio se "enciende" y mantiene el nivel de 0.7 V puesto que la característica es vertical con este voltaje; la corriente del diodo de silicio alcanza el nivel definido. El resultado es que el voltaje a través del LED verde nunca será de más de 0.7 V y permanecerá en el estado de circuito abierto equivalente como se muestra en la figura 2.36.

El resultado es

$$V_o = 12 \text{ V} - 0.7 \text{ V} = \mathbf{11.3 \text{ V}}$$




FIG. 2.36
Determinación de V_o para la red de la figura 2.35.

EJEMPLO 2.13 Determine las corrientes I_1, I_2 e I_{D_2} para la red de la figura 2.37.

FIG. 2.37
Red del ejemplo 2.13.




FIG. 2.38
Determinación de las cantidades desconocidas del ejemplo 2.13.

Solución: El voltaje aplicado (presión) es tal que enciende ambos diodos, como lo indican las direcciones de las corrientes resultantes en la red de la figura 2.38. Observe el uso de la notación abreviada para diodos "encendidos" y que la solución se obtiene mediante la aplicación de técnicas aplicadas a redes de cd en serie-paralelo. Tenemos

$$I_1 = \frac{V_{K_2}}{R_1} = \frac{0.7\text{ V}}{3.3\text{ k}\Omega} = \mathbf{0.212\text{ mA}}$$

Aplicando la ley de voltajes de Kirchhoff alrededor del lazo indicado en el sentido de las manecillas del reloj, se tiene

$$-V_2 + E - V_{K_1} - V_{K_2} = 0$$

y $$V_2 = E - V_{K_1} - V_{K_2} = 20\text{ V} - 0.7\text{ V} - 0.7\text{ V} = \mathbf{18.6\text{ V}}$$

con $$I_2 = \frac{V_2}{R_2} = \frac{18.6\text{ V}}{5.6\text{ k}\Omega} = \mathbf{3.32\text{ mA}}$$

En el nodo inferior *a*,

$$I_{D_2} + I_1 = I_2$$

y $$I_{D_2} = I_2 - I_1 = 3.32\text{ mA} - 0.212\text{ mA} \cong \mathbf{3.11\text{ mA}}$$

2.5 COMPUERTAS AND/OR

Las herramientas de análisis están a su disposición y la oportunidad de investigar una configuración de computadora permitirá demostrar las diversas aplicaciones de este dispositivo relativamente sencillo. Nuestro análisis se limitará a determinar los niveles de voltaje y no incluirá un análisis detallado del álgebra booleana o de la lógica positiva y negativa.

La red que analizaremos en el ejemplo 2.14 es una compuerta OR de lógica positiva. Es decir, al nivel de 10 V de la figura 2.39 se le asigna un "1" del álgebra booleana y a la entrada de 0 V se le asigna un "0". Una compuerta OR es tal que el nivel del voltaje de salida será 1 si cualquiera *o* ambas entradas son 1. La salida es 0 si ambas entradas están al nivel 0.

El análisis de compuertas AND/OR se facilita utilizando el equivalente aproximado de un diodo en lugar del ideal, porque podemos estipular que el voltaje a través del diodo sea positivo de 0.7 V para que el diodo de silicio cambie al estado de "encendido".

En general, el mejor método es establecer una percepción "básica" del estado de los diodos observando la dirección y la "presión" establecidas por los potenciales aplicados. El análisis comprobará o negará entonces sus suposiciones iniciales.




FIG. 2.39
Compuerta OR lógica positiva.

EJEMPLO 2.14 Determine V_o para la red de la figura 2.39.

Solución: Primero observe que hay sólo un potencial aplicado; 10 V en la terminal 1. La terminal 2 con una entrada de 0 V es esencialmente un potencial de tierra, como se muestra en la

red de la figura 2.40. La figura 2.40 “sugiere” que probablemente D_1 esté “encendido” debido a los 10 V aplicados, en tanto que D_2 con su lado “positivo” a 0 V probablemente esté “apagado”. Con estos estados supuestos se obtiene la configuración de la figura 2.41.




FIG. 2.40
Red de la figura 2.39, dibujada de nuevo.

FIG. 2.41
Estados supuestos para los diodos de la figura 2.40.

El siguiente paso es comprobar que no hay contradicción en nuestras suposiciones. Es decir, observar que la polaridad a través de D_1 sea suficiente para encenderlo y que la polaridad a través de D_2 baste para apagarlo. Para D_1 el estado “encendido” hace que V_o sea $V_o = E - V_D = 10\text{ V} - 0.7\text{ V} = \mathbf{9.3\text{ V}}$. Con 9.3 V en el lado del cátodo $(-)$ de D_2 y 0 V en el lado del ánodo $(+)$, D_2 definitivamente está “apagado”. La dirección de la corriente y la ruta continua resultante para conducción confirman de nueva cuenta nuestra suposición de que D_1 está conduciendo. Nuestras suposiciones parecen confirmarse por los voltajes y corriente resultantes, y se puede suponer que nuestro análisis inicial es correcto. El nivel del voltaje de salida no es de 10 V como se definió para una entrada de 1 V, pero el nivel de 9.3 V es suficientemente grande para considerarlo como un nivel 1. La salida, por consiguiente, está a un nivel 1 con sólo una entrada, lo que sugiere que la compuerta es OR. Un análisis de la misma red con dos entradas de 10 V dará por resultado que ambos diodos están “encendidos” y una salida de 9.3 V. Con 0 V en ambas entradas no se producirá el nivel de 0.7 V requerido para encender los diodos y la salida será de 0 por el nivel de salida de 0 V. Para la red de la figura 2.41 el nivel de corriente está determinado por

$$I = \frac{E - V_D}{R} = \frac{10\text{ V} - 0.7\text{ V}}{1\text{ k}\Omega} = \mathbf{9.3\text{ mA}}$$

EJEMPLO 2.15 Determine el nivel de salida para la compuerta AND lógica positiva de la figura 2.42.




FIG. 2.42
Compuerta AND lógica positiva.

Solución: Observe que en este caso aparece una fuente independiente en la rama conectada a tierra de la red. Por razones que pronto serán obvias, se selecciona en el mismo nivel que el nivel lógico de entrada. La red se trazó de nuevo en la figura 2.43 con nuestras suposiciones iniciales con respecto al estado de los diodos. Con 10 V en el cátodo de D_1 se supone que D_1 está “apagado” aun cuando hay una fuente de 10 V conectada al ánodo de D_1 por conducto del resistor.




FIG. 2.43
Sustitución de los estados supuestos por los diodos de la figura 2.42.

Sin embargo, recuerde que en la introducción de esta sección mencionamos que utilizar el modelo aproximado ayudará en el análisis. Para D_1, ¿de dónde vendrán los 0.7 V, si los voltajes de entrada y fuente están al mismo nivel y crean "presiones" opuestas? Se supone que D_2 está "encendido" debido al bajo voltaje en el lado del cátodo y a la disponibilidad de la fuente de 10 V a través del resistor de 1 kΩ.

Para la red de la figura 2.43 el voltaje V_o es de 0.7 V debido al diodo D_2 polarizado en directa. Con 0.7 V en el ánodo de D_1 y 10 V en el cátodo, definitivamente D_1 está "apagado". La corriente I tendrá la dirección indicada en la figura 2.43 y una magnitud igual a

$$I = \frac{E - V_K}{R} = \frac{10\text{ V} - 0.7\text{ V}}{1\text{ k}\Omega} = \mathbf{9.3\text{ mA}}$$

Por consiguiente, se confirma el estado de los diodos y nuestro primer análisis fue correcto. Aun cuando el valor de 0 V no es el que se definió para el nivel 0, el voltaje de salida es lo suficientemente pequeño para considerarlo como nivel 0. Para la compuerta AND, una entrada única producirá una salida de nivel 0. Los estados restantes de los diodos para las posibilidades de dos entradas y de ninguna se examinarán en los problemas al final del capítulo.

2.6 ENTRADAS SENOIDALES; RECTIFICACIÓN DE MEDIA ONDA

Ahora ampliaremos el análisis de diodos para incluir funciones que varían con el tiempo, como la forma de onda senoidal y la onda cuadrada. Sin duda, el grado de dificultad se incrementará, pero una vez que se entiendan algunas maniobras fundamentales, el análisis será directo y seguirá una ilación común.

Las más sencillas de las redes que se van a examinar con una señal que varía con el tiempo, aparecen en la figura 2.44. Por el momento utilizaremos el modelo ideal (note la ausencia de la etiqueta Si, Ge o GaAs) para que el método no se empañe por la complejidad matemática adicional.




FIG. 2.44
Rectificador de media onda.

A lo largo de un ciclo completo, definido por el periodo T de la figura 2.44, el valor promedio (la suma algebraica de las áreas arriba y debajo del eje) es cero. El circuito de la figura 2.44, llamado *rectificador de media onda*, generará una forma de onda v_o que tendrá un valor promedio de uso particular en el proceso de conversión ca a cd. Cuando se emplea en el proceso de rectificación, un diodo en general se conoce como *rectificador*. En general, sus capacidades de potencia y corriente son mucho más altas que las de los diodos empleados en otras aplicaciones, como computadoras y sistemas de comunicación.

Durante el intervalo $t = 0 \rightarrow T/2$ en la figura 2.44 la polaridad del voltaje aplicado v_i es tal que ejerce "presión" en la dirección indicada y enciende el diodo con la polaridad que aparece arriba de él. Sustituyendo la equivalencia de cortocircuito en lugar del diodo ideal se tendrá el circuito equivalente de la figura 2.45, donde es muy obvio que la señal de salida es una réplica exacta de la señal aplicada. Las dos terminales que definen el voltaje de salida están conectadas directamente a la señal aplicada por conducto de la equivalencia de corto circuito del diodo.

Para el periodo $T/2 \rightarrow T$, la polaridad de la entrada v_i es como se muestra en la figura 2.46 y la polaridad resultante a través del diodo ideal produce un estado de "apagado" con un equivalente de circuito abierto. El resultado es que no hay una ruta para que fluya la carga y $v_i = iR = (0)R = 0$ A para el periodo $T/2 \rightarrow T$. La entrada v_i y la salida v_o aparecen juntas en la




FIG. 2.45
Región de conducción ($0 \rightarrow T/2$).




FIG. 2.46
Región de no conducción ($T/2 \rightarrow T$).




FIG. 2.47
Señal rectificada de media onda.

figura 2.47 para propósitos de comparación. La señal de salida v_o ahora tiene un área neta positiva sobre el eje durante un periodo completo y un valor promedio determinado por

$$V_{cd} = 0.318\, V_m \quad \text{media onda} \tag{2.7}$$

El proceso de eliminar la señal de entrada de media onda para establecer un nivel de cd se llama *rectificación de media onda*.

El efecto de utilizar un diodo de silicio con $V_K = 0.7$ V se demuestra en la figura 2.48 para la región de polarización en directa. La señal aplicada ahora debe ser por lo menos de 0.7 V antes de que el diodo pueda "encenderse". Con niveles de v_i menores que 0.7 V, el diodo aún permanece en el estado de circuito abierto y $v_o = 0$ V, como se muestra en la misma figura. Cuando




FIG. 2.48
Efecto de V_K sobre una señal rectificada de media onda.

conduce, la diferencia entre v_o y v_i es un nivel fijo de $V_K = 0.7$ V y $v_o = v_i - V_K$ como se muestra en la figura. El efecto neto es una reducción del área sobre el eje, la cual reduce el nivel de voltaje de cd resultante. En situaciones donde $V_m \gg V_K$, se puede aplicar la siguiente ecuación para determinar el valor promedio con un nivel de precisión relativamente alto.

$$V_{cd} \cong 0.318(V_m - V_K) \tag{2.8}$$

De hecho, si V_m es suficientemente mayor que V_K, a menudo se aplica la ecuación (2.7) como una primera aproximación de V_{cd}.

EJEMPLO 2.16

a. Trace la salida v_o y determine el nivel de cd para la red de la figura 2.49.
b. Repita la parte (a) con el diodo ideal reemplazado por un diodo de silicio.
c. Repita las partes (a) y (b) si V_m se incrementa a 200 V, y compare las soluciones usando las ecuaciones (2.7) y (2.8).




FIG. 2.49
Red del ejemplo 2.16.

Solución:

a. En esta situación el diodo conducirá durante la parte negativa de la entrada como se muestra en la figura 2.50, donde también aparecerá v_o. Durante todo del periodo, el nivel de cd es

$$V_{cd} = -0.318V_m = -0.318(20\text{ V}) = \mathbf{-6.36\text{ V}}$$

El signo negativo indica que la polaridad de la salida es opuesta a la polaridad definida de la figura 2.49.




FIG. 2.50
v_o resultante para el circuito del ejemplo 2.16.




FIG. 2.51
Efecto de V_K en la salida de la figura 2.50.

b. Para un diodo de silicio, la salida tiene la apariencia de la figura 2.51 y

$$V_{cd} \cong -0.318(V_m - 0.7\text{ V}) = -0.318(19.3\text{ V}) \cong \mathbf{-6.14\text{ V}}$$

La caída resultante en el nivel de cd es de 0.22 V, o alrededor de 3.5%.

c. Ecuación (2.7): $V_{cd} = -0.318\, V_m = -0.318(200\text{ V}) = \mathbf{-63.6\text{ V}}$

Ecuación (2.8): $V_{cd} = -0.318(V_m - V_K) = -0.318(200\text{ V} - 0.7\text{ V})$

$$= -(0.318)(199.3\text{ V}) = \mathbf{-63.38\text{ V}}$$

Este valor es una diferencia que ciertamente puede ser ignorada en muchas aplicaciones. En la parte (c) el desplazamiento y la caída de la amplitud a causa de V_K no serían discernibles en un osciloscopio común si se despliega el patrón completo.

PIV (PRV)

La capacidad de voltaje inverso pico (PIV) [o PRV (voltaje reverso pico)] del diodo es de primordial importancia en el diseño de sistemas de rectificación. Recuerde que no se debe exceder el valor nominal de voltaje en la región de polarización en inversa o el diodo entrará a la región de avalancha Zener. El valor nominal de PIV requerido para el rectificador de media onda se determina con la figura 2.52, la cual muestra el diodo polarizado en inversa de la figura 2.44 con un voltaje máximo aplicado. Aplicando la ley de voltajes de Kirchhoff, es obvio que el valor nominal de PIV del diodo debe ser igual a o exceder el valor pico del voltaje aplicado. Por consiguiente,

$$\text{PIV nominal} \geqq V_m \qquad \text{Rectificador de media onda} \tag{2.9}$$




FIG. 2.52
Determinación del valor nominal del PIV requerida para el rectificador de media onda.

2.7 RECTIFICACIÓN DE ONDA COMPLETA

Rectificador de puente

El nivel de cd obtenido a partir de una entrada senoidal se puede mejorar 100% mediante un proceso llamado *rectificación de onda completa*. La red más conocida para realizar tal función aparece en la figura 2.53 con sus cuatro diodos en una configuración de *puente*. Durante el periodo $t = 0$ para $T/2$ la polaridad de la entrada es como se muestra en la figura 2.54. Las polaridades resultantes a través de los diodos ideales también se muestran en la figura 2.54 para revelar que D_2 y D_3 están conduciendo, mientras que D_1 y D_4 están "apagados". El resultado neto es la configuración de la figura 2.55 con su corriente y polaridad indicadas a través de R. Como los diodos son ideales, el voltaje de carga es $v_o = v_i$, como se muestra en la misma figura.




FIG. 2.53
Rectificador de onda completa en configuración de puente.




FIG. 2.54
Red de la figura 2.53 durante el periodo 0 → T/2 del voltaje de entrada v_i.




FIG. 2.55
Ruta de conducción en la región positiva de v_i.

En la región negativa de la entrada los diodos que conducen son D_1 y D_4 y la configuración es la que se muestra en la figura 2.56. El resultado importante es que la polaridad a través del resistor de carga R es la misma de la figura 2.54, por lo que se establece un segundo pulso positivo, como se muestra en la figura 2.56. Durante un ciclo completo los voltajes de entrada y salida aparecerán como se muestra en la figura 2.57.




FIG. 2.56
Ruta de conducción en la región negativa de v_i.




FIG. 2.57
Formas de onda de entrada y salida para un rectificador de onda completa.

Como el área sobre el eje durante un ciclo completo ahora es el doble de la obtenida por un sistema de media onda, el nivel de cd también se duplica y

$$V_{cd} = 2[\text{Ec. }(2.7)] = 2(0.318V_m)$$

o

$$V_{cd} = 0.636\,V_m \quad \text{onda completa} \tag{2.10}$$

Si se utilizan diodos de silicio en lugar de ideales como se muestra en la figura 2.58, la aplicación de la ley de voltajes de Kirchhoff alrededor de la trayectoria de conducción da

$$v_i - V_K - v_o - V_K = 0$$

y

$$v_o = v_i - 2V_K$$




FIG. 2.58
Determinación de $V_{o_{máx}}$ para diodos de silicio en la configuración de puente.

Por consiguiente, el valor pico del voltaje de salida v_o es

$$V_{o_{máx}} = V_m - 2V_K$$

En situaciones donde $V_m \gg 2V_K$, se puede aplicar la siguiente ecuación para el valor promedio con un nivel de precisión relativamente alto:

$$V_{cd} \cong 0.636(V_m - 2V_K) \tag{2.11}$$

Entonces, de nueva cuenta, si V_m es suficientemente mayor que $2V_K$, entonces a menudo se aplica la ecuación (2.10) como primera aproximación de V_{cd}.

PIV El PIV requerido de cada diodo (ideal) se determina en la figura 2.59 obtenida en el pico de la región positiva. Para el lazo indicado el voltaje máximo a través de R es V_m y el valor nominal del PIV está definido por

$$\text{PIV} \geqq V_m \quad \text{rectificador de puente de onda completa} \tag{2.12}$$




FIG. 2.59
Determinación del PIV requerido para la configuración de puente.

Transformador con derivación central

En la figura 2.60 aparece un segundo rectificador de onda completa muy conocido con sólo dos diodos, pero que requiere un transformador con derivación central (CT, por sus siglas en inglés) para establecer la señal de entrada a través de cada sección del secundario del transformador. Durante la parte positiva de v_i aplicada al primario del transformador, la red aparecerá como se muestra en la figura 2.61. El diodo D_1 asume el equivalente de cortocircuito y el D_2 el equivalente de circuito abierto, como lo determinan los voltajes secundarios y las direcciones de la corriente resultantes. El voltaje de salida aparece como se muestra en la figura 2.61.




FIG. 2.60
Rectificador de onda completa con transformador con derivación central.




FIG. 2.61
Condiciones de la red en la región positiva de v_i.

Durante la parte negativa de la entrada la red aparece como se muestra en la figura 2.62, y los roles de los diodos se invierten pero mantienen la misma polaridad del voltaje a través del resistor de carga R. El efecto neto es la misma salida que aparece en la figura 2.57 con los mismos niveles de cd.




FIG. 2.62
Condiciones de la red en la región negativa de v_i.

PIV La red de la figura 2.63 nos ayudará a determinar el PIV neto para cada diodo de este rectificador de onda completa. Insertando el valor máximo del voltaje secundario y V_m como se establece en la malla adjunta el resultado es

$$\begin{aligned} \text{PIV} &= V_{\text{secundario}} + V_R \\ &= V_m + V_m \end{aligned}$$

y

$$\text{PIV} \geqq 2V_m \qquad \text{Transformador con derivación central, rectificador de onda completa} \qquad (2.13)$$

FIG. 2.63
Determinación del nivel de PIV para los diodos del rectificador de onda completa con transformador con derivación central.

EJEMPLO 2.17 Determine la forma de onda de salida para la red de la figura 2.64 y calcule el nivel de cd de salida y el PIV requerido de cada diodo.




FIG. 2.64
Red en configuración de puente del ejemplo 2.17.




FIG. 2.65
Red de la figura 2.64 en la región positiva de v_i.

FIG. 2.66
Red de la figura 2.65 vuelta a dibujar.

Solución: La red aparece como se muestra en la figura 2.65, con la región positiva del voltaje de entrada. Si se vuelve a dibujar la red se obtiene la configuración de la figura 2.66, donde $v_o = \frac{1}{2}v_i$ o $V_{o_{\text{máx}}} = \frac{1}{2}V_{i_{\text{máx}}} = \frac{1}{2}(10\text{ V}) = 5\text{ V}$, como se muestra en la figura 2.66. En la parte negativa de la entrada los roles de los diodos se intercambian y v_o aparece como se muestra en la figura 2.67.

El efecto de quitar dos diodos de la configuración de puente es, por consiguiente, reducir el nivel de cd disponible al siguiente:

$$V_{\text{cd}} = 0.636(5\text{ V}) = \mathbf{3.18\text{ V}}$$

o el disponible de un rectificador de media onda con la misma entrada. Sin embargo, el PIV determinado con la figura 2.59 es igual al voltaje máximo a través de R, el cual es de 5 V, o la mitad del requerido con un rectificador de media onda con la misma entrada.




FIG. 2.67
Salida resultante en el ejemplo 2.17.

2.8 RECORTADORES

La sección anterior da una idea clara de que se pueden utilizar diodos para cambiar la apariencia de una forma de onda aplicada. Esta sección, que trata de los recortadores, y la siguiente (de los sujetadores) se ocuparán de la capacidad de configuración de forma de onda de diodos.

Los recortadores son redes que emplean diodos para "recortar" una parte de una señal de entrada sin distorsionar la parte restante de la forma de onda aplicada.

El rectificador de media onda de la sección 2.6 es un ejemplo de la forma más sencilla de un recortador de diodo: un resistor y un diodo. Dependiendo de la orientación del diodo, se "recorta" la región positiva o negativa de la señal aplicada.

Existen dos categorías generales de recortadores: *en serie* y *en paralelo*. La configuración en serie es aquella donde el diodo está en serie con la carga, en tanto que la configuración en paralelo tiene el diodo en una rama paralela a la carga.

Configuración en serie

La respuesta de la configuración en serie de la figura 2.68a a varias formas de onda alternas se da en la figura 2.68b. Aunque primero se presentó como un rectificador de media onda (con formas de onda senoidales), no hay límites para el tipo de señales que se pueden aplicar a un recortador.




FIG. 2.68
Recortador en serie.




FIG. 2.69
Recortador en serie con una fuente de cd.

La adición de una fuente de cd a la red como se muestra en la figura 2.69 puede tener un marcado efecto en el análisis de la configuración de recortador en serie. La respuesta no es tan obvia porque la fuente de cd puede ayudar o ir en contra del voltaje suministrado por la fuente y la fuente de cd puede estar en la rama entre la fuente y la salida o en la rama paralela a la salida.

No hay un procedimiento general para analizar redes como la de la figura 2.69, pero sí algunas cosas que podemos hacer para encauzar el análisis en alguna dirección.

En primer lugar y más importante:

1. Observe cuidadosamente dónde actúa el voltaje de salida.

En la figura 2.69 lo hace directamente a través del resistor *R*. En algunos casos, puede hacerlo a través de una combinación de elementos en serie.

A continuación:

2. Trate de desarrollar un esquema mental de la respuesta observando la "presión" establecida por cada fuente y el efecto que tendrá en la dirección de la corriente convencional a través del diodo.

En la figura 2.69, por ejemplo, cualquier voltaje positivo de la fuente tratará de encender el diodo al establecer una corriente convencional a través del mismo que coincida en dirección con la flecha de su símbolo. Sin embargo, la fuente de cd agregada *V* se opondrá al voltaje aplicado y tratará de mantener el diodo "apagado". El resultado es que cualquier voltaje alimentado mayor que *V* volts encenderá el diodo y se establecerá la conducción a través del resistor de carga. Tenga en cuenta que por el momento se trata de un diodo ideal, así que el voltaje de encendido es 0 V. En general, por consiguiente, en cuanto a la red de la figura 2.69 podemos concluir que el diodo encenderá con cualquier voltaje v_i que sea mayor que *V* volts y se apagará con cualquier voltaje

menor. En la condición "apagado", la salida sería de 0 V por la falta de corriente y en la condición "encendido" sería sólo $v_o = v_i - V$, como lo determina la ley del voltaje de Kirchhoff. En total, por consiguiente, se obtuvo una solución sin tener que tomar un lápiz, sólo revisando los elementos presentes y cómo interactúan. Ahora bien, algunas redes serán más complejas, por lo que es sensato considerar la aplicación de los siguientes pasos.

3. Determine el voltaje aplicado (voltaje de transición) que cambie el estado del diodo de "apagado" a "encendido".

Este paso servirá para definir la región del voltaje aplicado cuando el diodo está encendido y cuanto está apagado. En la curva de las características de un diodo ideal esto ocurrirá cuando $V_D = 0$ V e $I_D = 0$ mA. Para el equivalente aproximado esto se determina hallando el voltaje aplicado cuando el diodo tiene una caída de 0.7 a través de él (para silicio) e $I_D = 0$ mA.

Este ejercicio se aplicó a la red de la figura 2.69 como se muestra en la figura 2.70. Observe la sustitución del equivalente de cortocircuito en lugar del diodo y el hecho de que el voltaje a través del resistor es de 0 V porque la corriente a través del diodo es de 0 mA. El resultado es $v_i - V = 0$, y por lo tanto

$$v_i = V \tag{2.14}$$

es el voltaje de transición




FIG. 2.70
Determinación del nivel de transición para el circuito de la figura 2.69.

FIG. 2.71
Uso del voltaje de transición para definir las regiones "encendido" y "apagado".

Esto permite trazar una línea a través del voltaje de la fuente senoidal como se muestra en la figura 2.71 para definir las regiones donde el diodo está encendido y apagado.

Para la región "encendido", como se muestra en la figura 2.72, al diodo lo reemplaza un equivalente de cortocircuito y el voltaje de salida está definido por

$$v_o = v_i - V \tag{2.15}$$

Para la región "apagado", el diodo es un circuito abierto, $I_D = 0$ mA y el voltaje de salida es

$$v_o = 0 \text{ V}$$




FIG. 2.72
Determinación de v_o cuando el diodo está "encendido".

4. Es conveniente trazar la forma de onda de salida directamente debajo del voltaje aplicado, utilizando las mismas escalas para el eje horizontal y el eje vertical.

Con esta última información podemos establecer el nivel de 0 V en la gráfica de la figura 2.73 para la región indicada. Para la condición "encendido", podemos utilizar la ecuación (2.15) para determinar el voltaje de salida cuando el voltaje aplicado tiene su valor pico:

$$v_{o_{pico}} = V_m - V$$

y éste se puede agregar a la gráfica de la figura 2.73. De este modo es sencillo completar la sección que falta de la curva de salida.




FIG. 2.73
Trazo de la forma de onda de v_o utilizando los resultados obtenidos para v_o sobre y debajo del nivel de transición.

EJEMPLO 2.18 Determine la forma de onda de salida para la entrada senoidal de la figura 2.74.

Solución:

Paso 1: La salida es una vez más directamente a través del resistor R.

Paso 2: Tanto la región positiva de v_i como la fuente aplican "presión" para encender el diodo. El resultado es que podemos suponer con seguridad que el diodo está "encendido" a lo largo de todo el intervalo de voltajes positivos de v_i. Una vez que el voltaje se torna negativo, tendría que




FIG. 2.74
Recortador en serie del ejemplo 2.18.

excederse el voltaje de cd de 5 V antes de que pudiera apagar el diodo. Esto conforma una idea general del comportamiento de la red.

Paso 3: El modelo de transición se sustituye en la figura 2.75 y vemos que la transición de un estado al otro ocurrirá cuando

$$v_i + 5\text{ V} = 0\text{ V}$$

o

$$v_i = -5\text{ V}$$

$v_d = 0$ V
5 V
$i_d = 0$ A
v_i
R
$v_o = v_R = i_R R = i_d R = (0)\,R = 0$ V

FIG. 2.75
Determinación del nivel de transición del recortador de la figura 2.74.

Paso 4: En la figura 2.76 se traza una línea horizontal a través del voltaje aplicado al nivel de transición. Con voltajes menores que −5 V el diodo se encuentra en el estado de circuito abierto y la salida es de 0 V, como se muestra en el trazo de v_o. Utilizando la figura 2.76, vemos que cuando el diodo está encendido y se estable corriente a través de él, el voltaje de salida será el siguiente, según la ley de voltajes de Kirchhoff:

$$v_o = v_i + 5\text{ V}$$




FIG. 2.76
Trazo de v_o para el ejemplo 2.18.

El análisis de redes recortadoras con entradas de onda cuadrada en realidad es más fácil que con entradas senoidales porque sólo hay que considerar dos niveles. En otras palabras, podemos analizar la red como si tuviera dos entradas de niveles de cd con el v_o resultante graficado en el marco de tiempo apropiado. El ejemplo siguiente demuestra el procedimiento.

EJEMPLO 2.19 Determine el voltaje de salida de la red examinada en el ejemplo 2.18 si la señal aplicada es la onda cuadrada de la figura 2.77.




FIG. 2.77
Señal aplicada en el ejemplo 2.19.

Solución: Para $v_i = 20\text{ V}\ (0 \rightarrow T/2)$ se obtiene la red de la figura 2.78. El diodo actúa como un cortocircuito y $v_o = 20\text{ V} + 5\text{ V} = 25\text{ V}$. Para $v_i = -10\text{ V}$ se obtiene la red de la fi-

gura 2.79, con el diodo "apagado" y $v_o = i_R R = 0$ V. El voltaje de salida resultante aparece en la figura 2.80.




FIG. 2.78
v_o en $v_i = +20$ V.


FIG. 2.79
v_o en $v_i = -10$ V.


FIG. 2.80
Trazo de v_o para el ejemplo 2.19.


Observe en el ejemplo 2.19 que el recortador no sólo recortó 5 V de la oscilación total sino que también elevó el nivel de cd de la señal en 5 V.

Configuración en paralelo

La red de la figura 2.81 es la más sencilla de las configuraciones de diodos en paralelo con la salida que se produce con las mismas entradas de la figura 2.68. El análisis de configuraciones en paralelo es muy parecido al que se aplica a configuraciones en serie, como se demuestra en el ejemplo siguiente.










FIG. 2.81
Respuesta a un recortador en paralelo.

EJEMPLO 2.20 Determine v_o para la red de la figura 2.82.

Solución:

Paso 1: En este ejemplo la salida se define a través de la combinación en serie de la fuente de 4 V y el diodo, no a través del resistor.




FIG. 2.82
Ejemplo 2.20.

Paso 2: La polaridad de la fuente de cd y la dirección del diodo indican firmemente que el diodo estará "encendido" durante una buena parte de la región negativa de la señal de entrada. De hecho, es interesante notar que como la salida es directamente a través de la combinación en serie, cuando el diodo actúa como cortocircuito el voltaje de salida será directamente a través de la fuente de cd de 4 V, por lo que se requiere que la salida tenga un valor fijo de 4 V. En otras palabras, cuando el diodo está encendido la salida será de 4 V. Por otra parte, cuando el diodo actúa como circuito abierto, la corriente a través de la red en serie será de 0 mA y la caída de voltaje a través del resistor será de 0 V. Eso ocasiona que $v_o = v_i$ siempre que el diodo esté apagado.
Paso 3: El nivel de transición del voltaje de entrada se determina a partir de la figura 2.83 sustituyendo el equivalente de cortocircuito y recordando que la corriente a través del diodo es de 0 mA en el instante de la transición. El resultado es un cambio de estado cuando

$$v_i = 4\text{ V}$$

Paso 4: En la figura 2.84 el nivel de transición se traza junto con $v_o = 4$ V cuando el diodo está encendido. Para $v_i \geq 4$ V, $v_o = 4$ V, y la forma de onda se repite en la gráfica de salida.




FIG. 2.83
Determinación del nivel de transición para el ejemplo 2.20.




FIG. 2.84
Trazo de v_o para el ejemplo 2.20.

Para examinar los efectos del voltaje de rodilla V_K de un diodo de silicio en la respuesta de salida, el siguiente ejemplo especifica un diodo de silicio en lugar de un diodo ideal equivalente.




FIG. 2.85
Determinación del nivel de transición para la red de la figura 2.82.

EJEMPLO 2.21 Repita el ejemplo 2.20 utilizando un diodo de silicio con $V_K = 0.7$ V.

Solución: Primero determine el voltaje de transición aplicando la condición $I_d = 0$ A con $v_d = V_D = 0.7$ V y obteniendo la red de la figura 2.85. Al aplicar la ley de voltajes de Kirchhoff alrededor de la malla de salida en el sentido de las manecillas del reloj, vemos que

$$v_i + V_K - V = 0$$

y

$$v_i = V - V_K = 4\text{ V} - 0.7\text{ V} = \mathbf{3.3\text{ V}}$$

Para voltajes de entrada mayores que 3.3 V, el diodo será un circuito abierto y $v_o = v_i$. Para voltaje de entrada menores que 3.3 V, el diodo estará "encendido" y se obtiene la red de la figura 2.86, donde

$$v_o = 4\text{ V} - 0.7\text{ V} = \mathbf{3.3\text{ V}}$$

La forma de onda de salida resultante aparece en la figura 2.87. Observe que el único efecto de V_K fue reducir el nivel de transición de 4 a 3.3 V.




FIG. 2.86
Determinación de v_o para el diodo de la figura 2.82 cuando está "encendido".





FIG. 2.87
Trazo de v_o para el ejemplo 2.21.


No hay duda de que la inclusión de los efectos de V_K complicará un poco el análisis, pero una vez que éste se entiende con el diodo ideal, el procedimiento, incluidos los efectos de V_K, no será tan difícil.

Recortadores simples en serie (diodos ideales)


POSITIVOS




NEGATIVOS




Recortadores polarizados en serie (diodos ideales)






Recortadores simples en paralelo (diodos ideales)



Recortadores polarizados en paralelo (diodos ideales)







FIG. 2.88

Circuitos recortadores.

Resumen

En la figura 2.88 aparecen varios recortadores en serie y en paralelo con la salida resultante para la entrada senoidal. En particular, observe la respuesta de la última configuración, con su capacidad de recortar una sección positiva y una negativa como lo determina la magnitud de las fuentes de cd.

2.9 SUJETADORES



En la sección anterior investigamos varias configuraciones de diodos que recortaban una parte de la señal aplicada sin cambiar la parte restante de la forma de onda. En esta sección analizaremos varias configuraciones de diodos que desplazan la señal aplicada a un nivel diferente.

Un sujetador es una red compuesta de un diodo, un resistor y un capacitor que desplaza una forma de onda a un nivel de cd diferente sin cambiar la apariencia de la señal aplicada.

También puede obtener desplazamientos adicionales introduciendo una fuente de cd a la estructura básica. El resistor y el capacitor de la red deben ser elegidos de modo que la constante determinada por $\tau = RC$ sea bastante grande para garantizar que el voltaje a través del capacitor no se descargue significativamente durante el intervalo en que el diodo no conduce. A lo largo del análisis suponemos que en la práctica el capacitor se carga o descarga por completo en cinco constantes de tiempo.

La más sencilla de las redes sujetadoras aparece en la figura 2.89. Es importante notar que el capacitor está conectado directamente entre las señales de entrada y salida, y que el resistor y los diodos están conectados en paralelo con la señal de salida.

Las redes sujetadoras tienen un capacitor conectado directamente desde la entrada hasta la salida con un elemento resistivo en paralelo con la señal de salida. El diodo también está en paralelo con la señal de salida pero puede o no tener una fuente de cd en serie como un elemento agregado.

Hay varios pasos para facilitar el análisis. No es la única forma de examinar sujetadores, pero sí ofrece una opción si surgen dificultades.




FIG. 2.89
Sujetador.

Paso 1: Inicie el análisis examinando la respuesta de la parte de la señal de entrada que polarizará en directa el diodo.

Paso 2: Durante el periodo en que el diodo está "encendido", suponga que el capacitor se cargará instantáneamente a un nivel de voltaje determinado por la red circundante.

Para la red de la figura 2.89 el diodo se polarizará en directa en la parte positiva de la señal aplicada. Para el intervalo de 0 a $T/2$ la red aparecerá como se muestra en la figura 2.90. El equivalente de cortocircuito del diodo producirá $v_o = 0$ V durante este intervalo, como se muestra en el trazo de v_o en la figura 2.92. Durante este mismo intervalo, la constante de tiempo determinada por $\tau = RC$ es muy pequeña porque el resistor R fue puesto efectivamente en "cortocircuito" por el diodo conductor y la única resistencia que hay es la inherente (contactos, cables) de la red. El resultado es que el capacitor se cargará de inmediato al valor pico de V voltios como se muestra en la figura 2.90 con la polaridad indicada.

Paso 3: Suponga que durante el periodo en que el diodo está "apagado" el capacitor se mantiene a su nivel de voltaje establecido.




FIG. 2.90
Diodo "encendido" y el capacitor cargándose a V volts.




FIG. 2.91
Determinación de v_o con el diodo "apagado".

Paso 4: A lo largo del análisis, no pierda de vista la ubicación y la polaridad definida para v_o para garantizar que se obtengan los niveles apropiados.

Cuando la entrada cambie al estado $-V$, la red aparecerá como se muestra en la figura 2.91, con el equivalente de circuito abierto del diodo determinado por la señal aplicada y el voltaje guardado a través del capacitor; ambos ejerciendo "presión" en la corriente a través del diodo desde el cátodo hasta el ánodo. Ahora que R está de nuevo en la red la constante de tiempo determinada por el producto RC es bastante grande para establecer un periodo de descarga de 5τ mucho mayor que el periodo $T/2 \rightarrow T$, y podemos suponer con una base aproximada que el capacitor retiene su carga y, por consiguiente, voltaje (puesto que $V = Q/C$) durante este periodo.

Como v_o está en paralelo con el diodo y el resistor, también se puede trazar la posición alternativa mostrada en la figura 2.91. Aplicando la ley de voltajes de Kirchhoff alrededor de la malla de entrada se obtiene

$$-V - V - v_o = 0$$

y

$$v_o = -2V$$

El signo negativo resulta porque la polaridad de $2V$ se opone a la polaridad definida para v_o. La forma de onda de salida resultante aparece en la figura 2.92 con la señal de salida. La señal de salida se sujeta a 0 V durante el intervalo 0 a $T/2$ pero mantiene la misma oscilación total ($2V$) que la entrada.

Paso 5: Compruebe que la oscilación total de la salida coincide con la de la entrada.

Ésta es una propiedad que se aplica a todas las redes sujetadoras y constituye una excelente comprobación de los resultados obtenidos.





FIG. 2.92
Trazo de v_o para la red de la figura 2.91.

EJEMPLO 2.22 Determine v_o para la red de la figura 2.93 para la entrada indicada.






FIG. 2.93
Señal aplicada y red para el ejemplo 2.22.

Solución: Observe que la frecuencia es de 1000 Hz y que produce un periodo de 1 ms y un intervalo de 0.5 ms entre los niveles. El análisis se iniciará con el periodo $t_1 \rightarrow t_2$ de la señal de entrada puesto que el diodo se encuentra en su estado de cortocircuito. Durante este intervalo la red aparecerá como se muestra en la figura 2.94. La salida es a través de R, pero también directamente por las terminales de la batería de 5 V si seguimos la conexión directa entre las terminales definidas para v_0 y las terminales de la batería. El resultado es $v_o = 5$ V durante este intervalo. Aplicando la ley de voltajes de Kirchhoff alrededor de la malla de entrada resulta

$$-20\text{ V} + V_C - 5\text{ V} = 0$$

y

$$V_C = 25\text{ V}$$




FIG. 2.94
Determinación de v_o y V_C con el diodo "encendido".

Por consiguiente, el capacitor llegará a una carga de 25 V. En este caso el diodo no pone en corto circuito al resistor R, pero un circuito equivalente de Thévenin de esa parte de la red que incluya la batería y el resistor producirá $R_{Th} = 0\ \Omega$ con $E_{Th} = V = 5$ V. Durante el periodo $t_2 \rightarrow t_3$ la red aparecerá como se muestra en la figura 2.95.

El circuito abierto equivalente del diodo evita que la batería de 5 V tenga algún efecto en v_o, y aplicando la ley de voltajes de Kirchhoff alrededor de la malla externa de la red resulta

$$+10\text{ V} + 25\text{ V} - v_o = 0$$

y

$$v_o = 35\text{ V}$$





FIG. 2.95
Determinación de v_o con el diodo "apagado".

El producto RC determina la constante de tiempo de la red en proceso de descarga de la figura 2.95 y su magnitud es

$$\tau = RC = (100\,\text{k}\Omega)(0.1\,\mu\text{F}) = 0.01\text{ s} = 10\text{ ms}$$

El tiempo de descarga total es, por consiguiente, $5\tau = 5(10\text{ ms}) = 50\text{ ms}$.

Como el intervalo $t_2 \rightarrow t_3$ sólo durará 0.5 ms, con toda certeza es un buen indicio de que el capacitor retendrá su carga durante el periodo de descarga entre los pulsos de la señal de entrada. La salida resultante aparece en la figura 2.96 con la señal de entrada. Observe que la oscilación de la salida de 30 V coincide con la oscilación de la entrada como se observó en el paso 5.






FIG. 2.96
v_i y v_o para el sujetador de la figura 2.93.

EJEMPLO 2.23 Repita el ejemplo 2.22 utilizando un diodo de silicio con $V_K = 0.7$ V.

Solución: Para el estado de corto circuito ahora la red aparece como se muestra en la figura 2.97 y v_o se determina con la ley de voltajes de Kirchhoff en la sección de salida:

$$+5\text{ V} - 0.7\text{ V} - v_o = 0$$

y $$v_o = 5\text{ V} - 0.7\text{ V} = 4.3\text{ V}$$




FIG. 2.97
Determinación de v_o y v_i con el diodo "encendido".

Para la sección de entrada la ley de voltajes de Kirchhoff da como resultado

$$-20\text{ V} + V_C + 0.7\text{ V} - 5\text{ V} = 0$$

y $$V_C = 25\text{ V} - 0.7\text{ V} = 24.3\text{ V}$$

Durante el periodo $t_2 \rightarrow t_3$ la red aparecerá como en la figura 2.98, donde el único cambio es el voltaje a través del capacitor. Aplicando la ley de voltajes de Kirchhoff resulta

$$+10\text{ V} + 24.3\text{ V} - v_o = 0$$

y $$v_o = 34.3\text{ V}$$




FIG. 2.98
Determinación de v_o con el diodo abierto.

La salida resultante aparece en la figura 2.99, lo que comprueba que las oscilaciones de entrada y salida son las mismas.




FIG. 2.99
Trazo de v_o para el sujetador de la figura 2.93 con un diodo de silicio.

Redes sujetadoras




FIG. 2.100

Circuitos sujetadores con diodos ideales ($5\tau = 5RC \gg T/2$).

En la figura 2.100 se muestran varios circuitos sujetadores y su efecto en la señal de salida. Aun cuando todas las ondas que aparecen en la figura 2.100 son cuadradas, las redes sujetadoras funcionan igualmente bien con señales senoidales. De hecho, un método de analizar redes sujetadoras con entradas senoidales es reemplazar la señal senoidal por una onda cuadrada de los mismos valores pico. La salida resultante formará entonces una envolvente para la respuesta senoidal como se muestra en la figura 2.101 para una red que aparece abajo a la derecha de la figura 2.100.




FIG. 2.101

Red sujetadora con una entrada senoidal.

2.10 DIODOS ZENER

El análisis de redes que emplea diodos Zener es muy parecido al análisis de diodos semiconductores en secciones anteriores. En primer lugar se debe determinar el estado del diodo y luego se sustituye el modelo apropiado y se determinan las demás cantidades desconocidas de la red. La figura 2.102 repasa los circuitos equivalentes aproximados en cada región de un diodo Zener suponiendo aproximaciones de línea recta en cada punto de ruptura. Observe que se incluye la región de polarización directa porque de vez en cuando una aplicación también pasará por alto esta región.




FIG. 2.102
Circuitos aproximados equivalentes del diodo Zener en las tres regiones de aplicación posibles.

Los dos primeros ejemplos demuestran cómo se puede utilizar un diodo Zener para establecer niveles de voltaje de referencia y actuar como un dispositivo de protección. Entonces, el uso de un diodo Zener como *regulador* se describirá en detalle porque es una de sus principales áreas de aplicación. Un regulador es una combinación de elementos diseñados para garantizar que el voltaje de salida de una fuente permanezca más o menos constante.

EJEMPLO 2.24 Determine los voltajes de referencias provistos por la red de la figura 2.103, la cual utiliza un LED blanco para indicar que está encendida. ¿Cuál es el nivel de la corriente a través del LED y la potencia suministrada por la fuente? ¿Cómo consume el LED la potencia en comparación con el diodo Zener de 6 V?




FIG. 2.103
Circuito de ajuste de los voltajes de referencia para el ejemplo 2.24.

Solución: En primer lugar debemos comprobar que el voltaje aplicado es suficiente para encender todos los elementos de diodos en serie. El LED blanco tendrá una caída de alrededor de 4 V a través de él; los diodos Zener de 6 V y 3.3 V hacen un total de 9.3 V, y el diodo de silicio polarizado en directa tiene 0.7 V para un total de 14 V. Entonces los 40 V aplicados bastan para encender todos los elementos y, esperamos, establecer una corriente de operación apropiada.

Observe que se utilizó el diodo de silicio para crear un voltaje de referencia de 4 V debido a que

$$V_{o_1} = V_{Z_2} + V_K = 3.3\text{ V} + 0.7\text{ V} = \mathbf{4.0\text{ V}}$$

Si el voltaje del diodo Zener de 6 V se combina con los 4 V el resultado es

$$V_{o_2} = V_{o_1} + V_{Z_1} = 4\text{ V} + 6\text{ V} = \mathbf{10\text{ V}}$$

Por último, los 4 V a través del LED blanco producirán un voltaje de 40 V − 14 V = 26 V a través del resistor, y

$$I_R = I_{\text{LED}} = \frac{V_R}{R} = \frac{40\text{ V} - V_{o_2} - V_{\text{LED}}}{1.3\text{ k}\Omega} = \frac{40\text{ V} - 10\text{ V} - 4\text{ V}}{1.3\text{ k}\Omega} = \frac{26\text{ V}}{1.3\text{ k}\Omega} = \mathbf{20\text{ mA}}$$

que producirán la brillantez apropiada pare el LED.

La potencia suministrada por la fuente es el producto del voltaje alimentado por la corriente drenada como sigue:

$$P_s = EI_s = EI_R = (40\text{ V})(20\text{ mA}) = \mathbf{800\text{ mW}}$$

La potencia consumida por el LED es

$$P_{\text{LED}} = V_{\text{LED}}I_{\text{LED}} = (4\text{ V})(20\text{ mA}) = \mathbf{80\text{ mW}}$$

y la potencia demandada por el diodo Zener de 6 V es

$$P_Z = V_Z I_Z = (6\text{ V})(20\text{ mA}) = \mathbf{120\text{ mW}}$$

La potencia demandada por el diodo Zener supera la del LED por 40 mW.

EJEMPLO 2.25 La red de la figura 2.104 se diseñó para limitar el voltaje a 20 V durante la parte positiva del voltaje aplicado, y a 0 V durante una excursión negativa del voltaje aplicado. Compruebe su operación y trace la forma de onda del voltaje a través del sistema con la señal aplicada. Suponga que la resistencia de entrada del sistema es muy alta, por lo que no afectará el comportamiento de la red.




FIG. 2.104
Red de control para el ejemplo 2.25.

Solución: Para voltajes positivos aplicados menores que el potencial Zener de 20 V el diodo Zener estará en su estado aproximado de circuito abierto y la señal de entrada se distribuirá a través de los elementos, con la mayor parte a través del sistema por su alto nivel de resistencia.

Cuando el voltaje a través del diodo Zener llegue a 20 V el diodo Zener se encenderá como se muestra en la figura 2.105a y el voltaje a través del sistema se mantendrá a 20 V. A través del resistor en serie aparecerán incrementos adicionales del voltaje aplicado con el voltaje a través del sistema y el diodo polarizado en directa fijo a 20 V y 0.7 V, respectivamente. El voltaje a través del sistema se mantiene fijo a 20 V, como se muestra en la figura 2.105a, porque el diodo de 0.7 V no está entre las terminales de salida definidas. Por tanto, el sistema es seguro contra cualquier incremento adicional del voltaje aplicado.

Para la región negativa de la señal aplicada el diodo de silicio se polariza en inversa y presenta un circuito abierto a la combinación en serie de elementos. El resultado es que toda la señal ne-




FIG. 2.105
Respuesta de la red de la figura 2.104 a la aplicación de una señal senoidal de 60 V.

gativa aplicada aparecerá a través del diodo que actúa como circuito abierto y el voltaje negativo a través del sistema fijo a 0 V, como se muestra en la figura 2.104b.

De este modo, el voltaje a través del sistema aparecerá como se muestra en la figura 2.105c.

El uso del diodo Zener como regulador es tan común que se consideran tres condiciones en torno al análisis del regulador Zener básico. El análisis brinda una excelente oportunidad de conocer mejor la respuesta del diodo Zener a diferentes condiciones de operación. La configuración básica aparece en la figura 2.106. El análisis primero es para cantidades fijas, seguido por un voltaje de alimentación fijo y una carga variable y por último una carga fija y una alimentación variable.




FIG. 2.106
Regulador Zener básico.

V_i y R fijos

Las redes más sencillas de reguladores Zener aparecen en la figura 2.106. El voltaje de cd aplicado es fijo, lo mismo que el resistor de carga. El análisis se puede dividir en dos pasos.

1. ***Determine el estado del diodo Zener eliminándolo de la red y calculando el voltaje a través del circuito abierto resultante.***

Aplicando el paso 1 a la red de la figura 2.106 se obtiene la red de la figura 2.107, donde la aplicación de la regla del divisor de voltaje da por resultado

$$V = V_L = \frac{R_L V_i}{R + R_L} \tag{2.16}$$




FIG. 2.107
Determinación del estado del diodo Zener.

Si $V \geq V_Z$, el diodo Zener está encendido y se puede sustituir el modelo equivalente apropiado. Si $V < V_Z$, el diodo está apagado y se sustituye la equivalencia de circuito abierto.

2. ***Sustituya el circuito equivalente apropiado y resuelva para la cantidad desconocida deseada.***

Para la red de la figura 2.106, el estado "encendido" produce la red equivalente de la figura 2.108. Como los voltajes a través de los elementos en paralelo deben ser los mismos, encontramos que

$$V_L = V_Z \tag{2.17}$$




FIG. 2.108
Sustitución del equivalente Zener en la situación de "encendido".

La corriente a través del diodo Zener se determina con la ley de corrientes de Kirchhoff. Es decir,

$$I_R = I_Z + I_L$$

y

$$I_Z = I_R - I_L \tag{2.18}$$

donde

$$I_L = \frac{V_L}{R_L} \quad \text{y} \quad I_R = \frac{V_R}{R} = \frac{V_i - V_L}{R}$$

La siguiente ecuación determina la potencia disipada por el diodo Zener

$$P_Z = V_Z I_Z \tag{2.19}$$

la cual debe ser menor que P_{ZM} especificada para el dispositivo.

Antes de continuar, es muy importante tener presente que el primer paso se empleó sólo para determinar el *estado del diodo Zener.* Si el diodo Zener está "encendido", el voltaje a través del diodo no es de V volts. Cuando el sistema está encendido, el diodo Zener se encenderá en cuanto el voltaje a través del diodo Zener sea de V_Z volts. Se "mantendrá" entonces a este nivel y nunca alcanzará el nivel más alto de V volts.

EJEMPLO 2.26

a. Para la red del diodo Zener de la figura 2.109, determine V_L, V_R, I_Z y P_Z.
b. Repita la parte (a) con $R_L = 3\ \text{k}\Omega$.




FIG. 2.109
Regulador de diodo Zener del ejemplo 2.26.

Solución:

a. Siguiendo el procedimiento sugerido, dibujamos de nuevo la red mostrada en la figura 2.110.




FIG. 2.110
Determinación de V para el regulador de la figura 2.109.

Aplicando la ecuación (2.16) el resultado es

$$V = \frac{R_L V_i}{R + R_L} = \frac{1.2\ \text{k}\Omega(16\ \text{V})}{1\ \text{k}\Omega + 1.2\ \text{k}\Omega} = 8.73\ \text{V}$$

Como $V = 8.73$ V es menor que $V_Z = 10$ V, el diodo está "apagado", como se muestra en las características de la figura 2.111. Sustituyendo los resultados del circuito abierto equivalente en la misma red de la figura 2.110, donde encontramos que

$$V_L = V = \mathbf{8.73\ V}$$
$$V_R = V_i - V_L = 16\ \text{V} - 8.73\ \text{V} = \mathbf{7.27\ V}$$
$$I_Z = \mathbf{0\ A}$$

y
$$P_Z = V_Z I_Z = V_Z(0\ \text{A}) = \mathbf{0\ W}$$




FIG. 2.111
Punto de operación resultante para la red de la figura 2.109.

b. Aplicando la ecuación (2.16) resulta

$$V = \frac{R_L V_i}{R + R_L} = \frac{3\ \text{k}\Omega(16\ \text{V})}{1\ \text{k}\Omega + 3\ \text{k}\Omega} = 12\ \text{V}$$

Como $V = 12$ V es mayor que $V_Z = 10$ V, el diodo está "encendido" y se obtiene la red de la figura 2.112. Aplicando la ecuación (2.17) obtenemos

$$V_L = V_Z = \mathbf{10\ V}$$

y $$V_R = V_i - V_L = 16\text{ V} - 10\text{ V} = \mathbf{6\ V}$$

con $$I_L = \frac{V_L}{R_L} = \frac{10\text{ V}}{3\text{ k}\Omega} = 3.33\text{ mA}$$

y $$I_R = \frac{V_R}{R} = \frac{6\text{ V}}{1\text{ k}\Omega} = 6\text{ mA}$$

de modo que $$I_Z = I_R - I_L \text{ [Eq. (2.18)]}$$
$$= 6\text{ mA} - 3.33\text{ mA}$$
$$= \mathbf{2.67\ mA}$$




FIG. 2.112
Red de la figura 2.109 "encendida".

La potencia disipada es

$$P_Z = V_Z I_Z = (10\text{ V})(2.67\text{ mA}) = \mathbf{26.7\ mW}$$

la cual es menor que la $P_{ZM} = 30$ mW especificada.

V_i fijo, R_L variable

Debido al nivel de voltaje V_Z, hay un rango específico de valores de resistor (y por tanto de corriente de carga) que garantizará que el Zener esté "encendido". Una resistencia de carga demasiado pequeña R_L hará que el voltaje V_L a través del resistor de carga sea menor que V_Z y el dispositivo Zener estará "apagado".

Para determinar la resistencia de carga mínima de la figura 2.106 que encenderá el diodo Zener, calcule el valor de R_L que producirá un voltaje de carga $V_L = V_Z$. Es decir,

$$V_L = V_Z = \frac{R_L V_i}{R_L + R}$$

Resolviendo para R_L, tenemos

$$R_{L_{\text{mín}}} = \frac{R V_Z}{V_i - V_Z} \qquad \textbf{(2.20)}$$

Cualquier valor de resistencia de carga mayor que R_L obtenido de la ecuación (2.20) garantizará que el diodo Zener esté "encendido" y que el diodo pueda ser reemplazado por su fuente V_Z equivalente.

La condición definida por la ecuación (2.20) establece la R_L mínima, pero en cambio especifica la I_L máxima como

$$I_{L_{\text{máx}}} = \frac{V_L}{R_L} = \frac{V_Z}{R_{L_{\text{mín}}}} \qquad \textbf{(2.21)}$$

Una vez que el diodo se "enciende", el voltaje R permanece fijo en

$$V_R = V_i - V_Z \tag{2.22}$$

e I_R permanece fija en

$$I_R = \frac{V_R}{R} \tag{2.23}$$

La corriente Zener

$$I_Z = I_R - I_L \tag{2.24}$$

con la que se obtiene una I_Z mínima cuando I_L alcanza su valor máximo y una I_Z máxima cuando I_L alcanza un valor mínimo, puesto que I_R es constante.

Como I_Z está limitada a I_{ZM} según la hoja de datos, no afecta el intervalo de R_L y por consiguiente de I_L. Sustituyendo I_{ZM} por I_Z se establece la I_L mínima como

$$I_{L_{\text{mín}}} = I_R - I_{ZM} \tag{2.25}$$

y la resistencia de carga máxima como

$$R_{L_{\text{máx}}} = \frac{V_Z}{I_{L_{\text{mín}}}} \tag{2.26}$$

EJEMPLO 2.27

a. Para la red de la figura 2.113, determine los intervalos de R_L e I_L que hagan que V_{RL} se mantenga en 10 V.
b. Determine el valor nominal máximo de potencias del diodo en watts.




FIG. 2.113
Regulador de voltaje del ejemplo 2.27.

Solución:

a. Para determinar el valor de R_L que encenderá el diodo Zener, aplique la ecuación (2.20):

$$R_{L_{\text{min}}} = \frac{RV_Z}{V_i - V_Z} = \frac{(1\,\text{k}\Omega)(10\,\text{V})}{50\,\text{V} - 10\,\text{V}} = \frac{10\,\text{k}\Omega}{40} = \mathbf{250\ \Omega}$$

El voltaje a través del resistor R se determina entonces con la ecuación (2.22):

$$V_R = V_i - V_Z = 50\,\text{V} - 10\,\text{V} = \mathbf{40\ V}$$

y la ecuación (2.23) da la magnitud de I_R:

$$I_R = \frac{V_R}{R} = \frac{40\,\text{V}}{1\,\text{k}\Omega} = \mathbf{40\ mA}$$

El nivel mínimo de I_L se determina luego con la ecuación (2.25):

$$I_{L_{\text{min}}} = I_R - I_{ZM} = 40\,\text{mA} - 32\,\text{mA} = \mathbf{8\ mA}$$

Con la ecuación (2.26) se determina el valor máximo de R_L:

$$R_{L_{\text{máx}}} = \frac{V_Z}{I_{L_{\text{mín}}}} = \frac{10\text{ V}}{8\text{ mA}} = \mathbf{1.25\ k\Omega}$$

En la figura 2.114a aparece una gráfica de V_L contra R_L y de V_L contra I_L en la figura 2.114b.




FIG. 2.114
V_L contra R_L e I_L para el regulador de la figura 2.113.

b. $P_{\text{máx}} = V_Z I_{ZM}$
$= (10\text{ V})(32\text{ mA}) = \mathbf{320\ mW}$

R_L fija, V_i variable

Para valores fijos de R_L en la figura 2.106, el voltaje debe ser lo bastante grande para encender el diodo Zener. El voltaje de encendido mínimo $V_i = V_{i_{\text{mín}}}$ se determina como sigue

$$V_L = V_Z = \frac{R_L V_i}{R_L + R}$$

y

$$V_{i_{\text{mín}}} = \frac{(R_L + R)V_Z}{R_L} \tag{2.27}$$

La corriente Zener máxima limita el valor máximo de V_i. Como $I_{ZM} = I_R - I_L$,

$$I_{R_{\text{máx}}} = I_{ZM} + I_L \tag{2.28}$$

Como I_L se mantiene fija a V_Z/R_L e I_{ZM} es el valor máximo de I_Z, el V_i máximo se define como

$$V_{i_{\text{máx}}} = V_{R_{\text{máx}}} + V_Z$$

$$V_{i_{\text{máx}}} = I_{R_{\text{máx}}} R + V_Z \tag{2.29}$$

EJEMPLO 2.28 Determine el intervalo de valores de V_i que mantendrá "encendido" el diodo Zener de la figura 2.115.




FIG. 2.115
Regulador del ejemplo 2.28.

Solución:

Ec. (2.27): $$V_{i_{\text{mín}}} = \frac{(R_L + R)V_Z}{R_L} = \frac{(1200\ \Omega + 220\ \Omega)(20\ \text{V})}{1200\ \Omega} = \mathbf{23.67\ V}$$

$$I_L = \frac{V_L}{R_L} = \frac{V_Z}{R_L} = \frac{20\ \text{V}}{1.2\ \text{k}\Omega} = 16.67\ \text{mA}$$

Ec. (2.28): $$I_{R_{\text{máx}}} = I_{ZM} + I_L = 60\ \text{mA} + 16.67\ \text{mA} = 76.67\ \text{mA}$$

Ec. (2.29): $$V_{i_{\text{máx}}} = I_{R_{\text{máx}}}R + V_Z = (76.67\ \text{mA})(0.22\ \text{k}\Omega) + 20\ \text{V} = 16.87\ \text{V} + 20\ \text{V} = \mathbf{36.87\ V}$$

La figura 2.116 da una gráfica de V_L contra V_i.




FIG. 2.116
V_L contra V_i para el regulador de la figura 2.115.

Los resultados del ejemplo 2.28 revelan que para la red de la figura 2.115 con una R_L fija , el voltaje de salida permanecerá fijo a 20 V con un intervalo del voltaje de entrada de 23.67 V a 36.87 V.

De hecho, la entrada podría aparecer como muestra la figura 2.117 y la salida permanecería constante a 20 V, como vemos en la figura 2.116. La forma de onda que aparece en la figura 2.117 se obtiene *filtrando* una salida de media onda o de onda completa; un proceso que se describe detalladamente en un capítulo posterior. El efecto neto, sin embargo, es establecer un voltaje cd constante (con un intervalo definido de V_i) como el que se muestra en la figura 2.116 producido a partir de una fuente senoidal con valor promedio de 0.




FIG. 2.117
Forma de onda generada por una señal rectificada filtrada.

2.11 CIRCUITOS MULTIPLICADORES DE VOLTAJE

Estos circuitos multiplicadores de voltaje se emplean para mantener un valor pico del voltaje de transformador relativamente bajo al mismo tiempo que eleva el valor pico del voltaje de salida a dos, tres, cuatro o más veces el voltaje pico rectificado.

Duplicador de voltaje

La red de la figura 2.118 es un duplicador de media onda. Durante el semiciclo de voltaje positivo a través del transformador, el diodo D_1 en el secundario conduce (y el diodo D_2 se interrumpe) y así el capacitor C_1 se carga hasta el valor pico del voltaje rectificado (V_m). El diodo D_1 es idealmente un cortocircuito durante este semiciclo y el voltaje de entrada carga el capacitor C_1 a V_m con la polaridad mostrada en la figura 2.119a. Durante el semiciclo negativo del voltaje secundario, el diodo D_1 se interrumpe y el diodo D_2 conduce y de ese modo se carga el capacitor C_1. Como el diodo D_2 actúa como un cortocircuito durante el semiciclo negativo (y el diodo D_1 está abierto), podemos sumar los voltajes alrededor de la malla externa (vea la fig. 2.119b):

$$-V_m - V_{C_1} + V_{C_2} = 0$$
$$-V_m - V_m + V_{C_2} = 0$$

de los cuales se obtiene

$$V_{C_2} = 2V_m$$




FIG. 2.118
Duplicador de voltaje de media onda.




FIG. 2.119
Operación doble, que muestra cada semiciclo de operación: (a) semiciclo positivo; (b) semiciclo negativo.

En el siguiente semiciclo positivo, el diodo D_2 no conduce y el capacitor C_2 se descargará por conducto de la carga. Si no se conecta ninguna carga a través del capacitor C_2, ambos permanecen cargados: C_1 a V_m y C_2 a $2V_m$. Si, como sería de esperarse, hay una carga conectada a la salida del duplicador de voltaje, el voltaje a través del capacitor C_2 se reduce durante el semiciclo positivo (en la entrada) y el capacitor se recarga hasta $2V_m$, durante el semiciclo negativo. La forma de onda de salida a través del capacitor C_2 es la de una señal de media onda filtrada por un capacitor. El voltaje inverso pico a través de cada diodo es $2V_m$.

Otro circuito duplicador es el de onda completa de la figura 2.120. Durante el semiciclo positivo del voltaje secundario del transformador (vea la figura 2.121a) el diodo D_1 conduce y el capacitor C_1 se carga a un voltaje pico V_m. El diodo D_2 no conduce en este momento.

Durante el semiciclo negativo (vea la figura 2.121b) el diodo D_2 conduce y el capacitor C_2 se carga, mientras que el diodo D_1 no conduce. Si no se absorbe ninguna corriente de carga del circuito, el voltaje a través de los capacitores C_1 y C_2 es $2V_m$. Si se absorbe corriente de carga del circuito, el voltaje a través de los capacitores C_1 y C_2 es el mismo que el que pasa a través de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es que la capacitancia efectiva es la de C_1 y C_2 en serie, la cual es menor que la capacitancia de C_1 o C_2 solas. El capacitor de menor valor dará un filtrado más deficiente que el circuito de filtrado de un solo capacitor.




FIG. 2.120
Duplicador de voltaje de onda completa.




FIG. 2.121
Medios ciclos de operación alternos del duplicador de voltaje de media onda.

El voltaje inverso pico a través de cada diodo es $2V_m$ igual que para el circuito de filtrado del capacitor. En suma, los circuitos duplicadores de voltaje de media onda y onda completa duplican el valor del voltaje pico del secundario del transformador sin la necesidad de un transformador con derivación central y con sólo un valor nominal de $2V_m$ de PIV para los diodos.

Triplicador y cuadruplicador de voltaje

La figura 2.122 muestra una extensión del duplicador de voltaje de media onda, la cual produce tres o cuatro veces el valor del voltaje de entrada pico. Es obvio por el patrón de conexión del




FIG. 2.122
Triplicador y multiplicador de voltaje.


circuito, cómo se pueden conectar diodos y capacitores adicionales de modo que el voltaje de salida también pueda ser cinco, seis, siete, etc., veces el valor del voltaje pico básico (V_m).

En operación, el capacitor C_1 se carga por conducto del diodo D_1 a un voltaje pico V_m durante el semiciclo positivo del voltaje del secundario del transformador. El capacitor C_2 se carga a dos veces el voltaje pico $2V_m$ desarrollado por la suma de los voltaje a través del capacitor C_1 y el transformador durante el semiciclo negativo del voltaje secundario del transformador.

Durante el semiciclo positivo, el diodo D_3 conduce y el voltaje a través del capacitor C_2 carga al capacitor C_3 al mismo voltaje pico $2V_m$. En el semiciclo negativo, los diodos D_2 y D_4 conducen con el capacitor C_3, cargando al capacitor C_4 a $2V_m$.

El voltaje a través del capacitor C_2 es $2V_m$ a través de C_1 y C_3 es $3V_m$ y a través de C_2 y C_4 es $4V_m$. Si se utilizan secciones adicionales de diodo y capacitor, cada uno se cargará a $2V_m$. Si se mide desde la parte superior del devanado del transformador (figura 2.122) se obtienen múltiplos impares de V_m a la salida, en tanto que si se mide el voltaje de salida desde la parte inferior del transformador se obtienen múltiplos pares del voltaje pico V_m.

El valor nominal de voltaje del transformador es de sólo V_m, máximo, y cada diodo en el circuito debe tener un PIV nominal de $2V_m$. Si la carga es pequeña y los capacitores sufren fugas pequeñas, este tipo de circuito es capaz de desarrollar voltajes de cd extremadamente altos, utilizando muchas secciones para elevar el voltaje de cd.



2.12 APLICACIONES PRÁCTICAS

La gama de aplicaciones prácticas de los diodos es tan vasta que sería virtualmente imposible considerar todas las opciones en una sección. Sin embargo, para tener una idea de la utilización del dispositivo de uso cotidiano, a continuación se presentan varias de las áreas más comunes de aplicación. En particular, tenga en cuenta que el uso de diodos va más allá de la característica de conmutación que se analizó al principio de este capítulo.

Rectificación

Los cargadores de baterías son una pieza de equipo doméstico común para cargar cualquier cosa desde pequeñas baterías de linterna hasta baterías marinas de ácido y plomo para trabajo pesado. Como todos se enchufan en una toma de corriente alterna de 120 V como las que se utilizan en las casas, la construcción básica de cada uno es muy parecida. En todo sistema de carga se debe incluir un *transformador* para acondicionar el voltaje de ca a un nivel apropiado para la cd que se va a establecer. Se debe incluir una configuración de *diodos* (también llamado *rectificador*) para convertir el voltaje de ca, el cual varía con el tiempo, a un nivel de cd fijo como se describe en este capítulo. Algunos cargadores de cd también incluyen un *regulador* para mejorar el nivel de cd (uno de menos variación con el tiempo o carga). Como el cargador de batería de automóvil es uno de los más comunes, se describirá en los siguientes párrafos.

La figura 2.123 presenta la apariencia externa y la construcción interna de un cargador de baterías manual Sears 6/2 AMP. Observe en la figura 2.123b que el transformador (como en la mayoría de los cargadores) ocupa la mayor parte del espacio interno. El espacio libre adicional y los agujeros en la caja están allí para garantizar la salida del calor que se desarrolla debido a los niveles de carga resultantes.

El esquema de la figura 2.124 incluye todos los componentes básicos del cargador. Observe en primer lugar que los 120 V de la toma de corriente se aplican directamente a través del primario del transformador. La tasa de carga de 6 A y 2 A la determina el interruptor, el cual controla el número de devanados del primario estarán en el circuito según la tasa de carga seleccionada. Si la batería se carga al nivel de 2 A, todo el primario estará en el circuito, y la relación de las vueltas en el primario a las vueltas en el secundario será un máximo. Si se carga a un nivel de 6 A, hay menos vueltas del primario en el circuito y la relación se reduce. Cuando estudie los transformadores, verá que los voltajes en el primario y secundario son directamente proporcionales a la *relación de vueltas*. Si la relación del primario al secundario se reduce, entonces el voltaje también lo hace. Ocurre el efecto contrario si las vueltas en el secundario exceden las del primario.

La apariencia general de las formas de onda aparece en la figura 2.124 para el nivel de carga de 6 A. Observe que hasta ahora el voltaje de ca tiene la misma forma de onda a través del primario y el secundario. La única diferencia radica en el valor pico de las formas de onda. Ahora los diodos se hacen cargo y convierten la forma de onda de ca, cuyo valor promedio es cero (la forma de onda de arriba es igual a la forma de onda de abajo), en una que tiene un valor prome-






FIG. 2.123
Cargador de baterías: (a) apariencia externa; (b) construcción interna.

dio (todo arriba del eje, como se muestra en la misma figura). Por el momento sólo reconozca que los diodos son dispositivos electrónicos semiconductores que permiten que sólo fluya corriente convencional a través de ellos en la dirección indicada por la flecha del símbolo. Aun cuando la forma de onda producida por la acción del diodo tiene una apariencia pulsante con un valor pico de unos 18 V, cargará la batería de 12 V siempre que su voltaje sea mayor que el de la batería, como se ilustra por medio del área sombreada. Por debajo del nivel de 12 V la batería no puede descargar de vuelta hacia la red de carga porque los diodos permiten el flujo de corriente en sólo una dirección.

En particular, observe en la figura 2.123b la placa grande que transporta la corriente de la configuración del rectificador (diodo) a la terminal positiva de la batería. Su propósito principal es proporcionar un *disipador de calor* (un lugar para que el calor se distribuya hacia el aire circundante) para la configuración del diodo. De lo contrario, con el tiempo los diodos se fundirían y autodestruirían a causa de los niveles de corriente resultantes. Cada componente de la figura 2.124 se etiquetó con cuidado en la figura 2.123b para referencia.

Cuando se aplica por primera vez corriente a una batería a una carga de 6 A, el consumo de corriente que indica el medidor en la cara frontal del instrumento, puede elevarse a 7 A o a casi 8 A. Sin embargo, el nivel de corriente se reducirá a medida que se cargue la batería hasta llegar




FIG. 2.124
Esquema eléctrico del cargador de baterías de la figura 2.123.

a un nivel de 2 A o 3 A. Para unidades como ésta que no disponen de interrupción automática, es importante desconectar el cargador cuando la corriente llegue al nivel de carga total; de lo contrario, la batería se sobrecargará y puede dañarse. Una batería que está a un nivel de 50% puede requerir hasta 10 horas para cargarse, así que no debemos esperar que sean 10 minutos de operación. Además, si una batería está en muy mal estado, con un voltaje más bajo de lo normal, la corriente de carga inicial podría ser demasiado alta para el diseño. Como protección ante tales situaciones, el interruptor del circuito se abrirá y detendrá el proceso de carga. Debido a los altos niveles de corriente, es importante que se lean y apliquen al pie de la letra las instrucciones provistas con el cargador.

En un esfuerzo por comparar el mundo teórico con el real, se conecta una carga (en forma de reflector) al cargador para ver la forma real de onda de salida. Es importante señalar y recordar que **un diodo con corriente cero no mostrará sus capacidades de rectificación**. En otras palabras, la salida del cargador de la figura 2.123 no será una señal rectificada a menos que se aplique una carga al sistema para que circule una corriente a través del diodo. Recuerde por las características del diodo que cuando $I_D = 0$ A, $V_D = 0$ V.

Sin embargo, al conectar el reflector como una carga, circula una corriente suficiente a través del diodo para que éste se comporte como un interruptor y convierta la forma de onda de ca en una pulsante como se muestra en la figura 2.125 a una tasa de 6 A. En primer lugar, observe que la forma de onda aparece ligeramente distorsionada por las características no lineales del transformador y las no lineales del diodo a corrientes bajas. La forma de onda, sin embargo, es ciertamente muy parecida a la esperada cuando la comparamos con los patrones teóricos de la figura 2.123. La sensibilidad vertical determina el valor pico como

$$V_{\text{pico}} = (3.3 \text{ divisiones})(5 \text{ V/división}) = 16.5 \text{ V}$$




FIG. 2.125
Respuesta pulsante del cargador de la figura 2.124 a la aplicación de un reflector como carga.

www.elsolucionario.net

con un nivel de cd de

$$V_{cd} = 0.636V_{pico} = 0.636(16.5\text{ V}) = 10.49\text{ V}$$

Un medidor de voltaje de cd conectado a través de la carga registró 10.41 V, un voltaje muy cercano al nivel de voltaje promedio teórico (cd) de 10.49 V.

Nos podríamos preguntar cómo un cargador con un nivel de cd de 10.49 V puede cargar una batería de 12 V a un nivel de 14 V. Basta darse cuenta (como se muestra en la figura 2.125) que durante una buena parte de cada pulso, el voltaje a través de la batería será mayor que 12 V y la batería se estaría cargando en un proceso conocido como **carga lenta.** En otros términos, no ocurre carga durante todo el ciclo, sólo cuando el voltaje de carga es mayor que el de la batería.

Configuraciones de protección

Los diodos se utilizan de varias maneras para proteger elementos y sistemas contra voltajes o corrientes excesivos, inversiones de polaridad, formación de arcos y cortocircuitos, por mencionar algunos. En la figura 2.126a, el interruptor en un circuito *RL* simple se cerró y la corriente se elevará a un nivel determinado por el voltaje aplicado y el resistor *R* en serie, como se muestra en la gráfica. Los problemas empiezan cuando el interruptor se abre de repente como en la figura 2.126b para decirle al circuito que la corriente debe reducirse a cero casi al instante. Sin embargo, usted recordará por sus cursos de circuitos básicos, que el inductor no permite el cambio instantáneo de la corriente a través de la bobina. Hay un conflicto, el cual consiste en la formación de arcos a través de los contactos del interruptor cuando la bobina trata de encontrar una ruta de descarga. Recuerde también que el voltaje a través de un inductor está directamente relacionado con la tasa de cambio de la corriente a través de la bobina ($v_L = L\,di_L/dt$). Cuando se abre el interruptor trata de cambiar la corriente casi de inmediato, lo que hace que se desarrolle un voltaje muy alto a través de la bobina que luego aparecerá a través de los contactos, para establecer esta corriente de formación de arcos. A través de los contactos se desarrollarán niveles en miles de volts, que pronto, sino es que de inmediato, dañarán los contactos y por ende el interruptor. El efecto se conoce como "reacción inductiva". Observe también que la polaridad del voltaje a través de la bobina durante la fase de "acumulación" se opone a la de la fase de "liberación". Esto se debe a que la corriente debe mantener la misma dirección antes y después de que el interruptor se abra. Durante la fase de "acumulación", la bobina aparece como carga, en tanto que durante la fase de liberación, tiene las características de una fuente. En general, por consiguiente, siempre tenga presente que

Si se trata de cambiar la corriente por medio de un elemento inductivo con demasiada rapidez, el resultado puede ser una reacción inductiva que podría dañar los elementos adjuntos o el sistema mismo.




FIG. 2.126
(a) Fase transitoria de un circuito RL simple; (b) formación de arcos que se presenta a través de un interruptor cuando se abre conectado en serie con un circuito RL.

En la figura 2.127a la red simple puede estar actuando como relevador. Al cerrarse el interruptor, la bobina se energizará y se establecerán niveles de corriente constantes. Sin embargo, cuando el interruptor se abre para desenergizar la red, se presenta el problema antes mencionado




FIG. 2.127
(a) Características inductivas de un relevador; (b) protección con un "amortiguador" de la configuración de la parte (a); (c) protección capacitiva de un interruptor.

debido a que el electroimán que controla el relevador aparecerá como una bobina para la red que se está energizando. Una de las formas más barata y efectiva de proteger el sistema de interrupción es colocar un capacitor (llamado "amortiguador") a través de las terminales de la bobina. Cuando el interruptor se abre, el capacitor inicialmente aparece como un cortocircuito ante la bobina y proporciona una ruta para la corriente que evita la fuente de cd y el interruptor. El capacitor tiene las características de un cortocircuito (muy baja resistencia) debido a las características de alta frecuencia del voltaje de sobrecarga, como se muestra en la figura 2.126b. Recuerde que la reactancia de un capacitor está determinada por $X_C = 1/2\pi fC$, así que cuanto más alta es la frecuencia, menor es la resistencia. Normalmente, debido a los altos voltajes de sobrecarga se utilizan capacitores de cerámica de bajo costo de aproximadamente 0.01 μF. No es deseable utilizar capacitores grandes porque el voltaje a través del mismo se acumulará muy lentamente y, en esencia, desaceleraría el desempeño del sistema. El resistor de 100 Ω en serie con el capacitor se utiliza sólo para limitar la sobrecorriente que se presenta cuando se requiere un cambio de estado. Con frecuencia, el resistor no aparece debido a las resistencia interna de la bobina establecida por muchas vueltas de alambre fino. En ocasiones, es posible que encuentre un capacitor a través del interruptor, como se muestra en la figura 2.127c. En este caso, las características de cortocircuito del capacitor a altas frecuencias evitarán los contactos con el interruptor y alargarán su duración. Recuerde que el voltaje a través un capacitor no cambia de forma instantánea. En general, por consiguiente,

Los capacitores en paralelo con elementos inductivos o a través de interruptores a menudo están allí para actuar como elementos de protección, no como capacitores típicos de una red.




FIG. 2.128
Protección con un diodo de un circuito RL.

Por último, se coloca el diodo como dispositivo de protección en situaciones como las antes mencionadas. En la figura 2.128, se colocó un diodo en paralelo con el elemento inductivo de la configuración de relevador. Cuando se abre el interruptor o la fuente de voltaje se desconecta de improviso, la polaridad del voltaje a través de la bobina es tal que enciende el diodo y conduce en la dirección indicada. El inductor ahora dispone de una ruta de conducción a través del diodo y no a través de la fuente y del interruptor, por lo cual evita a ambos. Como ahora la corriente establecida a través de la bobina debe pasar directamente a través del diodo, éste debe ser capaz de transportar **el mismo nivel de corriente** que pasaba a través de la bobina antes de que se abriera el interruptor. La velocidad a la cual se colapsa la corriente será controlada por la resistencia de la bobina y el diodo. Se puede reducir colocando un resistor adicional en serie con el diodo. La ventaja de la configuración del diodo sobre la del amortiguador es que la reacción y comportamiento del diodo no dependen de la frecuencia. Sin embargo, la protección ofrecida por el diodo no funcionará si el voltaje aplicado es alterno como de ca o de onda cuadrada, puesto que el diodo conducirá con una de las polaridades aplicadas. En sistemas alternos, la configuración de "amortiguador" sería la mejor opción.

En el siguiente capítulo veremos que la unión base a emisor de un transistor se polariza en directa. Es decir, el voltaje V_{BE} de la figura 2.129a será de alrededor de 0.7 V positivo. Para evitar una situación en la que el emisor sería más positivo que la base a consecuencia de un voltaje que dañara el transistor, se agrega el diodo de la figura 2.129a. Éste impedirá que el voltaje de polarización en inversa V_{EB} exceda de 0.7 V. En ocasiones, también puede encontrar un diodo en serie con el colector de un transistor como se muestra en la figura 2.129b. La acción normal de un transistor requiere que el colector sea más positivo que la base o el emisor, para establecer una corriente a través del colector en la dirección mostrada. Sin embargo, si se presenta una





FIG. 2.129
(a) Protección por medio de un diodo para limitar el voltaje entre el emisor y la base de un transistor; (b) protección con un diodo para impedir la inversión de la corriente en el colector.

situación en la que el emisor o la base están a un potencial más alto que el colector, el diodo impedirá la conducción en la dirección opuesta. En general, por consiguiente,

A menudo se utilizan diodos para impedir que el voltaje entre dos puntos exceda de 0.7 V, o que la conducción sea en una dirección particular.

Como se muestra en la figura 2.130, en las terminales de entrada de sistemas como amplificadores operacionales se utilizan diodos para limitar la excursión del voltaje aplicado. Al nivel de 400 mV la señal pasará sin ser perturbada a las terminales de entrada del amplificador operacional. Sin embargo, si el voltaje salta a un nivel de 1 V, los picos superior e inferior serán recortados antes de que aparezcan en las terminales de entrada del amplificador operacional. Cualquier voltaje recortado aparecerá a través del resistor R_1 en serie.

FIG. 2.130
Control mediante un diodo de la excursión de entrada a un amplificador operacional o a una red de alta impedancia de entrada.






FIG. 2.131
(a) Apariencias alternas de la red de la figura 2.130; (b) establecimiento de niveles de control aleatorios con fuentes de cd distintas.

Los diodos de control de la figura 2.130 también se pueden colocar como se muestra en la figura 2.131 para controlar la señal que aparece en las terminales de entrada del amplificador operacional. En este ejemplo, los diodos actúan más como elementos para formación de ondas que como limitadores, como en la figura 2.130. Sin embargo, el punto es que

La colocación de los elementos puede cambiar, pero su función sigue siendo la misma. No espere que toda red aparezca exactamente como la estudió por primera vez.

En general, por consiguiente, no siempre suponga que los diodos se utilizan simplemente como interruptores. Hay muchos usos para los diodos como dispositivos protectores y limitadores.

Aseguramiento de la polaridad

Hay numerosos sistemas que son muy sensibles a la polaridad del voltaje aplicado. Por ejemplo, en la figura 2.132a, suponga por el momento que hay una pieza de equipo muy costosa que podría sufrir daños a causa de una polarización incorrectamente aplicada. En la figura 2.132b la polarización correcta aplicada se muestra a la izquierda. Por consiguiente, el diodo se polariza en inversa, pero el sistema funciona bien; el diodo no tiene ningún efecto. Sin embargo, si se aplica la polaridad equivocada como se muestra en la figura 2.132c, el diodo conducirá e impedirá que aparezcan más de 0.7 V a través de las terminales del sistema, protegiéndolo así contra voltajes excesivos de la polaridad equivocada. Para cualquier polaridad, la diferencia entre el




FIG. 2.132
(a) Protección de la polaridad de una pieza de equipo sensible, costosa; (b) polaridad correctamente aplicada; (c) aplicación de la polaridad equivocada.




FIG. 2.133
Protección de un medidor sensible al movimiento.

voltaje aplicado y la carga o voltaje a través del diodo aparecerá a través de la fuente en serie o la resistencia de la red.

En la figura 2.133 un medidor sensible al movimiento no puede soportar voltajes de más de 1 V de la polaridad equivocada. Con este sencillo diseño de dispositivos sensibles al movimiento se protege contra voltajes de la polaridad equivocada de más de 0.7 V.

Respaldo controlado de una batería

En numerosas situaciones un sistema debe contar con una fuente de corriente de respaldo para garantizar que el sistema siga funcionando en caso de una pérdida de corriente. Esto es especialmente cierto para los sistemas de seguridad y sistemas de iluminación que deben encender durante una falla de corriente. Asimismo es importante cuando un sistema como una computadora o un radio se desconectan de su fuente de conversión de ca a cd a un modo portátil para viaje. En la figura 2.134 el radio de un automóvil que opera con una fuente de potencia de cd de 12 V cuenta con una batería de respaldo de 9 V alojada en un pequeño compartimiento en la parte posterior del radio, lista para conservar el modo de reloj y los canales guardados en la memoria cuando el radio se quita del automóvil. Con los 12 V disponibles del automóvil, el diodo D_1 conduce y el voltaje en el radio es de aproximadamente 11.3 V. D_2 se polariza en inversa (un circuito abierto) y la batería de 9 V de reserva en el radio se desactiva. Sin embargo, cuando el radio se quita del automóvil, el diodo D_1 deja de conducir porque la fuente de 12 V ya no está disponible para polarizar en directa el diodo. Sin embargo, la batería de 9 V polarizará en directa al diodo D_2 y el radio continuará recibiendo cerca de 8.3 V para conservar la memoria que fue puesta para componentes como el reloj y los canales seleccionados.




FIG. 2.134
Sistema de respaldo diseñado para evitar la pérdida de memoria en un radio cuando se quita del automóvil.

Detector de polaridad

Mediante varios LED de diferentes colores se puede utilizar la red simple de la figura 2.135 para verificar la polaridad en cualquier punto en una red de cd. Cuando la polaridad es la que se indica con los 6 V aplicados, la terminal superior es positiva, el diodo D_1 conducirá junto con el LED1 y se producirá una luz verde. Tanto el diodo D_2 como el LED2 se polarizan en inversa para la polaridad anterior. Sin embargo, si la polaridad se invierte a la entrada, el diodo D_2 y el LED2 conducirán y aparecerá una luz roja, que define al conductor superior como el conductor




FIG. 2.135
Detector de polaridad que utiliza diodos y unos LED.

sometido al potencial negativo. Parecería que la red funcionara sin los diodos D_1 y D_2. Sin embargo, en general, los LED no aceptan la polarización en inversa por la sensibilidad incorporada durante el proceso de dopado. Los diodos D_1 y D_2 ofrecen condiciones de circuito abierto en serie que protege a los LED. En el estado de polarización en directa, los diodos adicionales D_1 y D_2 reducen el voltaje a través de los LED a niveles de operación más comunes.

Ofrecimiento de una vida más larga y durabilidad

Algunos de las principales preocupaciones al utilizar focos eléctricos en señales de salida son su limitada duración (requieren un reemplazo frecuente); su sensibilidad al calor, al fuego, etc.; su factor de durabilidad cuando ocurren accidentes catastróficos, y sus altos requerimientos de voltaje y potencia. Por esta razón, a menudo se utilizan LED para una mayor duración, más altos niveles de durabilidad y menor demanda de niveles de voltaje y potencia (en especial cuando se opera el sistema de reserva de batería de cd).

En la figura 2.136 una red de control determina cuándo deberá encenderse la luz EXIT (SALIDA). Cuando está encendida, todos los LED en serie estarán encendidos y la señal EXIT estará totalmente iluminada. Desde luego, si uno de los LED se quema y abre, toda la sección se apagará. Sin embargo, esta situación se soluciona con sólo colocar los LED en paralelo entre cada dos puntos. Si se pierde uno, seguirá teniendo la otra ruta en paralelo. Los diodos en paralelo, desde luego, reducirán la corriente a través de cada LED, pero dos a un bajo nivel de corriente pueden tener una luminiscencia semejante a la de uno con el doble de corriente. Aun cuando el voltaje aplicado es de ca, lo que significa que los diodos se encenderán y apagarán conforme el voltaje de 60 Hz excursiona entre positivo y negativo, la persistencia de los LED proporcionará una luz constante para la señal.




FIG. 2.136
Señal de SALIDA (EXIT) que utiliza LED.




FIG. 2.137
Provisión de niveles de referencia diferentes por medio de diodos.

Ajuste de los niveles de voltaje de referencia

Para ajustar los niveles de referencia puede utilizar diodos convencionales y diodos Zener como se muestra en la figura 2.137. La red, con dos diodos y un diodo Zener, proporciona tres niveles diferentes de voltaje.

Establecimiento de un nivel de voltaje insensible a la corriente de carga

Como un ejemplo que demuestra con claridad la diferencia entre un resistor y un diodo en una red divisora de voltaje, considere la situación de la figura 2.138a, donde una carga requiere alrededor de 6 V para funcionar adecuadamente pero sólo hay disponible una batería de 9 V. Por el momento supondremos que las condiciones de operación son tales que la resistencia interna de la carga es de 1 kΩ. Utilizando la regla del divisor de voltaje, podemos determinar con facilidad que el resistor en serie debe ser de 470 Ω (valor comercial) como se muestra en la figura 2.138b. El resultado es un voltaje de 6.1 V a través de la carga, una situación aceptable con la mayoría de las cargas de 6 V. Sin embargo, si las condiciones de operación de la carga cambian y ésta ahora tiene una resistencia interna de sólo 600 Ω, el voltaje a través de la carga se reducirá a cerca de 4.9 V y el sistema no funcionará correctamente. Esta sensibilidad a la resistencia de la carga se puede eliminar conectando cuatro diodos en serie con la carga como se muestra en la figura 2.138c. Cuando los cuatro diodos conducen, el voltaje a través de la carga será alrededor de 6.2 V, sin tener en cuenta la impedancia de la carga (dentro de los límites del dispositivo, por supuesto); se ha eliminado la sensibilidad a las características cambiantes de la carga.




FIG. 2.138
(a) Cómo excitar una carga de 6 V con una fuente de 9 V; (b) utilizando un resistor de valor fijo; (c) utilizando una combinación de diodos en serie.

Regulador de ca y generador de ondas cuadradas

También se pueden utilizar dos diodos Zener espalda con espalda a manera de regulador de ca como se muestra en la figura 2.139a. Para la señal senoidal v_i el circuito aparecerá como se muestra en la figura 2.139b en el instante en que $v_i = 10$ V. La región de operación de cada diodo se indica en la figura adjunta. Observe que Z_1 se encuentra en la región de baja impedancia, en tanto que la impedancia de Z_2 es bastante grande, correspondiente a la representación de circuito abierto. El resultado es que $v_o = v_i$ cuando $v_i = 10$ V. La entrada y la salida continuarán duplicándose entre sí hasta que v_i llega a 20 V. Luego Z_2 se "encenderá" (como diodo Zener), en tanto que Z_1 estará en una región de conducción con un nivel de resistencia suficientemente pequeño comparado con el resistor de 5 kΩ en serie que se va a considerar como cortocircuito. La salida resultante para el intervalo completo de v_i se da en la figura 2.139a. Observe que la forma de onda no es puramente senoidal, pero su valor medio cuadrático (rms) es menor que el asociado con una señal pico completa de 22 V. La red limita efectivamente el valor rms del voltaje disponible. La red de la figura 2.139a se puede ampliar a la de una generador de ondas cuadradas simple (debido la acción de recorte) si la señal v_i se incrementa a tal vez 50 V pico con diodos Zener de 10 V como se muestra en la figura 2.140 con la forma de onda de salida resultante.




FIG. 2.139
Regulación de ca senoidal; (a) Regulador de ca senoidal de 40 V pico a pico; (b) operación del circuito a $v_i = 10$ V.




FIG. 2.140
Generador de ondas cuadradas simple.

2.13 RESUMEN

Conclusiones y conceptos importantes

1. Las características de un dispositivo no se ven **alteradas** por la red en la cual se emplea. La red sólo determina el punto de operación del dispositivo.
2. La **intersección** de la ecuación de la red y una ecuación que define las características del dispositivo determina el punto l punto de operación de una red.
3. En la mayoría de las aplicaciones, el **voltaje de umbral en la región de polarización en directa** y un circuito abierto con voltajes aplicados menores que el valor de umbral, definen las características de un diodo.
4. Para determinar el estado de un diodo, **considérelo inicialmente como un resistor** y determine la polaridad del voltaje y la dirección de la corriente convencional a través de él. Si el voltaje que lo cruza tiene polarización en directa y la **corriente tiene una dirección que coincide con la flecha del símbolo**, el diodo está conduciendo.
5. Para determinar el estado de diodos utilizados en una compuerta lógica, primero haga una **suposición disciplinada** sobre el estado de los diodos y luego **ponga a pruebas sus suposiciones**. Si su estimación es incorrecta, refine su suposición y trate de nuevo hasta que el análisis compruebe las conclusiones.
6. La rectificación es un proceso mediante el cual una forma de onda aplicada de **valor promedio cero** se cambia a una que **tiene un nivel de cd.** Con señales aplicadas de más de algunos volts, normalmente se puede aplicar la aproximación de diodo ideal

7. Es muy importante verificar la capacidad de voltaje inverso pico de un diodo cuando se elige uno para una aplicación particular. Basta determinar el **voltaje máximo** a través del diodo en **condiciones de polarización en inversa** y coampararlo con la capacidad indicada en la placa del fabricante. Para los rectificadores de onda completa y media onda, es el valor pico de la señal aplicada. Para el rectificador de onda completa de transformador con derivación central, es dos veces el valor pico (el cual puede llegar a ser bastante alto).
8. Los recortadores son redes que **"recortan"** una parte de la señal aplicada para crear un tipo específico de señal o para limitar el voltaje que se puede aplicar a una red.
9. Los sujetadores son redes que **"sujetan"** la señal de entrada a un nivel de cd diferente. En todo caso, la excursión pico a pico de la señal aplicada no cambia.
10. Los diodos Zener son los que utilizan efectivamente el **potencial de ruptura Zener** de una característica de unión *p-n* común para hacer que un dispositivo sea más importante y se le pueda utilizar en diversas aplicaciones. Para conducción Zener, la dirección del flujo convencional se **opone a la flecha del símbolo**. La polaridad en la situación de conducción también **se opone a la del diodo convencional.**
11. Para determinar el estado de un diodo Zener en una red de cd, sólo quítelo de la red y determine el **voltaje de circuito abierto** entre los dos puntos donde estaba conectado originalmente el diodo Zener. Si es **mayor que el potencial Zener** y tiene la polaridad correcta, el diodo Zener está "encendido".
12. Un duplicador de voltaje de media onda u onda completa emplea dos capacitores; un triplicador, tres; y un cuadruplicador, cuatro. De hecho, para cada uno, el número de diodos es igual al número de capacitores

Ecuaciones

Aproximado:

$$\text{Silicio:} \quad V_K = 0.7\text{ V}; \qquad \text{la red determina la } I_D.$$
$$\text{Germanio:} \quad V_K = 0.3\text{ V}; \qquad \text{la red determina la } I_D.$$
$$\text{Arseniuro de galio:} \quad V_K = 1.2\text{ V}; \qquad \text{la red determina la } I_D.$$

Ideal:

$$V_K = 0\text{ V}; \qquad \text{la red determina la } I_D.$$

Para conducción:

$$V_D \geq V_K$$

Rectificador de media onda:

$$V_{\text{cd}} = 0.318V_m$$

Rectificador de onda completa:

$$V_{\text{cd}} = 0.636V_m$$

2.14 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Configuración de diodos en serie En el capítulo anterior se estableció la carpeta PSpice para guardar nuestros proyectos. Esta sección definirá el nombre de nuestro proyecto, configurará el software para el análisis que se va a realizar, describirá cómo construir un circuito sencillo y, por último, realizará el análisis. La cobertura será bastante extensa puesto que se abordará por primera vez la mecánica asociada con el uso del paquete de software. En los capítulos que siguen verá que el análisis se puede realizar con bastante rapidez para obtener resultados que confirmen sus soluciones hechas a mano.

Ya podemos iniciar nuestro primer proyecto haciendo doble clic sobre el icono **Orcad Lite Edition** en la pantalla, o bien utilice la secuencia **Star-Programs-Orcad Family Release 9.2 Lite Edition.** La pantalla resultante tiene sólo algunas teclas activas en la barra de herramientas. La primera en la parte superior izquierda es **Create new document** (también puede utilizar la secuencia **File-New-Project**). Al seleccionar la tecla aparecerá el cuadro de diálogo **New Project**, donde debe escribir el **Nombre (Name)** del proyecto. Para nuestros propósitos, escogeremos **Bias** (niveles de cd) como se muestra en el encabezado de la figura 2.141 y seleccionaremos **Analog or Mixed A/D** (que se utilizará en todos los análisis de este texto). Observe en la parte inferior del cuadro de diálogo que la **Ubicación (Location)** aparece como **C:\PSpice** previamente configurada. Al hacer clic en **OK,** aparecerá otro cuadro de diálogo titulado **Create**




FIG. 2.141
Análisis con PSpice para Windows de una configuración de diodos en serie.

PSpice Project. Seleccione **Create a blank project** (de nuevo, para todos los análisis que se van a realizar en este texto). Haga clic en **OK** y aparecerá una tercera barra de herramientas en la parte superior de la pantalla con algunas teclas habilitadas. Aparece una ventana de nombre **Project Manager Window** con **Ohmslaw** como encabezado. La lista de proyecto nuevo aparecerá con un icono y un signo + asociado en un pequeño cuadro. Haciendo clic sobre el signo + la lista cambia a **SCHEMATIC1.** Si hace clic otra vez en + (a la izquierda de SCHEMATIC1) aparecerá **PAGE1;** al hacer clic sobre un signo − el proceso retrocederá. Al hacer doble clic en **PAGE1** se creará una ventana de trabajo titulada **SCHEMATIC1:PAGE1,** la que revela que un proyecto puede tener más de un archivo esquemático y más de una página asociada. El ancho y la altura de la ventana se ajustan sujetando un borde para que aparezca una flecha de doble punta y arrastrando el borde al lugar deseado. Puede cambiar de lugar cualquier ventana sobre la pantalla haciendo clic en el encabezado superior para que cambie a color azul oscuro y luego arrástrela a cualquier lugar.

Ya estamos listos para construir el circuito sencillo de la figura 2.141. Seleccione la tecla **Place a part** (la segunda tecla de la parte superior de la barra de herramientas a la derecha) para obtener el cuadro de diálogo **Place Part.** Como éste es el primer circuito que se va a construir, debemos asegurarnos de que las partes aparezcan en la lista de bibliotecas activas. Seleccione **Add Libray-Browse File** y luego seleccione **analog.olb**. Cuando aparezca bajo el encabezado **File name**, seleccione **Open.** Luego repita el proceso con **eval.olb** y **source.olb** comenzando con **Add Library**. Se requerirán los tres archivos para construir las redes que aparecen en este texto. Sin embargo, es importante tener en cuenta que:

Una vez que se han seleccionado los archivos, aparecerán en la lista de activos para cada proyecto nuevo sin tener que agregarlos cada vez; un paso como el del* Fólder *anterior, que no hay que repetir con cada proyecto parecido.

Hacemos clic en **OK** y podremos colocar los componentes en la pantalla. Para la fuente de voltaje de cd, primero seleccione la tecla **Place a part** y luego **SOURCE** en la lista de partes. Bajo **Part List**, aparecerá una lista de fuentes disponibles; seleccione **VDC** para este proyecto. Una vez que haya seleccionado **VDC,** aparecerá su símbolo, etiqueta y valor en la pantalla abajo a la derecha del cuadro de diálogo. Haga clic en **OK** y la fuente **VDC** seguirá el cursor a través de la pantalla. Sitúelo en un lugar conveniente, haga clic con el botón izquierdo del ratón, y quedará en su lugar como se muestra en la figura 2.141.

Como en esta figura hay una segunda fuente, mueva el cursor al área general de la segunda fuente y haga clic para colocarla en su lugar. Dado que ésta es la última fuente que aparece en red haga clic con el botón derecho del ratón y seleccione **End Mode.** Con esta opción termina el procedimiento y la última fuente aparece en un cuadro de puntos rojos. El hecho de que sea roja indica que aún se encuentra en el modo activo y se puede operar con ella. Con un clic más del ratón, la segunda fuente aparecerá en su lugar y el estado activo rojo termina. Puede girar 180° la segunda fuente para que coincida con la figura 2.141, haciendo clic primero en la fuente para que se vuelva roja (activa) y seleccionando luego **Rotate**. Como cada rotación sólo gira 90°, se requerirán dos rotaciones. Las rotaciones también se pueden ejecutar con la secuencia **Ctrl-R**.

Uno de los pasos más importantes del procedimiento es garantizar que se defina el potencial de tierra de 0 V para la red, de modo que los voltajes en cualquier punto de ésta tengan un punto de referencia. *El resultado es el requisito de que toda red debe tener una tierra definida*. Para

nuestros propósitos, la opción **0/SOURCE** será nuestra elección al seleccionar la tecla **GND.** Ello garantizará que un lado de la fuente se defina como 0 V. Desafortunadamente, cuando se selecciona la tecla **GND**, **0/SOURCE** no aparece como una opción. Esto se corrige al seleccionar **Add Library** en el cuadro de diálogo **Place Ground** y luego **PSpice**, seguido de **source.olb.** Ahora aparecerá **SOURCE** en la lista **Place Ground.** Al seleccionarla aparecerá la opción **0.** El símbolo asociado con esta opción incluye un **0** para indicar que la conexión a tierra establecerá el nivel de 0 V para la red. De este modo, los voltajes desplegados en varios puntos de la red tendrán un punto de referencia.

El siguiente paso será colocar los resistores de la red de la figura 2.141. Esto se logra seleccionando la tecla **Place a part** de nuevo y luego la biblioteca **ANALOG**. Desplazando las opciones, observe que aparecerá **R**, y deberá seleccionarla. Haga clic en **OK** y el resistor aparecerá al lado del cursor en la pantalla. Muévalo al lugar deseado y haga clic para dejarlo en su lugar. Puede colocar el segundo resistor desplazándolo simplemente al área general de su lugar en la figura 2.141, y haciendo clic para colocarlo en su lugar. Como sólo hay dos resistores, el proceso se termina haciendo clic con el botón derecho del ratón y seleccionando **End Mode.** Hay que girar el segundo resistor hasta la posición vertical siguiente, aplicando el mismo procedimiento descrito para la segunda fuente de voltaje.

El último elemento que se colocará es el diodo. Al seleccionar la tecla **Place a part** hará que aparezca de nuevo el cuadro de diálogo **Place Part**, en el cual seleccione la biblioteca **EVAL** de la lista de **Libraries.** Luego escriba **D** bajo el encabezado **Part** y seleccione **D14148** bajo **Part List;** luego en **OK** para colocarlo en la pantalla del mismo modo descrito para la fuente y resistores.

Ahora que todos los componentes están en la pantalla quizá desee colocarlos en las posiciones que aparecen en la figura 2.141. Esto se logra haciendo clic en el elemento y manteniendo presionado el botón izquierdo al mover el elemento.

Todos los elementos requeridos están en la pantalla, pero deben estar conectados. Esto se logra seleccionando la tecla **Place a wire,** la cual parece un escalón, en la barra de herramientas derecha. El resultado es una retícula con un centro que deberá colocar en el punto para conectar. Coloque la retícula en la parte superior de la fuente de voltaje, y haga clic con el botón izquierdo del ratón para conectarla a dicho punto. Luego trace una línea hasta el extremo del siguiente elemento y haga clic otra vez cuando la retícula esté en el punto correcto. Aparecerá una línea roja con un cuadrado en cada extremo para confirmar que la conexión está hecha. Luego coloque la retícula en los demás elementos y construya el circuito. Una vez que todo esté conectado, haga clic con el botón derecho y aparecerá la opción **End Mode**. No olvide conectar la fuente a tierra como se muestra en la figura 2.141.

Ahora todos los elementos están en su lugar, aunque sus etiquetas y valores no sean los correctos. Para cambiar cualquier parámetro, basta que haga doble clic sobre el parámetro (la etiqueta o el valor) para obtener el cuadro de diálogo **Display Properties**. Escriba la etiqueta o valor correcto, haga clic en **OK** y la cantidad cambia en la pantalla. Puede cambiar de lugar etiquetas y valores con sólo hacer clic en el centro del parámetro hasta que aparezcan cuatro pequeños cuadros en las esquinas y luego arrastrarlo a la nueva ubicación. Otro clic con el botón izquierdo, y queda depositado en su nueva ubicación.

Finalmente, iniciaremos el proceso de análisis, llamado **Simulation**, seleccionando la tecla **Create a new simulation profile** cerca de la parte superior izquierda de la pantalla (parece una página de datos con un asterisco en la esquina superior izquierda). Aparecerá un cuadro de diálogo **New Simulation** que primero solicita el nombre **(Name)** de la simulación. Escriba **Bias** y deje **none** en la petición **Inherit From**. Luego seleccione **Create** y aparecerá el cuadro de diálogo **Simulation Setting** en el cual seleccione en secuencia **Analysis-Analysis Type-Bias Point**. Haga clic en **OK** y oprima la tecla **Run** (la cual parece una punta de flecha azul aislada) o seleccione **PSpice-Run** de la barra de menús. Aparecerá la ventana **Output Window** que parece estar inactiva. Como no se utilizará en este análisis, ciérrela (X) y aparecerá el circuito de la figura 2.141 con los voltajes y niveles de corriente de la red. Puede eliminar de la pantalla (o reemplazar) las etiquetas de voltaje, corriente y potencia con sólo seleccionar **V, L** o **W** en la tercera barra de herramientas de la parte superior. También puede borrar valores individuales; sólo seleccione el valor y oprima **Delete** o la tecla tijeras localizada en la parte superior de la barra de menús. Para cambiar de lugar los valores resultantes, haga clic con el botón izquierdo en el valor y arrástrelo a la ubicación deseada.

Los resultados de la figura 2.141 muestran que la corriente que circula en la configuración en serie es de 2.081 mA a través de cada elemento, comparada con los 2.072 mA del ejemplo 2.9. El voltaje que pasa por el diodo es de 218.8 mV $-(-$ 421.6 mV) $\cong$ 0.64 V, comparado con los 0.7 V aplicados en la solución manual del ejemplo 2.9. El voltaje a través de R_1 es de 10 V $-$ 0.219 V $\cong$ 9.78 V comparado con 9.74 V de la solución hecha a mano. El voltaje por el resistor R_2 es de 5 V $-$ 0.422 V $\cong$ 4.58 V comparado con los 4.56 V del ejemplo 2.9.

Para entender las diferencias entre las dos soluciones, hay que tener en cuenta que las características internas del diodo afectan su comportamiento igual que la corriente de saturación





FIG. 2.142
Circuito de la figura 2.141 reexaminado con I_s ajustado en 3.5E-15A.

en inversa y sus niveles de resistencia con diferentes niveles de corriente. Puede ver dichas características mediante la secuencia **Edit-PSpice Model** que hace que aparezca el cuadro de diálogo **PSpice Model Editor Lite**. Veremos que el valor predeterminado de la corriente de saturación en inversa es de 2.682 nA; una cantidad cuyo efecto puede ser importante en las características del dispositivo. Si seleccionamos $I_s = 3.5\text{E-15A}$ (un valor determinado mediante ensayo y error) y eliminamos los demás parámetros para el dispositivo, habrá una nueva simulación de la red como se muestra en la figura 2.142. Ahora la corriente a través del circuito es de 2.072 mA, valor que coincide con el resultado del ejemplo 2.9. El voltaje a través del diodo es de 0.701 V o, en esencia, 0.7 V y el voltaje a través de cada resistor es exactamente como se obtuvo en la solución hecha a mano. Es decir, al elegir este valor de la corriente de saturación en inversa creamos un diodo con características que permitieron la aproximación de que $V_D = 0.7$ V cuando el diodo está "encendido".

Los resultados también pueden darse en forma de tabla, seleccionando **PSpice** en la parte superior de la pantalla y luego **View Output File**. El resultado es la lista de la figura 2.143 (modificada para conservar espacio), la cual incluye la opción **CIRCUIT DESCRIPTION** con todos los componentes de la red; la opción **Diode MODEL PARAMETERS** con el valor **Is** seleccionado, la opción **SMALL SIGNAL BASIC SOLUTION** con los niveles de voltaje de cd, los niveles de corriente y la disipación total de potencia y, por último, la opción **OPERATING POINT INFORMATION** para el diodo.

El análisis ahora está completo para el circuito de diodo de interés. De acuerdo, se utilizó muchísima información para establecer e investigar esta red un tanto sencilla. Sin embargo, la mayor parte de este material no se repetirá en los siguientes ejemplos resueltos con PSpice, lo cual tendrá un dramático efecto en la extensión de las descripciones. Para propósitos prácticos, una buena idea es comprobar con PSpice otros ejemplos incluidos en este capítulo, o que se investiguen los ejercicios que vienen al final, para adquirir confianza al aplicar el paquete de software.

Características del diodo Las características del diodo DIN4148 utilizado en el análisis anterior se obtendrán ahora por medio de algunas maniobras algo más complejas que las que se emplearon en el primer ejemplo. El proceso se inicia construyendo primero la red de la figura 2.144 siguiendo los procedimientos que se acaban de describir. Observe en particular que la fuente se designa **E** y se ajusta a **0 V** (su valor inicial). A continuación se selecciona el icono **New Simulation Profil** de la barra de herramientas para obtener el cuadro de diálogo **New Simulation**. En cuanto al nombre (**NAME),** escriba **Fig. 2.145** puesto que es el lugar de la gráfica que se va a obtener. Luego seleccione **Create** y aparecerá el cuadro de diálogo **Simulation Settings**. Bajo **Analysis Type,** seleccione **DC Sweep** porque deseamos repasar un intervalo de valores para la fuente de voltaje. Al seleccionar **DC Sweep** aparece simultáneamente una lista de opciones en la región derecha del cuadro de diálogo, el cual requiere hacer las mismas selecciones. Como planeamos repasar una serie de voltajes, la variable **Sweep (Sweep variable)** es una fuente de **Voltaje (Voltage source)**. Su nombre debe ser **E**, como aparece en la figura 2.144. El repaso será **Lineal (Linear)** (igual espacio entre puntos de datos) con un valor de inicio (**Start value)** de 0 V, un valor final **(End value)** de 10 V y un incremento (**Increment**) de 0.01 V. Después de incluidas todas las entradas, haga clic en **OK** y puede seleccionar la opción **RUN PSpice.** El análisis se realizará con la fuente de voltaje cambiando de 0 V a 10 V en 1000 pasos (obtenidos por la división de 10 V/0.01 V). El resultado, sin embargo, es sólo una gráfica con una escala horizontal de 0 a 10 V.



```
****   CIRCUIT DESCRIPTION

**************************************************************************

SCHEMATIC1.net
R_R1       N00258 N00288  4.7k
R_R2       N00345 N00315  2.2k
V_E2       0 N00345 5Vdc
V_E1       N00258 0 10Vdc
D_D1       N00288 N00315 D1N4148

****   Diode MODEL PARAMETERS
**************************************************************************

           D1N4148
      IS   3.500000E-15

****   SMALL SIGNAL BIAS SOLUTION      TEMPERATURE =  27.000 DEG C

**************************************************************************
NODE       VOLTAGE
(N00258)  10.0000
(N00288)    .2602
(N00315)   -.4409
(N00345)  -5.0000


VOLTAGE SOURCE CURRENTS

  NAME        CURRENT
   V_E2      -2.072E-03
   V_E1      -2.072E-03

TOTAL POWER DISSIPATION   3.11E-02  WATTS

****   OPERATING POINT INFORMATION     TEMPERATURE =  27.000 DEG C

**************************************************************************

**** DIODES

NAME        D_D1
MODEL       D1N4148
ID          2.07E-03
VD          7.01E-01
REQ         1.25E+01
CAP         0.00E+00
```

FIG. 2.143

Archivos de resultados del análisis realizado con PSpice para Windows del circuito de la figura 2.142.

Como la gráfica que deseamos es de I_D contra V_D, tenemos que cambiar el eje horizontal (eje x) a V_D. Esto se hace seleccionando **Plot** y luego **Axis Settings**. Aparecerá el cuadro de diálogo **Axis Settings**, donde hay que hacer selecciones. Si selecciona **Axis Variables**, aparecerá un cuadro de diálogo **X-Axis Variable** con una lista de variables que puede seleccionar para el eje x. Seleccione **V1(D1)**, puesto que representa el voltaje a través del diodo. Si luego seleccionamos **OK,** regresará el cuadro de diálogo **Axis Settings,** donde hay que seleccionar **User Defined**




FIG. 2.144

Red para obtener las características del diodo DIN4148.

bajo el encabezado **Data Range**. Luego seleccione **User Defined** porque nos permitirá limitar la gráfica a un intervalo de 0 V a 1 V puesto que el voltaje de "encendido" del diodo deberá ser de cerca de 0.7 V. Después de ingresar el intervalo de 0-1 V, al seleccionar **OK** obtendrá una gráfica con **V1(D1)** como la variable *x* con un intervalo de 0 V a 1 V. Al parecer, el eje horizontal está listo para la gráfica deseada.

Ahora debemos volver nuestra atención al eje vertical, el cual deberá ser la corriente a través del diodo. Al seleccionar **Trace** y luego **Add Trace** obtendrá el cuadro de diálogo **Add Trace** donde aparecerá **I(D1)** como una de las posibilidades. Seleccione **I(DI)** y también aparecerá **Trace Expression** en la parte inferior del cuadro de diálogo. Al seleccionar **OK** se obtendrán las características del diodo de la figura 2.145 que muestra con toda claridad una abrupta elevación de alrededor de 0.7 V.




FIG. 2.145
Características del diodo DIN4148.

Si volvemos al **PSpice Model Editor** para el diodo y cambiamos I_s a 3.5E-15A como en el ejemplo anterior, la curva se desplazará a la derecha. Se utilizarán procedimientos semejantes para obtener las curvas características para varios elementos que se van a presentar en capítulos posteriores.

Multisim

A continuación describimos el procedimiento para ingresar un circuito a Multisim verificando los resultados del ejemplo 2.13, el cual contenía dos diodos en una configuración en serie-paralelo.

Para una red de este tipo tenemos dos opciones; la primera, utilizar la lista "real" de componentes representada por la primera barra de herramientas vertical; la segunda, utilizar la lista "virtual" representada por la segunda barra de herramientas vertical. Como todos los elementos de la red son valores comerciales fáciles de adquirir, se utilizará la lista real. De hecho, como el diodo está especificado, debemos utilizar la opción real para este componente. Los resistores y la fuente se podrían ingresar con cualquiera de los procedimientos. Recuerde que el uso de la lista real requiere que todos los parámetros del componente estén especificados, ya que es una lista comercial concreta en la que se puede elegir un componente.

La construcción se inicia colocando la fuente de voltaje en un lugar conveniente de la pantalla, como se muestra en la figura 2.146. Esto se logra seleccionando primero el teclado superior de la primera barra de herramientas vertical, que semeja una fuente de cd. Al colocar el cursor en el perímetro de la tecla aparecen las palabras **Place Source.** Al seleccionar esta opción aparece el cuadro de diálogo **Select a Component**, donde se selecciona **POWER SOURCES** bajo **Family heading**. Seleccione **DC Power** del encabezado **Component**, a continuación **OK,** y la fuente se coloca en cualquier parte de la pantalla con un simple clic del botón izquierdo del ratón. Desde luego, deberá situarla en un lugar que deje espacio para los componentes restantes del circuito. Aparece como **V1** con un valor de **12 V**. Una vez que se coloca en su lugar reaparece la opción **Select a Component.**

Los resistores se ubican seleccionando primero el símbolo resistor, el cual aparece como la segunda opción bajo la primera barra de herramientas vertical, una tecla titulada **BASIC.** Al se-

leccionarla, de nuevo aparece un cuadro de diálogo **Select a component,** para seleccionar **RESISTOR** bajo La lista **Family.** Para el circuito de interés, uno de los resistores es de 3.3 kW, un valor comercial estándar. Ahora puede repasar todos los valores posibles de resistores, aunque puede llegar a ser un proceso largo y tedioso. Es preferible sólo escribir 3.3k (no se requieren las unidades) en el área justo debajo de la lista **Component** y de inmediato aparece 3.3kOhm en la parte superior de la lista. Después de seleccionar este valor, oprima **OK** y el resistor aparece en la pantalla, el cual puede colocar siguiendo el mismo procedimiento que para la fuente. Tiene un valor de 3.3kW y una etiqueta de **R1**. Como este circuito tiene dos resistores, hay que repetir el proceso para el valor de 5.6 kW, el cual también se coloca en una región de las características que soporta la formación del circuito. Tiene un valor de 5.6kW, pero como es el segundo resistor que se coloca, tiene la etiqueta **R2.**

A continuación se deben colocar los diodos en el área general correcta. Volviendo a la primera barra de herramientas vertical, seleccione el símbolo de diodo (tercero hacia abajo) para obtener de nuevo el cuadro de diálogo **Select a Component.** Bajo **Family** seleccione **DIODE,** y bajo **Component** seleccione el diodo **IN4009;** oprima **OK** y colóquelo siguiendo el mismo procedimiento antes descrito. Como en la configuración aparecen dos diodos, repita el proceso hasta que todos los elementos estén en su lugar.

Finalmente, estableceremos la conexión a tierra, lo cual se logra volviendo a la opción **Source**. Cuando aparezca el diálogo **Select a Component**, seleccione **GROUND** bajo el encabezado **Component.** Oprima **OK** y aparece el símbolo de tierra en la pantalla, el cual se coloca como antes se describió.

Como aparece en la figura 2.146, se utiliza un multímetro para medir la corriente a través del resistor **R1.** La opción multímetro aparece en la parte superior de la barra de herramientas más a la derecha de la pantalla. Al seleccionarla aparecerá con el encabezado **XMM1**. Haga doble clic en el medidor y aparecerá el cuadro de diálogo **Multimeter-XMM1,** en el cual puede seleccionar **A** para representar el amperímetro. Al salir del cuadro de diálogo funciona como amperímetro. La corriente a través del diodo **D1** se mide con un amperímetro obtenido con la opción **Indicador** que aparece como la décima tecla hacia abajo en la primera barra de herramientas vertical. Parece un número 8 en una cápsula de circuito integrado. Al seleccionarla aparece un cuadro de diálogo **Select a Component,** donde puede seleccionar **AMMETER** bajo el encabezado **Family**. Bajo **Component** existen cuatro opciones para definir la orientación del medidor. Con **AMMETER H,** el amperímetro aparecerá en posición horizontal con el signo más a la izquierda. Si selecciona **AMMETER HR** el amperímetro también aparecerá en posición horizontal, pero con el signo más a la derecha. Con **AMMETER V,** el amperímetro aparecerá en posición vertical con el signo más en la parte superior, pero con **AMMETER VR,** el amperímetro continuará en posición vertical, pero con el signo más en la parte inferior. En nuestro caso




FIG. 2.146
Verificación de los resultados del ejemplo 2.13 con Multisim.

seleccione **AMMETER H**. Observará que aparecen una etiqueta y otros datos con el medidor cuando se coloca en el circuito, los cuales puede eliminar haciendo doble clic sobre el indicador para obtener el cuadro de diálogo **Ammeter**. Elija **Display** y quite las marcas de verificación de todas las posibilidades listadas. Haga clic en **OK**, y el amperímetro aparece como se muestra en la figura 2.146. Con la misma opción **Indicator** puede obtener un voltímetro para el voltaje a través del resistor **R2**.

Antes de conectar todos los elementos, deberán estar colocados en su posición final. Para ello haga clic en el elemento o medidor y mantenga oprimido el botón; lleve el elemento a la posición deseada; los cuatro pequeños cuadrados oscuros alrededor del elemento y las etiquetas asociadas indicarán que están listos para trabajar con ellos.

Para cambiar de lugar una etiqueta o un valor, haga clic en el elemento para crear cuatro cuadrados pequeños alrededor de la cantidad y muévala a la posición deseada, manteniendo el botón oprimido durante toda la operación.

El cambio de la etiqueta **V1** a **E** requiere un doble clic en la etiqueta **V1** para que aparezca el cuadro de diálogo **DC_POWER**. Seleccione **Label** y escriba la nueva **refDcs** como **E.** Un clic en **OK** y la **E** aparecerá en la pantalla. Siga este mismo procedimiento para cambiar cualquiera de las etiquetas de cualesquier elementos del circuito.

Para cambiar el voltaje de **12 V** a **20 V** haga doble clic en el valor para que aparezca otra vez el cuadro de diálogo **DC_POWER**. Bajo **Value**, el **Voltage(V)** se pone en **20 V**. Un clic en **OK**, y los **20 V** aparecerán al lado de la fuente de voltaje en la pantalla.

La rotación de cualquiera de los elementos en el sentido de las manecillas del reloj se realiza mediante la secuencia **Ctrl-R.** Cada rotación girará 90° el elemento.

La conexión de los elementos se realiza colocando el cursor en el extremo de un elemento hasta que aparece un pequeño círculo y un conjunto de retículas para designar el punto de inicio. Una vez en su lugar, haga clic en esa posición y aparecerá una **x** en esa terminal. Luego diríjase al otro extremo del elemento y haga doble clic con el ratón; automáticamente aparece un cable de conexión rojo con la ruta más directa entre los dos elementos; el proceso se llama **Automatic Wiring (Alambrado automático)**.

Ahora que todos los componentes están en su lugar es el momento de iniciar el análisis del circuito, una operación que se puede realizar en una de tres formas. Una opción es seleccionar **Simulate** en la parte superior de la pantalla, seguida de **Run**. La siguiente es la flecha verde en la barra de herramientas. La última es cambiar el interruptor que aparece en la parte superior de la pantalla a la posición 1. En cada caso aparece una solución en los indicadores luego de unos segundos de parpadeo, lo cual indica que el paquete de software está repitiendo el análisis durante un tiempo. Para aceptar la solución y detener la simulación, ponga el interruptor en la posición **0** o seleccione de nuevo la tecla de la figura de un rayo.

La corriente a través del diodo es de 3.365 mA, la cual concuerda muy bien con los 3.32 mA del ejemplo 2.13. El voltaje a través del resistor R_2 es de 18.722 V, que se aproxima mucho a los 18.6 V del mismo ejemplo. Después de la simulación, el multímetro se puede desplegar en la pantalla como se muestra en la figura 2.146; para ello haga doble clic en el símbolo de medidor. Al hacer clic en cualquier parte del medidor, la parte superior es de color azul oscuro y puede llevar el medidor a cualquier lugar con sólo hacer clic en la región azul y arrastrarlo al sitio deseado. La corriente de 193.379 μA se parece mucho a la de 212 μA del ejemplo 2.13. Las diferencias se deben sobre todo a que se supone que el voltaje a través de cada diodo es de 0.7 V, en tanto que en realidad es diferente en cada uno de los diodos de la figura 2.146, puesto que la corriente a través de cada uno es diferente. No obstante, la solución con Multisim se asemeja mucho a la aproximada del ejemplo 2.13.

PROBLEMAS


**Nota:* Los asteriscos señalan los problemas más difíciles.

2.2 Análisis por medio de la recta de carga


1. a. Utilizando de las características de la figura 2.147, determine I_D, V_D y V_R para el circuito de la figura 2.147a.
b. Repita la parte (a) utilizando el modelo aproximado del diodo y compare los resultados.
c. Repita la parte (a) utilizando el modelo ideal del diodo y compare los resultados.

2. a. Con las características de la figura 2.147b, determine I_D y V_D para el circuito de la figura 2.148.
b. Repita la parte (a) con $R = 0.47$ kΩ
c. Repita la parte (a) con $R = 0.18$ kΩ
d. ¿El nivel de V_D es relativamente cercano a 0.7 V en cada caso?

¿Cómo se comparan los niveles resultantes de I_D? Comente como corresponda.



(a)



(b)

FIG. 2.147
Problemas 1 y 2.

3. Determine el valor de R para el circuito de la figura 2.148 que producirá una corriente a través del diodo de 10 mA si $E = 7$ V. Use las características de la figura 2.147b para el diodo.

4. a. Con las características aproximadas del diodo de Si, determine V_D, I_D y V_R para el circuito de la figura 2.149.

b. Realice el mismo análisis de la parte (a) con el modelo ideal para el diodo.

c. ¿Sugieren los resultados obtenidos en las partes (a) y (b) que el modelo ideal puede ser una buena aproximación de la respuesta real en algunas condiciones?




FIG. 2.148
Problemas 2 y 3.

FIG. 2.149
Problema 4.

5. Determine la corriente I para cada una de las configuraciones de la figura 2.150 utilizando el modelo equivalente del diodo.




FIG. 2.150
Problema 5.

6. Determine V_o e I_D para las redes de la figura 2.151.




FIG. 2.151
Problemas 6 y 49.

***7.** Determine el nivel de V_o para cada una de las redes de la figura 2.152.




FIG. 2.152
Problema 7.

***8.** Determine V_o e I_D para las redes de la figura 2.153.




FIG. 2.153
Problema 8.

*9. Determine V_{o_1} y V_{o_2} para las redes de la figura 2.154.




FIG. 2.154
Problema 9.

2.4 Configuraciones en paralelo y en serie-paralelo

10. Determine V_o e I_D para las redes de la figura 2.155.




FIG. 2.155
Problemas 10 y 50.

*11. Determine V_o e I para las redes de la figura 2.156.




FIG. 2.156
Problema 11.

12. Determine V_{o1}, V_{o2} e I para la red de la figura 2.157.

*13. Determine V_o e I_D para las redes de la figura 2.158.




FIG. 2.157
Problema 12.

FIG. 2.158
Problemas 13 y 51.

2.5 Compuertas AND/OR

14. Determine V_o para la red de la figura 2.39 con 0 V en ambas entradas.

15. Determine V_o para la red de la figura 2.39 con 10 V en ambas entradas.

16. Determine V_o para la red de la figura 2.42 con 0 V en ambas entradas.

17. Determine V_o para la red de la figura 2.42 con 10 V en ambas entradas.

18. Determine V_o para la compuerta OR lógica negativa de la figura 2.159.

19. Determine V_o para la compuerta AND lógica negativa de la figura 2.160.




FIG. 2.159
Problema 18.

FIG. 2.160
Problema 19.

20. Determine el nivel de V_o para la compuerta de la figura 2.161.

21. Determine V_o para la configuración de la figura 2.162.




FIG. 2.161
Problema 20.

FIG. 2.162
Problema 21.

2.6 Entradas senoidales; rectificación de media onda

22. Suponiendo un diodo ideal, trace v_i, v_d e i_d para el rectificador de media onda de la figura 2.163. La entrada es una forma de onda senoidal con una frecuencia de 60 Hz.

23. Repita el problema 22 con un diodo de silicio ($V_K = 0.7$ V)

24. Repita el problema 22 con una carga de 6.8 kΩ aplicada como se muestra en la figura 2.164. Trace v_L e i_L.




FIG. 2.163
Problemas 22 a 24.

FIG. 2.164
Problema 24.

25. Para la red de la figura 2.166; trace v_o y determine V_{cd}.

***26.** Para la red de la figura 2.166; trace v_o e i_R.




FIG. 2.165
Problema 25.

FIG. 2.166
Problema 26.

***27.** **a.** Dada $P_{máx}$ = 14 mV para cada uno de los diodos de la figura 2.167, determine los valores nominales de corriente máxima de cada diodo (utilizando el modelo equivalente aproximado).

b. Determine $I_{máx}$ para $V_{i_{máx}}$ = 160 V.

c. Determine la corriente a través de cada diodo en $V_{i_{máx}}$ utilizando los resultados de la parte (b)

d. Si sólo hubiera un diodo, determine la corriente a través de él y compárela con los valores nominales máximos.




FIG. 2.167
Problema 27.

2.7 Rectificación de onda completa

28. Un rectificador de onda completa en configuración de puente con una entrada senoidal de 120 V rms tiene un resistor de carga de 1 kΩ.

a. Si se emplean diodos de silicio, ¿cuál es el voltaje disponible en la carga?

b. Determine el valor nominal de PIV de cada diodo.

c. Encuentre la corriente máxima a través de cada diodo durante la conducción.

d. ¿Cuál es la potencia nominal requerida de cada diodo?

29. Determine v_o y el valor nominal de PIV de cada uno de los diodos de la configuración de la figura 2.168.




FIG. 2.168
Problema 29.

*30. Trace v_o para la red de la figura 2.169 y determine el voltaje de cd disponible.




FIG. 2.169
Problema 30.

*31. Trace v_o para la red de la figura 2.170 y determine el voltaje de cd disponible.




FIG. 2.170
Problema 31.

2.8 Recortadores

32. Determine v_o para cada una de las redes de la figura 2.171 con la entrada mostrada.




FIG. 2.171
Problema 32.

33. Determine v_o para cada una de las redes de la figura 2.172 con la entrada mostrada.




FIG. 2.172
Problema 33.

*34. Determine v_o para cada una de las redes de la figura 2.173 con la entrada mostrada.




FIG. 2.173
Problema 34.

*35. Determine v_o para cada una de las redes de la figura 2.174 con la entrada mostrada.




FIG. 2.174
Problema 35.

36. Trace i_R y v_o para la red de la figura 2.175 con la entrada mostrada.




FIG. 2.175
Problema 36.

2.9 Sujetadores

37. Trace v_o para cada una de las redes de la figura 2.176 con la entrada mostrada.




FIG. 2.176
Problema 37.

38. Trace v_o para cada una de las redes de la figura 2.177 con la entrada mostrada. ¿Sería una buena aproximación considerar que el diodo es ideal en ambas configuraciones? ¿Por qué?




FIG. 2.177
Problema 38.

*39. Para la red de la figura 2.178:
   a. Calcule 5τ.
   b. Compare 5τ con la mitad del periodo de la señal aplicada
   c. Trace v_o.




FIG. 2.178
Problema 39.

*40. Diseñe un sujetador para que realice la función indicada en la figura 2.179.




FIG. 2.179
Problema 40.

*41. Diseñe un sujetador para que realice la función indicada en la figura 2.180.




FIG. 2.180
Problema 41.

2.10 Diodos Zener

*42. a. Determine V_L, I_L, I_Z e I_R para la red de la figura 2.181 si $R_L = 180\ \Omega$.
b. Repita la parte (a) si $R_L = 470\ \Omega$.
c. Determine el valor de R_L que establecerá las condiciones de potencia máxima para el diodo Zener.
d. Determine el valor mínimo de R_L para garantizar que el diodo esté "encendido".




FIG. 2.181
Problema 42.

*43. a. Diseñe la red de la figura 2.182 para mantener V_L a 12 V con una variación de la carga (I_L) de 0 mA a 200 mA. Es decir, determine R_S y V_Z.
b. Determine $P_{Z_{máx}}$ para el diodo Zener de la parte (a)

*44. Para la red de la figura 2.183, determine el intervalo de V_i que mantendrá V_L a 8 V y que no excederá la potencia nominal máxima del diodo Zener.




FIG. 2.182
Problema 43.

FIG. 2.183
Problemas 44 y 52.

45. Diseñe un regulador de voltaje que mantendrá un voltaje de salida de 20 V a través de una carga de 1 kΩ con una entrada que variará entre 30 y 50 V. Es decir, determine el valor apropiado de R_S y la corriente máxima I_{ZM}.

46. Trace la salida de la red de la figura 2.140 si la entrada es una onda cuadrada de 50 V. Repita para una onda cuadrada de 5 V.

2.11 Circuitos multiplicadores de voltaje

47. Determine el voltaje disponible con el duplicador de voltaje de la figura 2.118 si el voltaje secundario del transformador es de 120 V (rms).

48. Determine los valores nominales de PIV requeridas de los diodos de la figura 2.118 en función del valor pico del voltaje secundario V_m.

2.14 Análisis por computadora

49. Analice la red de la figura 2.151 con PSpice para Windows.
50. Analice la red de la figura 2.155 con PSpice para Windows.
51. Analice la red de la figura 2.158 con PSpice para Windows.
52. Realice un análisis general de la red Zener de la figura 2.183 utilizando PSpice para Windows.
53. Repita el problema 49 utilizando Multisim.
54. Repita el problema 50 utilizando Multisim.
55. Repita el problema 51 utilizando Multisim.
56. Repita el problema 52 utilizando Multisim.

Transistores de unión bipolar

3

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Familiarizarse con la construcción y operación básicas del transistor de unión bipolar.
- Ser capaz de aplicar la polarización apropiada para garantizar la operación en la región activa.
- Reconocer y poder explicar las características de un transistor *npn* o *pnp*.
- Familiarizarse con los parámetros importantes que definen la respuesta de un transistor.
- Ser capaz de probar un transistor e identificar las tres terminales.



Coinventores del primer transistor en los laboratorios Bell: Dr. William Shockley (sentado); Dr. John Bardeen (izquierda), Dr. Walter H. Brattain (Cortesía de AT&T Archives.).


Dr. Shockley Nació en Londres, Inglaterra, 1910 Doctorado de la Universidad de Harvard, 1936
Dr. Bardeen Nació en Madison, Wisconsin, 1908 Doctorado de la Universidad de Princeton, 1936
Dr. Brattain Nació en Amoy, China, 1902 Doctorado de la Universidad de Minnesota, 1928

Los tres compartieron el premio Nobel en 1956 por esta contribución.

3.1 INTRODUCCIÓN

Durante el periodo de 1904 a 1947, el tubo de vacío, o bulbo, fue sin duda el dispositivo electrónico de mayor interés y desarrollo. J. A. Fleming presentó en 1904 el diodo de tubo de vacío. Poco tiempo después, en 1906, Lee de Forest agregó un tercer elemento, llamado *rejilla de control* al diodo de tubo de vacío y el resultado fue el primer amplificador, el *tríodo*. En los años que siguieron, la radio y la televisión dieron un gran estímulo a la industria de los bulbos. La producción se elevó de aproximadamente 1 millón de bulbos en 1922 a cerca de 100 millones en 1937. A principios de la década de 1930 el tetrodo de cuatro elementos y el pentodo de cinco tuvieron un rol destacado en la industria de los bulbos de electrones. En años posteriores, la industria llegó a ser una de las de primordial importancia y de rápido avance en el diseño, técnicas de fabricación, aplicaciones de alta potencia y alta frecuencia, así como en la miniaturización.

El 23 de diciembre de 1947, sin embargo, la industria de la electrónica iba a experimentar el advenimiento de una dirección completamente nueva en cuanto a interés y desarrollo. Fue en la tarde de este día en que Walter H. Brattain y John Bardeen demostraron la acción amplificadora del primer transistor en los laboratorios Bell. El transistor original (un transistor de punto de contacto) se muestra en la figura 3.1. Las ventajas de este dispositivo de estado sólido de tres terminales sobre el bulbo fueron obvias de inmediato. Era más pequeño y más liviano; no tenía que calentarse ni perdía calor; su construcción era robusta; era más eficiente, puesto que el dispositivo consumía menos potencia; estaba disponible al instante para su uso, ya que no requería un periodo de calentamiento, y se podían obtener voltajes de operación más bajos. Observe que








FIG. 3.1
El primer transistor (Cortesía de Bell Telephone Laboratories.)

este capítulo es nuestro primer análisis de dispositivos con tres o más terminales. Encontrará que todos los amplificadores (dispositivos que incrementan el nivel de voltaje, corriente o potencia) tienen tres terminales, de las cuales una controla el flujo entre las otras dos.


3.2 CONSTRUCCIÓN DE UN TRANSISTOR



El transistor es un dispositivo semiconductor de tres capas que consta de dos capas de material tipo *n* y una de material tipo *p* o de dos capas de material tipo *p* y una de material tipo *n*. El primero se llama *transistor npn* y el segundo *transistor pnp*. Ambos se muestran en la figura 3.2 con la polarización de cd apropiada. En el capítulo 4 veremos que la polarización de cd es necesaria para establecer la región de operación apropiada para la amplificación de ca. La capa del emisor está muy dopada, la base ligeramente, y el colector sólo un poco dopado. Los grosores de las capas externas son mucho mayores que las del material tipo *p* o *n* emparedado. Para los transistores mostrados en la figura 3.2 la relación entre el grosor total y el de la capa central es de 0.150/0.001 = 150:1. El dopado de la capa emparedada también es considerablemente menor que el de las capas externas (por lo común de 10:1 o menor). Este menor nivel de dopado reduce la conductividad (incrementa la resistencia) de este material al limitar el número de portadores "libres".



(a)



(b)

FIG. 3.2
Tipos de transistores: (a) pnp; (b) npn.

Con la polarización mostrada en la figura 3.2, las terminales se identificaron por medio de las letras mayúsculas *E* para *emisor*, *C* para *colector* y *B* para *base*. La conveniencia de esta notación se pondrá de manifiesto cuando analicemos la operación básica del transistor. La abreviatura BJT (de *bipolar junction transistor*) se suele aplicar a este dispositivo de tres terminales. El término *bipolar* refleja el hecho de que huecos *y* electrones participan en el proceso de inyección hacia el material opuestamente polarizado. Si se emplea sólo un portador (electrón o hueco), se considera que es un dispositivo *unipolar*. El diodo Schottky del capítulo 16 pertenece a esa clase.

3.3 OPERACIÓN DEL TRANSISTOR

A continuación describiremos la operación básica del transistor utilizando el transistor *pnp* de la figura 3.2a. La operación del transistor *npn* es exactamente la misma con los roles de los electrones y huecos intercambiados. En la figura 3.3 se volvió a dibujar el transistor *pnp* sin polarización entre la base y el emisor. Observe las semejanzas entre esta situación y la del diodo *polarizado en directa* en el capítulo 1. El ancho de la región de empobrecimiento se redujo a causa de la polarización aplicada y el resultado fue un intenso flujo de portadores mayoritarios del material tipo *p* al material tipo *n*.

Eliminemos ahora la polarización de la base al emisor del transistor *pnp* de la figura 3.2a como se muestra en la figura 3.4. Considere las semejanzas entre esta situación y la del diodo *polarizado en inversa* de la sección 1.6. Recuerde que el flujo de portadores mayoritarios es cero, y el resultado es sólo un flujo de portadores minoritarios, como se indica en la figura 3.4. En suma, por consiguiente:

La unión p-n de un transistor se polariza en inversa en tanto que la otra se polariza en directa.




FIG. 3.3
Unión polarizada en directa de un transistor pnp.

FIG. 3.4
Unión polarizada en inversa de un transistor pnp.

En la figura 3.5 se aplicaron ambos potenciales de polarización a un transistor *pnp*, con los flujos de portadores mayoritarios y minoritarios resultantes indicados. Observe en la figura 3.5 los anchos de las regiones de empobrecimiento donde se ve con claridad cuál unión es polarizada en directa y cual lo está polarizada en inversa. Como se indica en la figura 3.5, una gran cantidad de portadores mayoritarios se difundirá a través de la unión *p–n* polarizada en directa hacia el material tipo *n*. La pregunta es entonces si estos portadores contribuirán directamente con la corriente de base I_B o si pasarán directamente al material tipo *p*. Como el material tipo *n* emparedado es muy delgado y su conductividad es baja, un número muy pequeño de estos portadores tomarán esta ruta de alta resistencia hacia la base. La magnitud de la corriente de base es por lo general del orden de microamperes, en comparación con los miliamperes de las corrientes del emisor y el colector. El mayor número de estos portadores mayoritarios se difundirá a través de la unión polarizada en inversa hacia el material tipo *n* conectado al colector como se indica en la figura 3.5. La razón de la facilidad relativa con que los portadores mayoritarios pueden atravesar la unión polarizada en inversa es fácil de entender si consideramos que en el caso del diodo polarizado en inversa los portadores mayoritarios inyectados aparecerán como portadores minoritarios en el material tipo *p*. En otras palabras, ha habido una *inyección* de portadores minoritarios en el material tipo *n* de la región de la base. Si se combina esto con el hecho de que todos los portadores minoritarios de la región de empobrecimiento atravesarán la unión polarizada en inversa de un diodo explica el flujo indicado en la figura 3.5.




FIG. 3.5
Flujo de portadores mayoritarios y minoritarios de un transistor pnp.

Aplicando la ley de las corrientes de Kirchhoff al transistor de la figura 3.5 como si fuera un nodo único obtenemos

$$I_E = I_C + I_B \tag{3.1}$$

y hallamos que la corriente en el emisor es la suma de las corrientes en el colector y la base. La corriente del colector, sin embargo, consta de dos componentes, los portadores mayoritarios y los minoritarios como se indica en la figura 3.5. El componente de corriente de portadores minoritarios se llama *corriente de fuga* y se le da el símbolo I_{CO} [corriente I_C con el emisor abierto *A*bierto (*O*pen)]. La corriente del colector, por consiguiente, está determinada en su totalidad por

$$I_C = I_{C_{\text{mayoritarios}}} + I_{CO_{\text{minoritarios}}} \tag{3.2}$$

Para transistores de uso general, I_C se mide en miliamperes e I_{CO} en microamperes o nanoamperes. I_{CO}, como la I_s para un diodo polarizado en inversa, es sensible a la temperatura y hay que examinarla con cuidado cuando se consideren aplicaciones de amplios intervalos de temperatura. Puede afectar severamente la estabilidad de un sistema a alta temperatura si no se considera como es debido. Mejoras en las técnicas de construcción han reducido significativamente los niveles de I_{CO}, al grado en que su efecto a menudo puede ser ignorado.


3.4 CONFIGURACIÓN EN BASE COMÚN


La notación y símbolos utilizados junto con el transistor en la mayoría de los textos y manuales publicados en la actualidad se indican en la figura 3.6 para la configuración de base común con transistores *pnp* y *npn*. La terminología en base común se deriva del hecho de que la base es común tanto para la entrada como para la salida de la configuración. Además, la base por lo general es la terminal más cercana a, o en, un potencial de tierra. A lo largo de este libro todas las direcciones de la corriente se referirán a un flujo convencional (de huecos) y no a uno de electrones. Esta opción se basó principalmente en el hecho de que la mayor parte de la literatura disponible en instituciones educativas e industriales emplea el flujo convencional, y las flechas en todos los símbolos electrónicos tienen una dirección definida de acuerdo con esta convención. Recuerde que la flecha en el símbolo del diodo definía la dirección de conducción de corriente convencional. Para el transistor:

La flecha en el símbolo gráfico define la dirección de la corriente del emisor (flujo convencional) a través del dispositivo.


Todas las direcciones de la corriente que aparecen en la figura 3.6 son las direcciones reales como las define el flujo convencional. Observe en cada caso que $I_E = I_C + I_D$, y también que la polarización aplicada (fuentes de voltaje) es tal como para establecer corriente en la dirección indicada en cada rama. Es decir, compare la dirección de I_E con la polaridad de V_{EE} con cada configuración y la dirección de I_C con la polaridad de V_{CC}.


Para describir plenamente el comportamiento de un dispositivo de tres terminales como el de los amplificadores en base común de la figura 3.6, se requieren dos conjuntos de características, uno para los parámetros de *entrada* (*punto de manejo*) y el otro para el lado de *salida*. El conjunto de entrada para el amplificador en base común de la figura 3.7 relaciona una corriente de entrada (I_E) con un voltaje de entrada (V_{BE}) para varios niveles de voltaje de salida (V_{CB}).





(a)





(b)

FIG. 3.6
Notación y símbolos utilizados con la configuración en base común: (a) transistor pnp; (b) transistor npn.




FIG. 3.7
Características de entrada para un amplificador de transistor de silicio en configuración en base común.

El conjunto de salida relaciona una corriente de entrada (I_C) con un voltaje de salida (V_{CB}) para varios niveles de corriente de entrada (I_E), como se muestra en la figura 3.8. La salida o conjunto de características del *colector* ofrece tres regiones básicas de interés, como se indica en la figura 3.8, las regiones *activa*, *de corte* y *saturación*. La primera es la región que normalmente se emplea para amplificadores lineales (sin distorsión). En particular:

En la región activa la unión base-emisor se polariza en directa, en tanto que la unión colector-base se polariza en inversa.




FIG. 3.8
Salida o características del colector de un amplificador de transistor en base común.

Las modalidades de polarización de la figura 3.6 definen la región activa. En el extremo inferior de la región activa la corriente en el emisor *(I_E)* es cero y el colector es simplemente el que produce la corriente de saturación en inversa I_{CO}, como se indica en la figura 3.9. La corriente I_{CO} es tan pequeña (microamperes) en magnitud en comparación con la escala vertical de I_C (miliamperios), que aparece virtualmente sobre la misma línea horizontal que $I_C = 0$. Las condiciones que se dan en el circuito cuando $I_E = 0$ con la configuración de base común se muestran en la figura 3.9. La notación que se usa con más frecuencia para I_{CO} y que aparece en hojas de datos y especificaciones es, como se indica en la figura 3.9, I_{CBO}. Debido a las técnicas de construcción mejoradas, el nivel de I_{CBO} para transistores de uso general (especialmente de silicio) en los intervalos de baja y mediana potencia en general es tan bajo que su efecto puede ser ignorado. Sin embargo, para unidades de alta potencia I_{CBO} se mantendrá en el intervalo de los miliamperes. Además, tenga en cuenta que I_{CBO}, al igual que I_s, para el diodo (ambas corrientes de fuga en inversa) es sensible a la temperatura. A temperaturas más altas el efecto de I_{CBO} puede llegar a ser un factor importante por su rápido incremento con la temperatura.




FIG. 3.9
Corriente de saturación en inversa.

Observe en la figura 3.8 que a medida que la corriente en el emisor se incrementa por encima de cero, la corriente del colector aumenta a una magnitud igual en esencia a la de la corriente del emisor, como lo determinan las relaciones de corriente básicas para el transistor. Observe también el efecto casi insignificante de V_{CB} en la corriente a través del colector para la región activa. Las curvas indican con claridad que *una primera aproximación a la relación de I_E e I_C en la región activa está dada por*

$$I_C \cong I_E \tag{3.3}$$

Como su nombre lo dice, la región de corte se define como aquella donde la corriente en el colector es de 0 A, como lo revela la figura 3.8. Además:

En la región de corte las uniones base-emisor y colector-base de un transistor se polarizan en inversa.

La región de saturación se define como aquella región de las características a la izquierda de $V_{CB} = 0$. La escala horizontal en esta región se amplió para mostrar con claridad el cambio dramático de las características en esta región. Observe el incremento exponencial de la corriente del colector al incrementarse el voltaje V_{CB} hacia 0 V.

En la región de saturación las uniones base-emisor y colector-base se polarizan en directa.

Las características de entrada de la figura 3.7 revelan que para valores fijos de voltaje en el colector (V_{CB}), a medida que se incrementa el voltaje base a emisor, la corriente del emisor se

incrementa en una forma muy parecida a las características del diodo. De hecho, los niveles cada vez mayores de V_{CB} tienen un efecto tan pequeño en las características, que como una primera aproximación el cambio producido por los cambios de V_{CB} puede ser ignorado y entonces trazar las características como se muestra en la figura 3.10a. Si aplicamos el método lineal por segmentos, resultan las características de la figura 3.10b. Si damos un paso más adelante e ignoramos la pendiente de la curva y, por consiguiente, la resistencia asociada con la unión polarizada en directa, se obtienen las características de la figura 3.10c. Para todos los análisis de cd de redes con transistores a seguir en este libro emplearemos el modelo equivalente de la figura 3.10c. Es decir, una vez que un transistor se "enciende", supondremos que el voltaje base-emisor será el siguiente:

$$V_{BE} = 0.7\text{ V} \tag{3.4}$$




FIG. 3.10
Desarrollo del modelo equivalente que se empleará para la región base a emisor de un amplificador en el modo de cd.

En otras palabras, el efecto de las variaciones producidas por V_{CB} y la pendiente de las características de entrada se omitirá cuando analicemos redes con transistores para obtener una respuesta real sin que nos involucremos demasiado con variaciones de parámetros de menor importancia.

Es importante apreciar en su totalidad lo estipulado por las características de la figura 3.10c. Especifican que con el transistor "encendido" o activo, el voltaje de la base al emisor será de 0.7 V a *cualquier* nivel de corriente en el emisor controlado por la red externa. De hecho, en el momento en que cualquier configuración de transistor se encuentre en el modo de cd, se puede especificar de inmediato que el voltaje de la base al emisor es de 0.7 V si el dispositivo se encuentra en la región activa, lo cual es una conclusión muy importante para el análisis de cd siguiente.

EJEMPLO 3.1

a. A partir de las características de la figura 3.8, determine la corriente del colector si $I_E = 3$ mA y $V_{CB} = 10$ V.
b. Utilizando las características de la figura 3.8 determine la corriente del colector si I_E permanece en 3 mA y V_{CB} se reduce a 2 V.
c. Con las características de las figuras 3.7 y 3.8, determine V_{BE} si $I_C = 4$ mA y $V_{CB} = 20$ V.
d. Repita la parte (c) utilizando las características de las figuras 3.8 y 3.10c.

Solución:

a. Las características indican claramente que $I_C \cong I_E = \mathbf{3\ mA}$.
b. El efecto de cambiar V_{CB} es insignificante e I_C sigue siendo **3 mA.**

c. Según la figura 3.8 $I_E \cong I_C = 4$ mA. En la figura 3.7 el nivel resultante de V_{BE} es alrededor de **0.74 V.**
d. De nuevo, según la figura 3.8, $I_E \cong I_C = 4$ mA. Sin embargo, en la figura 3.10c, V_{BE} es **0.7 V** para cualquier nivel de corriente del emisor.

Alfa (α)

En el modo cd los niveles de I_C e I_E originados por los portadores mayoritarios están relacionados por una cantidad llamada *alfa* definida por la siguiente ecuación:

$$\alpha_{\text{cd}} = \frac{I_C}{I_E} \tag{3.5}$$

donde I_C e I_E son los niveles de corriente en el punto de operación. Aun cuando las características de la figura 3.8 indican que $\alpha = 1$, para dispositivos prácticos por lo regular alfa va de 0.90 a 0.998, con la mayoría de los valores acercándose a la parte alta del intervalo. Como la definición de alfa es válida sólo para los portadores mayoritarios, la ecuación (3.2) se escribe

$$I_C = \alpha I_E + I_{CBO} \tag{3.6}$$

Para las características de la figura 3.8 cuando $I_E = 0$ mA, I_C es, por consiguiente, igual a I_{CBO}; pero, como antes se mencionó, el nivel de I_{CBO} casi siempre es tan pequeño que virtualmente no puede ser detectado en la gráfica de la figura 3.8. En otras palabras, cuando $I_E = 0$ mA en la figura 3.8, I_C también aparece como 0 mA con el intervalo de valores de V_{CB}.

Para situaciones de ca, donde el punto de operación cambia de lugar en la curva de las características, un alfa de ca se define como

$$\alpha_{\text{ca}} = \left.\frac{\Delta I_C}{\Delta I_E}\right|_{V_{CB}=\text{constante}} \tag{3.7}$$

El alfa de ca se llama formalmente *factor de amplificación en cortocircuito en base común*, por razones que serán más obvias cuando examinemos circuitos equivalentes de transistor en el capítulo 5. Por el momento, entienda que la ecuación (3.7) especifica que un cambio relativamente pequeño en la corriente del colector se divide entre el cambio correspondiente de I_E con el voltaje de colector a base constante. Para la mayoría de las situaciones, las magnitudes de α_{ca} y α_{cd} están muy cercanas, lo que permite utilizar la magnitud de cualquiera de ellas. El uso de una ecuación como la (3.7) se demostrará en la sección 3.6.

Polarización

La polarización apropiada de la configuración de base común en la región activa se determina de inmediato con la aproximación $I_C \cong I_E$ y suponiendo por el momento que $I_B \cong 0\,\mu$A. El resultado es la configuración de la figura 3.11 para el transistor *pnp*. La flecha del símbolo de-




FIG. 3.11
Establecimiento de la administración de polarización correcta para un transistor pnp de base común en la región activa.

fine la dirección del flujo convencional de $I_E \cong I_C$ Las fuentes de cd se insertan entonces con una polaridad que soporte la dirección resultante de la corriente. Para el transistor *npn* las polaridades se invertirán.

Algunos estudiantes sienten que pueden recordar si la flecha del símbolo del dispositivo apunta hacia dentro o hacia fuera haciendo que coincidan las letras del tipo de transistor con las de las frases "apunta hacia dentro" o "no apunta hacia dentro". Por ejemplo, hay una coincidencia entre las letras *npn* y las letras en cursiva de *n*o a*p*unta hacia de*n*tro, así como en las letras *pnp* con "a*p*unta hacia de*n*tro" (*p*ointing i*n*).

3.5 ACCIÓN AMPLIFICADORA DEL TRANSISTOR



Ahora que se ha establecido la relación entre I_C e I_E en la sección 3.4, podemos introducir la acción amplificadora del transistor a un nivel superficial utilizando la red de la figura 3.12. La polarización de cd no aparece en la figura puesto que nuestro interés se limitará a la respuesta de ca. Por lo que se refiere a la configuración de base común la resistencia de entrada de ca determinada por las características de la figura 3.7 es muy pequeña y por lo regular varía de 10 Ω a 100 Ω. La resistencia de salida determinada por la curvas de la figura 3.8 es bastante alta (cuanto más horizontales son las curvas, más alta es la resistencia) y por lo general varía de 50 kΩ a 1 MΩ (100 kΩ para el transistor de la figura 3.12). La diferencia en la resistencia se debe a la unión polarizada en directa a la entrada (base a emisor) y a la unión polarizada en inversa en la salida (base a colector). Con un valor común de 20 Ω, vemos que

$$I_i = \frac{V_i}{R_i} = \frac{200\text{ mV}}{20\ \Omega} = \mathbf{10\ mA}$$




FIG. 3.12
Amplificación de voltaje básica de la configuración de base común.

Si suponemos por el momento que $\alpha_{ca} = 1(I_c = I_e)$, obtenemos

$$I_L = I_i = 10\text{ mA}$$

y

$$\begin{aligned} V_L &= I_L R \\ &= (10\text{ mA})(5\text{ k}\Omega) \\ &= \mathbf{50\ V} \end{aligned}$$

La amplificación del voltaje es

$$A_v = \frac{V_L}{V_i} = \frac{50\text{ V}}{200\text{ mV}} = \mathbf{250}$$

Los valores típicos de la amplificación de voltaje de la configuración en base común varían de 50 a 300. La amplificación de corriente (I_c/I_e) siempre es menor que 1 para la configuración en base común. Esta característica es obvia en vista de que $I_c = \alpha I_e$ y a siempre es menor que 1.

La acción amplificadora básica se produjo al *transferir* la corriente de la fuente I_i de un circuito de baja *resistencia* a uno de alta. La combinación de los dos términos en cursivas produce la etiqueta *transistor*; es decir,

*trans*ferencia + re*sistor* → *transistor*

3.6 CONFIGURACIÓN EN EMISOR COMÚN

La configuración de transistor que más frecuentemente se encuentra aparece en la figura 3.13 para los transistores *pnp* y *npn*. Se llama *configuración en emisor común* porque el emisor es común o sirve de referencia para las terminales de entrada y salida (en este caso es común para las terminales base y colector). De nueva cuenta se requieren dos conjuntos de características para describir plenamente el comportamiento del la configuración en emisor común: uno para el circuito de *entrada o* de *base-emisor* y uno para el circuito de *salida* o de *colector-emisor.* Ambos se muestran en la figura 3.14.




FIG. 3.13
Notación y símbolos utilizados con la configuración en emisor común: (a) transistor npn; (b) transistor pnp.




FIG. 3.14
Características de un transistor de silicio en la configuración en emisor común: (a) características; (b) características de base.

Las corrientes de emisor, colector y base se muestran en su dirección convencional real. Aun cuando la configuración del transistor cambió, las relaciones de corriente previamente desarrolladas para la configuración en base común siguen siendo válidas. Es decir $I_E = I_C + I_B$ e $I_C = \alpha I_E$.

Para la configuración en emisor común, las características de salida son una gráfica de la corriente de salida (I_C) con el voltaje de salida (V_{CD}) para un intervalo de valores de la corriente de entrada (I_B). Las características de entrada son una gráfica de la corriente de entrada (I_B) contra el voltaje de entrada (V_{BE}) para un intervalo de valores del voltaje de salida (V_{CE}).

Observe que en las características de la figura 3.14 la magnitud de I_B está en microamperes en comparación con los miliamperes de I_C. Consideremos también que las curvas de I_B no son tan horizontales como las obtenidas para I_E en la configuración en base común, lo que indica que el voltaje colector a emisor influye en la magnitud de la corriente del colector.

La región activa para la configuración en emisor común es esa parte del cuadrante superior derecho de mayor linealidad, es decir, la región de las curvas de I_B son casi rectas o y equidistantes. En la figura 3.14a esta región existe a la derecha de la líneas de rayas vertical en $V_{CE_{sat}}$ y arriba de la curva de I_B igual a cero. La región a la izquierda de $V_{CE_{sat}}$ se llama región de saturación.

En la región activa de un amplificador en emisor común, la unión base-emisor se polariza en directa en tanto que la unión colector-base está en inversa.

Recuerde que éstas eran las mismas condiciones en la región activa de la configuración en base común. La región activa de la configuración en emisor común se emplea para amplificar voltaje, corriente o potencia.

La región de corte para la configuración en emisor común no está tan bien definida como para la configuración en base común. Observe en las características del colector de la figura 3.14 que I_C no es igual a cero cuando I_B es cero. Para la configuración en base común, cuando la corriente de entrada I_E era igual a cero, la corriente en el colector era igual sólo a la corriente de saturación en inversa I_{CO}, de modo que la curva $I_E = 0$ y eje del voltaje eran, para propósitos prácticos, uno.

La razón de esta diferencia en las características de colector se deriva del manejo correcto de las ecuaciones (3.3) y (3.6). Es decir,

$$\text{Ec. (3.6):}\quad I_C = \alpha I_E + I_{CBO}$$

La sustitución da $$\text{Ec. (3.3):}\quad I_C = \alpha(I_C + I_B) + I_{CBO}$$

Reordenado se obtiene $$I_C = \frac{\alpha I_B}{1 - \alpha} + \frac{I_{CBO}}{1 - \alpha} \tag{3.8}$$

Si consideramos el caso antes analizado, donde $I_B = 0$ A y sustituimos un valor típico de a tal como 0.996, la corriente resultante en el colector es la siguiente:

$$I_C = \frac{\alpha(0\text{ A})}{1 - \alpha} + \frac{I_{CBO}}{1 - 0.996}$$
$$= \frac{I_{CBO}}{0.004} = 250 I_{CBO}$$

Si I_{CBO} fuera de 1 μA, la corriente resultante en el colector con $I_B = 0$ sería 250(1 μA) = 0.25 mA, como se refleja en las características de la figura 3.14.

Para futura referencia, a la corriente del colector definida por la condición $I_B = 0$ μA se le asignará la notación indicada por la siguiente ecuación:

$$I_{CEO} = \left.\frac{I_{CBO}}{1 - \alpha}\right|_{I_B = 0\,\mu\text{A}} \tag{3.9}$$

En la figura 3.15 las condiciones alrededor de esta corriente recién definida se demuestran con su dirección de referencia asignada.

Para propósitos de amplificación lineal (distorsión mínima), $I_C = I_{CEO}$ define el corte para la configuración en emisor común.

En otras palabras, hay que evitar la región debajo de $I_B = 0$ μA cuando se requiere una señal de salida no distorsionada.

Cuando se emplea como interruptor en los circuitos lógicos de una computadora, un transistor tendrá dos puntos de operación de interés, uno en la región de corte y otro en la región de saturación. La condición de corte idealmente deberá ser de $I_C = 0$ mA para el voltaje V_{CE} selec-




FIG. 3.15
Condiciones del circuito relacionadas con I_{CEO}.




FIG. 3.16
Equivalente lineal por segmentos para las características de diodo de la figura 3.14b.

cionado. Como por lo general I_{CEO} es de baja magnitud en materiales de silicio, *para efectos de conmutación el corte se dará cuando $I_B = 0$ μA o $I_C = I_{CEO}$ sólo para transistores de silicio. Para transistores de germanio, sin embargo, el corte para propósitos de conmutación se definirá como aquellas condiciones que se presentan cuando $I_C = I_{CBO}$.* Por lo común esta condición se obtiene para transistores de germanio polarizandos en inversa algunas décimas de volt en la unión base a emisor.

Recuerde que para la configuración en base común el conjunto de características de entrada se aproximó por medio de una línea recta equivalente que dio por resultado $V_{BE} = 0.7$ V con cualquier nivel de I_E de más de 0 mA. Para la configuración en emisor común se siguió el mismo procedimiento y el resultado es el equivalente aproximado de la figura 3.16. El resultado confirma nuestra conclusión anterior de que para un transistor en la región activa o "encendido" el voltaje base a emisor es de 0.7 V. En este caso el voltaje se mantiene fijo con cualquier nivel de corriente en la base.

EJEMPLO 3.2

a. Empleando las características de la figura 3.14, determine I_C en $I_B = 30$ μA y $V_{CE} = 10$ V.
b. Utilice las características de la figura 3.14, para determinar I_C en $V_{BE} = 0.7$ V y $V_{CE} = 15$ V.

Solución:

a. En la intersección de $I_B = 30$ μA y $V_{CE} = 10$ V, $I_C =$ **3.4 mA.**
b. Usando la figura 3.14b, obtenemos $I_B = 20$ μA en la intersección de $V_{BE} = 0.7$ V y $V_{CE} = 15$ V (entre $V_{CE} = 10$ V y 20 V). En la figura 3.14a vemos que $I_C =$ **2.5 mA** en la intersección de $I_B = 20$ μA y $V_{CE} = 15$ V.

Beta (β)

En el modo de cd los niveles de I_C e I_B están relacionados por una cantidad llamada *beta* y definida por la siguiente ecuación:

$$\beta_{cd} = \frac{I_C}{I_B} \tag{3.10}$$

donde I_C e I_B se determinan en un punto de operación particular en las características. Para dispositivos prácticos el nivel de β por lo general varía de aproximadamente 50 a más de 400, con la mayoría de los valores en el intervalo medio. Como para α, el parámetro β revela la magnitud relativa de una corriente con respecto a la otra. Para un dispositivo con una β de 200, la corriente del colector es 200 veces la magnitud de la corriente de la base.

En las hojas de especificaciones casi siempre se incluye β_{cd} como h_{FE} donde h que proviene de un circuito equivalente *h*íbrido que se abordará en el capítulo 5. El subíndice *FE* proviene de la amplificación de *corriente en directa* (*f*orward) y la configuración en *emisor común* (*e*mitter), respectivamente.

En situaciones de ca en β_{ca} se define de la siguiente manera:

$$\beta_{ca} = \left.\frac{\Delta I_C}{\Delta I_B}\right|_{V_{CE}=\text{constante}} \tag{3.11}$$

El nombre formal de β_{ca} es *factor de amplificación de corriente en directa en emisor común*. Como la corriente en el colector es por lo general la corriente de salida para una configuración en emisor común y la corriente en la base es la corriente de entrada, el término *amplificación* se incluye en la nomenclatura anterior.

El formato de la ecuación (3.11) es semejante al de la ecuación para α_{ca} en la sección 3.4. El procedimiento para obtener α_{ca} a partir de las curvas de características no se describió porque en realidad es difícil medir los cambios de I_C e I_E en las características. La ecuación (3.11), sin embargo, puede describirse con cierta claridad y, de hecho, se puede utilizar el resultado para determinar α_{ca} utilizando una ecuación que se derivará en breve.

En las hojas de especificaciones normalmente se hace referencia a β_{ca} como h_{fe}. Observe que la única diferencia entre la notación utilizada para beta de cd, específicamente $\beta_{cd} = h_{FE}$, es el tipo de escritura de cada subíndice. La letra minúscula h continúa refiriéndose al circuito equivalente híbrido que se describirá en el capítulo 5, y el subíndice *fe* se refiere a la ganancia de corriente en directa en la configuración en emisor común.

El uso de la ecuación (3.11) se describe mejor con un ejemplo numérico con un conjunto real de características como el que aparece en la figura 3.14a y repetido en la figura 3.17. Determinemos β_{cd} para una región de las características definidas por un punto de operación de $I_B = 25$ μA y $V_{CE} = 7.5$ V como se indica en la figura 3.17. La restricción de $V_{CE} =$ constante requiere el trazo de una línea vertical por el punto de operación en $V_{CE} = 7.5$ V. En cualquier lugar de esta línea vertical el voltaje V_{CE} es de 7.5 V, una constante. El cambio en $I_B(\Delta I_B)$ dado por la ecuación (3.11) se define entonces seleccionando dos puntos a uno u otro lado del punto Q a lo largo del eje vertical a distancias aproximadamente iguales a uno u otro lado del punto Q. Para esta situa-




FIG. 3.17
Determinación de β_{ca} y β_{cd} a partir de las características del colector.

ción las $I_B = 20\ \mu A$ y $30\ \mu A$ satisfacen el requerimiento sin alejarse demasiado del punto Q. También definen los niveles de I_B que son fáciles de definir en lugar de interpolar el nivel de I_B entre las curvas. Observemos que la mejor determinación se suele hacer manteniendo el cambio ΔI_B lo más pequeño posible. En las dos intersecciones de I_B y el eje vertical, se pueden determinar los dos niveles de I_C trazando una línea horizontal hasta el eje vertical y leyendo los valores de I_C. La β_{ca} resultante para la región se determina entonces por

$$\beta_{ca} = \frac{\Delta I_C}{\Delta I_B}\bigg|_{V_{CE}=\text{constante}} = \frac{I_{C_2} - I_{C_1}}{I_{B_2} - I_{B_1}}$$
$$= \frac{3.2\text{ mA} - 2.2\text{ mA}}{30\ \mu\text{A} - 20\ \mu\text{A}} = \frac{1\text{ mA}}{10\ \mu\text{A}}$$
$$= \mathbf{100}$$

La solución anterior revela que para una entrada de ca en la base, la corriente del colector será aproximadamente 100 veces la de la base.

Si determinamos la beta de cd en el punto Q, obtenemos

$$\beta_{cd} = \frac{I_C}{I_B} = \frac{2.7\text{ mA}}{25\ \mu\text{A}} = \mathbf{108}$$

Aunque no exactamente iguales los niveles de β_{ca} y β_{cd} en general son razonablemente parecidos y a menudo se utilizan de manera indistinta. Es decir, si se conoce β_{ca}, se supone que sea casi de la misma magnitud que β_{cd} y viceversa. Tenga en cuenta que en el mismo lote, el valor de β_{ca} variará un poco de un transistor al siguiente aun cuando cada transistor tenga el mismo número de código. La variación puede no ser significativa, pero en la mayoría de las aplicaciones basta para validar el procedimiento aproximado anterior. En general, cuanto más pequeño sea el nivel de I_{CEO}, más parecidas serán las magnitudes de las dos betas. Como la tendencia es hacia niveles cada vez menores de I_{CEO}, la validez de la aproximación anterior está más que justificada.

Si las características de un transistor son más o menos las que aparecen en la figura 3.18, el nivel de β_{ca} sería el mismo en todas las regiones de las características. Observe que el incremento de I_B es fijo de $10\ \mu A$ y la separación vertical entre las curvas es la misma en cualquier punto de las características, es decir, 2 mA. Si se calcula la β_{ca} en el punto Q indicado el resultado es

$$\beta_{ca} = \frac{\Delta I_C}{\Delta I_B}\bigg|_{V_{CE}=\text{constante}} = \frac{9\text{ mA} - 7\text{ mA}}{45\ \mu\text{A} - 35\ \mu\text{A}} = \frac{2\text{ mA}}{10\ \mu\text{A}} = \mathbf{200}$$




FIG. 3.18
Características en las cuales β_{ca} es la misma en cualquier parte y $\beta_{ca} = \beta_{cd}$.

Determinando la beta de cd en el mismo punto Q obtenemos

$$\beta_{cd} = \frac{I_C}{I_B} = \frac{8\text{ mA}}{40\ \mu\text{A}} = \mathbf{200}$$

lo cual revela que si la apariencia de las características es la de la figura 3.18, las magnitudes de β_{ca} y β_{cd} *serán las mismas* en cualquier punto de las características. En particular, observe que $I_{CEO} = 0\ \mu A$.

Aun cuando un conjunto verdadero de características de transistor nunca tendrá la apariencia exacta de la figura 3.18, sí lo proporciona para compararlas con las obtenidas con un trazador de curvas (que describiremos en breve).

Para el análisis siguiente no se incluirá el subíndice cd o ca con β para no atiborrar las expresiones con etiquetas innecesarias. Para situaciones de cd simplemente se reconocerá como β_{cd} y en todo análisis de ca como β_{ca}. Si se especifica un valor de β para una configuración de un transistor en particular, por lo común se utilizará en cálculos de cd y ca.

Es posible desarrollar una relación entre β y α por medio de las relaciones presentadas hasta ahora. Con $\beta = I_C/I_B$, tenemos $I_B = I_C/\beta$ y con $\alpha = I_C/I_E$ tenemos $I_E = I_C/\alpha$. Sustituyendo en

$$I_E = I_C + I_B$$

tenemos

$$\frac{I_C}{\alpha} = I_C + \frac{I_C}{\beta}$$

y dividiendo ambos miembros de la ecuación entre I_C resulta

$$\frac{1}{\alpha} = 1 + \frac{1}{\beta}$$

o

$$\beta = \alpha\beta + \alpha = (\beta + 1)\alpha$$

de modo que

$$\alpha = \frac{\beta}{\beta + 1} \tag{3.12a}$$

o

$$\beta = \frac{\alpha}{1 - \alpha} \tag{3.12b}$$

Además, recuerde que

$$I_{CEO} = \frac{I_{CBO}}{1 - \alpha}$$

pero utilizando la equivalencia de

$$\frac{1}{1 - \alpha} = \beta + 1$$

de donde, vemos que

$$I_{CEO} = (\beta + 1)I_{CBO}$$

o

$$I_{CEO} \cong \beta I_{CBO} \tag{3.13}$$

como se indica en la figura 3.14a. Beta es un parámetro particularmente importante porque crea un vínculo directo entre los niveles de los circuitos de salida y entrada para una configuración en emisor común. Es decir,

$$I_C = \beta I_B \tag{3.14}$$

y puesto que

$$I_E = I_C + I_B$$
$$= \beta I_B + I_B$$

tenemos

$$I_E = (\beta + 1)I_B \tag{3.15}$$

En el capítulo 4 veremos que las dos ecuaciones anteriores desempeñan un rol importante en el análisis.

Polarización

La polarización correcta de un amplificador en emisor común se determina de manera parecida a la de la configuración en base común. Supongamos que tenemos un transistor *npn* como el de la figura 3.19a al que debemos aplicar la polarización correcta para situar al dispositivo en la región activa.




FIG. 3.19
Determinación de la modalidad de polarización correcta para una configuración de transistor npn en emisor común.

El primer paso es indicar la dirección de I_E establecida por la flecha del símbolo del transistor de la figura 3.19b. A continuación, se introducen las demás corrientes como se muestra, teniendo en cuenta la relación de la ley de la corrientes de Kirchhoff: $I_C + I_B = I_E$. Es decir, I_E es la suma de I_C e I_B, las cuales deben entrar a la estructura del transistor. Por último, se introducen las fuentes con polaridades que soporten las direcciones resultantes de I_B e I_C que se muestran en la figura 3.19c para completar la imagen. Podemos aplicar el mismo procedimiento a transistores *pnp*. Si el transistor de la figura 3.19 fuera un transistor *pnp*, todas las corrientes y polaridades de la figura 3.19c se invertirían.

3.7 CONFIGURACIÓN EN COLECTOR COMÚN

La tercera y última configuración del transistor es la *configuración en colector común*, mostrada en la figura 3.20 con las direcciones de la corriente y notación de voltaje correctas. La configuración en colector común se utiliza sobre todo para igualar impedancias, puesto que tiene una alta impedancia de entrada y una baja impedancia de salida, lo contrario de las configuraciones en base común y en emisor común.




FIG. 3.20
Notación y símbolos utilizados con la configuración en colector común: (a) transistor pnp; (b) transistor npn.

www.elsolucionario.net





FIG. 3.21
Configuración en colector común utilizada para igualar impedancias.

Una configuración de circuito en colector común aparece en la figura 3.21 con el resistor de carga conectado desde el emisor a tierra. Observe que el colector está unido a tierra aun cuando el transistor esté conectado del mismo modo que en la configuración en emisor común. Desde un punto de vista de diseño, no se requiere un conjunto de características en colector común para seleccionar los parámetros del circuito de la figura 3.21. Se puede diseñar utilizando las características en emisor común de la sección 3.6. En la práctica, las características de salida de la configuración en colector común son las mismas de la configuración en emisor común. Para la configuración en colector común las características de salida son una gráfica de I_E contra V_{CE} con un rango de valores de I_B. La corriente de entrada es, por consiguiente, la misma tanto con las características en emisor común como en colector común. Por último, ocurre un cambio casi imperceptible en la escala vertical de I_C de las características en emisor común si I_C se reemplaza con I_E para las características en colector común (puesto que $\alpha \cong 1$). Para el circuito de entrada de la configuración en colector común bastan las características básicas en emisor común para obtener la información requerida.

3.8 LÍMITES DE OPERACIÓN



Para cada transistor hay una región de operación en las características que garantizará que no se excedan las capacidades nominales máximas y que la señal de salida exhiba distorsión mínima. Dicha región se definió para las características del transistor de la figura 3.22. Todos los límites de operación se definen en una hoja de especificaciones del transistor descrita en la sección 3.9.

Algunos de los límites de operación se explican por sí solos, como la corriente máxima del colector (normalmente aparece en la hoja de especificaciones como *corriente continua en el colector*) y el voltaje máximo del colector al emisor (a menudo abreviado V_{CEO} o $V_{(BR)CEO}$ en la hoja de especificaciones). Para el transistor de la figura 3.22, $I_{C_{\text{máx}}}$ se especificó como 50 mA y V_{CEO} como 20 V. La línea vertical en las características definida como $V_{CE_{\text{sat}}}$ especifica el V_{CE} mínimo que se puede aplicar sin caer en la región no lineal llamada región de *saturación*. El nivel de $V_{CE_{\text{sat}}}$ está por lo común cerca de 0.3 V, especificado para este transistor.

El nivel máximo de disipación lo define la siguiente ecuación:

$$P_{C_{\text{máx}}} = V_{CE}I_C \tag{3.16}$$




FIG. 3.22
Definición de la región de operación lineal (sin distorsión) para un transistor.

Para el dispositivo de la figura 3.22, la disipación de potencia del colector se especificó como 300 mW. El problema es cómo graficar la curva de disipación de potencia del colector especificada por el hecho de que

$$P_{C_{\text{máx}}} = V_{CE}I_C = 300 \text{ mW}$$

o

$$V_{CE}I_C = 300 \text{ mW}$$

En cualquier punto sobre las características el producto de V_{CE} e I_C debe ser igual a 300 mW. Si decidimos que I_C sea el valor máximo de 50 mA y sustituimos en la relación anterior obtenemos

$$V_{CE}I_C = 300 \text{ mW}$$
$$V_{CE}(50 \text{ mA}) = 300 \text{ mW}$$
$$V_{CE} = \frac{300 \text{ mW}}{50 \text{ mA}} = \mathbf{6\ V}$$

Por consiguiente vemos que si $I_C = 50$ mA, entonces $V_{CE} = 6$ V en la curva de disipación de potencia como se indica en la figura 3.22. Si ahora decidimos que V_{CE} tenga su valor máximo de 20 V, el nivel de I_C es el siguiente:

$$(20 \text{ V})I_C = 300 \text{ mW}$$
$$I_C = \frac{300 \text{ mW}}{20 \text{ V}} = \mathbf{15\ mA}$$

el cual es un segundo punto en la curva de potencia.

Si ahora seleccionamos un nivel de I_C en el intervalo medio como 25 mA y resolvemos para el nivel resultante de V_{CE} obtenemos

$$V_{CE}(25 \text{ mA}) = 300 \text{ mW}$$

y

$$V_{CE} = \frac{300 \text{ mW}}{25 \text{ mA}} = \mathbf{12\ V}$$

como también se indica en la figura 3.22.

En general se puede trazar un estimado preliminar de la curva real con los tres puntos antes definidos. Desde luego, cuantos más puntos haya más precisa es la curva, aunque todo lo que se requiere suele ser un estimado preliminar.

La región de *corte* se define como aquella que está debajo de $I_C = I_{CEO}$, y la cual también hay que evitar para que la señal de salida tenga una distorsión mínima. En algunas hojas de especificaciones sólo se da I_{CBO}. Entonces hay que utilizar la ecuación $I_{CEO} = \beta I_{CBO}$ para tener una idea del nivel de corte si las curvas de las características no están disponibles. La operación en la región resultante de la figura 3.22 garantizará una distorsión mínima de los niveles de la señal, corriente y voltaje de salida que no dañarán el dispositivo.

Si las curvas de características no están disponibles o no aparecen en la hoja de especificaciones (como sucede a veces), basta con asegurarse de que I_C, V_{CE} y su producto $V_{CE}I_C$ queden comprendidos en el intervalo siguiente:

$$\begin{aligned} I_{CEO} \leqq \mathbf{I_C} \leqq I_{C_{\text{máx}}} \\ V_{CE_{\text{sat}}} \leqq \mathbf{V_{CE}} \leqq V_{CE_{\text{máx}}} \\ \mathbf{V_{CE}I_C} \leqq P_{C_{\text{máx}}} \end{aligned} \qquad \mathbf{(3.17)}$$

Para las características de base común el siguiente producto de cantidades de salida define la curva de potencia máxima:

$$P_{C_{\text{máx}}} = V_{CB}I_C \qquad \mathbf{(3.18)}$$

3.9 HOJAS DE ESPECIFICACIONES DEL TRANSITOR


Como la hoja de especificaciones es el vínculo de comunicación entre el fabricante y el usuario, es de particular importancia que la información provista se reconozca e interprete correctamente. Aun cuando no se incluyeron todos los parámetros, un gran número de ellos son conocidos.

Los restantes se introducirán en los capítulos siguientes. Se hará referencia entonces a esta hoja de especificaciones para repasar la forma en que se presenta el parámetro.

La información proporcionada como figura 3.23 se tomó directamente de la publicación *Small-Signal Transistors, FETs, and Diodes* preparada por Motorola Inc. El 2N4123 es un transistor de propósito general con el encapsulado e identificación de las terminales que aparecen en la esquina superior derecha de la figura 3.23a. La mayoría de las hojas de especificaciones se dividen en *valores nominales máximos*, *características térmicas* y *características eléctricas*. Las características eléctricas se dividen a su vez en características de "encendido",

VALORES NOMINALES MÁXIMOS

Valor nominal	Símbolo	2N4123	Unidad
Voltaje de colector a emisor	V_{CEO}	30	Vcd
Voltaje de colector a base	V_{CBO}	40	Vcd
Voltaje de colector a base	V_{EBO}	5.0	Vcd
Corriente del colector - Continua	I_C	200	mAcd
Disipación total del dispositivo @ T_A = 25°C Se reduce a más de 25°C	P_D	625 5.0	mW mW˚C
Intervalo de temperatura en la unión de operación y almacenamiento	T_j, T_{stg}	–55 a +150	˚C



CARACTERÍSTICAS TÉRMICAS

Característica	Símbolo	Máx.	Unidad
Resistencia térmica, unión para cápsula	$R_{\theta JC}$	83.3	˚C W
Resistencia térmica, unión para medio ambiente	$R_{\theta JA}$	200	˚C W


CARACTERÍSTICAS ELÉCTRICAS (T = 25°C a menos que se especifique lo contrario)

Característica	Símbolo	Mín.	Máx.	Unidad
CARACTERÍSTICAS APAGADO				
Voltaje de ruptura de colector a emisor (1) (I_C = 1.0 mAcd, I_E = 0)	$V_{(BR)CEO}$	30		Vcd
Voltaje de ruptura de colector a base (I_C = 10 μAcd, I_E = 0)	$V_{(BR)CBO}$	40		Vcd
Voltaje de ruptura de emisor a base (I_E = 10 μAcd, I_C = 0)	$V_{(BR)EBO}$	5.0	–	Vcd
Corriente de corte en el colector (V_{CB} = 20 Vcd, I_E = 0)	I_{CBO}	–	50	nAcd
Corriente de corte en el emisor (V_{BE} = 3.0 Vcd, I_C = 0)	I_{EBO}	–	50	nAcd
CARACTERÍSTICAS ENCENDIDO				
Ganancia de corriente de CD(1) (I_C = 2.0 mAcd, V_{CE} = 1.0 Vcd) (I_C = 50 mAcd, V_{CE} = 1.0 Vcd)	h_{FE}	50 25	150 –	–
Voltaje de saturación de colector a emisor (1) (I_C = 50 mAcd, I_B = 5.0 mAcd)	$V_{CE(sat)}$	–	0.3	Vcd
Voltaje de saturación de base a emisor (1) (I_C = 50 mAcd, I_B = 5.0 mAcd)	$V_{BE(sat)}$	–	0.95	Vcd
CARACTERÍSTICAS DE SEÑAL PEQUEÑA				
Ganancia de corriente-Producto de ancho de banda (I_C = 10 mAcd, V_{CE} = 20 Vcd, f = 100 MHz)	f_T	250		MHz
Capacitancia de salida (V_{CB} = 5.0 Vcd, I_E = 0, f = 100 MHz)	C_{obo}	–	4.0	pF
Capacitancia de entrada (V_{BE} = 0.5 Vcd, I_C = 0, f = 100 kHz)	C_{ibo}	–	8.0	pF
Capacitancia de colector a base (I_E = 0, V_{CB} = 5.0 V, f = 100 kHz)	C_{cb}	–	4.0	pF
Ganancia de corriente de señal pequeña (I_C = 2.0 mAcd, V_{CE} = 10 Vcd, f = 1.0 kHz)	h_{fe}	50	200	–
Ganancia de corriente - Alta frecuencia (I_C = 10 mAcd, V_{CE} = 20 Vcd, f = 100 MHz) (I_C = 2.0 mAcd, V_{CE} = 10 V, f = 1.0 kHz)	h_{fe}	2.5 50	– 200	–
Figura de ruido (I_C = 100 μAdc, V_{CE} = 5.0 Vdc, R_S = 1.0 k ohm, f = 1.0 kHz)	NF	–	6.0	dB


(1) Prueba de pulsos: ancho de pulso 300 μs. Ciclo de trabajo pesado = 2.0%

(a)

FIG. 3.23
Hoja de especificaciones del transistor.



(b)




(c)


CARACTERÍSTICAS DE SEÑAL PEQUEÑA DE AUDIO

FIGURA DE RUIDO

(V_{CE} = 5 Vcd, T_A = 25°C)
Ancho de banda = 1.0 Hz



(d)



(e)

PARÁMETROS *h*

V_{CE} = 10 V, f = 1 kHz, T_A = 25°C

Figura 5 - Ganancia de corriente


h_{fe} Ganancia de corriente

300
200
100
70
50
30

0.1 0.2 0.5 1.0 2.0 5.0 10

I_C, Corriente del colector (mA)

(f)



(g)

FIG. 3.23
Continuación




FIG. 3.23
Continuación

"apagado" y de señal pequeña. Las características "encendido" y "apagado" se refieren a límites de cd, en tanto que las de señal pequeña incluyen los parámetros de importancia para la operación de ca.

Observe que en la lista de valores nominales máximos $V_{CE_{máx}} = V_{CEO} = 30$ V con $I_{C_{máx}} = 200$ mA. La disipación máxima del colector $P_{C_{máx}} = P_D = 625$ mW. El factor de reducción de capacidad bajo la capacidad nominal máxima especifica que la capacidad nominal máxima debe reducirse 5 mW por cada 1° de aumento de la temperatura arriba de 25°. En las características "apagado" I_{CBO} se especifica como 50 nA y en las características "encendido" $V_{CE_{sat}} = 0.3$ V. El nivel de h_{FE} tiene un intervalo de 50 a 150 en $I_C = 2$ mA y $V_{CE} = 1$ V y un valor mínimo de 25 a con una corriente alta de 50 mA al mismo voltaje.

Los límites de operación ya se definieron para el dispositivo y se repiten a continuación en el formato de la ecuación (3.17) con $h_{FE} = 150$ (el límite superior) e $I_{CEO} \cong \beta I_{CBO} = (150)(50 \text{ nA}) = 7.5\ \mu$A. Por cierto, en muchas aplicaciones el valor de 75 μA = 0.0075 mA se puede considerar que aproximadamente de 0 mA.

Límites de operación

$$7.5\ \mu\text{A} \leqq I_C \leqq 200 \text{ mA}$$
$$0.3 \text{ V} \leqq V_{CE} \leqq 30 \text{ V}$$
$$V_{CE} I_C \leqq 650 \text{ mW}$$


En las características de señal pequeña el nivel de h_{fe} (β_{ca}) aparece junto con una gráfica de cómo varía con la corriente del colector en la figura 3.23f. En la figura 3.23j se muestra el efecto de la temperatura y de la corriente del colector en el nivel h_{FE} (β_{ca}). A temperatura ambiente (25°C) observe que $h_{FE}(\beta_{cd})$ es un valor máximo de 1 cercano al valor de 8 mA. A medida que I_C se incrementa más allá de este nivel, h_{FE} se reduce a la mitad del valor con I_C igual a 50 mA.

También baja a este nivel si I_C se reduce al bajo nivel de 0.15 mA. Como ésta es una curva *normalizada*, si tenemos un transistor con $\beta_{cd} = h_{FE} = 50$ a temperatura ambiente, el valor máximo a 8 mA es 50. En $I_C = 50$ mA se ha reducido a $50/2 = 25$. En otras palabras, la normalización revela que el nivel real de h_{FE} a cualquier nivel de I_C se dividió entre el valor máximo de h_{FE} a esa temperatura e $I_C = 8$ mA. Observe también que la escala horizontal de la figura 3.23j es una escala logarítmica (en el capítulo 9 analizaremos a fondo las escalas logarítmicas). Quizá desee regresar a las gráficas de esta sección cuando revise las secciones iniciales del capítulo 9.

Antes de concluir esta descripción de las características, observe que no se dan las características reales del colector. En realidad, la mayoría de las hojas de especificaciones de los fabricantes no contienen las características completas. Se espera que los datos proporcionados basten para utilizar el dispositivo de forma efectiva en el proceso de diseño.

Como se señaló en la introducción a está sección, todos los parámetros de la hoja de especificaciones no se definieron en las secciones o capítulos anteriores. Sin embargo, en los capítulos siguientes se hará continuamente referencia a dicha hoja de la figura 3.23 conforme se vayan introduciendo los parámetros. La hoja de especificaciones puede ser una herramienta muy valiosa en el diseño o modo de análisis y vale la pena reconocer la importancia de cada parámetro y de cómo puede variar con los niveles variables de corriente, temperatura, etcétera.

3.10 PRUEBA DE UN TRANSISTOR



Del mismo modo que con los diodos, hay tres rutas que podemos seguir para verificar un transistor: podemos usar un *trazador de curvas*, un *medidor digital*, o bien un *ohmmetro*

Trazador de curvas

El trazador de curvas de la figura 1.50 despliega la respuesta en la figura 3.24 una vez que se han ajustado correctamente todos los controles. Las pantallas pequeñas a la derecha muestran la escala que se va a aplicar a las características. La sensibilidad vertical es de 2 mA/div, lo que produce la escala de abajo a la izquierda de la pantalla del monitor. La sensibilidad horizontal es de 1 V/div y produce la escala que aparece debajo de las características. La función escalón indica que la separación entre las curvas es de 10 μA comenzando con 0 μA para la curva inferior. Puede utilizar el último factor de escala para determinar de inmediato la β_{ca} en cualquier región de las características. Multiplique el factor mostrado por el número de divisiones entre las curvas I_B en la región de interés. Por ejemplo, determinemos β_{ca} en un punto Q de $I_C = 7$ mA




FIG. 3.24
Respuesta de un trazador de curvas para un transistor 2N3904.




FIG. 3.25
Determinación de β_{ca} para las características del transistor de la figura 3.24 en $I_C = 7$ mA y $V_{CE} = 5$ V.

y $V_{CE} = 5$ V. En esta región de la pantalla, la distancia entre las curvas I_B es de $\frac{9}{10}$ de una división, como se indica en la figura 3.25. Con el factor especificado, vemos que

$$\beta_{ca} = \frac{9}{10}\text{div}\left(\frac{200}{\text{div}}\right) = \mathbf{180}$$

Con la ecuación (3.11) se obtiene

$$\beta_{ca} = \left.\frac{\Delta I_C}{\Delta I_B}\right|_{V_{CE}=\text{constante}} = \frac{I_{C_1} - I_{C_1}}{I_{B_2} - I_{B_1}} = \frac{8.2\text{ mA} - 6.4\text{ mA}}{40\ \mu\text{A} - 30\ \mu\text{A}}$$

$$= \frac{1.8\text{ mA}}{10\ \mu\text{A}} = \mathbf{180}$$

lo que comprueba la determinación anterior.



FIG. 3.26
Probador de transistores. (Cortesía de B + K Precision).

Probadores de transistores

En el mercado hay disponibles varios probadores de transistores. Algunos simplemente forman parte de un medidor digital que puede medir varios elementos de una red. Otros, como el de la figura 3.26, sirven para probar un número limitado de elementos. El medidor de la figura 3.26 se puede utilizar para probar transistores, JFET (capítulo 6) y SCR (capítulo 17) a la entrada y salida del circuito. En todos los casos primero hay que desconectar la potencia que llega al circuito donde está el elemento para que no se dañe la batería interna del probador y obtener una lectura correcta. Una vez insertado el transistor en el soporte de la derecha, puede mover el interruptor a través de todas las combinaciones posibles hasta que enciende la luz de prueba e identifica las terminales del transistor. El probador también indicará un OK si el transistor *pnp* está funcionando correctamente.

También se puede utilizar cualquier medidor con capacidad de verificación de diodos para comprobar el estado de un transistor. Con el colector abierto la unión base a emisor deberá producir un bajo voltaje de cerca de 0.7 V con el cable rojo (positivo) conectado a la base y el negro (negativo) conectado al emisor. La inversión de los cables produce una indicación OL para representar la unión polarizada en inversa. Asimismo, con el emisor abierto se pueden verificar los estados de polarización en directa y en inversa de la unión base a colector.




FIG. 3.27
Verificación de la unión base a emisor polarizada en directa de un transistor npn.

Ohmmetro

Se puede utilizar un ohmmetro o las escalas de resistencia de un *m*ultí*m*etro *d*igital (DMM, por sus siglas en inglés) para verificar el estado de un transistor. Recuerde que para un transistor en la región activa la unión base a emisor está polarizada en directa y la unión base a colector está en inversa. En esencia, por consiguiente, la unión polarizada en directa deberá registrar una resistencia relativamente baja, en tanto que la unión polarizada inversa muestra un resistencia mucho más alta. Para un transistor *npn*, habrá que verificar la unión polarizada en directa (polarizada por la fuente interna en el modo de resistencia) de la base al emisor como se muestra en la figura 3.27 y la lectura por lo general quedará dentro del intervalo de 100 Ω a algunos kilohms; también la unión base a colector polarizada en inversa (de nuevo polarizada en inversa por la fuente interna), como se muestra en la figura 3.28 con una lectura por lo general de más de 100 kΩ. Para un transistor *pnp* los cables se invierten para cada unión. Obviamente, una alta o baja resistencia en ambas direcciones (al invertir los cables) en cualquier unión de un transistor *npn* o *pnp* indica un dispositivo defectuoso.






FIG. 3.28
Verificación de la unión base a colector polarizada en inversa de un transistor npn.

Si ambas uniones de un transistor dan las lecturas esperadas, también se puede determinar el tipo de transistor con sólo observar la polaridad de los cables al conectarlos a la unión base a emisor. Si el cable positivo (+) se conecta a la base y el negativo (+) al emisor, una lectura de baja resistencia indicaría un transistor *npn*. Una lectura de alta resistencia indicaría un transistor *pnp*. Aunque también se puede utilizar un ohmmetro para determinar las terminales (base, colector y emisor) de un transistor, se supone que esta determinación puede hacerse observando la orientación de las terminales en la cápsula.

3.11 ENCAPSULADO E IDENTIFICACIÓN DE LAS TERMINALES DE UN TRANSISTOR

Una vez que se fabrica el transistor por medio de las técnicas descritas en el apéndice A, los conectores de, por lo general, oro, aluminio o níquel, se conectan y toda la estructura se encapsula en un contenedor como el de la figura 3.29. Los de construcción para trabajo pesado son dispositivos de alta potencia, en tanto que los de contenedor pequeño (casquete superior) o de cuerpo de plástico son para dispositivos de baja a mediana potencia.


(a)


(b)


(c)

FIG. 3.29
Varios tipos de transistores de uso general o de conmutación: (a) baja potencia; (b) mediana potencia; (c) mediana a alta potencia.

Siempre que sea posible, la cápsula del transistor presentará alguna marca para indicar cuáles conectores están conectados al emisor, colector o base de un transistor. En la figura 3.30 se indican algunos métodos comúnmente utilizados.




FIG. 3.30
Identificación de las terminales de un transistor.

En la figura 3.31 aparece la construcción interna de una cápsula TO-92 de la línea Fairchild. Observe el tamaño tan pequeño del dispositivo semiconductor real. Los hay con conectores dorados, armazón de cobre y encapsulado epóxico.

Cuatro transistores de silicio *pnp* (quad) pueden estar alojados en la cápsula dos en línea de plástico de 14 terminales que se muestran en la figura 3.32a. Las conexiones de puntas internas aparecen en la figura 3.32b. Como con la cápsula CI del diodo; la muesca en la superficie superior muestra el número 1 y 14 puntas.




FIG. 3.31
Construcción interna de un transistor Fairchild en una cápsula TO-92. (Cortesía de Fairchild Camera and Instrument Corporation.).




FIG. 3.32
Transistor de silicio pnp cuádruple tipo Q2T2905 Texas Instruments: (a) apariencia; (b) conexiones de las puntas. (Cortesía de Texas Instruments Incorporated.).

3.12 RESUMEN

Conclusiones y conceptos importantes

1. Los dispositivos semiconductores tienen las siguientes ventajas sobre los tubos de vacío o bulbos. Son (1) **más pequeños,** (2) **más livianos**, (3) más **robustos,** y (4) más **eficientes.** Además, no requieren (1) **calentamiento,** (2) ni **calentador,** y conducen (3) **voltajes de operación mas bajos.**

2. Los transistores son **dispositivos de tres terminales** de tres capas semiconductoras que tienen una base o capa central mucho más **delgada** que las otras dos. Las dos capas externas son de materiales tipo *n* o *p*, con la capa emparedada de tipo opuesto.
3. Una unión *p-n* de un transistor se **polariza en directa**, en tanto que la otra se **polariza en inversa.**
4. La corriente directa en el emisor siempre es la **corriente más grande** de un transistor, en tanto que la corriente de la base es la **más pequeña**. La corriente en el emisor siempre es la suma de las otras dos.
5. La corriente del colector consta de **dos componentes:** el **componente mayoritario** y la **corriente minoritaria** (también llamada **corriente de *fuga***).
6. La flecha en el símbolo del transistor define la dirección del **flujo de corriente convencional en el emisor** y por lo cual define la dirección de las otras corrientes del dispositivo.
7. Un dispositivo de tres terminales requiere **dos conjuntos de características** para definir por completo sus características.
8. En la región activa de un transistor, la unión base-emisor se **polariza en directa**, en tanto que la unión colector-base se **polariza en inversa**.
9. En la región de corte las uniones base-emisor y colector-base se **polarizan en inversa.**
10. En la región de saturación las uniones base-emisor y colector-base se **polarizan en directa.**
11. En promedio, como una primera aproximación, se puede suponer que el voltaje base a emisor de un transistor en operación es de **0.7 V.**
12. La cantidad alfa (α) relaciona las corrientes en el colector y emisor y siempre está cercana a **uno.**
13. La impedancia entre las terminales de una unión polarizada en directa siempre es relativamente **pequeña,** en tanto que la impedancia entre las terminales de una unión polarizada inversa en general es **bastante grande.**
14. La flecha en el símbolo de un transistor *npn* apunta hacia fuera del dispositivo (**n**ot **p**ointing i**n**, *n*o a*p*unta hacia de*n*tro); en tanto que en el caso de un transistor *pnp* la flecha apunta hacia el centro del símbolo (**p**ointing i**n,** a*p*unta hacia de*n*tro).
15. Para propósitos de amplificación lineal, $I_C = I_{CEO}$ define el corte para la configuración en emisor común.
16. La cantidad beta (β) proporciona una excelente relación entre las corrientes en la base y el colector que por lo general oscila entre **50** y **400.**
17. La beta de cd definida por una simple **relación de corrientes directas (cd) en un punto de operación**, en tanto que la beta de ca es **sensible a las características** en la región de interés. Sin embargo, en la mayoría de las aplicaciones las dos se consideran equivalentes a una primera aproximación.
18. Para garantizar que un transistor opere dentro de su capacidad de nivel de potencia máximo, determine el **producto del voltaje de colector a emisor por la corriente en el colector** y compárelo con su valor nominal.

Ecuaciones

$$I_E = I_C + I_B, \qquad I_C = I_{C_{\text{mayoritaria}}} + I_{CO_{\text{minoritaria}}}, \qquad V_{BE} = 0.7\text{ V}$$

$$\alpha_{\text{cd}} = \frac{I_C}{I_E}, \qquad \alpha_{\text{ca}} = \left.\frac{\Delta I_C}{\Delta I_E}\right|_{V_{CB}=\text{constante}}, \qquad I_{CEO} = \left.\frac{I_{CBO}}{1-\alpha}\right|_{I_B=0\,\mu\text{A}}$$

$$\beta_{\text{cd}} = \frac{I_C}{I_B}, \qquad \beta_{\text{ca}} = \left.\frac{\Delta I_C}{\Delta I_B}\right|_{V_{CE}=\text{constante}}, \qquad \alpha = \frac{\beta}{\beta+1}$$

$$I_C = \beta I_B, \qquad I_E = (\beta+1)I_B, \qquad P_{C_{\text{máx}}} = V_{CE}I_C$$

3.13 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Como las características de transistor se introdujeron en este capítulo, parece apropiado analizar un procedimiento para obtener dichas características por medio de PSpice para Windows. Los transistores aparecen listados en la biblioteca **EVAL** y se inicia con la letra **Q**. La biblioteca incluye dos transistores *npn*, dos *pnp* y dos configuraciones Darlington. El hecho de que haya una serie de curvas definidas por los niveles de I_B requerirá que se realice una barrido de valores de I_B (un *barrido anidado)* dentro de un barrido de voltajes de colector a emisor. Sin embargo, esto no es necesario para el diodo, ya que sólo resultaría una curva.

En primer lugar, dibujar la red de la figura 3.33 aplicando el mismo procedimiento definido en el capítulo 2. El voltaje V_{CC} establecerá nuestro barrido principal, en tanto que el voltaje V_{BB} determinará el barrido anidado. Para futura referencia, observe el panel arriba a la derecha de la barra de menús con el control de desplazamiento cuando construya redes. Esta opción le permite recuperar elementos que ya han sido utilizados en el pasado. Por ejemplo, si coloca un transistor después de haber colocado algunos elementos, simplemente regrese a la barra de desplazamiento y muévala hasta que aparezca el resistor **R**. Haga clic en el lugar una vez y el resistor aparecerá en la pantalla.




FIG. 3.33
Red empleada para obtener las características del colector del transistor Q2N2222.

Una vez dibujada la red como aparece en la figura 3.33, seleccione **New Simulation Profile** e inserte **Fig. 3.33** como **Nombre (Name)**. Luego seleccione **Create (Crear)** para obtener el cuadro de diálogo **Simulation Settings (Ajuste para la simulación)**. El **tipo de Análisis (Analysis type)** será **DC Sweep (Barrido de CD)**, con **Voltage Source (Fuente de Voltaje)** como la **variable de barrido (Sweep variable)**. Inserte VCC como el nombre de la fuente de voltaje de barrido y seleccione **Linear (Lineal)** para el barrido. El **Valor de inicio (Start Value)** es 0 V; el **Valor final (End Value)** 10 V, y el **Incremento (Increment)** 0.01 V.

Es importante no seleccionar la x en la esquina superior derecha del cuadro para salir de los ajustes de control. Primero debemos ingresar la variable de barrido seleccionando **Secondary Sweep (Barrido secundario)** e insertar VBB como la fuente de voltaje a ser barrida. De nuevo, será un barrido **Lineal (Linear)**, pero ahora el valor de inicio será 2.7 V correspondiente a una corriente inicial de 20 mA determinada como

$$I_B = \frac{V_{BB} - V_{BE}}{R_B} = \frac{2.7\text{ V} - 0.7\text{ V}}{100\text{ k}\Omega} = 20\ \mu\text{A}$$

El **Valor final (End value)** es de 0.7 V correspondiente a una corriente de 100 μA. El **Incremento (Increment)** se ajusta a 2 V, correspondiente a un cambio de la corriente en la base de 20 μA. Ahora ambos barridos están ajustados, pero antes de salir del cuadro de diálogo **asegúrese de habilitar ambos barridos con una marca de verificación en la casilla junto a cada barrido.** A menudo, después de ingresar el segundo barrido al usuario se le olvida establecer el segundo barrido antes de salir del cuadro de diálogo. Una vez activadas ambas casillas, salga del




FIG. 3.34
Características del colector para el transistor de la figura 3.33.

cuadro de diálogo y seleccione **Initiate Simulation (Iniciar simulación)**. El resultado será una gráfica con una VCC de voltaje que varía de 0 V a 10 V. Para establecer las diversas curvas de *I*, aplique la secuencia **Trace-Add Trace (Trazar-Agregar Trazar)** para obtener el cuadro de diálogo **Add Trace.** Seleccione **IC(QI)**, la corriente del colector del transistor para el eje vertical. Haga clic en **OK** y aparecerán las características. El problema es que se extienden de −10 mA a +20 mA en el eje vertical. Esto se puede corregir mediante la secuencia **Plot-Axis Settings,** la cual abre de nuevo el cuadro de diálogo **Axis Settings**. Seleccione **Y-Axis** y bajo **Data Range** seleccione **User Defined** y establezca el intervalo como 0−20 μA. Haga clic en **OK** y aparecerá la gráfica de la figura 3.34. Puede agregar las etiquetas en la gráfica aplicando la secuencia **Plot-Label-Text** para obtener el cuadro de diálogo **Text Label**. Ingrese **IB** = 20 μA seguido de un clic en **OK** y aparecerá en rojo en la pantalla. Haga clic en el lugar y luego una vez más para guardarlo en la memoria. Repita el procedimiento para todas las demás etiquetas de la figura.

Si la beta de ca aparece a la mitad de la gráfica, veremos que su valor es de cerca de 190, aun cuando Bf en la lista de especificaciones es de 255.9. De nuevo, al igual que el diodo, los demás parámetros del dispositivo tendrán un efecto perceptible en las condiciones de operación. Si regresamos a las especificaciones del transistor por medio de **Edit-PSpice-Model** para obtener el cuadro de diálogo **PSpice Model Editor Lite**, podemos borrar todos los parámetros excepto el valor Bf. Asegúrese de dejar los paréntesis alrededor del valor de Bf durante el proceso de borrado. Al salir del cuadro de diálogo **Model Editor/9.2** se le pedirá que guarde los cambios. Queda guardado como **Fig. 3.33** y el circuito se simuló de nuevo para obtener las características de la figura 3.35 después de otro ajuste del intervalo del eje vertical.

Observe en primer lugar que todas las curvas son horizontales, lo que indica que el elemento carece de características resistivas. Además, una separación igual de las curvas revela que beta es la misma en cualquier parte. Utilizando una diferencia de 5 mA entre cualquiera de las dos curvas y dividiendo entre la diferencia de I_B de 20 μA, se obtiene una β de 250, que en esencia es la misma que la especificada para el dispositivo. El valor real del procedimiento anterior es reconocer que aun cuando se puede proporcionar una beta, el desempeño real del dispositivo dependerá en gran medida de sus otros parámetros. Suponer un dispositivo ideal siempre es un buen punto de partida, aunque una red real proporciona resultados diferentes.




FIG. 3.35
Características del colector ideal para el transistor de la figura 3.33.

PROBLEMAS

**Nota:* Los asteriscos indican los problemas más difíciles.

3.2 Construcción de un transistor

1. ¿Qué nombres se aplican a los dos tipos de transistores BJT? Trace la construcción básica de cada uno y marque los varios portadores minoritarios y mayoritarios en cada uno. Trace el símbolo gráfico junto a cada uno. ¿Cambia cualquier parte de esta información al cambiar de silicio a germanio?
2. ¿Cuál es la diferencia principal entre un dispositivo bipolar y uno unipolar?

3.3 Operación del transistor

3. ¿Cómo se deben polarizar las dos uniones de transistor para la correcta operación de amplificador del transistor?
4. ¿Cuál es la fuente de la corriente de fuga en un transistor?
5. Trace una figura similar a la figura 3.3 de la unión polarizada en directa de un transistor *npn*. Describa el movimiento resultante de los portadores.
6. Trace una figura similar a la figura 3.4 de la unión polarizada en inversa de un transistor *npn*. Describa el movimiento resultante de los portadores.
7. Trace una figura similar a la figura 3.5 del flujo de portadores mayoritarios y minoritarios de un transistor *npn*. Describa el movimiento resultante de los portadores.
8. ¿Cuál de las corrientes del transistor siempre es la más grande? ¿Cuál es siempre la más pequeña? ¿Cuál de las dos corrientes son de magnitud relativamente parecidas?
9. Si la corriente en el emisor de un transistor es de 8 mA e I_B es de $1/100$ de I_C, determine los niveles de I_C e I_B.

3.4 Configuración en base común

10. De memoria, trace el símbolo de los transistores *pnp* y *npn* y luego inserte el flujo convencional de cada corriente.

11. Utilizando las características de la figura 3.7 determine V_{BE} con $I_E = 5$ mA y $V_{CB} = 1.10$ y 20 V. ¿Es razonable suponer de una forma aproximada que V_{CB} tiene sólo un efecto leve en la relación entre V_{BE} e I_E?
12. **a.** Determine la resistencia de ca promedio para las características de la figura 3.10b.
    b. Para redes en las que la magnitud de los elementos resistivos es por lo general de kilohms, ¿es válida la aproximación de la figura 3.10c [basada en los resultados de la parte (a)]?
13. **a.** Con las características de la figura 3.8, determine la corriente en el colector si $I_E = 4.5$ mA y $V_{CB} = 4$ V.
    b. Repita la parte (a) con $I_E = 4.5$ mA y $V_{CB} = 16$ V.
    c. ¿Cómo han afectado los cambios en V_{CB} el nivel resultante de I_C?
    d. De una forma aproximada, ¿Cómo se relacionan I_E e I_C con base en los resultados anteriores?
14. **a.** Utilizando las características de las figuras 3.7 y 3.8, determine I_C si $V_{CB} = 10$ V y $V_{BE} = 800$ mV.
    b. Determine V_{BE} si $I_C = 5$ mA y $V_{CB} = 10$ V.
    c. Repita la parte (b) usando las características de la figura 3.10b.
    d. Repita la parte (b) usando las características de la figura 3.10c.
    e. Compare las soluciones de V_{BE} para las partes (b) a (d). ¿Se puede ignorar la diferencia si por lo general se presentan niveles de voltaje de más de algunos volts?
15. **a.** Dada α_{cd} de 0.998, determine I_C si $I_E = 4$ mA.
    b. Determine α_{cd} si $I_E = 28$ mA e $I_B = 20\ \mu$A.
    c. Encuentre I_E si $I_B = 40\ \mu$A y $\alpha_{cd} = 0.98$.
16. De memoria, trace la configuración de un transistor BJT en base común (*npn* y *pnp*) e indique la polaridad de la polarización aplicada y las direcciones de la corriente resultante.

3.5 Acción amplificadora del transistor

17. Calcule la ganancia de voltaje ($A_v = V_L/V_i$) para la red de la figura 3.8 si $V_i = 500$ mV y $R = 1$ kΩ. (Los demás valores del circuito no cambian.)
18. Calcule la ganancia de voltaje ($A_v = V_L/V_i$) para la red de la figura 3.12 si la resistencia interna de la fuente es de 100 Ω en serie con V_i.

3.6 Configuración en emisor común

19. Defina I_{CBO} e I_{CEO}. ¿En qué son diferentes? ¿Cómo están relacionadas? ¿Son en general de magnitud parecida?
20. Utilizando las características de la figura 3.14:
    a. Determine el valor de I_C correspondiente a $V_{BE} = +750$ mV y $V_{CE} = +5$ V.
    b. Determine el valor de V_{CE} y V_{BE} correspondiente a $I_C = 3$ mA e $I_B = 30\ \mu$A.

*21. **a.** Para las características en emisor común de la figura 3.14, determine la beta de cd en un punto de operación de $V_{CE} = +8$ V e $I_C = 2$ mA.
    b. Determine el valor de α correspondiente a este punto de operación.
    c. En $V_{CE} = +8$ V, determine el valor correspondiente de I_{CEO}.
    d. Calcule el valor aproximado de I_{CBO} con el valor de beta de cd obtenido en la parte (a).

*22. **a.** Utilizando las características de la figura 3.14a, determine I_{CEO} en $V_{CE} = 10$ V.
    b. Determine β_{cd} en $I_B = 10\ \mu$A y $V_{CE} = 10$ V.
    c. Utilizando la β_{cd} determinada en la parte (b) calcule I_{CBO}.

23. **a.** Con base en las características de la figura 3.14a, determine β_{cd} con $I_B = 80\ \mu$A y $V_{CE} = 5$ V.
    b. Repita la parte (a) en $I_B = 5\ \mu$A y $V_{CE} = 15$ V.
    c. Repita la parte (a) en $I_B = 30\ \mu$A y $V_{CE} = 10$ V.
    d. Revisando los resultados de las partes (a) a (c), ¿cambia el valor de β_{cd} de punto a punto sobre la curva de las características? ¿Dónde se encontraron los valores más altos? ¿Puede llegar a alguna conclusión general sobre el valor de β_{cd} con las características de la figura 3.14a?

*24. **a.** Utilizando las características de la figura 3.14a, determine β_{ca} en $I_B = 80\ \mu$A y $V_{CE} = 5$ V.
    b. Repita la parte (a) en $I_B = 5\ \mu$A y $V_{CE} = 15$ V.
    c. Repita la parte (a) en $I_B = 30\ \mu$A y $V_{CE} = 10$ V.
    d. Revisando los resultados de las partes (a) a (c), ¿cambia el valor de β_{ca} de un punto a otro sobre la curva de las características? ¿Dónde se localizan los valores más altos? ¿Puede llegar a alguna conclusión general sobre el valor de β_{ca} sobre un conjunto de las características del colector?
    e. Los puntos seleccionados en este ejercicio son los mismos que se emplearon en el problema 23. Si éste se efectuó, compare los niveles de β_{cd} y β_{ca} en cada punto y comente sobre la tendencia de la magnitud para cada cantidad.

25. Utilizando las características de la figura 3.14a, determine β_{cd} en $I_B = 25\ \mu$A y $V_{CE} = 10$ V. Luego calcule α_{cd} y el nivel resultante de I_E. (Use el nivel de I_C determinado por $I_C = \beta_{cd}/I_B$.)

26. **a.** Dado que $\alpha_{cd} = 0.987$, determine el valor correspondiente de β_{cd}.
b. Dada $\beta_{cd} = 120$, determine el valor correspondiente de α.
c. Dado que $\beta_{cd} = 180$ e $I_C = 2.0$ mA, determine I_E e I_B.

27. De memoria, trace la configuración en emisor común (*npn* o *pnp*) e inserte la modalidad de polarización correcta con las direcciones resultantes de I_B, I_C e I_E.

3.7 Configuración en colector común

28. Se aplica un voltaje de entrada de 2 V rms (medido de la base a tierra) al circuito de la figura 3.21. Suponiendo que el voltaje del emisor sigue al voltaje de la base con exactitud y que V_{be} (rms) = 0.1 V, calcule la amplificación de voltaje del circuito ($A_v = V_o/V_i$) y la corriente del emisor para $R_E = 1$ kΩ.

29. Para un transistor cuyas características son las de la figura 3.14, trace las características de entrada y salida de la configuración en colector común.

3.8 Límites de operación

30. Determine la región de operación para un transistor cuyas características son las de la figura 3.14 si $I_{C\text{máx}} = 7$ mA, $V_{CE\text{máx}} = 17$ V y $P_{C\text{máx}} = 40$ mW.

31. Determine la región de operación para un transistor cuyas características son las de la figura 3.8 si $I_{C\text{máx}} = 6$ mA, $V_{CB\text{máx}} = 15$ V y $P_{C\text{máx}} = 30$ mW.

3.9 Hojas de especificaciones del transistor

32. Recurriendo a la figura 3.23, determine el intervalo de temperatura para el dispositivo en grados Fahrenheit.

33. Utilizando la información dada en la figura 3.23 con respecto a $P_{D_{\text{máx}}}$, $V_{CE_{\text{máx}}}$, $I_{C_{\text{máx}}}$ y $V_{CE_{\text{sat}}}$, trace los límites de operación para el dispositivo.

34. Con base en los datos de la figura 3.23, ¿cuál es el valor esperado de I_{CEO} utilizando el valor promedio de β_{cd}?

35. ¿Cómo se compara el intervalo de h_{FE} (fig. 3.23j, normalizado a partir de $h_{FE} = 100$) con el intervalo de h_{fe} (fig. 3.23f) en el rango de I_C de 0.1 a 10 mA?

36. Utilizando las características de la figura 3.23b, determine si la capacitancia de entrada en la configuración en base común se incrementa o reduce con los niveles crecientes del potencial de polarización en inversa. ¿Puede explicar por qué?

***37.** Con las características de la figura 3.23f, determine cuánto ha cambiado el nivel de h_{fe} desde su valor a 1 mA hasta su valor a 10 mA. Observe que la escala vertical es logarítmica y que puede requerir referencia a la sección 11.2. ¿Es un cambio que se debiera considerar en una situación de diseño?

***38.** Utilizando las características de la figura 3.23j, determine el nivel de β_{cd} con $I_C = 10$ mA a los tres niveles de temperatura que aparecen en la figura. ¿Es significativo el cambio con el intervalo de temperatura especificado? ¿Es un elemento de preocupación en el proceso de diseño?

3.10 Prueba de un transistor

39. **a.** Tomando como base las características de la figura 3.24, determine β_{ca} en $I_C = 14$ mA y $V_{CE} = 3$ V.
b. Determine β_{cd} en $I_C = 1$ mA y $V_{CE} = 8$ V.
c. Determine β_{ca} en $I_C = 14$ mA y $V_{CE} = 3$ V.
d. Determine β_{cd} en $I_C = 1$ mA y $V_{CE} = 8$ V.
e. ¿Cómo se comparan el nivel de β_{ca} y el de β_{cd} en cada región?
f. ¿Es válida la aproximación $\beta_{cd} \cong \beta_{ca}$ para este conjunto de características?

Polarización de cd de los BJT

4

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Ser capaz de determinar los niveles de cd para las diversas configuraciones importantes de los BJT.
- Entender cómo se miden los niveles de voltaje importantes de una configuración de transistor de un BJT y utilizarlos para determinar si la red está operando correctamente.
- Enterarse de las condiciones de saturación y corte de una red con un BJT y de los niveles de voltaje y corriente establecidos por cada una de las condiciones.
- Ser capaz de realizar un análisis de la recta de carga de las configuraciones más comunes de un BJT.
- Conocer el proceso de diseño de amplificadores con BJT.
- Entender la operación básica de las redes de conmutación con transistores.
- Comenzar a entender el proceso de solución de fallas tal como se aplica a configuraciones con BJT.
- Tener una idea de los factores de estabilidad de una configuración con BJT y cómo afectan su operación los cambios en las características específicas y los cambios ambientales.

4.1 INTRODUCCIÓN

El análisis o diseño de un amplificador transistorizado requiere conocer la respuesta del sistema tanto de cd como de ca. Con frecuencia se supone que el transistor es un dispositivo mágico que puede elevar el nivel de la entrada de ca, sin la ayuda de una fuente de energía externa. En realidad,

el nivel de potencia de ca de salida mejorada es el resultado de una transferencia de energía de las fuentes de cd aplicadas.

El análisis o diseño de cualquier amplificador electrónico se compone, por consiguiente, de una parte de ca y una de cd. Por suerte, el teorema de superposición es aplicable y la investigación de las condiciones de cd puede separarse por completo de la respuesta de ca. Sin embargo, hay que tener en cuenta que durante la etapa de diseño o síntesis, la selección de los parámetros de los niveles de cd requeridos afectarán la respuesta de ca, y viceversa.





Varios factores controlan el nivel de operación de cd de un transistor, entre ellos el intervalo de los posibles puntos de operación en las características del dispositivo. En la sección 4.2 especificamos el intervalo para el amplificador de transistor de unión bipolar (BJT). Una vez que se han definido los niveles de corriente cd y voltaje deseados, se debe construir una red que establezca el punto de operación deseado. En este capítulo se analizan varias de estas redes. Cada diseño también determinará la estabilidad del sistema, es decir, cuán sensible es a las variaciones de la temperatura, otro tema que se investigará en una sección de la parte final de este capítulo.

Aunque aquí analizaremos varias redes, hay una similitud subyacente en el análisis de cada configuración, debido al uso recurrente de las siguientes relaciones básicas importantes de un transistor:

$$V_{BE} = 0.7\text{ V} \tag{4.1}$$

$$I_E = (\beta + 1)I_B \cong I_C \tag{4.2}$$

$$I_C = \beta I_B \tag{4.3}$$

De hecho, una vez bien entendido el análisis de las primeras redes, la ruta a seguir para la solución de las redes será cada vez más clara. En la mayoría de los casos, la primera cantidad a determinar es la corriente en la base I_B . Una vez conocida la I_B, se pueden aplicar las relaciones de las ecuaciones (4.1) a (4.3) para determinar las cantidades de interés restantes. Las semejanzas en el análisis serán obvias de inmediato conforme avancemos a través del capítulo. Las ecuaciones para I_B son similares para varias configuraciones, de modo que se puede derivar una ecuación de otra con sólo suprimir o agregar un término o dos. La función primordial de este capítulo es desarrollar el nivel de conocimiento del transistor BJT que permita un análisis de cd de cualquier sistema que pudiera emplear el amplificador de BJT.

4.2 PUNTO DE OPERACIÓN

El término *polarización* que aparece en el título de este capítulo es un término totalmente inclusivo de la aplicación de voltajes de cd para establecer un nivel fijo de corriente y voltaje. Para amplificadores con transistores, la corriente y voltaje de cd resultantes establecen un *punto de operación* en las características que definen la región que se empleará para amplificar la señal aplicada. Como el punto de operación es un punto fijo en las características, también se llama *punto quiescente* (abreviado punto *Q*). Por definición, *quiescente* significa quieto, inmóvil, inactivo. La figura 4.1 muestra una característica del dispositivo de la salida general para establecer la operación del dispositivo en cualquiera de estos u otros puntos dentro de la *región activa*. Las capacidades máximas se indican en las características de la figura 4.1 por medio de una línea horizontal para la corriente máxima del colector $I_{C_{\text{máx}}}$ y una línea vertical para el voltaje máximo de colector a emisor $V_{CE_{\text{máx}}}$. La curva $P_{C_{\text{máx}}}$ define la restricción de potencia nominal máxima en la misma figura. En el extremo inferior de las escalas se encuentran la *región de corte*, definida por $I_B \leq 0\ \mu\text{A}$, y la *región de saturación*, definida por $V_{CE} \leq V_{CE_{\text{sat}}}$.

El dispositivo BJT podría ser polarizado para que opere afuera de estos límites máximos, pero el resultado de tal operación acortaría considerablemente la duración del dispositivo o lo destruiría. Si nos limitamos a la región *activa*, podemos seleccionar muchas áreas o puntos de operación diferentes. A menudo, el punto *Q* seleccionado depende del uso pretendido del circuito. No obstante, podemos considerar algunas diferencias entre los varios puntos mostrados en la figura 4.1 para presentar algunas ideas básicas sobre el punto de operación y, por ende, sobre el circuito de polarización.

Si no se utilizara polarización, al principio el dispositivo estaría totalmente apagado o inactivo, y el punto *Q* estaría en A, es decir, corriente cero a través del dispositivo (y voltaje cero a través de él). Como es necesario polarizar un dispositivo de modo que sea capaz de responder a todo el intervalo de una señal de salida, el punto *A* no sería adecuado. Para el punto *B*, si se aplica una señal al circuito, el dispositivo variará la corriente y el voltaje a partir del punto de operación, lo que permite que el dispositivo reaccione (y que posiblemente amplifique) tanto las excursiones positivas como las negativas de la señal de entrada. Si selecciona apropiadamente la señal de entrada, el voltaje y la corriente del dispositivo variarán, pero no lo suficiente para llevar al dispositivo a *corte* o *saturación*. El punto *C* permitiría alguna variación positiva y negativa de la señal de entrada, pero el valor pico a pico se vería limitado por la proximidad de $V_{CE} = 0$ V e $I_C = 0$ mA. La operación en el punto *C* también hace que surjan dudas con respecto a las no linealidades introducidas por el hecho de que la separación entre las curvas I_B cambia




FIG. 4.1
Varios puntos de operación dentro de los límites de operación de un transistor.

con rapidez en esta región. En general, es preferible operar donde la ganancia del dispositivo es bastante constante (o lineal) para garantizar que la amplificación a lo largo de toda la excursión de la señal de entrada sea la misma. El punto *B* es una región de más separación lineal, y por consiguiente de más operación lineal, como se muestra en la figura 4.1. El punto *D* sitúa el punto de operación cerca del nivel máximo de voltaje y potencia. El voltaje de salida excursiona en la dirección positiva, y por lo tanto se limita si no se excede el voltaje máximo. Por consiguiente, parece que el punto *B* es el mejor punto de operación en función de ganancia lineal y máxima excursión posible de voltaje y de corriente. En realidad, ésta es la condición deseada para amplificadores de señal pequeña (capítulo 5) aunque no necesariamente para amplificadores de potencia, los cuales se considerarán en el capítulo 12. En este análisis nos concentraremos principalmente en polarizar el transistor para operación de amplificación de *señal pequeña*.

Hay que considerar otro factor de polarización muy importante. Habiendo seleccionado y polarizado el BJT en un punto de operación deseado, también debemos tomar en cuenta el efecto de la temperatura. La temperatura cambia los parámetros del dispositivo al igual que la ganancia de corriente del transistor (β_{ca}) y su corriente de fuga (I_{CEO}). Las altas temperaturas incrementan las corrientes de fuga en el dispositivo, y cambian por lo tanto las condiciones de operación establecidas por la red de polarización. El resultado es que el diseño de la red también debe proporcionar un grado de *estabilidad de temperatura*, de modo que los cambios ambientales produzcan cambios mínimos en el punto de operación. Este mantenimiento del punto de operación puede ser especificado por un *factor de estabilidad S*, el cual indica el grado de cambio del punto de operación provocado por una variación de la temperatura. Es deseable un circuito altamente estable, y se comparará la estabilidad de algunos circuitos de polarización básicos.

Para que el BJT se polarice en su región de operación lineal o activa lo siguiente debe ser cierto:

1. ***La unión base-emisor debe polarizarse en directa (voltaje más positivo en la región p), con el voltaje de polarización en directa resultante de cerca de 0.6 a 0.7 V.***
2. ***La unión base-colector debe polarizarse en inversa (más positivo en la región n), con el voltaje de polarización en inversa de cualquier valor dentro de los límites del dispositivo.***

[Observe que para la polarización en directa el voltaje a través de la unión *p*-*n* es *p* positivo, en tanto que para la polarización en inversa es opuesto (inverso) con *n* positiva. Este énfasis en la letra inicial deberá servir para memorizar la polaridad necesaria del voltaje.]

La operación en las regiones de corte, saturación y lineal de la característica BJT se da como sigue:

1. *Operación en la región lineal*:
   Unión base-emisor polarizada en directa.
   Unión base-colector polarizada en inversa.
2. *Operación en la región de corte*:
   Unión base-emisor polarizada en inversa.
   Unión base-colector polarizada en inversa.
3. *Operación en la región de saturación*:.
   Unión base-emisor polarizada en directa.
   Unión base-colector polarizada en directa.

4.3 CONFIGURACIÓN DE POLARIZACIÓN FIJA

El circuito de polarización fija de la figura 4.2 es la configuración de polarización de cd más simple. Aun cuando la red emplea un transistor *npn*, las ecuaciones y cálculos aplican igualmente bien para una configuración del transistor *pnp* tan sólo con cambiar todas las direcciones de la corriente y las polaridades del voltaje. Las direcciones de la corriente de la figura 4.2 son las direcciones *reales* y la notación de doble subíndice estándar define los voltajes. Para el análisis de cd se puede aislar la red de los niveles de ca indicados reemplazando los capacitores con un equivalente de circuito abierto, ya que la reactancia de un capacitor con cd es $X_C = 1/2\pi fC = 1/2\pi(0)C = \infty\ \Omega$. Además, la fuente de cd V_{CC} se puede dividir en dos fuentes (sólo para propósitos de análisis) como se muestra en la figura 4.3 para separar los circuitos de entrada y salida. También reduce el vínculo entre las dos con la corriente de base I_B. La separación es ciertamente válida, como observamos en la figura 4.3, de modo que V_{CC} está conectada directamente a R_B y R_C igual que en la figura 4.2.




FIG. 4.2
Circuito de polarización fija.

FIG. 4.3
Circuito de CD equivalente de la figura 4.2.

Polarización en directa de la unión base-emisor




FIG. 4.4
Malla base-emisor.

Considere primero la malla del circuito base-emisor de la figura 4.4. Al escribir la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj para la malla, obtenemos

$$+V_{CC} - I_B R_B - V_{BE} = 0$$

Observe la polaridad de la caída de voltaje a través de R_B como la estableció la dirección indicada de I_B. Resolviendo la ecuación para la corriente I_B obtenemos:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B} \qquad \textbf{(4.4)}$$

En realidad la ecuación (4.4) no es difícil de recordar si se tiene en cuenta que la corriente de base es la corriente a través de R_B, y según la ley de Ohm dicha corriente es el voltaje través de de R_B dividido entre la resistencia R_B. El voltaje a través de R_B es el voltaje aplicado a V_{CC} en un extremo menos la caída a través de la unión base a emisor (V_{BE}). Además como el voltaje de alimentación V_{CC} y el voltaje de base a emisor V_{BE} son constantes, la selección de un resistor de base R_B establece el límite de la corriente de base para el punto de operación.

Malla colector-emisor

La sección colector-emisor de la red aparece en la figura 4.5 con la dirección indicada de la corriente I_C y la polaridad resultante a través de R_C. La magnitud de la corriente de colector está relacionada directamente con I_B mediante

$$I_C = \beta I_B \tag{4.5}$$

Es interesante hacer notar que como a la corriente de base la controla el nivel de R_B e I_C está relacionada con I_B por una constante β, la magnitud de I_C no es una función de la resistencia R_C. El cambio de R_C a cualquier nivel no afectará el nivel de I_B o I_C mientras permanezcamos en la región activa del dispositivo. Sin embargo, como veremos, el nivel de R_C determinará la magnitud de V_{CE}, la cual es un parámetro importante.

Al aplicar la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj alrededor de la malla de la figura 4.5 obtenemos:

$$V_{CE} + I_C R_C - V_{CC} = 0$$

y

$$V_{CE} = V_{CC} - I_C R_C \tag{4.6}$$




FIG. 4.5
Malla colector-emisor.

la cual establece que el voltaje a través de la región colector-emisor de un transistor en la configuración de polarización fija es el voltaje de alimentación menos la caída de voltaje a través de R_C.

Como un breve repaso de la notación de subíndice sencillo y doble recordemos que

$$V_{CE} = V_C - V_E \tag{4.7}$$

donde V_{CE} es el voltaje del colector al emisor y V_E son los voltajes de colector y emisor a tierra. *En este caso*, como $V_E = 0$ V, tenemos

$$V_{CE} = V_C \tag{4.8}$$

Además, como

$$V_{BE} = V_B - V_E \tag{4.9}$$

y $V_E = 0$ V, entonces

$$V_{BE} = V_B \tag{4.10}$$




FIG. 4.6
Medición de V_{CE} y V_C.

Tenga en cuenta que los niveles de voltaje como V_{CE} se determinan colocando el cable rojo (positivo) del voltmetro en la terminal del colector con el negro (negativo) en la terminal del emisor, como se muestra en la figura 4.6. V_C es el voltaje del colector a tierra y se mide como se muestra en la misma figura. En este caso, las dos lecturas son idénticas, pero en las redes que siguen las dos pueden ser muy diferentes. Es muy importante entender bien la diferencia entre las dos lecturas para la solución de fallas de redes de transistores.

EJEMPLO 4.1 Determine lo siguiente para la configuración de polarización fija de la figura 4.7.

a. I_{B_Q} y I_{C_Q}.
b. V_{CE_Q}.
c. V_B y V_C.
d. V_{BC}.

Solución:

a. Ec. (4.4): $I_{B_Q} = \dfrac{V_{CC} - V_{BE}}{R_B} = \dfrac{12\text{ V} - 0.7\text{ V}}{240\text{ k}\Omega} = \mathbf{47.08\ \mu A}$

Ec. (4.5): $I_{C_Q} = \beta I_{B_Q} = (50)(47.08\ \mu\text{A}) = \mathbf{2.35\ mA}$




FIG. 4.7
Circuito de polarización fija de cd para el ejemplo 4.1.

b. Ec. (4.6):
$$V_{CE_Q} = V_{CC} - I_C R_C$$
$$= 12\text{ V} - (2.35\text{ mA})(2.2\text{ k}\Omega)$$
$$= \mathbf{6.83\text{ V}}$$

c. $V_B = V_{BE} = \mathbf{0.7\text{ V}}$
$V_C = V_{CE} = \mathbf{6.83\text{ V}}$

d. Utilizando la notación de doble subíndice resulta
$$V_{BC} = V_B - V_C = 0.7\text{ V} - 6.83\text{ V}$$
$$= \mathbf{-6.13\text{ V}}$$

el signo negativo revela que la unión está polarizada en inversa, como debe ser para la amplificación lineal.

Saturación del transistor

El término *saturación* se aplica a cualquier sistema donde los niveles han alcanzado su valor máximo. Una esponja saturada es aquella que no puede contener otra gota de líquido. Para un transistor que opera en la región de saturación la corriente es un valor máximo *para el diseño particular*. Cambie el diseño y el nivel de saturación correspondiente puede elevarse o reducirse. Por supuesto, la corriente de colector máxima define el nivel de saturación máximo tal como aparece en la hoja de especificaciones.

Normalmente se evitan las condiciones de saturación porque la unión base-colector ya no está polarizada en inversa y la señal amplificada de salida se distorsionará. La figura 4.8a ilustra un punto de operación en la región de saturación. Observe que en esta región es donde se unen las curvas de las características y el voltaje del colector al emisor está en o por debajo de $V_{CE_{sat}}$. Además, la corriente del colector es relativamente alta en la curva de las características.




FIG. 4.8
Regiones de saturación: (a) real); (b) aproximada.

Si aproximamos las curvas de la figura 4.8a con las que aparecen en la figura 4.8b, aparece un método rápido y directo de determinar el nivel de saturación. En la figura 4.8b la corriente es relativamente alta y se supone que el voltaje V_{CE} es de 0 V. Al aplicar la ley de Ohm podemos determinar la resistencia entre el colector y el emisor como sigue:

$$R_{CE} = \frac{V_{CE}}{I_C} = \frac{0\text{ V}}{I_{C_{\text{sat}}}} = 0\ \Omega$$

Aplicando los resultados al esquema de la red obtenemos la configuración de la figura 4.9.

Por consiguiente, si en el futuro hubiera la necesidad inmediata de conocer la corriente máxima aproximada del colector (nivel de saturación) para un diseño particular, basta insertar un equivalente de cortocircuito entre el colector y el emisor del transistor y calcular la corriente del colector resultante. En suma, establezca $V_{CE} = 0$ V. Para la configuración de polarización fija de la figura 4.10 se aplicó un cortocircuito, lo que provocó que el voltaje a través de R_C fuera el voltaje aplicado V_{CC}. La corriente de saturación resultante para la configuración de polarización fija es

$$I_{C_{\text{sat}}} = \frac{V_{CC}}{R_C} \qquad \textbf{(4.11)}$$

FIG. 4.9
Determinación de $I_{C_{\text{sat}}}$.




FIG. 4.10
Determinación de $I_{C_{\text{sat}}}$ para la configuración de polarización fija.

Una vez que se conoce $I_{C_{\text{sat}}}$ tenemos una idea de la posible corriente máxima del colector para el diseño seleccionado y del nivel que debe permanecer bajo si esperamos que la amplificación sea lineal.

EJEMPLO 4.2 Determine el nivel de saturación para la red de la figura 4.7.

Solución:

$$I_{C_{\text{sat}}} = \frac{V_{CC}}{R_C} = \frac{12\text{ V}}{2.2\text{ k}\Omega} = \mathbf{5.45\ mA}$$

El diseño del ejemplo 4.1 dio por resultado $I_{C_Q} = 2.35$ mA, lo cual está muy lejos del nivel de saturación y aproximadamente a la mitad del valor para el diseño.

Análisis por medio de la recta de carga

Recuerde que la solución de recta de carga de una red de diodo se encontró superponiendo las características reales del diodo sobre una gráfica de la ecuación de la red que implica las mismas variables de la red. La intersección de las dos gráficas definió las condiciones de operación reales para la red. Se conoce como análisis por medio de la recta de carga porque la carga (resistores de la red) de la red definía la pendiente de la línea recta que conecta los puntos definidos por los parámetros de la red.

Se puede aplicar el mismo procedimiento a redes de BJT. Las características del BJT se sobreponen en una gráfica de la ecuación de la red definida por los mismos parámetros. El resistor de carga R_C para la configuración de polarización fija definirá la pendiente de la ecuación de la red y la intersección resultante entre las dos gráficas. Cuanta más pequeña sea la resistencia,




FIG. 4.11
Análisis de la recta de carga: (a) la red; (b) las características del dispositivo.

más pronunciada será la pendiente de la recta de carga de la red. La red de la figura 4.11a establece una ecuación de salida que relaciona las variables I_C y V_{CE} de la siguiente manera:

$$V_{CE} = V_{CC} - I_C R_C \tag{4.12}$$

Las características de salida del transistor también relacionan las mismas dos variables I_C y V_{CE} como se muestra en la figura 4.11b.

Las características del dispositivo de I_C contra V_{CE} se dan en la figura 4.11b. Ahora tenemos que superponer la línea recta definida por la ecuación (4.12) en las características. El método más directo de graficar la ecuación 4.12 sobre las características de salida es utilizar el hecho de que dos puntos definen una línea recta. Si *seleccionamos* I_C como 0 mA, especificamos el eje horizontal como la línea donde se localiza un punto. Al sustituir $I_C = 0$ mA en la ecuación (4.12) vemos que

$$V_{CE} = V_{CC} - (0)R_C$$

y

$$V_{CE} = V_{CC}\big|_{I_C = 0\text{ mA}} \tag{4.13}$$

que define un punto para la línea recta como se muestra en la figura 4.12.




FIG. 4.12
Recta de carga de polarización fija.

Si ahora *seleccionamos* V_{CE} como 0 V, el cual establece el eje vertical como la línea donde se localiza el segundo punto, vemos que a I_C la determina la ecuación:

$$0 = V_{CC} - I_C R_C$$

y

$$I_C = \left.\frac{V_{CC}}{R_C}\right|_{V_{CE}=0\,\mathrm{V}} \tag{4.14}$$

como aparece en la figura 4.12.

Uniendo los dos puntos definidos por las ecuaciones (4.13) y (4.14), podemos trazar la línea recta establecida por la ecuación (4.12). La línea resultante en la gráfica (4.12) es la llamada *recta de carga* porque el resistor de carga R_C la define. Resolviendo para el nivel resultante de I_B podemos establecer el punto real Q como se muestra en la figura 4.12.

Si se cambia el nivel de I_B variando el valor de R_B, el punto Q se mueve hacia arriba o hacia abajo de la recta de carga como se muestra en la figura 4.13 para incrementar los valores de I_B. Si V_{CC} se mantiene fija y R_C se incrementa, la recta de carga variará como se muestra en la figura 4.14. Si I_B se mantiene fija, el punto Q se moverá como se muestra en la misma figura. Si R_C se mantiene fija y V_{CC} se reduce, la línea de carga se desplaza como se muestra en la figura 4.15.




FIG. 4.13
Movimiento del punto Q con el nivel creciente de I_B.




FIG. 4.14
Efecto de un nivel creciente de R_C en la recta de carga y el punto Q.




FIG. 4.15
Efecto de los valores bajos de V_{CC} en la recta de carga y el punto Q.

EJEMPLO 4.3 Con la recta de carga de la figura 4.16 y el punto Q definido, determine los valores requeridos de V_{CC}, R_C y R_B para una configuración de polarización fija.




FIG. 4.16
Ejemplo 4.3.

Solución: De acuerdo con la figura 4.16,

$$V_{CE} = V_{CC} = \mathbf{20\ V} \text{ con } I_C = 0\text{ mA}$$

$$I_C = \frac{V_{CC}}{R_C} \text{ con } V_{CE} = 0\text{ V}$$

y
$$R_C = \frac{V_{CC}}{I_C} = \frac{20\text{ V}}{10\text{ mA}} = \mathbf{2\ k\Omega}$$

$$I_B = \frac{V_{CC} - V_{BE}}{R_B}$$

y
$$R_B = \frac{V_{CC} - V_{BE}}{I_B} = \frac{20\text{ V} - 0.7\text{ V}}{25\ \mu\text{A}} = \mathbf{772\ k\Omega}$$

4.4 CONFIGURACIÓN DE POLARIZACIÓN DE EMISOR

La red de polarización de cd de la figura 4.17 contiene un resistor emisor para mejorar la estabilidad del nivel en relación con la de la configuración de polarización fija. Demostraremos la estabilidad mejorada por medio de un ejemplo numérico más adelante en esta sección. El análisis lo realizaremos examinando primero la malla base-emisor y luego utilizando los resultados para investigar la malla colector-emisor. El equivalente de cd de la figura 4.17 aparece en la figura 4.18 con la fuente separada para crear una sección de entrada y salida.




FIG. 4.17
Circuito de polarización de un BJT con resistor de emisor.




FIG. 4.18
Equivalente de cd de la figura 4.17.

Malla base-emisor

La malla base-emisor de la red de la figura 4.18 se volvió a dibujar como se muestra en la figura 4.19. Al escribir la ley de voltajes de Kirchhoff alrededor de la malla indicada en el sentido de las manecillas del reloj obtenemos la siguiente ecuación:

$$+V_{CC} - I_B R_B - V_{BE} - I_E R_E = 0 \quad \textbf{(4.15)}$$

Recuerde que en el capítulo 3

$$I_E = (\beta + 1)I_B \quad \textbf{(4.16)}$$

Sustituyendo I_E en la ecuación (4.15) resulta

$$V_{CC} - I_B R_B - V_{BE} - (\beta + I)I_B R_E = 0$$

Entonces, agrupando los términos resulta lo siguiente:

$$-I_B(R_B + (\beta + 1)R_E) + V_{CC} - V_{BE} = 0$$

Al multiplicar por (-1), tenemos

$$I_B(R_B + (\beta + 1)R_E) - V_{CC} + V_{BE} = 0$$

con

$$I_B(R_B + (\beta + 1)R_E) = V_{CC} - V_{BE}$$

y resolviendo para I_B da

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E} \quad \textbf{(4.17)}$$




FIG. 4.19
Malla base-emisor.




FIG. 4.20
Red derivada a partir de la ecuación (4.17).

Observe que la única diferencia entre esta ecuación para I_B y la que se obtuvo para la configuración de polarización fija es el término $(\beta + 1)R_E$.

Hay un resultado interesante que se puede derivar de la ecuación (4.17) si ésta se utiliza para trazar una red en serie que produzca la misma ecuación. Tal es el caso de la red de la figura 4.20. Al resolver la corriente I_B se obtiene la misma ecuación que antes. Observe que aparte del voltaje de base a emisor V_{BE}, el resistor R_E se *refleja de nuevo* en el circuito de entrada multiplicado por un factor $(\beta + 1)$. En otras palabras, el resistor emisor, el cual forma parte de la malla colector-emisor, "aparece como" $(\beta + 1)R_E$ en la malla base-emisor. Como β por lo general es de 50 o más, el resistor emisor aparece con un valor mucho más grande en el circuito de la base. En general, por consiguiente, para la configuración de la figura 4.21,

$$R_i = (\beta + 1)R_E \quad \textbf{(4.18)}$$




FIG. 4.21
Nivel de impedancia reflejado de R_E.

La ecuación (4.18) demostrará su utilidad en el análisis siguiente. De hecho, permite recordar con facilidad la ecuación (4.17). Por la ley de Ohm sabemos que la corriente a través de un sistema es el voltaje dividido entre la resistencia del circuito. En el circuito base-emisor el voltaje neto es $V_{CC} - V_{BE}$. Los niveles de resistencia son R_B contra R_E reflejados por $(\beta + 1)$. El resultado es la ecuación (4.17).

Malla colector-emisor




FIG. 4.22
Malla colector-emisor.

La malla colector-emisor se dibujó de nuevo en la figura 4.22. Al escribir la ley de voltajes de Kirchhoff para la malla indicada en el sentido de las manecillas del reloj, obtenemos

$$+I_E R_E + V_{CE} + I_C R_C - V_{CC} = 0$$

Sustituyendo $I_E \cong I_C$ y agrupando los términos da

$$V_{CE} - V_{CC} + I_C(R_C + R_E) = 0$$

y

$$V_{CE} = V_{CC} - I_C(R_C + R_E) \quad \textbf{(4.19)}$$

El voltaje de subíndice único V_E es el voltaje del emisor a tierra y está determinado por

$$V_E = I_E R_E \quad \textbf{(4.20)}$$

en tanto que el voltaje del colector a tierra se determina a partir de

$$V_{CE} = V_C - V_E$$

y

$$V_C = V_{CE} + V_E \quad \textbf{(4.21)}$$

o

$$V_C = V_{CC} - I_C R_C \quad \textbf{(4.22)}$$

El voltaje en la base con respecto a tierra se determina partir de

$$V_B = V_{CC} - I_B R_B \quad \textbf{(4.23)}$$

o

$$V_B = V_{BE} + V_E \quad \textbf{(4.24)}$$

EJEMPLO 4.4 Para la red de polarización de emisor de la figura 4.23, determine:

a. I_B.
b. I_C.
c. V_{CE}.
d. V_C.
e. V_E.
f. V_B.
g. V_{BC}.




FIG. 4.23
Circuito de polarización estabilizada por emisor para el ejemplo 4.4.

Solución:

a. Ec. (4.17):
$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E} = \frac{20\text{ V} - 0.7\text{ V}}{430\text{ k}\Omega + (51)(1\text{ k}\Omega)}$$
$$= \frac{19.3\text{ V}}{481\text{ k}\Omega} = \mathbf{40.1\ \mu A}$$

b.
$$I_C = \beta I_B$$
$$= (50)(40.1\ \mu\text{A})$$
$$\cong \mathbf{2.01\ mA}$$

c. Ec. (4.19):
$$V_{CE} = V_{CC} - I_C(R_C + R_E)$$
$$= 20\text{ V} - (2.01\text{ mA})(2\text{ k}\Omega + 1\text{ k}\Omega) = 20\text{ V} - 6.03\text{ V}$$
$$= \mathbf{13.97\ V}$$

d.
$$V_C = V_{CC} - I_C R_C$$
$$= 20\text{ V} - (2.01\text{ mA})(2\text{ k}\Omega) = 20\text{ V} - 4.02\text{ V}$$
$$= \mathbf{15.98\ V}$$

e.
$$V_E = V_C - V_{CE}$$
$$= 15.98\text{ V} - 13.97\text{ V}$$
$$= \mathbf{2.01\ V}$$

o
$$V_E = I_E R_E \cong I_C R_E$$
$$= (2.01\text{ mA})(1\text{ k}\Omega)$$
$$= \mathbf{2.01\ V}$$

f.
$$V_B = V_{BE} + V_E$$
$$= 0.7\text{ V} + 2.01\text{ V}$$
$$= \mathbf{2.71\ V}$$

g.
$$V_{BC} = V_B - V_C$$
$$= 2.71\text{ V} - 15.98\text{ V}$$
$$= \mathbf{-13.27\ V}$$ (polarización en inversa, como se requiere)

Estabilidad de polarización mejorada

La adición de un resistor emisor a la polarización de cd del BJT mejora la estabilidad, es decir, las corrientes de polarización en cd y los voltajes permanecen próximos a los valores establecidos por el circuito cuando las condiciones externas, como la temperatura y la beta del transistor, cambian. Aunque en la sección 4.12 se da un análisis matemático, el ejemplo 4.5 permite comparar la mejora.

EJEMPLO 4.5 Prepare una tabla y compare las corrientes y voltajes de los circuitos de la figura 4.7 y la figura 4.23 con el valor dado de $\beta = 50$ y con un valor nuevo de $\beta = 100$. Compare los cambios de I_C y V_{CE} con el mismo incremento de β.

Solución: Utilizando los resultados calculados en el ejemplo 4.1 y luego repitiendo con un valor de $\beta = 100$ se obtiene lo siguiente:

β	$I_B\ (\mu A)$	$I_C\ (mA)$	$V_{CE}\ (V)$
50	47.08	2.35	6.83
100	47.08	4.71	1.64

Se ve que la corriente de colector BJT cambia en 100% debido al cambio de 100% del valor de β. El valor de I_B es el mismo y V_{CE} se redujo en 76%.

Utilizando los resultados del ejemplo 4.4 y luego repitiendo para un valor de $\beta = 100$, tenemos lo siguiente:

β	$I_B\ (\mu A)$	$I_C\ (mA)$	$V_{CE}\ (V)$
50	40.1	2.01	13.97
100	36.3	3.63	9.11

Ahora, el incremento de la corriente del colector BJT es de 81% debido al incremento del 100% en β. Observe que I_B se redujo, lo que ayuda a mantener el valor de I_C, o por lo menos a reducir el cambio total de I_C debido al cambio de β. El cambio de V_{CE} se redujo en aproximadamente 35%. La red de la figura 4.23 es, por consiguiente, más estable que la de la figura 4.7 con el mismo cambio de β.

Nivel de saturación

El nivel de saturación del colector o su corriente máxima en un diseño de polarización de emisor se determina con el mismo procedimiento aplicado a la configuración de polarización fija. Aplique un cortocircuito entre el colector y el emisor como se muestra en la figura 4.24 y calcule la corriente resultante del colector. Para la figura 4.24

$$I_{C_{\text{sat}}} = \frac{V_{CC}}{R_C + R_E} \tag{4.25}$$




FIG. 4.24
Determinación de $I_{C_{\text{sat}}}$ para el circuito de polarización estabilizado por emisor.

La adición del resistor del emisor reduce el nivel de saturación en el colector por debajo del obtenido, con una configuración de polarización fija con el mismo resistor del colector.

EJEMPLO 4.6 Determine la corriente de saturación de la red del ejemplo 4.4.

Solución:

$$\begin{aligned} I_{C_{\text{sat}}} &= \frac{V_{CC}}{R_C + R_E} \\ &= \frac{20\text{ V}}{2\text{ k}\Omega + 1\text{ k}\Omega} = \frac{20\text{ V}}{3\text{ k}\Omega} \\ &= \mathbf{6.67\ mA} \end{aligned}$$

lo cual es aproximadamente tres veces el nivel de I_{C_Q} para el ejemplo 4.4.

Análisis por medio de la recta de carga

El análisis por medio de la recta de carga de la red de polarización del emisor es ligeramente diferente del de la configuración de polarización fija. El nivel de I_B determinado por la ecuación (4.17) define el nivel de I_B en las características de la figura 4.25 (denotado I_{B_Q}).




FIG. 4.25
Recta de carga para la configuración de polarización de emisor.

La ecuación de la malla colector-emisor que define la recta de carga es

$$V_{CE} = V_{CC} - I_C(R_C + R_E)$$

Al elegir $I_C = 0$ mA tenemos

$$V_{CE} = V_{CC}\big|_{I_C=0\text{ mA}} \tag{4.26}$$

como se obtuvo para la configuración de polarización fija. Al elegir $V_{CE} = 0$ V obtenemos

$$I_C = \frac{V_{CC}}{R_C + R_E}\bigg|_{V_{CE}=0\text{ V}} \tag{4.27}$$

como se muestra en la figura 4.25. Los diferentes niveles de I_{B_Q}, desde luego, mueven el punto Q hacia arriba o hacia abajo de la línea de carga.

EJEMPLO 4.7




FIG. 4.26a
Red para el ejemplo 4.7.

FIG. 4.26b
Ejemplo 4.7.

a. Trace la recta de carga para la red de la figura 4.26a en las características del transistor que aparece en la figura 4.26b.
b. Para un punto Q en la intersección de la recta de carga con una corriente de base de 20 μA, determine los valores de I_{C_Q} y V_{CE_Q}.
c. Determine la beta de cd en el punto Q.
d. Utilizando la beta de la red determinada en la parte c, calcule el valor requerido de R_B y sugiera un posible valor estándar.

Solución:

a. Se requieren dos puntos en las características para trazar la recta de carga.

En $V_{CE} = 0$ V: $\quad I_C = \dfrac{V_{CC}}{R_C + R_E} = \dfrac{18\text{ V}}{2.2\text{ k}\Omega + 1.1\text{ k}\Omega} = \dfrac{18\text{ V}}{3.3\text{ k}\Omega} = 5.45\text{ mA}$

En $I_C = 0$ mA: $\quad V_{CE} = V_{CC} = 18$ V

La recta de carga resultante aparece en la figura 4.27.

b. Por las características de la figura 4.27 obtenemos

$V_{CE_Q} \cong$ **7.5 V**, $I_{C_Q} \cong$ **3.3 mA**




FIG. 4.27
Ejemplo 4.7.

c. La beta de cd resultante es:

$$\beta = \frac{I_{C_Q}}{I_{B_Q}} = \frac{3.3 \text{ mA}}{15 \ \mu\text{A}} = \mathbf{220}$$

d. Aplicando la ecuación 4.17:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E} = \frac{18 \text{ V} - 0.7 \text{ V}}{R_B + (220 + 1)(1.1 \text{ k}\Omega)}$$

$$\text{y } 15 \ \mu\text{A} = \frac{17.3 \text{ V}}{R_B + (221)(1.1 \text{ k}\Omega)} = \frac{17.3 \text{ V}}{R_B + 243.1 \text{ k}\Omega}$$

de modo que $(15 \ \mu\text{A})(R_B) + (15 \ \mu\text{A})(243.1 \text{ k}\Omega) = 17.3 \text{ V}$

y $(15 \ \mu\text{A})(R_B) = 17.3 \text{ V} - 3.65 \text{ V} = 13.65 \text{ V}$

y el resultado es $R_B + \dfrac{13.65 \text{ V}}{15 \ \mu\text{A}} = \mathbf{910 \ k\Omega}$

4.5 CONFIGURACIÓN DE POLARIZACIÓN POR MEDIO DEL DIVISOR DE VOLTAJE

En la configuración de polarización anterior, la corriente de polarización I_{C_Q} y el voltaje V_{CE_Q} eran funciones de la ganancia de corriente β del transistor. Sin embargo, como β es sensible a la temperatura, sobre todo si se trata de transistores de silicio, y como el valor real de beta en general no está muy bien definido, conviene desarrollar un circuito de polarización que dependa menos de, o que en realidad sea independiente, de la beta del transistor. La configuración de polarización por medio del divisor de voltaje de la figura 4.27 es esa red. Si se analiza de una forma exacta, la sensibilidad a los cambios en beta es muy pequeña. Si los parámetros del circuito se seleccionan apropiadamente, los niveles resultantes de I_{C_Q} y V_{CE_Q} son casi totalmente independientes de beta. Recuerde por los análisis anteriores que el nivel fijo de I_{C_Q} y V_{CE_Q} define un punto Q como se muestra en la figura 4.28. El nivel de I_{B_Q} cambiará con el cambio en beta, pero el punto de operación en las características definido por I_{C_Q} y V_{CE_Q} puede permanecer fijo si se emplean los parámetros de circuito correctos.

Como observamos antes, existen dos métodos que se pueden aplicar para analizar la configuración del divisor de voltaje. La razón de los nombres seleccionados para esta configuración será obvia en el análisis siguiente. El primero que se demostrará es el *método exacto*, el cual se puede aplicar a cualquier configuración del divisor de voltaje. El segundo, conocido como *método aproximado*, se puede aplicar sólo si se satisfacen condiciones específicas. El método aproximado permite un análisis más directo con ahorro de tiempo y energía. También es particularmente útil en el modo de diseño que se describirá en una sección más adelante. En definitiva, el aproximado se puede aplicar a la mayoría de las situaciones y, por consiguiente, deberá examinarse con el mismo interés que el exacto.




FIG. 4.28
Configuración de polarización por medio del divisor de voltaje.




FIG. 4.29
Definición del punto Q para la configuración de polarización por medio del divisor de voltaje.

Análisis exacto

Para el análisis de cd de la red de la figura 4.28 podemos dibujar nuevamente la figura 4.28 como se muestra en la figura 4.30. El lado de entrada de la red se vuelve a dibujar entonces como se muestra en la figura 4.31 para el análisis. La red equivalente de Thévenin de la red de la izquierda de la terminal base se determina de la siguiente manera:




FIG. 4.30
Componentes de cd de la configuración del divisor de voltaje.

R_{Th} La fuente de voltaje se reemplaza con un equivalente de cortocircuito como se muestra en la figura 4.32:

$$R_{Th} = R_1 \| R_2 \tag{4.28}$$

E_{Th} La fuente de voltaje V_{CC} se regresa a la red y el voltaje de Thévenin de circuito abierto de la figura 4.33 se determina como

Al aplicar la ley del divisor de voltaje obtenemos

$$E_{Th} = V_{R_2} = \frac{R_2 V_{CC}}{R_1 + R_2} \tag{4.29}$$

La red de Thévenin se vuelve a dibujar como se muestra en la figura 4.34 e I_{BQ} se determina aplicando primero la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj en la malla indicada:

$$E_{Th} - I_B R_{Th} - V_{BE} - I_E R_E = 0$$

Sustituyendo $I_E = (\beta + 1)I_B$ y resolviendo para I_B obtenemos

$$I_B = \frac{E_{Th} - V_{BE}}{R_{Th} + (\beta + 1)R_E} \tag{4.30}$$




FIG. 4.31
Nuevo trazo del lado de entrada de la red de la figura 4.28.

Aunque inicialmente la ecuación (4.30) parece diferente de las que se desarrollaron con anterioridad, observe que el numerador es de nuevo la diferencia de dos niveles de voltaje y que el denominador es la resistencia de la base más el resistor del emisor reflejado por $(\beta + 1)$, lo cual es ciertamente muy parecido a la ecuación (4.17).

Una vez conocida I_B, las cantidades restantes de la red se determinan de la misma manera que para la configuración de polarización de emisor. Es decir,

$$V_{CE} = V_{CC} - I_C(R_C + R_E) \tag{4.31}$$

la cual es exactamente la misma que la ecuación (4.19). Las ecuaciones restantes de V_E, V_C y V_B también son las que se obtuvieron para la configuración de polarización de emisor.




FIG. 4.32
Determinación de R_{Th}.




FIG. 4.33
Determinación de E_{Th}.




FIG. 4.34
Inserción del circuito equivalente de Thévenin.

EJEMPLO 4.8 Determine el voltaje de polarización V_{CE} y la corriente I_C para la configuración de polarización del divisor de voltaje de la figura 4.35.

Solución:

Ec. (4.28): $$R_{Th} = R_1 \| R_2 = \frac{(39\text{ k}\Omega)(3.9\text{ k}\Omega)}{39\text{ k}\Omega + 3.9\text{ k}\Omega} = 3.55\text{ k}\Omega$$

Ec. (4.29): $$E_{Th} = \frac{R_2 V_{CC}}{R_1 + R_2} = \frac{(3.9\text{ k}\Omega)(22\text{ V})}{39\text{ k}\Omega + 3.9\text{ k}\Omega} = 2\text{ V}$$

Ec. (4.30): $$I_B = \frac{E_{Th} - V_{BE}}{R_{Th} + (\beta + 1)R_E} = \frac{2\text{ V} - 0.7\text{ V}}{3.55\text{ k}\Omega + (101)(1.5\text{ k}\Omega)} = \frac{1.3\text{ V}}{3.55\text{ k}\Omega + 151.5\text{ k}\Omega} = 8.38\ \mu\text{A}$$

$$I_C = \beta I_B = (100)(8.38\ \mu\text{A}) = \mathbf{0.84\ mA}$$




FIG. 4.35
Circuito de beta estabilizada para el ejemplo 4.8.

Ec. (4.31): $$V_{CE} = V_{CC} - I_C(R_C + R_E) = 22\text{ V} - (0.84\text{ mA})(10\text{ k}\Omega + 1.5\text{ k}\Omega) = 22\text{ V} - 9.66\text{ V} = \mathbf{12.34\ V}$$

Análisis aproximado

La sección de entrada de la configuración del divisor de voltaje la puede representar la red de la figura 4.36. La resistencia R_i es la resistencia equivalente entre la base y tierra del transistor con un resistor del emisor R_E. Recuerde que en la sección 4.4 (ec. 4.18) la resistencia reflejada entre la base y el emisor está definida por $R_i = (\beta + 1)R_E$. Si R_i es mucho más grande que la resistencia R_2, la corriente I_B será mucho menor que I_2 (la corriente siempre busca la ruta de menor resistencia) e I_2 será aproximadamente igual a I_1. Si aceptamos la aproximación de que I_B es en esencia de 0 A comparada con I_1 o I_2, entonces $I_1 = I_2$ y R_1 y R_2 se pueden considerar como elementos en




FIG. 4.36
Circuito de polarización parcial para calcular el voltaje V_B en la base aproximado.

serie. El voltaje a través de R_2, el cual es en realidad el voltaje de la base se puede determinar utilizando la regla del divisor de voltaje (de ahí el nombre de la configuración). Es decir,

$$V_B = \frac{R_2 V_{CC}}{R_1 + R_2} \tag{4.32}$$

Como $R_i = (\beta + 1)R_E \cong \beta R_E$, la condición que definirá si se puede aplicar el método aproximado es

$$\beta R_E \geq 10R_2 \tag{4.33}$$

En otras palabras, si β por el valor de R_E es por lo menos 10 veces el valor de R_2, se puede aplicar el método aproximado con un alto grado de precisión.

Una vez determinado V_B, el nivel de V_E se calcula a partir de

$$V_E = V_B - V_{BE} \tag{4.34}$$

y la corriente de emisor se determina a partir de

$$I_E = \frac{V_E}{R_E} \tag{4.35}$$

y

$$I_{C_Q} \cong I_E \tag{4.36}$$

El voltaje del colector al emisor se determina por medio de

$$V_{CE} = V_{CC} - I_C R_C - I_E R_E$$

pero como $I_E \cong I_C$,

$$V_{CE_Q} = V_{CC} - I_C(R_C + R_E) \tag{4.37}$$

Observe en la secuencia de los cálculos desde la ecuación (4.33) a la ecuación (4.37) que β no aparece y que I_B no se calculó. El punto Q (determinado por I_{C_Q} y V_{CE_Q}) es por tanto independiente del valor de β.

EJEMPLO 4.9 Repita el análisis de la figura 4.35 utilizando la técnica aproximada y compare las soluciones para I_{C_Q} y V_{CE_Q}.

Solución: Comprobación:

$$\beta R_E \geq 10R_2$$
$$(100)(1.5\,\text{k}\Omega) \geq 10(3.9\,\text{k}\Omega)$$
$$150\,\text{k}\Omega \geq 39\,\text{k}\Omega \;(\textit{comprobada})$$

$$\text{Ec. (4.32):}\quad V_B = \frac{R_2 V_{CC}}{R_1 + R_2} = \frac{(3.9\ \text{k}\Omega)(22\ \text{V})}{39\ \text{k}\Omega + 3.9\ \text{k}\Omega} = 2\ \text{V}$$

Observe que el nivel de V_B es el mismo que E_{Th} determinado en el ejemplo 4.7. En esencia, por consiguiente, la diferencia principal entre las técnicas exacta y aproximada es el efecto de R_{Th} en el análisis exacto que separa E_{Th} y V_B.

$$\text{Ec. (4.34):}\quad V_E = V_B - V_{BE} = 2\ \text{V} - 0.7\ \text{V} = 1.3\ \text{V}$$

$$I_{CQ} \cong I_E = \frac{V_E}{R_E} = \frac{1.3\ \text{V}}{1.5\ \text{k}\Omega} = \mathbf{0.867\ mA}$$

comparado con el valor de 0.84 obtenido con el análisis exacto. Por último,

$$\begin{aligned} V_{CE_Q} &= V_{CC} - I_C(R_C + R_E) \\ &= 22\ \text{V} - (0.867\ \text{mA})(10\ \text{kV} + 1.5\ \text{k}\Omega) \\ &= 22\ \text{V} - 9.97\ \text{V} \\ &= \mathbf{12.03\ V} \end{aligned}$$

contra 12.34 V obtenido en el ejemplo 4.8.

Los resultados de I_{CQ} y V_{CE_Q} son ciertamente parecidos, y considerando la variación real de los valores de parámetro se le puede considerar con certeza tan preciso como el otro. Cuanto más grande es el nivel de R_i comparado con el R_2, más se aproxima a la solución exacta. El ejemplo 4.11 comparará las soluciones a un nivel muy por debajo de la condición establecida por la ecuación (4.33).

EJEMPLO 4.10 Repita el análisis exacto del ejemplo 4.8 si β se reduce a 50 y compare las soluciones de I_{C_Q} y V_{CE_Q}.

Solución: Este ejemplo no es una comparación de los métodos exacto y aproximado, sino una comprobación de cuánto se moverá el punto Q si el nivel de β se reduce a la mitad. R_{Th} y E_{Th} no cambian.

$$R_{\text{Th}} = 3.55\ \text{k}\Omega, \qquad E_{\text{Th}} = 2\ \text{V}$$

$$\begin{aligned} I_B &= \frac{E_{\text{Th}} - V_{BE}}{R_{\text{Th}} + (\beta + 1)R_E} \\ &= \frac{2\ \text{V} - 0.7\ \text{V}}{3.55\ \text{k}\Omega + (51)(1.5\ \text{k}\Omega)} = \frac{1.3\ \text{V}}{3.55\ \text{k}\Omega + 76.5\ \text{k}\Omega} \\ &= 16.24\ \mu\text{A} \\ I_{C_Q} &= \beta I_B \\ &= (50)(16.24\ \mu\text{A}) \\ &= \mathbf{0.81\ mA} \\ V_{CE_Q} &= V_{CC} - I_C(R_C + R_E) \\ &= 22\ \text{V} - (0.81\ \text{mA})(10\ \text{k}\Omega + 1.5\ \text{k}\Omega) \\ &= \mathbf{12.69\ V} \end{aligned}$$

Al tabular los resultados, obtenemos

β	I_{C_Q} (mA)	V_{CE_Q} (V)
100	0.84 mA	12.34 V
50	0.81 mA	12.69 V

Los resultados muestran con claridad la insensibilidad relativa del circuito al cambio de β. Aun cuando β drásticamente se reduce a la mitad, de 100 a 50, los niveles de I_{C_Q} y V_{CE_Q} son esencialmente los mismos.

Nota importante: Volviendo a los resultados de la configuración de polarización fija, vemos que la corriente se redujo de 4.71 mA a 2.35 mA cuando la beta se reduce de 100 a 50. Para la configuración del divisor de voltaje, el mismo cambio de beta sólo cambió la corriente de 0.84 mA a 0.81 mA. Aún más notable es el cambio de V_{CE_Q} para la configuración de polarización fija. Si beta se reduce de 100 a 50, el voltaje se incrementa de 1.64 a 6.83 V (un cambio de más de 300%). Para la configuración del divisor de voltaje, el incremento del voltaje fue sólo de 12.34 a 12.69 V, el cual es un cambio de menos de 3%. En suma, por consiguiente, si beta cambia en 50% un importante parámetro de la red cambia en más de 300% en el caso de la configuración de polarización fija y en menos de 3% para la configuración de divisor de voltaje, lo cual es una diferencia significativa.

EJEMPLO 4.11 Determine los niveles de I_{C_Q} y V_{CE_Q} para la configuración del divisor de voltaje de la figura 4.37 por medio de las técnicas exacta y aproximada, y compare las soluciones. En este caso, las condiciones de la ecuación (4.33) *no se satisfarán* y los resultados revelarán la diferencia en la solución si se ignora el criterio de la ecuación (4.33).




FIG. 4.37
Configuración del divisor de voltaje del ejemplo 4.11.

Solución: Análisis exacto:

Ec. (4.33): $\beta R_E \geq 10R_2$

$$(50)(1.2\,\text{k}\Omega) \geq 10(22\,\text{k}\Omega)$$

$$60\,\text{k}\Omega \ngeq 220\,\text{k}\Omega \; (\textit{no comprobada})$$

$$R_{\text{Th}} = R_1 \| R_2 = 82\,\text{k}\Omega \| 22\,\text{k}\Omega = 17.35\,\text{k}\Omega$$

$$E_{\text{Th}} = \frac{R_2 V_{CC}}{R_1 + R_2} = \frac{22\,\text{k}\Omega(18\,\text{V})}{82\,\text{k}\Omega + 22\,\text{k}\Omega} = 3.81\,\text{V}$$

$$I_B = \frac{E_{\text{Th}} - V_{BE}}{R_{\text{Th}} + (\beta + 1)R_E} = \frac{3.81\,\text{V} - 0.7\,\text{V}}{17.35\,\text{k}\Omega + (51)(1.2\,\text{k}\Omega)} = \frac{3.11\text{V}}{78.55\text{k}\Omega} = 39.6\mu\text{A}$$

$$I_{C_Q} = \beta I_B = (50)(39.6\,\mu\text{A}) = \mathbf{1.98\,mA}$$

$$V_{CE_Q} = V_{CC} - I_C(R_C + R_E)$$

$$= 18\,\text{V} - (1.98\,\text{mA})(5.6\,\text{k}\Omega + 1.2\,\text{k}\Omega)$$

$$= \mathbf{4.54\,V}$$

Análisis aproximado:

$$V_B = E_{\text{Th}} = 3.81\,\text{V}$$

$$V_E = V_B - V_{BE} = 3.81\,\text{V} - 0.7\,\text{V} = 3.11\,\text{V}$$

$$I_{C_Q} \cong I_E = \frac{V_E}{R_E} = \frac{3.11\,\text{V}}{1.2\,\text{k}\Omega} = \mathbf{2.59\,mA}$$

$$V_{CE_Q} = V_{CC} - I_C(R_C + R_E)$$

$$= 18\,\text{V} - (2.59\,\text{mA})(5.6\,\text{k}\Omega + 1.2\,\text{k}\Omega)$$

$$= \mathbf{3.88\,V}$$

Al tabular los resultados, tenemos

	I_{C_Q} (mA)	V_{CE_Q} (V)
Exacto	1.98	4.54
Aproximado	2.59	3.88

Los resultados revelan la diferencia entre las soluciones exacta y aproximada. I_{C_Q} es aproximadamente 30% más grande con la solución aproximada, mientras que V_{CE_Q} es casi 10% menor. Los resultados son de manera notable diferentes en magnitud, pero aun cuando βR_E es sólo casi tres veces mayor que R_2, los resultados siguen siendo relativamente parecidos. En el futuro, sin embargo, nuestro análisis lo dictará la ecuación (4.33) para garantizar una similitud cercana entre las soluciones exacta y aproximada.

Saturación del transistor

El circuito colector-emisor de salida en el caso de la configuración del divisor de voltaje tiene la misma apariencia que el circuito polarizado de emisor analizado en la sección 4.4. La ecuación resultante para la corriente de saturación (cuando V_{CE} se ajusta a 0 V en el esquema) es, por consiguiente, la misma que se obtuvo para la configuración polarizada de emisor. Es decir,

$$I_{C_{\text{sat}}} = I_{C_{\text{máx}}} = \frac{V_{CC}}{R_C + R_E} \tag{4.38}$$

Análisis por medio de la recta de carga

Las semejanzas con el circuito de salida de la configuración polarizada de emisor producen las mismas intersecciones para la recta de carga de la configuración del divisor de voltaje. Por tanto, la recta de carga tendrá la misma apariencia de la figura 4.25, con

$$I_C = \frac{V_{CC}}{R_C + R_E}\bigg|_{V_{CE}=0\,\text{V}} \tag{4.39}$$

y

$$V_{CE} = V_{CC}\big|_{I_C=0\,\text{mA}} \tag{4.40}$$

Una ecuación diferente determina el nivel de I_B para las configuraciones del divisor de voltaje y de polarización de emisor.

Mathcad

Ahora se puede demostrar el poder y utilidad de Mathcad para la red del ejemplo 4.8. Al utilizar Mathcad no hay que preocuparse sobre si deberá aplicar el método exacto o el aproximado a la red de polarización por medio del divisor de voltaje, pues Mathcad siempre dará los resultados más precisos posibles para los datos dados.

Como se muestra en la figura 4.38, primero se ingresan todos los parámetros (variables) de la red, con la unidad de medida. Si bien el listado aparecerá como se muestra en la figura 4.38, en un disco duro (interno) o en un disco flexible de almacenamiento los parámetros son fáciles de cambiar en cualquier momento con un cambio inmediato de los resultados. Luego se introducen todas las ecuaciones en un orden que permita utilizar el resultado de un cálculo para estimar la siguiente cantidad de interés. Es decir, las ecuaciones deben ingresarse de izquierda a derecha y hacia debajo de la pantalla. En este ejemplo, R_{Th} y E_{Th} se determinan primero porque se utilizarán para determinar **IB** en la siguiente línea.

Utilizando Mathcad, los resultados obtenidos son una correspondencia exacta para **IB** e **IC** y sólo un poco diferentes para **VCE** porque el nivel de **IC** llevaba un mayor grado de precisión en la solución de Mathcad. La ventaja de seguir esta secuencia en los cálculos almacenados es que se puede utilizar para cualquier red del divisor de voltaje, y los resultados deseados se pueden obtener de inmediato y con precisión, con sólo cambiar la magnitud de variables específicas.




FIG. 4.38
Comprobación de los resultados del ejemplo 4.8 con Mathcad.

4.6 CONFIGURACIÓN DE REALIMENTACIÓN DEL COLECTOR

También se puede obtener un mejor nivel de estabilidad introduciendo una trayectoria de realimentación desde el colector a la base, como se muestra en la figura 4.39. Aun cuando el punto Q no es totalmente independiente de beta (incluso en condiciones aproximadas), por lo común la sensibilidad a los cambios de beta o las variaciones de la temperatura se presenta menos en las configuraciones de polarización de emisor o de polarización fija. El análisis se realizará de nuevo, examinando primero la malla base-emisor y luego aplicando los resultados a la malla colector-emisor.

Malla base-emisor

La figura 4.40 muestra la malla base-emisor para la configuración de realimentación del voltaje. Al escribir la ley de voltajes de Kirchhoff alrededor de la malla indicada en el sentido de las manecillas del reloj el resultado será

$$V_{CC} - I'_C R_C - I_B R_B - V_{BE} - I_E R_E = 0$$

Es importante observar que la corriente a través de R_C no es I_C, sino I'_C (donde $I'_C = I_C + I_B$). Sin embargo, el nivel de I_C e I'_C excede por mucho el nivel normal de I_B y por lo común se emplea la aproximación $I'_C \cong I_C$. Sustituyendo $I'_C \cong I_C = \beta I_B$ y $I_E \cong I_C$ el resultado es

$$V_{CC} - \beta I_B R_C - I_B R_B - V_{BE} - \beta I_B R_E = 0$$




FIG. 4.39
Circuito de polarización de cd con realimentación de voltaje.




FIG. 4.40
Malla base-emisor para la red de la figura 4.39.

Reuniendo los términos, tenemos

$$V_{CC} - V_{BE} - \beta I_B(R_C + R_E) - I_B R_B = 0$$

y resolviendo para I_B obtenemos

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)} \quad \textbf{(4.41)}$$

El resultado es bastante interesante porque el formato es muy parecido a las ecuaciones de I_B que se obtuvieron para configuraciones anteriores. Nuevamente, el numerador es la diferencia de niveles de voltaje disponibles, en tanto que el denominador es la resistencia de la base más los resistores del colector y del emisor reflejado por β. En general, por consiguiente, la trayectoria de realimentación produce una reflexión de la resistencia R_C de vuelta al circuito de entrada, muy parecida a la reflexión de R_E.

Por lo común, la ecuación de I_B tiene el siguiente formato:

$$I_B = \frac{V'}{R_B + \beta R'}$$

sin R' en la configuración de polarización fija, $R' = R_E$ para la configuración de polarización de emisor (con $\beta + 1 \cong \beta$),) y $R' = R_C + R_E$ para la configuración de realimentación del colector. El voltaje V' es la diferencia entre dos niveles de voltaje.

Como $I_C = \beta I_B$,

$$I_{C_Q} = \frac{\beta V'}{R_B + \beta R'}$$

En general, cuanto mayor sea $\beta R'$ comparada con R_B, menor será la sensibilidad de I_{C_Q} a las variaciones de beta. Obviamente, si $\beta R' \gg R_B$ y $R_B + \beta R' \cong \beta R'$, entonces

$$I_{C_Q} = \frac{\beta V'}{R_B + \beta R'} \cong \frac{\beta V'}{\beta R'} = \frac{V'}{R'}$$

e I_{C_Q} es independiente del valor de beta. Como por lo común R' es mayor para la configuración de realimentación del voltaje que en la configuración de polarización de emisor, la sensibilidad a las variaciones de beta es menor. Por supuesto, R' es 0 Ω para la configuración de polarización fija y, por consiguiente, bastante sensible a las variaciones de beta.

Malla colector-emisor

La malla colector-emisor de la red de la figura 4.39 aparece en la figura 4.41. Al aplicar la ley de voltajes de Kirchhoff alrededor de la malla indicada en el sentido de las manecillas del reloj el resultado es


$$I_E R_E + V_{CE} + I'_C R_C - V_{CC} = 0$$

Como $I'_C \cong I_C$ e $I_E \cong I_C$, tenemos

$$I_C(R_C + R_E) + V_{CE} - V_{CC} = 0$$

y

$$V_{CE} = V_{CC} - I_C(R_C + R_E) \quad \textbf{(4.42)}$$



el cual es exactamente el que se obtuvo para las configuraciones de polarización de emisor y del divisor de voltaje.




FIG. 4.41
Malla colector-emisor para la red de la figura 4.39.

EJEMPLO 4.12 Determine los niveles quiescentes de I_{C_Q} y V_{CE_Q} para la red de la figura 4.42.

Solución:

$$\text{Ec. (4.41):} \quad I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)}$$

$$= \frac{10\text{ V} - 0.7\text{ V}}{250\text{ k}\Omega + (90)(4.7\text{ k}\Omega + 1.2\text{ k}\Omega)}$$

$$= \frac{9.3\text{ V}}{250\text{ k}\Omega + 531\text{ k}\Omega} = \frac{9.3\text{ V}}{781\text{ k}\Omega}$$

$$= 11.91\ \mu\text{A}$$




FIG. 4.42
Red del ejemplo 4.12.

$$\begin{aligned} I_{C_Q} &= \beta I_B = (90)(11.91\,\mu\text{A}) \\ &= \mathbf{1.07\,mA} \\ V_{CE_Q} &= V_{CC} - I_C(R_C + R_E) \\ &= 10\text{ V} - (1.07\text{ mA})(4.7\text{ k}\Omega + 1.2\text{ k}\Omega) \\ &= 10\text{ V} - 6.31\text{ V} \\ &= \mathbf{3.69\,V} \end{aligned}$$

EJEMPLO 4.13 Repita el ejemplo 4.12 con una beta de 135 (50% mayor que en el ejemplo 4.12).

Solución: Es importante señalar en la solución de I_B en el ejemplo 4.12, que el segundo término del denominador de la ecuación es mayor que el primero. Recuerde por un análisis reciente que cuanto mayor es el segundo término en comparación con el primero, menor es la sensibilidad a los cambios en beta. En este ejemplo el nivel de beta se incrementa en 50%, lo que la magnitud de este segundo término aumentará aún más comparado con el primero. Es más importante señalar en estos ejemplos, sin embargo, que una vez que el segundo término es relativamente grande comparado con el primero, la sensibilidad a los cambios en beta es menor de manera significativa.

Resolviendo para I_B obtenemos

$$\begin{aligned} I_B &= \frac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)} \\ &= \frac{10\text{ V} - 0.7\text{ V}}{250\text{ k}\Omega + (135)(4.7\text{ k}\Omega + 1.2\text{ k}\Omega)} \\ &= \frac{9.3\text{ V}}{250\text{ k}\Omega + 796.5\text{ k}\Omega} = \frac{9.3\text{ V}}{1046.5\text{ k}\Omega} \\ &= 8.89\,\mu\text{A} \end{aligned}$$

y

$$\begin{aligned} I_{C_Q} &= \beta I_B \\ &= (135)(8.89\,\mu\text{A}) \\ &= \mathbf{1.2\,mA} \end{aligned}$$

y

$$\begin{aligned} V_{CE_Q} &= V_{CC} - I_C(R_C + R_E) \\ &= 10\text{ V} - (1.2\text{ mA})(4.7\text{ k}\Omega + 1.2\text{ k}\Omega) \\ &= 10\text{ V} - 7.08\text{ V} \\ &= \mathbf{2.92\,V} \end{aligned}$$

Aun cuando el nivel de β se incrementa 50%, el nivel de I_{C_Q} sólo aumenta 12.1%, en tanto que el nivel de V_{CE_Q} se reduce casi 20.9%. Si la red fuera un diseño de polarización fija, un incremento de 50% de β habría producido un incremento de 50% de I_{C_Q} y un cambio dramático en la ubicación del punto Q.

EJEMPLO 4.14 Determine el nivel de cd de I_B y V_C para la red de la figura 4.43.




FIG. 4.43
Red del ejemplo 4.14.

Solución: En este caso, la resistencia de base para el análisis se compone de dos resistores con un capacitor conectado desde su unión a tierra. Para el modo de cd, el capacitor asume la equivalencia de circuito abierto y $R_B = R_1 + R_2$.

Resolviendo para I_B obtenemos

$$\begin{aligned} I_B &= \frac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)} \\ &= \frac{18\text{ V} - 0.7\text{ V}}{(91\text{ k}\Omega + 110\text{ k}\Omega) + (75)(3.3\text{ k}\Omega + 0.51\text{ k}\Omega)} \\ &= \frac{17.3\text{ V}}{201\text{ k}\Omega + 285.75\text{ k}\Omega} = \frac{17.3\text{ V}}{486.75\text{ k}\Omega} \\ &= \mathbf{35.5\ \mu A} \\ I_C &= \beta I_B \\ &= (75)(35.5\ \mu\text{A}) \\ &= 2.66\text{ mA} \\ V_C &= V_{CC} - I_C' R_C \cong V_{CC} - I_C R_C \\ &= 18\text{ V} - (2.66\text{ mA})(3.3\text{ k}\Omega) \\ &= 18\text{ V} - 8.78\text{ V} \\ &= \mathbf{9.22\ V} \end{aligned}$$

Condiciones de saturación

Utilizando la aproximación $I_C' = I_C$, vemos que la ecuación de la corriente de saturación es la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarización de emisor. Es decir,

$$I_{C_{\text{sat}}} = I_{C_{\text{máx}}} = \frac{V_{CC}}{R_C + R_E} \qquad \textbf{(4.43)}$$

Análisis por medio de la recta de carga

Continuando con la aproximación $I_C' = I_C$, obtenemos la misma recta de carga definida para las configuraciones del divisor de voltaje y de polarización de emisor. La configuración de polarización define el nivel de I_{B_Q}.

EJEMPLO 4.15 Dada la red de la figura 4.44a y las características de la figura 4.44b.

a. Trace la recta de carga para la red en las características.
b. Determine la beta de cd en la región central de las características. Defina el punto seleccionado como el punto Q.




FIG. 4.44a
Red del ejemplo 4.15.

FIG. 4.44b
Características del BJT.

c. Utilizando la beta de cd calculada en la parte b, encuentre el valor de I_B.
d. Encuentre I_{CQ} y I_{CEQ}.

Solución:

a. La recta de carga está dibujada en la figura 4.45 determinada por las siguientes intersecciones:

$$V_{CE} = 0\text{ V}: I_C = \frac{V_{CC}}{R_C + R_E} = \frac{36\text{ V}}{2.7\text{ k}\Omega + 330\ \Omega} = \mathbf{11.88\text{ mA}}$$

$$I_C = 0\text{ mA}: V_{CE} = V_{CC} = \mathbf{36\text{ V}}$$

b. La beta de cd se determinó utilizando $I_B = 25\ \mu\text{A}$ y V_{CE} alrededor de 17 V.

$$\beta \cong \frac{I_{C_Q}}{I_{B_Q}} = \frac{6.2\text{ mA}}{25\ \mu\text{A}} = \mathbf{248}$$

c. Utilizando la ecuación 4.41:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)} = \frac{36\text{ V} - 0.7\text{ V}}{510\text{ k}\Omega + 248(2.7\text{ k}\Omega + 330\ \Omega)}$$

$$= \frac{35.3\text{ V}}{510\text{ k}\Omega + 751.44\text{ k}\Omega}$$

$$\text{y } I_B = \frac{35.3\text{ V}}{1.261\text{ M}\Omega} = \mathbf{28\ \mu A}$$




FIG. 4.45
Definición del punto Q para la configuración de polarización por medio del divisor de voltaje.

d. A partir de la figura 4.45 los valores quiescentes son

$I_{C_Q} \cong$ **6.9 mA** y $V_{CE_Q} \cong$ **15 V**

4.7 CONFIGURACIÓN EN EMISOR-SEGUIDOR

Las secciones anteriores presentaron configuraciones en las cuales el voltaje de salida en general se toma del colector terminal del BJT. En esta sección analizaremos una configuración donde la salida se toma de la terminal del emisor como se muestra en la figura 4.46. La configuración de la figura 4.46 no es sólo la única donde la salida se puede tomar de la terminal del emisor. De hecho, cualquiera de las configuraciones que se acaban de describir se pueden utilizar mientras haya un resistor en la rama del emisor.




FIG. 4.46
Configuración en colector común (emisor-seguidor).

El equivalente de cd de la red de la figura 4.46 aparece en la figura 4.47

Al aplicar la regla de voltajes de Kirchhoff al circuito de entrada obtenemos

$$-I_BR_B - V_{BE} - I_ER_E + V_{EE} = 0$$

y utilizando $I_E = (\beta + 1)I_B$

$$I_BR_B + (\beta + 1)I_BR_E = V_{EE} - V_{BE}$$

de modo que

$$I_B = \frac{V_{EE} - V_{BE}}{R_B + (\beta + 1)R_E} \tag{4.44}$$

FIG. 4.47
Equivalente de cd de la figura 4.46.

Si aplicamos la ley de voltajes de Kirchhoff a la red de entrada obtendremos

$$-V_{CE} - I_ER_E + V_{EE} = 0$$

y

$$V_{CE} = V_{EE} - I_ER_E \tag{4.45}$$

EJEMPLO 4.16 Determine V_{CE_Q} y I_{E_Q} para la red de la figura 4.48.




FIG. 4.48
Ejemplo 4.16.

Solución:

Ec. (4.44):
$$I_B = \frac{V_{EE} - V_{BE}}{R_B + (\beta + 1)R_E}$$
$$= \frac{20\text{ V} - 0.7\text{ V}}{240\text{ k}\Omega + (90 + 1)2\text{ k}\Omega} = \frac{19.3\text{ V}}{240\text{ k}\Omega + 182\text{ k}\Omega}$$
$$= \frac{19.3\text{ V}}{422\text{ k}\Omega} = 45.73\ \mu\text{A}$$

y Ec. (4.45):
$$V_{CE_Q} = V_{EE} - I_E R_E$$
$$= V_{EE} - (\beta + 1)I_B R_E$$
$$= 20\text{ V} - (90 + 1)(45.73\ \mu\text{A})(2\text{ k}\Omega)$$
$$= 20\text{ V} - 8.32\text{ V}$$
$$= \mathbf{11.68}\text{ V}$$
$$I_{E_Q} = (\beta + 1)I_B = (91)(45.73\ \mu\text{A})$$
$$= 4.16\text{ mA}$$

4.8 CONFIGURACIÓN EN BASE COMÚN

La configuración en base común se diferencia en que la señal aplicada está conectada al emisor y la base está en, o un poco arriba, del potencial de tierra. Es una configuración bastante popular porque en el dominio de ca tiene una muy baja impedancia de entrada, una alta impedancia de salida y una buena ganancia.

En la figura 4.49 aparece una configuración en base común típica. Observe que en esta configuración se utilizan dos fuentes y la base es la terminal común entre la terminal del emisor de entrada y la terminal del colector de salida.

El equivalente de cd del lado de entrada de la figura 4.49 aparece en la figura 4.50.




FIG. 4.49
Configuración en base común.

Al aplicar la ley de voltajes de Kirchhoff obtendremos
$$-V_{EE} + I_E R_E + V_{BE} = 0$$
$$I_E = \frac{V_{EE} - V_{BE}}{R_E} \quad \mathbf{(4.46)}$$




FIG. 4.50
Equivalente de cd de entrada de la figura 4.49.

Al aplicar la ley de voltajes de Kirchhoff a todo el perímetro de la red de la figura 4.51 obtendremos
$$-V_{EE} + I_E R_E + V_{CE} + I_C R_C - V_{CC} = 0$$
y
$$V_{CE} = V_{EE} + V_{CC} - I_E R_E - I_C R_C$$
Porque
$$I_E \cong I_C$$
$$V_{CE} = V_{EE} + V_{CC} - I_E(R_C + R_E) \quad \mathbf{(4.47)}$$

El voltaje V_{CB} de la figura 4.51 se determina aplicando la ley de voltajes de Kirchhoff a la malla de salida de la figura 4.51 para obtener:
$$V_{CB} + I_C R_C - V_{CC} = 0$$
o
$$V_{CB} = V_{CC} - I_C R_C$$
Utilizando
$$I_C \cong I_E$$
tenemos
$$V_{CB} = V_{CC} - I_C R_C \quad \mathbf{(4.48)}$$




FIG. 4.51
Determinación de V_{CE} y V_{CB}.

EJEMPLO 4.17 Determine las corrientes I_E e I_B y los voltajes V_{CE} y V_{CB} para la configuración en base común de la figura 4.52.




FIG. 4.52
Ejemplo 4.17.

Solución: Ec. (4.46):

$$I_E = \frac{V_{EE} - V_{BE}}{R_E}$$

$$= \frac{4\text{ V} - 0.7\text{ V}}{1.2\text{ k}\Omega} = \mathbf{2.75\text{ mA}}$$

$$I_B = \frac{I_E}{\beta + 1} = \frac{2.75\text{ mA}}{60 + 1} = \frac{2.75\text{ mA}}{61}$$

$$= \mathbf{45.08\ \mu A}$$

Ec. (4.47):

$$V_{CE} = V_{EE} + V_{CC} - I_E(R_C + R_E)$$
$$= 4\text{ V} + 10\text{ V} - (2.75\text{ mA})(2.4\text{ k}\Omega + 1.2\text{ k}\Omega)$$
$$= 14\text{ V} - (2.75\text{ mA})(3.6\text{ k}\Omega)$$
$$= 14\text{ V} - 9.9\text{ V}$$
$$= \mathbf{4.1\text{ V}}$$

Ec. (4.48):

$$V_{CB} = V_{CC} - I_C R_C = V_{CC} - \beta I_B R_C$$
$$= 10\text{ V} - (60)(45.08\ \mu\text{A})(24\text{ k}\Omega)$$
$$= 10\text{ V} - 6.49\text{ V}$$
$$= \mathbf{3.51\text{ V}}$$

4.9 DIVERSAS CONFIGURACIONES DE POLARIZACIÓN

Existen varias configuraciones de polarización de los BJT que no concuerdan con el molde básico de las que se analizaron en las secciones anteriores. En realidad, hay variaciones de diseño que ocuparían más páginas de las posibles en un libro de este tipo. Sin embargo, el propósito principal en este caso es recalcar aquellas características del dispositivo que permiten el análisis de cd de la configuración y el establecimiento de un procedimiento general que nos conduzca a la solución deseada. Para cada configuración analizada hasta ahora, el primer paso ha sido la derivación de una expresión para la corriente de base. Una vez conocida ésta, se pueden determinar de forma bastante directa la corriente del colector y los niveles de voltaje del circuito de salida. Esto no quiere decir que todas las soluciones seguirán esta ruta, pero sugiere una vía posible si se presenta una configuración nueva.

El primer ejemplo es en el que el resistor del emisor se eliminó de la configuración de realimentación del voltaje de la figura 4.39. El análisis es muy parecido, pero no requiere eliminar R_E de la ecuación aplicada.

EJEMPLO 4.18 Para la red de la figura 4.53:

a. Determine I_{C_Q} y V_{CE_Q}.
b. Encuentre V_B, V_C, V_E, y V_{BC}.




FIG. 4.53
Realimentación del colector con $R_E = 0\ \Omega$.

Solución:

a. Sin R_E, la reflexión de los niveles resistivos se reduce simplemente al nivel de R_C y la ecuación para I_B se reduce a

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta R_C}$$
$$= \frac{20\text{ V} - 0.7\text{ V}}{680\text{ k}\Omega + (120)(4.7\text{ k}\Omega)} = \frac{19.3\text{ V}}{1.244\text{ M}\Omega}$$
$$= 15.51\ \mu\text{A}$$
$$I_{C_Q} = \beta I_B = (120)(15.51\ \mu\text{A})$$
$$= \mathbf{1.86\ mA}$$
$$V_{CE_Q} = V_{CC} - I_C R_C$$
$$= 20\text{ V} - (1.86\text{ mA})(4.7\text{ k}\Omega)$$
$$= \mathbf{11.26\ V}$$

b.
$$V_B = V_{BE} = \mathbf{0.7\ V}$$
$$V_C = V_{CE} = \mathbf{11.26\ V}$$
$$V_E = \mathbf{0\ V}$$
$$V_{BC} = V_B - V_C = 0.7\text{ V} - 11.26\text{ V}$$
$$= \mathbf{-10.56\ V}$$

En el ejemplo siguiente, el voltaje aplicado se conecta a la rama del emisor y R_C se conecta directamente a tierra. Al principio parece algo no ortodoxo y bastante diferente de lo que hemos visto hasta ahora, pero una aplicación de la ley de voltajes de Kirchhoff al circuito de la base dará por resultado la corriente de base deseada.

EJEMPLO 4.19 Determine V_C y V_B para la red de la figura 4.54.

Solución: Al aplicar la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj a la malla base-emisor obtenemos

$$-I_B R_B - V_{BE} + V_{EE} = 0$$

y

$$I_B = \frac{V_{EE} - V_{BE}}{R_B}$$

La sustitución da

$$I_B = \frac{9\text{ V} - 0.7\text{ V}}{100\text{ k}\Omega}$$
$$= \frac{8.3\text{ V}}{100\text{ k}\Omega}$$
$$= 83\ \mu\text{A}$$




FIG. 4.54
Ejemplo 4.19.

$$\begin{aligned} I_C &= \beta I_B \\ &= (45)(83\ \mu\text{A}) \\ &= 3.735\ \text{mA} \\ V_C &= -I_C R_C \\ &= -(3.735\ \text{mA})(1.2\ \text{k}\Omega) \\ &= \mathbf{-4.48\ V} \\ V_B &= -I_B R_B \\ &= -(83\ \mu\text{A})(100\ \text{k}\Omega) \\ &= \mathbf{-8.3\ V} \end{aligned}$$

El ejemplo 4.20 se vale de una fuente dividida y requerirá la aplicación del teorema de Thévenin para determinar las incógnitas deseadas.

EJEMPLO 4.20 Determine V_C y V_B para la red de la figura 4.55.




FIG. 4.55
Ejemplo 4.20.

Solución: Se determinan la resistencia y el voltaje de Thévenin para la red a la izquierda de la base, como se muestra en las figuras 4.56 y 4.57.

R_{Th}

$$R_{Th} = 8.2\ \text{k}\Omega \| 2.2\ \text{k}\Omega = 1.73\ \text{k}\Omega$$




FIG. 4.56
Determinación de R_{Th}.




FIG. 4.57
Determinación de E_{Th}.

E_{Th}

$$I = \frac{V_{CC} + V_{EE}}{R_1 + R_2} = \frac{20\text{ V} + 20\text{ V}}{8.2\text{ k}\Omega + 2.2\text{ k}\Omega} = \frac{40\text{ V}}{10.4\text{ k}\Omega} = 3.85\text{ mA}$$

$$\begin{aligned} E_{Th} &= IR_2 - V_{EE} \\ &= (3.85\text{ mA})(2.2\text{ k}\Omega) - 20\text{ V} \\ &= -11.53\text{ V} \end{aligned}$$

De esta forma la red se puede dibujar otra vez como se muestra en la figura 4.58, donde la aplicación de la ley de voltajes de Kirchhoff da como resultado

$$-E_{Th} - I_B R_{Th} - V_{BE} - I_E R_E + V_{EE} = 0$$




FIG. 4.58
Sustitución del circuito equivalente de Thévenin.

Sustituyendo $I_E = (\beta + 1)I_B$ da

$$V_{EE} - E_{Th} - V_{BE} - (\beta + 1)I_B R_E - I_B R_{Th} = 0$$

y

$$\begin{aligned} I_B &= \frac{V_{EE} - E_{Th} - V_{BE}}{R_{Th} + (\beta + 1)R_E} \\ &= \frac{20\text{ V} - 11.53\text{ V} - 0.7\text{ V}}{1.73\text{ k}\Omega + (121)(1.8\text{ k}\Omega)} \\ &= \frac{7.77\text{ V}}{219.53\text{ k}\Omega} \\ &= 35.39\ \mu\text{A} \\ I_C &= \beta I_B \\ &= (120)(35.39\ \mu\text{A}) \\ &= 4.25\text{ mA} \\ V_C &= V_{CC} - I_C R_C \\ &= 20\text{ V} - (4.25\text{ mA})(2.7\text{ k}\Omega) \\ &= \mathbf{8.53\ V} \\ V_B &= -E_{Th} - I_B R_{Th} \\ &= -(11.53\text{ V}) - (35.39\ \mu\text{A})(1.73\text{ k}\Omega) \\ &= \mathbf{-11.59\ V} \end{aligned}$$

4.10 TABLA DE RESUMEN

La tabla 4.1 es una recopilación de las configuraciones más comunes de BJT con sus respectivas ecuaciones. Observe las semejanzas entre las ecuaciones para las diversas configuraciones.

4.11 OPERACIONES DE DISEÑO

Lo presentado hasta ahora se ha enfocado en los análisis de las redes existentes. Todos los elementos están en su lugar y todo es una mera forma de determinar los niveles de corriente y voltaje de la configuración. El proceso de diseño es aquel en el que se pueden especificar la corriente o el voltaje, o ambos, y se deben determinar los elementos requeridos para establecer los niveles designados. Este proceso de síntesis requiere una comprensión clara de las características del dispositivo, las ecuaciones básicas para la red y las leyes básicas de análisis de circuitos, como la ley de Ohm, la ley de voltajes de Kirchhoff, etc. En la mayoría de las situaciones, el proceso de razonamiento se enfrenta a un reto mayor en el proceso de diseño que en la secuencia de análisis. La ruta hacia una solución no está tan bien definida y de hecho muchas requieren varias suposiciones básicas que no tienen que llevarse a cabo cuando sólo se analiza una red.

Obviamente, la secuencia de diseño es insensible a los componentes que ya están especificados y a los elementos que se van a determinar. Si se especifican el transistor y las fuentes, el proceso de diseño se concretará a determinar los resistores requeridos para un diseño particular. Una vez determinados estos valores teóricos de los resistores, por lo común se seleccionan los valores comerciales estándar más cercanos y cualesquier variaciones provocadas por no utilizar los valores de resistencia exactos se aceptan como parte del diseño. Ésta es ciertamente una aproximación válida considerando las tolerancias normalmente asociadas a los elementos resistivos y los parámetros del transistor.

Si se van a determinar valores resistivos, una de las ecuaciones más poderosas es la ley de Ohm en la forma siguiente:

$$R_{\text{desconocida}} = \frac{V_R}{I_R} \tag{4.49}$$

En un diseño particular, el voltaje a través de un resistor a menudo se determina a partir de los niveles especificados. Si hay especificaciones adicionales que definen el nivel de la corriente, entonces se utiliza la ecuación (4.49) para calcular el nivel de resistencia requerido. Los primeros ejemplos demostrarán cómo determinar algunos elementos particulares a partir de los niveles especificados. Luego se presentará un procedimiento completo de diseño para dos configuraciones de uso común.

EJEMPLO 4.21 Dadas las características del dispositivo de la figura 4.59a, determine V_{CC}, R_B y R_C para la configuración de polarización fija de la figura 4.59b.




FIG. 4.59
Ejemplo 4.21.

Solución: A partir de la línea de carga

$$V_{CC} = \mathbf{20\ V}$$

$$I_C = \left.\frac{V_{CC}}{R_C}\right|_{V_{CE}=0\,\text{V}}$$

TABLA 4.1
Configuración de polarización del BJT

Tipo	Configuración	Ecuaciones correspondientes
Polarización fija		$I_B = \dfrac{V_{CC} - V_{BE}}{R_B}$ $I_C = \beta I_B,\ I_E = (\beta + 1)I_B$ $V_{CE} = V_{CC} - I_C R_C$
Polarización de emisor		$I_B = \dfrac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E}$ $I_C = \beta I_B,\ I_E = (\beta + 1)I_B$ $R_i = (\beta + 1)R_E$ $V_{CE} = V_{CC} - I_C(R_C + R_E)$
Polarización por medio del divisor de voltaje		EXACTA: $R_{Th} = R_1 \| R_2,\ E_{Th} = \dfrac{R_2 V_{CC}}{R_1 + R_2}$ $I_B = \dfrac{E_{Th} - V_{BE}}{R_{Th} + (\beta + 1)R_E}$ $I_C = \beta I_B,\ I_E = (\beta + 1)I_B$ $V_{CE} = V_{CC} - I_C(R_C + R_E)$ APROXIMADA: $\beta R_E \geq 10R_2$ $V_B = \dfrac{R_2 V_{CC}}{R_1 + R_2},\ V_E = V_B - V_{BE}$ $I_E = \dfrac{V_E}{R_E},\ I_B = \dfrac{I_E}{\beta + 1}$ $V_{CE} = V_{CC} - I_C(R_C + R_E)$
Realimentación de colector		$I_B = \dfrac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)}$ $I_C = \beta I_B,\ I_E = (\beta + 1)I_B$ $V_{CE} = V_{CC} - I_C(R_C + R_E)$
Emisor seguidor		$I_B = \dfrac{V_{EE} - V_{BE}}{R_B + (\beta + 1)}$ $I_C = \beta I_B,\ I_E = (\beta + 1)I_B$ $V_{CE} = V_{EE} - I_E R_E$
Base común		$I_E = \dfrac{V_{EE} - V_{BE}}{R_E}$ $I_B = \dfrac{I_E}{\beta + 1},\ I_C = \beta I_B$ $V_{CE} = V_{EE} + V_{CC} - I_E(R_C + R_E)$ $V_{CB} = V_{CC} - I_C R_C$

y
$$R_C = \frac{V_{CC}}{I_C} = \frac{20\text{ V}}{8\text{ mA}} = \mathbf{2.5\ k\Omega}$$
$$I_B = \frac{V_{CC} - V_{BE}}{R_B}$$
con
$$R_B = \frac{V_{CC} - V_{BE}}{I_B}$$
$$= \frac{20\text{ V} - 0.7\text{ V}}{40\ \mu\text{A}} = \frac{19.3\text{ V}}{40\ \mu\text{A}}$$
$$= \mathbf{482.5\ k\Omega}$$

Los valores estándar de los resistores son
$$R_C = 2.4\text{ k}\Omega$$
$$R_B = 470\text{ k}\Omega$$

Utilizando los valores estándar de resistor da
$$I_B = 41.1\ \mu\text{A}$$
lo cual está dentro del 5% del valor especificado.

EJEMPLO 4.22 Dado que $I_{C_Q} = 2$ mA y $V_{CE_Q} = 10$ V, determine R_1 y R_C para la red de la figura 4.60.




FIG. 4.60
Ejemplo 4.22.

Solución:
$$V_E = I_E R_E \cong I_C R_E$$
$$= (2\text{ mA})(1.2\text{ k}\Omega) = 2.4\text{ V}$$
$$V_B = V_{BE} + V_E = 0.7\text{ V} + 2.4\text{ V} = 3.1\text{ V}$$
$$V_B = \frac{R_2 V_{CC}}{R_1 + R_2} = 3.1\text{ V}$$
y
$$\frac{(18\text{ k}\Omega)(18\text{ V})}{R_1 + 18\text{ k}\Omega} = 3.1\text{ V}$$
$$324\text{ k}\Omega = 3.1R_1 + 55.8\text{ k}\Omega$$
$$3.1R_1 = 268.2\text{ k}\Omega$$
$$R_1 = \frac{268.2\text{ k}\Omega}{3.1} = \mathbf{86.52\ k\Omega}$$

Ec. (4.49): $$R_C = \frac{V_{R_C}}{I_C} = \frac{V_{CC} - V_C}{I_C}$$

con $$V_C = V_{CE} + V_E = 10\text{ V} + 2.4\text{ V} = 12.4\text{ V}$$

y $$R_C = \frac{18\text{ V} - 12.4\text{ V}}{2\text{ mA}}$$
$$= \mathbf{2.8\ k\Omega}$$

Los valores comerciales estándar más cercanos a R_1 son 82 Ω y 91 kΩ. Sin embargo, al utilizar la combinación en serie de valores estándar de 82 kΩ y 4.7 kΩ = 86.7 kΩ se tendría un valor muy cercano al nivel de diseño.

EJEMPLO 4.23 La configuración de polarización de emisor de la figura 4.61 tiene las siguientes especificaciones: $I_{C_Q} = \frac{1}{2}I_{sat}$, $I_{C_{sat}} = 8$ mA, $V_C = 18$ V, y $\beta = 110$. Determine R_C, R_E, y R_B.




FIG. 4.61
Ejemplo 4.23.

Solución:

$$I_{C_Q} = \tfrac{1}{2}I_{C_{sat}} = 4\text{ mA}$$
$$R_C = \frac{V_{R_C}}{I_{C_Q}} = \frac{V_{CC} - V_C}{I_{C_Q}}$$
$$= \frac{28\text{ V} - 18\text{ V}}{4\text{ mA}} = \mathbf{2.5\ k\Omega}$$
$$I_{C_{sat}} = \frac{V_{CC}}{R_C + R_E}$$

y $$R_C + R_E = \frac{V_{CC}}{I_{C_{sat}}} = \frac{28\text{ V}}{8\text{ mA}} = 3.5\text{ k}\Omega$$
$$R_E = 3.5\text{ k}\Omega - R_C$$
$$= 3.5\text{ k}\Omega - 2.5\text{ k}\Omega$$
$$= \mathbf{1\ k\Omega}$$
$$I_{B_Q} = \frac{I_{C_Q}}{\beta} = \frac{4\text{ mA}}{110} = 36.36\ \mu\text{A}$$
$$I_{B_Q} = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E}$$

y $$R_B + (\beta + 1)R_E = \frac{V_{CC} - V_{BE}}{I_{B_Q}}$$

con $$R_B = \frac{V_{CC} - V_{BE}}{I_{B_Q}} - (\beta + 1)R_E$$
$$= \frac{28\text{ V} - 0.7\text{ V}}{36.36\ \mu\text{A}} - (111)(1\text{ k}\Omega)$$

$$= \frac{27.3\text{ V}}{36.36\ \mu\text{A}} - 111\text{ k}\Omega$$
$$= \mathbf{639.8\ k\Omega}$$

Para valores estándar

$$R_C = 2.4\text{ k}\Omega$$
$$R_E = 1\text{ k}\Omega$$
$$R_B = 620\text{ k}\Omega$$

A continuación se presentará una técnica para diseñar un circuito completo que opere en un punto de polarización especificado. A menudo, las hojas de especificaciones del fabricante proporcionan información sobre un punto de operación sugerido (o región de operación) de un transistor particular. Además, otros componentes del sistema conectados al amplificador dado también pueden definir la excursión de la corriente, la excursión del voltaje, el valor del voltaje de alimentación común, etc., para el diseño.

En la práctica, se deben considerar muchos otros factores que pudieran afectar la selección del punto de operación deseado. Por el momento nos concentramos en determinar los valores de los componentes para obtener un punto de operación especificado. La presentación se limitará a las configuraciones de polarización de emisor y del divisor de voltaje, aun cuando el mismo procedimiento se puede aplicar a muchos otros circuitos de transistores.

Diseño de un circuito de polarización con un resistor de realimentación de emisor

Consideremos primero el diseño de los componentes de polarización de cd de un circuito amplificador que cuenta con estabilización de polarización por medio de un resistor de emisor como se muestra en la figura 4.62. El voltaje de alimentación y el punto de operación se seleccionaron de la información del fabricante sobre el transistor utilizado en el amplificador.

La selección de los resistores del colector y del emisor no se derivó directamente de la información que se acaba de especificar. La ecuación que relaciona los voltajes alrededor de la malla colector-emisor incluye dos cantidades desconocidas: los resistores R_C y R_E. En este punto debe hacerse algún juicio de ingeniería, como el nivel del voltaje en el emisor comparado con el voltaje de alimentación aplicado. Recuerde que la necesidad de incluir un resistor del emisor a tierra fue estabilizar la polarización de cd de modo que el cambio de la corriente del colector provocado por corrientes de fuga en el transistor y por la beta de éste, no provoquen un gran desplazamiento del punto de operación. El resistor del emisor no puede ser demasiado grande porque el voltaje a través de él limita el intervalo de variación del voltaje del colector al emisor (lo que se verá cuando se analice la respuesta de ca). Los ejemplos examinados en este capítulo revelan que el voltaje de emisor a tierra por lo general es de alrededor de un cuarto a un décimo del




FIG. 4.62
Circuito de polarización estabilizado por emisor para consideraciones de diseño.

voltaje de alimentación. Seleccionando el caso conservador de un décimo se puede calcular el resistor del emisor R_E y el resistor R_C del mismo que en los ejemplos que se acaban de considerar. En el siguiente ejemplo realizamos un diseño completo de la red de la figura 4.62, utilizando los criterios recién presentados sobre el voltaje para el emisor.

EJEMPLO 4.24 Determine los valores de los resistores para la red de la figura 4.62 para el punto de operación y voltaje de alimentación indicados.

Solución:

$$V_E = \tfrac{1}{10}V_{CC} = \tfrac{1}{10}(20\text{ V}) = 2\text{ V}$$

$$R_E = \frac{V_E}{I_E} \cong \frac{V_E}{I_C} = \frac{2\text{ V}}{2\text{ mA}} = \mathbf{1\ k\Omega}$$

$$R_C = \frac{V_{R_C}}{I_C} = \frac{V_{CC} - V_{CE} - V_E}{I_C} = \frac{20\text{ V} - 10\text{ V} - 2\text{ V}}{2\text{ mA}} = \frac{8\text{ V}}{2\text{ mA}}$$

$$= \mathbf{4\ k\Omega}$$

$$I_B = \frac{I_C}{\beta} = \frac{2\text{ mA}}{150} = 13.33\ \mu\text{A}$$

$$R_B = \frac{V_{R_B}}{I_B} = \frac{V_{CC} - V_{BE} - V_E}{I_B} = \frac{20\text{ V} - 0.7\text{ V} - 2\text{ V}}{13.33\ \mu\text{A}}$$

$$\cong \mathbf{1.3\ M\Omega}$$

Diseño de un circuito estabilizado por ganancia de corriente (independiente de beta)

El circuito de la figura 4.63 proporciona estabilización ante cambios tanto de fuga como de ganancia de corriente (beta). Se deben obtener los cuatro valores de los resistores mostrados para el punto de operación especificado. El juicio de ingeniería para seleccionar un valor del voltaje en el emisor V_E como en la consideración anterior de diseño, conduce a la solución directa de todos los valores de los resistores. Todos los pasos de diseño se demuestran en el siguiente ejemplo.

EJEMPLO 4.25 Determine los niveles de R_C, R_E, R_1 y R_2 para la red de la figura 4.63 con el punto de operación indicado.




FIG. 4.63
Circuito estabilizado por ganancia de corriente para consideraciones de diseño.

Solución:

$$V_E = \tfrac{1}{10}V_{CC} = \tfrac{1}{10}(20\text{ V}) = 2\text{ V}$$

$$R_E = \frac{V_E}{I_E} \cong \frac{V_E}{I_C} = \frac{2\text{ V}}{10\text{ mA}} = \mathbf{200\ \Omega}$$

$$R_C = \frac{V_{R_C}}{I_C} = \frac{V_{CC} - V_{CE} - V_E}{I_C} = \frac{20\text{ V} - 8\text{ V} - 2\text{ V}}{10\text{ mA}} = \frac{10\text{ V}}{10\text{ mA}}$$

$$= \mathbf{1\ k\Omega}$$

$$V_B = V_{BE} + V_E = 0.7\text{ V} + 2\text{ V} = 2.7\text{ V}$$

Las ecuaciones para calcular los resistores de la base R_1 y R_2 requerirán un poco de esfuerzo. Con el valor del voltaje en la base calculado anteriormente y el valor del voltaje de alimentación se obtendrá una ecuación, pero existen dos incógnitas: R_1 y R_2. Se puede obtener una ecuación adicional si se entiende la operación de estos dos resistores que proporcionan el voltaje necesario en la base. Para que el circuito opere con eficiencia, se supone que la corriente a través de R_1 y R_2 deberá ser aproximadamente igual a y mucho mayor que la corriente de base (por lo menos 10:1). Este hecho y la ecuación del divisor de voltaje para el voltaje en la base proporcionan las dos relaciones necesarias para determinar los resistores de la base. Es decir,

$$R_2 \le \tfrac{1}{10}\beta R_E$$

y

$$V_B = \frac{R_2}{R_1 + R_2}V_{CC}$$

Sustituyendo resulta

$$R_2 \le \tfrac{1}{10}(80)(0.2\text{ k}\Omega)$$

$$= \mathbf{1.6\ k\Omega}$$

$$V_B = 2.7\text{ V} = \frac{(1.6\text{ k}\Omega)(20\text{ V})}{R_1 + 1.6\text{ k}\Omega}$$

y

$$2.7R_1 + 4.32\text{ k}\Omega = 32\text{ k}\Omega$$

$$2.7R_1 = 27.68\text{ k}\Omega$$

$$R_1 = \mathbf{10.25\ k\Omega} \quad (\text{use } 10\text{ k}\Omega)$$

4.12 CIRCUITOS DE ESPEJO DE CORRIENTE

Un circuito de espejo de corriente (vea la fig. 4.64) produce una corriente constante y se utiliza principalmente en circuitos integrados. La corriente constante se obtiene desde una corriente de salida, la cual es la reflexión o espejo de una corriente constante desarrollada en un lado del circuito. El circuito es particularmente adecuado para la fabricación de circuitos integrados porque el circuito requiere que los transistores tengan caídas de voltaje idénticas entre la base y el emisor, y valores idénticos de beta, lo cual se logra mejor cuando los transistores se forman al mismo tiempo en la fabricación de circuitos integrados. En la figura 4.64 la corriente I_X establecida por el transistor Q_1 y el resistor R_X se reflejan en la corriente I mediante el transistor Q_2.

Las corrientes I_X e I se obtienen utilizando las corrientes que se listan en el circuito de la figura 4.65. Suponemos que la corriente de emisor (I_E) en ambos transistores es la misma (Q_1 y Q_2 se fabrican muy cerca uno de otro en el mismo chip). Las dos corrientes de base en el transistor son aproximadamente

$$I_B = \frac{I_E}{\beta + 1} \approx \frac{I_E}{\beta}$$

La corriente del colector de cada transistor es, entonces

$$I_C \approx I_E$$

Por último, la corriente I_X a través del resistor R_X es

$$I_X = I_E + \frac{2I_E}{\beta} = \frac{\beta I_E}{\beta} + \frac{2I_E}{\beta} = \frac{\beta + 2}{\beta}I_E \approx I_E$$




FIG. 4.64
Circuito de espejo de corriente.

FIG. 4.65
Corrientes para el circuito de espejo de corriente.

En suma, la corriente constante producida en el colector de Q_2 es la imagen de espejo de Q_1. Como

$$I_X = \frac{V_{CC} - V_{BE}}{R_X} \tag{4.50}$$

la corriente I_X establecida por V_{CC} y R_X se refleja en la corriente que se dirige al colector de Q_2.

El transistor Q_1 se conoce como transistor conectado como diodo porque la base y el colector están en cortocircuito entre sí.

EJEMPLO 4.26 Calcule la corriente reflejada I en el circuito de la figura 4.66.

Solución:

$$\text{Ec. (4.50): } I = I_X = \frac{V_{CC} - V_{BE}}{R_X} = \frac{12\text{ V} - 0.7\text{ V}}{1.1\text{ k}\Omega} = \mathbf{10.27\text{ mA}}$$




FIG. 4.66
Circuito de espejo de corriente para el ejemplo 4.26.

EJEMPLO 4.27 Calcule la corriente I a través los transistores Q_2 y Q_3 en el circuito de la figura 4.67.

Solución: La corriente I_X es

$$I_X = I_E + \frac{3I_E}{\beta} = \frac{\beta + 3}{\beta} I_E \approx I_E$$

Por consiguiente,

$$I \approx I_X = \frac{V_{CC} - V_{BE}}{R_X} = \frac{6\text{ V} - 0.7\text{ V}}{1.3\text{ k}\Omega} = \mathbf{4.08\text{ mA}}$$




FIG. 4.67
Circuito de espejo de corriente para el ejemplo 4.27.

La figura 4.68 muestra otra forma de espejo de corriente para producir una impedancia de salida mayor que la de la figura 4.64. La corriente a través de R_X es

$$I_X = \frac{V_{CC} - 2V_{BE}}{R_X} \approx I_E + \frac{I_E}{\beta} = \frac{\beta + 1}{\beta} I_E \approx I_E$$

Suponiendo que Q_1 y Q_2 son apareados, vemos que la corriente de salida I se mantiene constante a

$$I \approx I_E = I_X$$

De nueva cuenta vemos que la corriente de salida I es un valor de espejo de la corriente establecida por la corriente fija a través de R_X.

La figura 4.69 muestra otra forma más de espejo de corriente. El transistor de efecto de campo de unión (vea el capítulo 6) produce una corriente constante de valor I_{DSS}. Esta corriente se refleja, y el resultado es la corriente a través de Q_1 del mismo valor:

$$I = I_{DSS}$$




FIG. 4.68
Circuito de espejo de corriente con una mayor impedancia de salida.




FIG. 4.69
Conexión de un espejo de corriente.

4.13 CIRCUITOS DE FUENTE DE CORRIENTE

El concepto de una fuente de energía constituye el punto de partida de nuestra consideración de circuitos de fuente de corriente. Una fuente de voltaje práctica (Fig. 4.70a) es una fuente de voltaje en serie con una resistencia. Una fuente de voltaje ideal tiene $R = 0$, en tanto que una fuente práctica incluye alguna resistencia. Una fuente de corriente práctica (Fig. 4.70b) es una fuente




FIG. 4.70
Fuentes de corriente y de voltaje.

de corriente en paralelo con una resistencia. Una fuente de corriente ideal tiene $R = \infty\,\Omega$, en tanto que una fuente de corriente práctica incluye alguna resistencia muy grande.

Una fuente de corriente ideal produce una corriente constante sin tomar en cuenta la carga que esté conectada a ella. Se pueden construir circuitos de corriente constante con dispositivos bipolares, dispositivos FET y una combinación de estos componentes. Hay circuitos utilizados por separado y otros más adecuados para su operación en circuitos integrados.

Fuente de corriente constante con transistores bipolares

Los transistores bipolares se pueden conectar en un circuito que actúa como una fuente de corriente constante de varias maneras. La figura 4.71 muestra un circuito que utiliza algunos resistores y un transistor *npn* para operar como un circuito de corriente constante. La corriente a través de I_E se determina como sigue. Suponiendo que la impedancia de entrada en la base es mucho mayor que R_1 o R_2, tenemos

$$V_B = \frac{R_1}{R_1 + R_2}(-V_{EE})$$

y
$$V_E = V_B - 0.7\text{ V}$$

con
$$I_E = \frac{V_E - (-V_{EE})}{R_E} \approx I_C \qquad \textbf{(4.51)}$$

donde I_C es la corriente constante producida por el circuito de la figura 4.71.




FIG. 4.71
Fuente de corriente constante separada.

EJEMPLO 4.28 Calcule la corriente constante *I* en el circuito de la figura 4.72.

Solución:

$$V_B = \frac{R_1}{R_1 + R_2}(-V_{EE}) = \frac{5.1\text{ k}\Omega}{5.1\text{ k}\Omega + 5.1\text{ k}\Omega}(-20\text{ V}) = -10\text{ V}$$

$$V_E = V_B - 0.7\text{ V} = -10\text{ V} - 0.7\text{ V} = -10.7\text{ V}$$

$$I = I_E = \frac{V_E - (-V_{EE})}{R_E} = \frac{-10.7\text{ V} - (-20\text{ V})}{2\text{ k}\Omega}$$

$$= \frac{9.3\text{ V}}{2\text{ k}\Omega} = \mathbf{4.65\text{ mA}}$$




FIG. 4.72
Fuente de corriente constante para el ejemplo 4.28.

Fuente de corriente constante con un transistor y un Zener

Si se reemplaza el resistor R_2 con un diodo Zener, como se muestra en la figura 4.73, se obtiene una fuente de corriente constante mejorada con respecto a la de la figura 4.71. El diodo Zener produce una corriente constante calculada utilizando la ecuación MVK (malla de voltajes de Kirchhoff) de base-emisor. El valor de *I* se calcula utilizando

$$I \approx I_E = \frac{V_Z - V_{BE}}{R_E} \qquad \textbf{(4.52)}$$

www.elsolucionario.net




FIG. 4.73
Circuito de corriente constante que utiliza un diodo Zener.

Un punto importante a considerar es que la corriente constante depende del voltaje en el diodo Zener, el cual se mantiene muy constante, y del resistor del emisor R_E. La fuente de voltaje V_{EE} no tiene ningún efecto en el valor de I.

EJEMPLO 4.29 Calcule la corriente constante I en el circuito de la figura 4.74.




FIG. 4.74
Circuito de corriente constante para el ejemplo 4.29.

Solución:

$$\text{Ec. (4.52): } I = \frac{V_Z - V_{BE}}{R_E} = \frac{6.2\text{ V} - 0.7\text{ V}}{1.8\text{ k}\Omega} = 3.06\text{ mA} \approx \mathbf{3\text{ mA}}$$

4.14 TRANSISTORES *pnp*

El análisis hasta ahora se limitó por completo a transistores *npn* para garantizar que el análisis inicial de las configuraciones básicas fuera lo más claro posible y sin complicaciones por el cambio entre tipos de transistores. Por fortuna, el análisis de transistores *pnp* sigue el mismo patrón establecido para transistores *npn*. Primero se determina el nivel de I_B, seguido por la aplicación de las relaciones de transistor apropiadas para determinar la lista de cantidades desconocidas. De hecho, la única diferencia entre las ecuaciones resultantes para una red en la cual se reemplazó un resistor *npn* por un transistor *pnp* es el signo asociado con cantidades particulares.

Como se observa en la figura 4.75, la notación de subíndice doble continúa como normalmente se definió. Las direcciones de las corrientes, sin embargo, se invirtieron para reflejar las direcciones de conducción reales. Utilizando las polaridades definidas de la figura 4.75, V_{BE} y V_{CE} serán cantidades negativas.




FIG. 4.75
Transistor pnp *en una configuración estabilizada por emisor.*

Al aplicar la ley de voltajes de Kirchhoff a la malla base-emisor se obtiene la siguiente ecuación para la red de la figura 4.75:

$$-I_ER_E + V_{BE} - I_BR_B + V_{CC} = 0$$

Sustituyendo $I_E = (\beta + 1)I_B$ y resolviendo para I_B resulta

$$I_B = \frac{V_{CC} + V_{BE}}{R_B + (\beta + 1)R_E} \qquad \textbf{(4.53)}$$

Esta ecuación es la misma que la ecuación (4.17) excepto por el signo para V_{BE}. Sin embargo, en este caso $V_{BE} = -0.7$ V y la sustitución de valores da el mismo signo para cada término de la ecuación (4.53) como en la ecuación (4.17). Tenga en cuenta que la dirección de I_B ahora es opuesta a la de un transistor *pnp* como se muestra en la figura 4.75.

Por lo que se refiere al voltaje V_{CE} la ley de voltajes de Kirchhoff se aplica a la malla colector-emisor y el resultado es la siguiente ecuación:

$$-I_ER_E + V_{CE} - I_CR_C + V_{CC} = 0$$

La sustitución de $I_E \cong I_C$ da

$$V_{CE} = -V_{CC} + I_C(R_C + R_E) \qquad \textbf{(4.54)}$$

El formato de esta ecuación es el mismo que el de la ecuación (4.19), aunque el signo frente a cada término a la derecha del signo igual cambió. Como V_{CC} será mayor que el término subsiguiente, el signo del voltaje V_{CE} será negativo, como se señaló en un párrafo anterior.

EJEMPLO 4.30 Determine V_{CE} para la configuración de polarización por medio del divisor de voltaje de la figura 4.76.




FIG. 4.76
Transistor pnp *en una configuración de polarización por medio del divisor de voltaje.*

Solución: Al probar la condición:

$$\beta R_E \geq 10R_2$$

resulta en

$$(120)(1.1\,\text{k}\Omega) \geq 10(10\,\text{k}\Omega)$$
$$132\,\text{k}\Omega \geq 100\,\text{k}\Omega \quad (\textit{satisfecha})$$

Resolviendo para V_B, tenemos

$$V_B = \frac{R_2V_{CC}}{R_1 + R_2} = \frac{(10\,\text{k}\Omega)(-18\text{ V})}{47\,\text{k}\Omega + 10\,\text{k}\Omega} = -3.16\text{ V}$$

Observe la semejanza en formato de la ecuación con el voltaje negativo resultante para V_B.

Al aplicar la ley de voltajes de Kirchhoff en torno a la malla base-emisor obtenemos

$$+V_B - V_{BE} - V_E = 0$$

y

$$V_E = V_B - V_{BE}$$

Sustituyendo valores, obtenemos

$$V_E = -3.16\text{ V} - (-0.7\text{ V})$$
$$= -3.16\text{ V} + 0.7\text{ V}$$
$$= -2.46\text{ V}$$

Observe que en la ecuación anterior se empleó la notación estándar de subíndice sencillo y doble. Para un transistor *npn* la ecuación $V_E = V_B - V_{BE}$ sería exactamente la misma. La única diferencia se presenta cuando se sustituyen los valores.

La corriente es

$$I_E = \frac{V_E}{R_E} = \frac{2.46\text{ V}}{1.1\text{ k}\Omega} = 2.24\text{ mA}$$

Para la malla colector-emisor,

$$-I_E R_E + V_{CE} - I_C R_C + V_{CC} = 0$$

Sustituyendo $I_E \cong I_C$ y reuniendo los términos, tenemos

$$V_{CE} = -V_{CC} + I_C(R_C + R_E)$$

Sustituyendo valores obtenemos

$$V_{CE} = -18\text{ V} + (2.24\text{ mA})(2.4\text{ k}\Omega + 1.1\text{ k}\Omega)$$
$$= -18\text{ V} + 7.84\text{ V}$$
$$= \mathbf{-10.16\text{ V}}$$

4.15 REDES DE CONMUTACIÓN CON TRANSISTORES

La aplicación de transistores no se limita únicamente a la amplificación de señales. Mediante un diseño apropiado se pueden utilizar como interruptores en computadoras y sistemas de control. La red de la figura 4.77a se puede emplear como un *inversor* en los circuitos lógicos de una computadora. Observe que el voltaje de salida V_C se opone al aplicado a la terminal de entrada o base. Además, observe que no hay una fuente de cd conectada al circuito de la base. La única fuente de ca está conectada al lado de salida o colector y para aplicaciones en computadoras en general es igual a la magnitud del lado "alto" de la señal aplicada; en este caso, 5 V.

El diseño apropiado para el proceso de inversión requiere que el punto de operación cambie de corte a saturación a lo largo de la recta de carga ilustrada en la figura 4.77b. Para nuestros propósitos supondremos que $I_C = I_{CEO} = 0$ mA cuando $I_B = 0\ \mu$A (una excelente aproximación para mejorar las técnicas de construcción), como se muestra en la figura 4.77b. Además, supondremos que $V_{CE} = V_{CE_{sat}} = 0$ V en lugar del nivel típico de 0.1 a 0.3 V.

Cuando $V_i = 5$ V, el transistor estará "encendido" y el diseño debe garantizar que la red se saturará en exceso por un nivel de I_B mayor que el asociado con la curva I_B que aparece cerca del nivel de saturación. En la figura 4.77b, esto requiere que $I_B > 50\ \mu$A. El nivel de saturación de la corriente de colector en el circuito de la figura 4.77a está definida por

$$I_{C_{sat}} = \frac{V_{CC}}{R_C} \tag{4.55}$$

El nivel de I_B en la región activa justo antes de que se dé la saturación puede aproximarse mediante la ecuación siguiente:


$$I_{B_{máx}} \cong \frac{I_{C_{sat}}}{\beta_{cd}}$$

Por consiguiente, para el nivel de saturación debemos garantizar que se satisfaga la siguiente condición:


$$I_B > \frac{I_{C_{sat}}}{\beta_{cd}} \tag{4.56}$$

Para la red de la figura 4.77b, cuando $V_i = 5$ V, el nivel resultante de I_B es

$$I_B = \frac{V_i - 0.7\text{ V}}{R_B} = \frac{5\text{ V} - 0.7\text{ V}}{68\text{ k}\Omega} = 63\ \mu\text{A}$$



(a)



(b)

FIG. 4.77
Inversor de transistor.

y

$$I_{C_{sat}} = \frac{V_{CC}}{R_C} = \frac{5\text{ V}}{0.82\text{ k}\Omega} \cong 6.1\text{ mA}$$

Al comprobar la ecuación (4.56) da

$$I_B = 63\ \mu\text{A} > \frac{I_{C_{sat}}}{\beta_{cd}} = \frac{6.1\text{ mA}}{125} = 48.8\ \mu\text{A}$$

la cual se satisface. Ciertamente, cualquier nivel de I_B mayor que 60 μA pasará a través de un punto Q sobre la recta de carga muy cerca del eje vertical.

Para $V_i = 0$ V, $I_B = 0\ \mu$A y como supusimos que $I_C = I_{CEO} = 0$ mA, la caída de voltaje a través de R_C determinada por $V_{R_C} = I_C R_C = 0$ V, da por resultado $V_C = +5$ V para la respuesta indicada en la figura 4.77a.

Además de contribuir a lógica de la computadora, el transistor también se puede emplear como interruptor si se utilizan las mismas extremidades de la recta de carga. En condiciones de saturación, la corriente I_C es bastante alta y el voltaje V_{CE} muy bajo. El resultado es un nivel de resistencia entre las dos terminales, determinado por

$$R_{sat} = \frac{V_{CE_{sat}}}{I_{C_{sat}}}$$

que se ilustra en la figura 4.78.

FIG. 4.78
Condiciones de saturación y la resistencia terminal resultante.

FIG. 4.79
Condiciones de corte y la resistencia terminal resultante.

Mediante un valor promedio común de $V_{CE_{sat}}$ como 0.15 V da

$$R_{sat} = \frac{V_{CE_{sat}}}{I_{C_{sat}}} = \frac{0.15\text{ V}}{6.1\text{ mA}} = 24.6\ \Omega$$

el cual es un valor relativamente bajo que se puede considerar de alrededor de 0 Ω cuando se conecta en serie con resistores en el intervalo de los kilohms.

Con $V_i = 0$ V, como se muestra en la figura 4.79, la condición de corte origina un nivel de resistencia de la siguiente magnitud:

$$R_{corte} = \frac{V_{CC}}{I_{CEO}} = \frac{5\text{ V}}{0\text{ mA}} = \boldsymbol{\infty\Omega}$$

valor que corresponde a la equivalencia de circuito abierto. Para un valor típico de $I_{CEO} = 10\ \mu$A, la magnitud de la resistencia de corte es

$$R_{corte} = \frac{V_{CC}}{I_{CEO}} = \frac{5\text{ V}}{10\ \mu\text{A}} = \mathbf{500\ k\Omega}$$

valor que se aproxima a la equivalencia de circuito abierto en muchas situaciones.

EJEMPLO 4.31 Determine R_B y R_C para el inversor de transistor de la figura 4.80 si $I_{C_{sat}} = 10$ mA.




FIG. 4.80
Inversor para el ejemplo 4.31.

Solución: En condiciones de saturación,

$$I_{C_{sat}} = \frac{V_{CC}}{R_C}$$

y

$$10\text{ mA} = \frac{10\text{ V}}{R_C}$$

de modo que

$$R_C = \frac{10\text{ V}}{10\text{ mA}} = 1\text{ k}\Omega$$

En condiciones de saturación,

$$I_B \cong \frac{I_{C_{sat}}}{\beta_{cd}} = \frac{10\text{ mA}}{250} = 40\ \mu\text{A}$$

Seleccionando $I_B = 60\ \mu\text{A}$ para garantizar la saturación y utilizando

$$I_B = \frac{V_i - 0.7\text{ V}}{R_B}$$

obtenemos

$$R_B = \frac{V_i - 0.7\text{ V}}{I_B} = \frac{10\text{ V} - 0.7\text{ V}}{60\ \mu\text{A}} = 155\text{ k}\Omega$$

Seleccione $R_B = 150\text{ k}\Omega$, el cual es un valor estándar. Entonces

$$I_B = \frac{V_i - 0.7\text{ V}}{R_B} = \frac{10\text{ V} - 0.7\text{ V}}{150\text{ k}\Omega} = 62\ \mu\text{A}$$

y

$$I_B = 62\ \mu\text{A} > \frac{I_{C_{\text{sat}}}}{\beta_{\text{cd}}} = 40\ \mu\text{A}$$

Por consiguiente, use $R_B =$ **150 kΩ** y $R_C =$ **1 kΩ.**

Existen transistores conocidos como *transistores de conmutación* por la velocidad con que cambian de un nivel de voltaje a otro. En la figura 3.23c los lapsos de tiempo t_s, t_d y t_r se dan contra la corriente de colector. Su impacto en la velocidad de respuesta a la salida del colector está definido por la respuesta de la corriente de colector de la figura 4.81. El tiempo total requerido para que el transistor cambie del estado "apagado" al de "encendido" se designa como $t_{\text{encendido}}$ y se define

$$t_{\text{encendido}} = t_r + t_d \tag{4.57}$$

con t_d el tiempo de retardo entre el estado cambiante de la entrada y el inicio de una respuesta a la salida. El elemento de tiempo t_r es el tiempo de levantamiento de 10% a 90% del valor inicial.

El tiempo total requerido que el transistor cambie del estado "encendido" al estado "apagado" se conoce como t_{apagado} y se define como

$$t_{\text{apagado}} = t_s + t_f \tag{4.58}$$

donde t_s es el tiempo de almacenamiento y t_f es l tiempo de descenso de 90% a 10% del valor inicial.




FIG. 4.81
Definición de los intervalos de una forma de onda de pulso.

Para el transistor de propósito general de la figura 3.23c en $I_C = 10$ mA, encontramos que

$$t_s = 120 \text{ ns}$$
$$t_d = 25 \text{ ns}$$
$$t_r = 13 \text{ ns}$$
y
$$t_f = 12 \text{ ns}$$
de modo que
$$t_{\text{encendido}} = t_r + t_d = 13 \text{ ns} + 25 \text{ ns} = \mathbf{38\ ns}$$
y
$$t_{\text{apagado}} = t_s + t_f = 120 \text{ ns} + 12 \text{ ns} = \mathbf{132\ ns}$$

Comparando los valores anteriores con los siguientes parámetros de un BSV52L, el transistor de conmutación revela una de las razones para elegirlos cuando surge la necesidad:

$$t_{\text{encendido}} = \mathbf{12\ ns} \quad \text{y} \quad t_{\text{apagado}} = \mathbf{18\ ns}$$

4.16 TÉCNICAS DE SOLUCIÓN DE FALLAS

El arte de solucionar fallas es un tema tan amplio que no se puede analizar todo un conjunto de posibilidades y técnicas en sólo algunas secciones de un libro. Sin embargo, el profesionista deberá conocer algunas maniobras y mediciones básicas para aislar el área del problema y posiblemente identificar una solución.

Es obvio que el primer paso para poder solucionar una falla en una red es entender plenamente el comportamiento de la red y tener una idea de los niveles de corriente y voltaje esperados. Para el transistor en la región activa, el nivel de cd más importante mensurable es el voltaje de base a emisor.

Para un transistor "encendido", el voltaje V_{BE} deberá ser de cerca de 0.7 V.




FIG. 4.82
Verificación del nivel de V_{BE}.

Las conexiones correctas para medir el voltaje V_{BE} aparecen en la figura 4.82. Observe que el cable (rojo) positivo está conectado a la base para un transistor *npn* y el cable (negro) negativo al emisor. Cualquier lectura totalmente diferente del nivel esperado de alrededor de 0.7 V, como 0.4, o 12 V, o un valor negativo, haría sospechar que se deberían verificar las conexiones del dispositivo o red. Para un transistor *pnp* se pueden utilizar las mismas conexiones, pero se debe esperar una lectura negativa.

Un nivel de voltaje igual de importante es el voltaje de colector a emisor. Recuerde que por las características generales de un BJT los niveles de V_{CE} de cerca de 0.3 V indican un dispositivo saturado; una condición que no debiera presentarse, a menos que se esté empleando como interruptor. Sin embargo:

Para el amplificador transistorizado común en la región activa, en general V_{CE} es aproximadamente de 25% a 75% de V_{CC}.

Para $V_{CC} = 20$ V, una lectura de V_{CE} de 1 V a 2 V o de 18 V a 20 V como aparece en la figura 4.83 es un resultado poco común, y a menos que el dispositivo haya sido diseñado a propósito para esta respuesta, se deberían investigar el diseño y operación. Si $V_{CE} = 20$ V (con $V_{CC} = 20$ V) por lo menos existen dos posibilidades: o el dispositivo (BJT) está dañado y tiene las características de un circuito abierto entre el colector y el emisor, o una conexión en el circuito colector-emisor, o base-emisor, está abierta como se muestra en la figura 4.84, lo que hace que $I_C = 0$ mA y $V_{R_C} = 0$ V. En la figura 4.84, el cable negro del voltmetro está conectado a la tierra común de la fuente y el cable rojo a la terminal inferior del resistor. Sin corriente de colector y una caída resultante a través de R_C dará por resultado una lectura de 20 V. Si el medidor




FIG. 4.84
Efecto de una conexión defectuosa o un dispositivo dañado.




FIG. 4.83
Verificación del nivel de V_{CE}.

está conectado al colector del BJT, la lectura será de 0 V. porque V_{CC} está aislado del dispositivo activo por el circuito abierto. Uno de los errores más comunes en el laboratorio es el uso del valor de resistencia equivocado en un diseño dado. Imagine el impacto de utilizar un resistor de 680 Ω para R_B en lugar del valor de diseño de 680 kΩ. Para $V_{CC} = 20$ V y una configuración de polarización fija, la corriente de base resultante sería

$$I_B = \frac{20\text{ V} - 0.7\text{ V}}{680\ \Omega} = 28.4\text{ mA}$$

en lugar de los 28.4 μA deseados; ¡una diferencia significativa!

Una corriente de base de 28.4 mA sin duda situaría el diseño en una región de saturación y quizá se dañaría el dispositivo. Como los valores reales del resistor a menudo son diferentes del valor del código nominal (recuerde los niveles de tolerancia para los elementos resistivos), es tiempo bien empleado el de medir un resistor antes de insertarlo en la red. El resultado son valores reales más cercanos a los niveles teóricos y la seguridad de que se está empleando la resistencia correcta.

Hay momentos de frustración. Usted verifica el dispositivo con un trazador de curvas, u otros instrumentos de prueba de los BJT, y parece que está en buenas condiciones. Todos los niveles de resistencia parecen correctos, las conexiones lucen sólidas y se ha aplicado el voltaje de alimentación correcto; ¿y ahora qué sigue? Ahora es cuando el solucionador de fallas debe esforzarse por lograr un alto grado de sofisticación. ¿Podría ser que la conexión interna entre el cable y su conector final estuviera defectuosa? ¿Cuántas veces basta tocar el cable en el punto apropiado para crear una situación de "ruptura" entre las conexiones? Tal vez se encendió la fuente y se ajustó al voltaje correcto pero la perilla de control de corriente se dejó en la posición cero, lo que impidió que se desarrollara el nivel de corriente correcto, demandado por el diseño de la red. Obviamente, cuanto más complejo es el sistema, más amplio es el intervalo de posibilidades. En todo caso, uno de los métodos más efectivos de verificar la operación de una red es comprobar varios niveles de voltaje con respecto a tierra, conectando el cable negro (negativo) de un voltmetro a tierra y "tocando" las terminales importantes con el cable rojo (positivo). En la figura 4.85 si el cable rojo está conectado directamente a V_{CC}, deberá leer V_{CC} volts porque la red tiene una tierra común para la fuente y los parámetros de la red. En V_C la lectura deberá ser menor, determinada por la caída a través de R_C y V_E deberá ser menor que V_C en una cantidad igual al voltaje del colector al emisor V_{CE}. Si cualquiera de estos puntos no registra lo que pareciera ser un nivel razonable puede ser un indicio de que alguna conexión o un elemento están defectuosos. Si V_{R_C} y V_{R_E} son valores razonables pero V_{CE} es 0 V, entonces hay posibilidades de que el BJT esté dañado y que se dé una equivalencia de cortocircuito entre las terminales del colector y el emisor. Como se observó antes, si V_{CE} registra un nivel de aproximadamente 0.3 V como lo define $V_{CE} = V_C - V_E$ (la diferencia de los dos niveles se midió previamente), la red puede estar saturada con un dispositivo que puede o no estar defectuoso.




FIG. 4.85
Verificación de los niveles de voltaje con respecto a tierra.

Debiera ser obvio por el planteamiento anterior, que la sección voltmetro del VOM o DMM es muy importante en el proceso de solución de fallas. En general, los niveles de corriente se calculan con los niveles de voltaje a través de los resistores en lugar de "interrumpir" la red para insertar la sección miliamperímetro del multímetro. En esquemas grandes, los niveles de voltaje específicos se dan con respecto a tierra para una fácil verificación e identificación de posibles áreas problemáticas. Desde luego, por lo que se refiere a las redes descritas en este capítulo, basta tener en cuenta los niveles típicos dentro del sistema definidos por el potencial aplicado y la operación general de la red.

En definitiva, el proceso de solución de fallas es una indicación real de que entendió con claridad el comportamiento propio de una red y de su capacidad de aislar áreas problemáticas mediante algunas mediciones básicas con los instrumentos adecuados. Experiencia es la clave, la cual sólo vendrá con el contacto y manejo continuo de circuitos prácticos.

EJEMPLO 4.32 Basado en las lecturas mostradas en la figura 4.86, determine si la red está funcionando correctamente y, si no, la causa probable.

Solución: Los 20 V en el colector revelan de inmediato que $I_C = 0$ mA, a causa de un circuito abierto o a un transistor que dejó de funcionar. El nivel de $V_{R_B} = 19.85$ V también revela que el transistor está "apagado" porque la diferencia de $V_{CC} - V_{R_B} = 0.15$ V es menor que la requerida para "encender" el transistor y proporcionar voltaje para V_E. De hecho, si suponemos un cortocircuito de la base al emisor, obtenemos la siguiente corriente a través de R_B:

$$I_{R_B} = \frac{V_{CC}}{R_B + R_E} = \frac{20\text{ V}}{252\text{ k}\Omega} = 79.4\ \mu\text{A}$$




FIG. 4.86
Red para el ejemplo 4.32.

valor que concuerda con el que se obtuvo a partir de

$$I_{R_B} = \frac{V_{R_B}}{R_B} = \frac{19.85\text{ V}}{250\text{ k}\Omega} = 79.4\ \mu\text{A}$$

Si la red estuviera funcionando bien, la corriente de base debería ser

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E} = \frac{20\text{ V} - 0.7\text{ V}}{250\text{ k}\Omega + (101)(2\text{ k}\Omega)} = \frac{19.3\text{ V}}{452\text{ k}\Omega} = 42.7\ \mu\text{A}$$

El resultado, por consiguiente, es que el transistor está dañado, con un cortocircuito entre la base y el emisor.






FIG. 4.87
Red para el ejemplo 4.33.

EJEMPLO 4.33 Con base en las lecturas que aparecen en la figura 4.87, determine si el transistor está "encendido" y la red está funcionando correctamente.

Solución: Con base en los valores de los resistores R_1 y R_2 y en la magnitud de V_{CC}, el voltaje $V_B = 4$ V parece apropiado (y de hecho lo es). Los 3.3 V en el emisor producen una caída de 0.7 V a través de la unión base a emisor del transistor, lo que indica que el transistor está "encendido". Sin embargo, los 20 V en el colector indican que $I_C = 0$ mA, aun cuando la conexión a la fuente debe ser "sólida" o los 20 V podrían no aparecer en el colector del dispositivo. Hay dos posibilidades: puede haber una conexión defectuosa entre R_C y el colector del transistor, o bien su unión base a colector está abierta. En el primer caso, revise la continuidad en la unión del colector con un ohmmetro; si está bien, revise el transistor con uno de los métodos descritos en el capítulo 3.

4.17 ESTABILIZACIÓN DE LA POLARIZACIÓN

La estabilidad de un sistema mide la sensibilidad de una red a la variación de sus parámetros. En cualquier amplificador que emplea un transistor la corriente del colector I_C es sensible a cada uno de los siguientes parámetros.

β: Se incrementa con el incremento de la temperatura

$|V_{BE}|$: se reduce aproximadamente 2.5 mV por grado Celsius (°C) de incremento de la temperatura.

I_{CO} (corriente de saturación inversa): duplica su valor por cada 10°C de incremento de la temperatura.

Cualquiera de, o todos, estos factores puede hacer que el punto de polarización se aparte del punto de operación designado. La tabla 4.2 revela cómo cambian los niveles de I_{CO} y V_{BE} con el incremento de la temperatura para un transistor particular. A la temperatura ambiente (aproximadamente 25°C) $I_{CO} = 0.1$ nA, en tanto que a 100°C (punto de ebullición del agua) I_{CO} es casi 200 veces más grande, en 20 nA. Con la misma variación de la temperatura, β se incrementa de 50 a 80 y V_{BE} se reduce de 0.65 a 0.48 V. Recuerde que I_B es bastante sensible al nivel de V_{BE}, sobre todo a niveles superiores al valor de umbral.

TABLA 4.2
Variación de los parámetros del transistor de silicio con la temperatura

T (°C)	I_{CO} (nA)	β	V_{BE} (V)
−65	0.2×10^{-3}	20	0.85
25	0.1	50	0.65
100	20	80	0.48
175	3.3×10^{3}	120	0.3

El efecto de los cambios de la corriente de fuga (I_{CO}) y de la ganancia de corriente (β) en el punto de polarización de cd se demuestra por medio de las características del colector de emisor común de la figura 4.88a y b. La figura 4.88 muestra cómo cambian las características del colector del transistor con un cambio de temperatura de 25°C a 100°C. Observe que el incremento de la temperatura de fuga no sólo hace que la curva se eleve, sino que también incrementa la beta, como lo revela la mayor separación entre las curvas.

Se puede especificar un punto de operación trazando la recta de carga de cd del circuito en la gráfica de características del colector y observando la intersección de la recta de carga y la cd de




FIG. 4.88

Desplazamiento en el punto de polarización de cd (punto Q) debido al cambio de temperatura: (a) 25°C; (b) 100°C.

base establecida por el circuito de entrada. En la figura 4.88a se marca un punto arbitrario en $I_B = 30\ \mu A$. Como el circuito de polarización fija produce una corriente de base cuyo valor depende aproximadamente del voltaje de alimentación y del resistor de base, a ninguno de los cuales afectan la temperatura o el cambio de la corriente de fuga o beta, la magnitud de la corriente de base se mantendrá a altas temperaturas como se indica en la gráfica de la figura 4.88b. Como se muestra en la figura, esto hará que el punto de polarización de cd cambie a una corriente de colector mayor y a un punto de operación de menor voltaje del colector al emisor. En el caso extremo, el transistor podría ser llevado a la situación de saturación. En todo caso, el nuevo punto de operación puede no ser del todo satisfactorio y se puede producir una considerable distorsión a causa del desplazamiento del punto de polarización. Un mejor circuito de polarización es el que estabilizará y mantendrá la polarización de cd inicialmente establecida, de modo que el amplificador se pueda utilizar en un ambiente de temperatura variable.

Factores de estabilidad $S(I_{CO})$, $S(V_{BE})$, y $S(\beta)$

Un factor de estabilidad se define por cada uno de los parámetros que afectan la estabilidad de la polarización, como sigue:

$$S(I_{CO}) = \frac{\Delta I_C}{\Delta I_{CO}} \tag{4.59}$$

$$S(V_{BE}) = \frac{\Delta I_C}{\Delta V_{BE}} \tag{4.60}$$

$$S(\beta) = \frac{\Delta I_C}{\Delta \beta} \tag{4.61}$$

En cada caso, el símbolo delta (Δ) significa cambio de esa cantidad. El numerador de cada ecuación es el cambio de la corriente de colector establecida por el cambio de la cantidad en el denominador. Para una configuración particular, si un cambio de I_{CO} no produce un cambio significativo en I_C, el factor de estabilidad definido por $S(I_{CO}) = \Delta I_C/\Delta I_{CO}$ será demasiado pequeño. En otras palabras:

Las redes que son bastante estables y relativamente insensibles a variaciones de la temperatura tienen factores de estabilidad bajos.

En cierto modo parecería más propio considerar las cantidades definidas por las ecuaciones (4.59) a (4.61) como factores de sensibilidad porque:

Cuanto más alto es el factor de estabilidad, más sensible es la red a las variaciones de ese parámetro.

El estudio de factores de estabilidad requiere tener conocimientos de cálculo diferencial. Nuestro propósito, sin embargo, es revisar los resultados del análisis matemático y tener una valoración total de los factores de estabilidad de algunas de las configuraciones de polarización más populares. Se ha escrito mucho sobre este tema, y si el tiempo lo permite, se le sugiere que lea más sobre el mismo.

$S(I_{CO})$: Configuración de polarización de emisor

Para la configuración de polarización de emisor de la sección 4.4, un análisis de la red da

$$S(I_{CO}) = (\beta + 1)\frac{1 + R_B/R_E}{(\beta + 1) + R_B/R_E} \tag{4.62}$$

Para $R_B/R_E \gg (\beta + 1)$, la ecuación 4.62 se reduce a lo siguiente:

$$S(I_{CO}) = \beta + 1 \tag{4.63}$$

como se muestra en la gráfica de $S(I_{CO})$ contra R_B/R_E en la figura 4.89.

Para $R_B/R_E \ll 1$, la ecuación (4.62) se aproximará al siguiente nivel (como se muestra en la figura 4.89):

$$S(I_{CO}) = (\beta + 1)\frac{1}{(\beta + 1)} = \rightarrow 1 \tag{4.64}$$

la cual revela que el factor de estabilidad se aproximará a su nivel más bajo conforme R_E llega a ser suficientemente grande. Tenga en cuenta, sin embargo, que el buen control de la polarización suele requerir que R_B sea mayor que R_E. El resultado, por consiguiente, es una situación en la que los mejores niveles de estabilidad están asociados con criterios de diseño deficientes. Obviamente, algo debe ocurrir que satisfaga tanto la estabilidad como las especificaciones de polarización. Es interesante señalar en la figura 4.89 que el valor más bajo de $S(I_{CO})$ es 1, lo que revela que I_C siempre se incrementará a una razón igual a o mayor que I_{CO}.




FIG. 4.89
Variación del factor de estabilidad $S(I_{CO})$ con la relación de resistores R_B/R_E para la configuración de polarización de emisor.

Para el intervalo donde R_B/R_E varía entre 1 y $(\beta + 1)$, la siguiente ecuación determinará el factor de estabilidad,

$$S(I_{CO}) \cong \frac{R_B}{R_E} \tag{4.65}$$

como se muestra en la figura 4.89. Los resultados revelan que la configuración de polarización de emisor es bastante estable cuando la relación R_B/R_E es lo más pequeña posible y lo menos estable cuando la misma relación tiende a $(\beta + 1)$,

EJEMPLO 4.34 Calcule el factor de estabilidad y el cambio de I_C de 25°C a 100°C para el transistor definido por la tabla 4.2 para las siguientes configuraciones de polarización de emisor:

a. $R_B/R_E = 250\ (R_B = 250R_E)$.
b. $R_B/R_E = 10\ (R_B = 10R_E)$.
c. $R_B/R_E = 0.01\ (R_E = 100R_B)$.

Solución:

a. $$S(I_{CO}) = (\beta + 1)\frac{1 + R_B/R_E}{(\beta + 1) + R_B/R_E} = 51\left(\frac{1 + 250}{51 + 250}\right) = 51\left(\frac{251}{301}\right) \cong \mathbf{42.53}$$

la cual comienza a aproximarse al nivel definido por $\beta + 1 = 51$.
El cambio de I_C lo da

$$\Delta I_C = [S(I_{CO})](\Delta I_{CO}) = (42.53)(19.9\text{ nA}) \cong \mathbf{0.85\ \mu A}$$

b. $$S(I_{CO}) = (\beta + 1)\frac{1 + R_B/R_E}{1 + \beta + R_B/R_E} = 51\left(\frac{1 + 10}{51 + 10}\right) = 51\left(\frac{11}{61}\right) \cong \mathbf{9.2}$$

$$\Delta I_C = [S(I_{CO})](\Delta I_{CO}) = (9.2)(19.9\text{ nA}) \cong \mathbf{0.18\ \mu A}$$

c. $$S(I_{CO}) = (\beta + 1)\frac{1 + R_B/R_E}{1 + \beta + R_B/R_E} = 51\left(\frac{1 + 0.01}{51 + 0.01}\right) = 51\left(\frac{1.01}{51.01}\right) \cong \mathbf{1.01}$$

valor que ciertamente se aproxima mucho al nivel de 1 pronosticado si $R_B/R_E \ll 1$.
Tenemos

$$\Delta I_C = [S(I_{CO})](\Delta I_{CO}) = 1.01(19.9\text{ nA}) = \mathbf{20.1\ nA}$$

El ejemplo 4.34 revela cómo los niveles cada vez más bajos de I_{CO} del moderno transistor BJT han mejorado el nivel de estabilidad de las configuraciones de polarización básicas. Aun cuando el cambio de I_C es muy diferente en un circuito idealmente estable ($S = 1$) de uno que tiene un factor de estabilidad de 42.53, el cambio de I_C no es tan significativo. Por ejemplo, la cantidad de cambio de I_C de una corriente de polarización de, por ejemplo, 2 mA, sería de 2 mA a 2.085 mA en el peor de los casos, el cual es obviamente lo bastante pequeño como para ignorarlo en la mayoría de las aplicaciones. Algunos transistores de potencia exhiben grandes corrientes de fuga, pero en la mayoría de los circuitos amplificadores los bajos niveles de I_{CO} han tenido un impacto muy positivo en el asunto de la estabilidad.

Configuración de polarización fija

Para la configuración de polarización fija, si multiplicamos el numerador y el denominador de la ecuación (4.62) por R_E y luego lo insertamos en $R_E = 0\ \Omega$, obtendremos la siguiente ecuación:

$$S(I_{CO}) = \beta + 1 \qquad \textbf{(4.66)}$$

Observe que la ecuación resultante coincide con el valor máximo para la configuración de polarización de emisor. El resultado es una configuración con un factor de estabilidad deficiente y una alta sensibilidad a las variaciones de I_{CO}.

Configuración de polarización por medio del divisor de voltaje

Recuerde (sección 4.5) el desarrollo de la red equivalente de Thévenin que aparece en la figura 4.90 para la configuración de polarización del divisor de voltaje. Para la red de la figura 4.90, la ecuación para $S(I_{CO})$ es la siguiente:




FIG. 4.90
Circuito equivalente para la configuración de polarización por medio del divisor de voltaje.

$$S(I_{CO}) = (\beta + 1)\frac{1 + R_{Th}/R_E}{(\beta + 1) + R_{Th}/R_E} \tag{4.67}$$

Observe las semejanzas con la ecuación (4.62), con la que se determinó que $S(I_{CO})$ tenía su nivel más bajo y la red su mayor estabilidad cuando $R_E > R_B$. Para la ecuación (4.67) la condición correspondiente es $R_E > R_{Th}$, o R_{Th}/R_E deberá ser lo más pequeña posible. Para la configuración de polarización del divisor de voltaje, R_{Th} puede ser mucho menor que la R_{Th} correspondiente de la configuración de polarización de emisor y seguir teniendo un diseño efectivo.

Configuración de polarización de realimentación (RE 5 0 V)

En este caso,

$$S(I_{CO}) = (\beta + 1)\frac{1 + R_B/R_C}{(\beta + 1) + R_B/R_C} \tag{4.68}$$

Como el formato de la ecuación es similar al de la que obtuvo para las configuraciones de polarización del divisor de voltaje, aquí también tienen cabida las mismas conclusiones con respecto a la relación R_B/R_C.

Impacto físico

Las ecuaciones del tipo que se acaban de desarrollar, con frecuencia no dan una idea física de por qué funcionan como lo hacen. Ahora estamos enterados de los niveles de estabilidad relativos y de cómo puede afectar la selección de los parámetros la sensibilidad de la red, pero sin las ecuaciones no es fácil que expliquemos con palabras por qué una red es más estable que otra. Los párrafos siguientes tratan de llenar este hueco utilizando algunas de las relaciones muy básicas asociadas con cada configuración.

Para la configuración de polarización fija de la figura 4.91a, la ecuación para la corriente de base es

$$I_B = \frac{V_{CC} - V_{BE}}{R_B}$$

con la corriente de colector determinada por

$$I_C = \beta I_B + (\beta + 1)I_{CO} \tag{4.69}$$




FIG. 4.91
Revisión del manejo de polarización y el factor de estabilidad $S(I_{CO})$.

Si I_C definida por la ecuación (4.69) debe aumentar por un incremento de I_{CO}, no hay nada en la ecuación de I_B que contrarreste este incremento indeseable del nivel de corriente (suponiendo que V_{BE} permanece constante). En otras palabras, el nivel de I_C continuaría incrementándose con la temperatura, con I_B manteniéndose más o menos constante; una situación muy inestable.

Sin embargo, para la configuración de polarización de emisor de la figura 4.91b, un incremento de I_C ocasionado por un incremento de I_{CO} incrementará el voltaje $V_E = I_E R_E \cong I_C R_E$. El resultado es una caída del nivel de I_B determinado por la siguiente ecuación:

$$I_B \downarrow = \frac{V_{CC} - V_{BE} - V_E \uparrow}{R_B} \qquad \textbf{(4.70)}$$

La reducción de I_B tendrá el efecto de reducir el nivel de I_C por la acción del transistor, contrarrestando así la tendencia de I_C de incrementarse a causa de un aumento en la temperatura. En resumen, la configuración es tal que se presenta una reacción a un incremento de I_C que tenderá a oponerse al cambio de las condiciones de polarización.

La configuración de realimentación de la figura 4.91c opera de forma muy parecida a la configuración de polarización de emisor cuando llega a niveles de estabilidad. Si I_C se incrementa debido a un aumento de la temperatura, el nivel de V_{R_C} se incrementará en la ecuación

$$I_B \downarrow = \frac{V_{CC} - V_{BE} - V_{R_C} \uparrow}{R_B} \qquad \textbf{(4.71)}$$

y el nivel de I_B se reducirá. El resultado es un efecto estabilizador como se describió para la configuración de polarización de emisor. Hay que tener en cuenta que la acción antes descrita no sucede en una secuencia gradual. En vez de ello, es una acción simultánea para mantener las condiciones de polarización establecidas. Es decir, en el mismo instante en que I_C comience a elevarse la red detectará el cambio y tendrá lugar el efecto equilibrante antes descrito.

La más estable de las configuraciones es la red de polarización del divisor de voltaje de la figura 4.91d. Si se satisface la condición $\beta R_E \gg 10R_2$, el voltaje V_B se mantendrá bastante constante a todos los niveles variables de I_C. El voltaje de la base al emisor de la configuración lo determina la ecuación $V_{BE} = V_B - V_E$. Si I_C se incrementa, V_E también lo hará como antes se describió, y para una V_B constante el voltaje V_{BE} se reducirá. Una reducción de V_{BE} reducirá el nivel de I_B, lo cual tratará de contrarrestar el nivel incrementado de I_C.

S (V_{BE})

El factor de estabilidad se define como

$$S(V_{BE}) = \frac{\Delta I_C}{\Delta V_{BE}}$$

con la que se obtiene la siguiente ecuación para la configuración de polarización de emisor:

$$\boxed{S(V_{BE}) = \frac{-\beta}{R_B + (\beta + 1)R_E}} \qquad \textbf{(4.72)}$$

Sustituyendo $R_E = 0\ \Omega$ como ocurre para la configuración de polarización fija el resultado es

$$\boxed{S(V_{BE}) = -\frac{\beta}{R_B}} \qquad \textbf{(4.73)}$$

La ecuación (4.72) se puede escribir como sigue:

$$S(V_{BE}) = \frac{-\beta/R_E}{R_B/R_E + (\beta + 1)} \qquad \textbf{(4.74)}$$

Sustituyendo la condición $(\beta + 1) \gg R_B/R_E$ se obtiene la siguiente ecuación para $S(V_{BE})$:

$$\boxed{S(V_{BE}) \cong \frac{-\beta/R_E}{\beta + 1} \cong \frac{-\beta/R_E}{\beta} = -\frac{1}{R_E}} \qquad \textbf{(4.75)}$$

la cual muestra que cuanto mayor es la resistencia R_E, más bajo es el factor de estabilidad y más estable es el sistema.

EJEMPLO 4.35 Determine el factor de estabilidad $S(V_{BE})$ y el cambio de I_C de 25°C a 100°C para el transistor definido por la tabla 4.2 para las siguientes configuraciones de polarización.

a. Polarización fija con $R_B = 240\text{ k}\Omega$ y $\beta = 100$.
b. Polarización de emisor con $R_B = 240\text{ k}\Omega$, $R_E = 1\text{ k}\Omega$, y $\beta = 100$.
c. Polarización de emisor con $R_B = 47\text{ k}\Omega$, $R_E = 4.7\text{ k}\Omega$, y $\beta = 100$.

Solución:

a. Ec. (4.73):

$$S(V_{BE}) = -\frac{\beta}{R_B} = -\frac{100}{240\text{ k}\Omega} = \mathbf{-0.417 \times 10^{-3}}$$

y

$$\Delta I_C = [S(V_{BE})](\Delta V_{BE}) = (-0.417 \times 10^{-3})(0.48\text{ V} - 0.65\text{ V}) = (-0.417 \times 10^{-3})(-0.17\text{ V}) = \mathbf{70.9\ \mu A}$$

b. En este caso, $(\beta + 1) = 101$ y $R_B/R_E = 240$. La condición $(\beta + 1) \gg R_B/R_E$ no se satisface, lo que niega el uso de la ecuación (4.75) y se requiere utilizar la ecuación (4.72).

Ec. (4.72):

$$S(V_{BE}) = \frac{-\beta}{R_B + (\beta + 1)R_E} = \frac{-100}{240\text{ k}\Omega + (101)1\text{ k}\Omega} = -\frac{100}{341\text{ k}\Omega} = \mathbf{-0.293 \times 10^{-3}}$$

valor que aproximadamente es 30% menor que el valor de polarización fija debido al término $(\beta + 1)R_E$ adicional en el denominador de la ecuación para $S(V_{BE})$. Tenemos

$$\Delta I_C = [S(V_{BE})](\Delta V_{BE}) = (-0.293 \times 10^{-3})(-0.17\text{ V}) \cong \mathbf{50\ \mu A}$$

c. En este caso,

$$(\beta + 1) = 101 \gg \frac{R_B}{R_E} = \frac{47\text{ k}\Omega}{4.7\text{ k}\Omega} = 10\ (\textit{satisfecha})$$

Ec. (4.75):

$$S(V_{BE}) = -\frac{1}{R_E} = -\frac{1}{4.7\text{ k}\Omega} = \mathbf{-0.212 \times 10^{-3}}$$

y

$$\Delta I_C = [S(V_{BE})](\Delta V_{BE}) = (-0.212 \times 10^{-3})(-0.17\text{ V}) = \mathbf{36.04\ \mu A}$$

En el ejemplo 4.35, el incremento de 70.9 μA tendrá algún impacto en el nivel de I_{C_Q}. Para una situación en la que $I_{C_Q} = 2$ mA, la corriente de colector resultante se incrementará en 3.5%.

$$I_{C_Q} = 2\text{ mA} + 70.9\ \mu\text{A} = 2.0709\text{ mA}$$

Para la configuración del divisor de voltaje, el nivel de R_B cambiará a R_{Th} en la ecuación (4.72) (como se define en la figura 4.90). En el ejemplo 4.35, el uso de $R_B = 47\text{ k}\Omega$ es un diseño cuestionable. Sin embargo, R_{Th} para la configuración del divisor de voltaje puede estar a este nivel o a uno más bajo y seguir conservando algunas buenas características de diseño. La ecuación resultante para $S(V_{BE})$ correspondiente a la red de realimentación será similar a la ecuación (4.72) con R_E reemplazada por R_C.

S(β)

El último factor de estabilidad que se investigará es el de $S(\beta)$. El desarrollo matemático es más complejo que el de $S(I_{CO})$ y $S(V_{BE})$, como lo sugiere la siguiente ecuación para la configuración de polarización de emisor:

$$S(\beta) = \frac{\Delta I_C}{\Delta\beta} = \frac{I_{C_1}(1 + R_B/R_E)}{\beta_1(1 + \beta_2 + R_B/R_E)} \quad \textbf{(4.76)}$$

La notación I_{C_1} y β_1 se utiliza para definir sus valores en varias condiciones de red, en tanto que la notación β_2 se utiliza para definir el nuevo valor de beta establecido por un cambio de temperatura, una variación de β en el mismo transistor o un cambio de transistores.

EJEMPLO 4.36 Determine I_{CQ} a una temperatura de 100°C si $I_{C_Q} = 2$ mA a 25°C. Use el transistor descrito por la tabla 4.2, donde $\beta_1 = 50$ y $\beta_2 = 80$, y una relación de resistencia R_B/R_E de 20.

Solución:

Ec. (4.76):
$$S(\beta) = \frac{I_{C_1}(1 + R_B/R_E)}{\beta_1(1 + \beta_2 + R_B/R_E)}$$
$$= \frac{(2 \times 10^{-3})(1 + 20)}{(50)(1 + 80 + 20)} = \frac{42 \times 10^{-3}}{5050}$$
$$= \mathbf{8.32 \times 10^{-6}}$$

y
$$\Delta I_C = [S(\beta)][\Delta\beta]$$
$$= (8.32 \times 10^{-6})(30)$$
$$\cong \mathbf{0.25\ mA}$$

En conclusión, la corriente de colector cambió de 2 mA a temperatura ambiente, a 2.25 a 100°C, lo que representa un cambio de 12.5%.

La configuración de polarización fija la define $S(\beta) = I_{C_1}/\beta_1$ y a R_B de la ecuación (4.76) la puede reemplazar R_{Th} para la configuración del divisor de voltaje.

Para la configuración de realimentación del colector con $R_E = 0\ \Omega$,

$$S(\beta) = \frac{I_{C_1}(R_B + R_C)}{\beta_1(R_B + R_C(1 + \beta_2))} \quad \textbf{(4.77)}$$

Resumen

Ahora que ya presentamos los tres más importantes factores de estabilidad, el efecto total en la corriente del colector se determina con la siguiente ecuación:

$$\Delta I_C = S(I_{CO})\Delta I_{CO} + S(V_{BE})\Delta V_{BE} + S(\beta)\Delta\beta \quad \textbf{(4.78)}$$

Al principio la ecuación podría parecer compleja, pero observe que cada componente es simplemente un factor de estabilidad de la configuración multiplicado por el cambio resultante de un parámetro entre los límites de temperatura de interés. Además, el ΔI_C que se va a determinar es sólo el cambio de I_C a partir del nivel a temperatura ambiente.

Por ejemplo, si examinamos la configuración de polarización fija, la ecuación (4.78) cambia a

$$\Delta I_C = (\beta + 1)\Delta I_{CO} - \frac{\beta}{R_B}\Delta V_{BE} + \frac{I_{C_1}}{\beta_1}\Delta\beta \quad \textbf{(4.79)}$$

después de sustituir los factores de estabilidad derivados en esta sección. Utilicemos ahora la tabla 4.2 para encontrar el cambio de la corriente del colector correspondiente a un cambio de temperatura de 25°C (temperatura ambiente) a 100°C (el punto de ebullición del agua). Para este intervalo la tabla revela que

$$\Delta I_{CO} = 20\text{ nA} - 0.1\text{ nA} = 19.9\text{ nA}$$
$$\Delta V_{BE} = 0.48\text{ V} - 0.65\text{ V} = -0.17\text{ V} \quad \text{(observe el signo)}$$
y
$$\Delta\beta = 80 - 50 = 30$$

Comenzando con una corriente de colector de 2 mA con una R_B de 240 kΩ, obtenemos el cambio de I_C provocado por un incremento de temperatura de 75°C como sigue:

$$\begin{aligned}\Delta I_C &= (50 + 1)(19.9\text{ nA}) - \frac{50}{240\text{ k}\Omega}(-0.17\text{ V}) + \frac{2\text{ mA}}{50}(30)\\ &= 1.01\,\mu\text{A} + 35.42\,\mu\text{A} + 1200\,\mu\text{A}\\ &= 1.236\text{ mA}\end{aligned}$$

el cual es un cambio significativo debido principalmente al cambio en β. La corriente del colector se incrementó de 2 mA a 3.236 mA; pero esto era de esperarse pues debemos reconocer, de acuerdo con el contenido de esta sección, que la configuración de polarización fija es la menos estable.

Si se emplea la configuración de divisor de voltaje más estable con una relación $R_{Th}/R_E = 2$ y $R_E = 4.7\text{ k}\Omega$, entonces

$$S(I_{CO}) = 2.89, \qquad S(V_{BE}) = -0.2 \times 10^{-3}, \qquad S(\beta) = 1.445 \times 10^{-6}$$

y

$$\begin{aligned}\Delta I_C &= (2.89)(19.9\text{ nA}) - 0.2 \times 10^{-3}(-0.17\text{ V}) + 1.445 \times 10^{-6}(30)\\ &= 57.51\text{ nA} + 34\,\mu\text{A} + 43.4\,\mu\text{A}\\ &= 0.077\text{ mA}\end{aligned}$$

La corriente del colector es de 2.077 mA, o en esencia de 2.1 mA, comparada con la de 2.0 mA a 25°C. La red es obviamente mucho más estable que la configuración de polarización fija, como se mencionara antes. En este caso $S(\beta)$ no anuló a los otros dos factores, y los efectos de $S(V_{BE})$ y $S(I_{CO})$ fueron igualmente importantes. De hecho, a temperaturas más altas, los efectos de $S(I_{CO})$ y $S(V_{BE})$ serán mayores que los de $S(\beta)$ para el dispositivo de la tabla 4.2. Para temperaturas por debajo de 25°C, I_C se reducirá con los niveles de temperatura negativos incrementándose continuamente.

El efecto de $S(I_{CO})$ en el proceso de diseño cada vez es menos importante debido a las técnicas de fabricación mejoradas, las que continúan reduciendo el nivel de $I_{CO} = I_{CBO}$. También se debe mencionar que para un transistor particular la variación de los niveles de I_{CBO} y V_{BE} de un transistor a otro en un lote es casi insignificante comparada con la variación en beta. Además, los resultados del análisis anterior apoyan el hecho que para un buen diseño estabilizado:

Conclusión general:

La relación R_B/R_E o R_{Th}/R_E deberá ser lo más pequeña posible con la debida consideración a todos los aspectos del diseño, incluida la respuesta de ca.

Aun cuando el análisis anterior pudo verse empañado por algunas de las ecuaciones complejas para algunas de las sensibilidades, el propósito aquí fue desarrollar un alto nivel de conocimiento de los factores que intervienen en un buen diseño y familiarizarse más con los parámetros del transistor y su impacto en el desempeño de la red. El análisis de las secciones anteriores era para situaciones idealizadas con valores de parámetro no variables. Ahora estamos más preparados para saber cómo puede variar la respuesta de cd del diseño con las variaciones de los parámetros de un transistor.

4.18 APLICACIONES PRÁCTICAS

Al igual que con los diodos del capítulo 2, sería prácticamente imposible proporcionar incluso un tratamiento superficial de las numerosas áreas de aplicación de los BJT. Sin embargo, aquí se seleccionaron algunas aplicaciones para demostrar cómo se utilizan las diferentes facetas de las características de los BJT para realizar varias funciones.

Controlador de relevador

Esta aplicación en cierto modo es una continuación del análisis de diodos sobre cómo se pueden reducir al mínimo los efectos de la reacción inductiva mediante un diseño apropiado. En la figura 4.92a se utiliza un transistor para establecer la corriente necesaria para energizar el relevador en el circuito colector. Sin ninguna entrada en la base del transistor, la corriente de base, la corriente del colector, y la corriente en la bobina, son en esencia de 0 A y el relevador se mantiene

en estado desenergizado (NO, normalmente abierto). Sin embargo, cuando se aplica un pulso positivo a la base, el transistor se enciende y se establece a través de la bobina del electroimán una corriente suficiente para cerrar el relevador. Ahora pueden surgir problemas cuando la señal se elimina de la base para apagar el transistor y desenergizar el relevador. Idealmente, la corriente a través de la bobina y del transistor se reducirá a cero de inmediato, el brazo del relevador se liberará y el relevador simplemente permanecerá dormido hasta la siguiente señal de "encendido". Sin embargo, sabemos —por nuestros cursos básicos de circuitos— que la corriente a través de una bobina no cambia de forma instantánea y, de hecho, cuanto más rápido cambia, mayor es el voltaje inducido a través de la bobina, de acuerdo con la ecuación $v_L = L(di_L/dt)$. En este caso, la corriente rápidamente cambiante a través de la bobina desarrollará un gran voltaje a través de la bobina con la polaridad que se muestra en la figura 4.92a, la cual aparecerá directamente a través de la salida del transistor. Hay probabilidades de que su magnitud exceda los valores máximos del transistor y de que el dispositivo semiconductor se dañe permanentemente. El voltaje a través de la bobina no permanecerá en su nivel de conmutación más alto sino que oscilará como se muestra, hasta que su nivel se reduzca a cero a medida que el sistema se asiente.




FIG. 4.92
Controlador de relevador; (a) sin dispositivo de protección; (b) con un diodo a través de la bobina del relevador.

Esta acción destructiva se puede anular colocando un diodo a través de la bobina, como se muestra en la figura 4.92b. Durante el estado de "encendido" del transistor, el diodo se polariza en inversa; permanece como un circuito abierto y no afecta gran cosa. Sin embargo cuando el transistor se apaga, el voltaje a través de la bobina se inviertirá y polarizará el diodo en directa, lo que lo coloca en su estado de "encendido". Entonces, la corriente a través del inductor establecida durante el estado de "encendido" del transistor puede continuar fluyendo a través del diodo y de este modo se evita el cambio severo del nivel de la corriente. Como la corriente inductiva se cambia al diodo casi de inmediato una vez que se establece el estado de "apagado", la capacidad de corriente del diodo debe coincidir con la corriente que fluye a través del inductor y el transistor cuando están en el estado "encendido". A la larga, debido a los elementos resistivos en el lazo, incluida la resistencia de los devanados de la bobina y el diodo, la variación de alta frecuencia (de oscilación rápida) del nivel de voltaje a través de la bobina se reducirá a cero y el sistema se asentará.

Interruptor de transistor

En la figura 4.93a se utiliza un transistor como interruptor para controlar los estados "encendido" y "apagado" de un foco situado en una extensión del colector de la red. Cuando el interruptor está en la posición "encendido", tenemos una situación de polarización fija en la que el voltaje de la base al emisor está a su nivel de 0.7 V y el resistor R_1 controla la corriente de base y la impedancia de entrada del transistor. La corriente a través del foco será entonces beta veces la corriente de base y el foco se encenderá. Sin embargo, puede surgir un problema si el foco no ha estado encendido durante algún tiempo. Cuando un foco se enciende por primera vez, su resistencia es bastante baja, aun cuando ésta se incrementará con rapidez cuanto más dure encendido el foco. Esto puede ocasionar un alto nivel momentáneo de corriente del colector, la cual, con el tiempo, podría dañar el foco y el transistor. En la figura 4.93b, por ejemplo, se incluye la recta de carga de la misma red con la resistencia fría y caliente del foco. Observe que aun cuando el circuito de base establece la corriente de base, la intersección con la recta de carga produce una corriente más elevada para el foco frío. Cualquier cuestión en relación con el nivel de encendido es fácil de corregir insertando un pequeño resistor adicional en serie con el foco, como se muestra en la figura 4.93c, precisamente para garantizar un límite en el cambio repentino de la corriente cuando el bulbo se encienda por primera vez.




FIG. 4.93

Uso del transistor como un interruptor para controlar los estados encendido y apagado de un foco: (a) red; (b) efecto de resistencia baja de un foco en la corriente del colector, (c) resistor limitante.

Fuente de corriente constante (CCS)

Si suponemos que las características de un transistor son las que se muestran en la figura 4.94a (beta siempre constante), se puede crear una excelente fuente de corriente por medio de la configuración de transistor simple que se muestra en la figura 4.94b, porque independientemente de cuál sea la resistencia de la carga, la corriente del colector o de la carga no cambiarán, como se muestra en la figura 4.94c. La corriente de base es fija; no importa donde esté la recta de carga, la corriente del colector no cambia. En otras palabras, la corriente del colector es independiente de la carga en el circuito del colector: una fuente de corriente perfecta. Sin embargo, como las características reales son más como las de la figura 4.94b, donde beta variará de un punto a otro, y aun cuando la corriente de base puede ser fija por la configuración, la beta variará de un punto a otro con la intersección de la carga, e $I_C = I_L$ también lo hará; ésta no es una característica de una fuente de corriente. Recuerde, sin embargo, que la configuración del divisor de voltaje produjo un bajo nivel de sensibilidad a beta, así que si se utiliza esa configuración de polarización, tal vez la fuente de corriente equivalente se aproxime más a la realidad. De hecho, ése es el caso. Si se emplea una configuración de polarización como la que se muestra en la figura 4.95, la sensibilidad a los cambios del punto de operación provocados por cargas variables es mucho menor y la corriente de colector permanecerá casi constante ante los cambios de resistencia de la carga en la rama del colector. De hecho, el voltaje en el emisor lo determina

$$V_E = V_B - 0.7\text{ V}$$

con la corriente de colector o carga determinada por

$$I_C \cong I_E = \frac{V_E}{R_E} = \frac{V_B - 0.7\ V}{R_E}$$

Utilizando la figura 4.95 podemos describir la estabilidad mejorada examinando el caso en que I_C puede tratar de elevarse por múltiples razones. El resultado es que $I_E = I_C$ también lo hará y el voltaje $V_{R_E} = I_E R_E$ se incrementará. Sin embargo, si suponemos que V_B es fijo (una buena suposición porque dos resistores fijos y una fuente de voltaje determinan su nivel), el voltaje de




FIG. 4.94

Construcción de una fuente de corriente constante suponiendo características de un BJT ideal: (a) características ideales; (b) red, (c) demostración de por qué IC permanece constante.




FIG. 4.95
Red que establece una fuente de corriente realmente constante debido a su sensibilidad reducida a cambios en beta.

base a emisor $V_{BE} = V_B - V_{R_E}$ se reducirá. La reducción de V_{BE} hará que I_B y por consiguiente I_C $(= \beta I_B)$ se reduzcan. El resultado es una situación en la que cualquier tendencia de I_C de incrementarse se enfrentará a una reacción de la red que se opondrá al cambio de estabilizar el sistema.

Sistema de alarma con una CCS

Un sistema de alarma con una fuente de corriente constante del tipo que se acaba de presentar aparece en la figura 4.96, como $\beta R_E = (100)(1\text{ k}\Omega) = 100\text{ k}\Omega$ es mucho mayor que R_1, podemos utilizar el valor aproximado y determinar el voltaje V_{R_1},

$$V_{R_1} = \frac{2\text{ k}\Omega(16\text{ V})}{2\text{ k}\Omega + 4.7\text{ k}\Omega} = 4.78\text{ V}$$

y luego el voltaje a través de R_E,

$$V_{R_E} = V_{R_1} - 0.7\text{ V} = 4.78\text{ V} - 0.7\text{ V} = 4.08\text{ V}$$

y por último la corriente del emisor y del colector,

$$I_E = \frac{V_{R_E}}{R_E} = \frac{4.08\text{ V}}{1\text{ k}\Omega} = 4.08\text{ mA} \cong 4\text{ mA} = I_C$$

Como la corriente del colector es la corriente que pasa a través del circuito, la corriente de 4 mA permanecerá más o menos constante ante variaciones leves de la carga de la red. Observe que la corriente pasa a través de una serie de elementos sensores, y por último entra a un amplificador operacional diseñado para comparar el nivel de 4 mA con el nivel establecido de




FIG. 4.96
Un sistema de alarma con una fuente de corriente constante y un comparador de amplificador operacional.

2 mA. (Aunque el amplificador operacional puede ser un dispositivo nuevo para usted, se analizará en detalle en el capítulo 10; no tendrá que conocer los detalles de su comportamiento para esta aplicación.)

El amplificador operacional LM2900 de la figura 4.96 es uno de los cuatro que se encuentran en el paquete del circuito integrado de dos en línea que se muestra en la figura 4.97a. Las puntas 2, 3, 4, 7 y 14 se utilizaron para el diseño de la figura 4.96. Sólo por interés, observe en la figura 4.97b la cantidad de elementos requeridos para establecer las características de terminal deseadas para el amplificador operacional; como previamente se mencionó, los detalles de su operación interna se dejan para otra ocasión. Los 2 mA en la terminal 3 del amplificador operacional es una corriente de *referencia* establecida por la fuente de 16 V y R_{ref} en el lado negativo de la entrada del amplificador operacional. El nivel de corriente de 2 mA se requiere como un nivel contra el cual la corriente de 4 mA de la red se tiene que comparar. Mientras la corriente de 4 mA en la entrada positiva al amplificador operacional permanezca constante, el amplificador operacional proporcionará un "alto" voltaje de salida, de más de 13.5 V, con un nivel típico de 14.2 V (de acuerdo con las hojas de especificaciones del amplificador operacional). Sin embargo, si la corriente en el sensor se reduce de 4 mA a menos de 2 mA, el amplificador operacional responderá con un "bajo" voltaje de salida, por lo general de cerca de 0.1 V. La salida del amplificador operacional informará al circuito de alarma sobre la perturbación. Observe, de acuerdo con lo anterior, que no es necesario que la corriente en el sensor se reduzca hasta 0 mA para informar al circuito de alarma. Sólo se requiere una variación alrededor del nivel de referencia que parezca inusual: una buena característica del sistema de alarma.

Una característica muy importante de este amplificador operacional es la baja impedancia de entrada como se muestra en la figura 4.97c. Esta característica es importante porque no es deseable que los circuitos de alarma reaccionen a todo pico de voltaje o turbulencia que recorra la línea debido a alguna acción de conmutación externa o a fuerzas externas, como rayos. En la figura 4.97c, por ejemplo, si aparece un pico de voltaje de salida a través del resistor en serie, en lugar de a través del amplificador operacional, lo que, por lo tanto, evita una salida falsa o la activación de la alarma.

FIG. 4.97
Amplificador operacional LM2900: (a) paquete de dos en línea (DIP); (b) componentes; (c) impacto de la baja impedancia de entrada.

Compuertas lógicas

Por ahora probablemente sea una sorpresa para usted que se utilicen transistores en el modo de cd en tantas aplicaciones. Para la mayoría de los estudiantes con algún conocimiento previo de transistores, la suposición inicial es que el transistor se utiliza sólo como amplificador de ca. De hecho, la mayoría de los componentes electrónicos tienen varias aplicaciones en los modos de cd y ca.

En esta aplicación se utiliza por completo el hecho de que la impedancia del colector al emisor de un transistor sea bastante bajo cerca de, o en, la condición de saturación, y grande cerca de, o en, la condición de corte. Por ejemplo, la recta de carga define la *saturación* como el punto donde la corriente es bastante alta y el voltaje del colector al emisor bastante bajo como se muestra en la figura 4.98. La resistencia resultante, definida por $R_{sat} = \dfrac{V_{CE_{sat}\,(\text{bajo})}}{I_{C_{sat}\,(\text{arriba})}}$, es bastante baja y el voltaje cerca de su valor máximo como se muestra en la figura 4.98, y el resultado es una impedancia muy alta entre el colector y el emisor, la cual se representa de forma aproximada por medio de un circuito abierto.




FIG. 4.98
Puntos de operación para una compuerta lógica de BJT.

Los niveles de impedancia anteriores establecidos por transistores "encendidos" y "apagados" hacen que sea relativamente fácil entender la operación de las compuertas lógicas de la figura 4.99. Como hay dos entradas a cada compuerta, existen cuatro combinaciones posibles de voltaje a la entrada de los transistores. Un 1, o estado de "encendido", se define por un alto voltaje en la base para encender el transistor. Un 0, o estado de "apagado", se define por 0 V en la base, que garantiza que el transistor está apagado. Si tanto *A* como *B* de la compuerta OR de la figura 4.99a tienen una entrada baja o de 0 V, ambos transistores están apagados (en corte) y la impedancia entre el colector y el emisor de cada transistor puede ser representada de forma aproximada por un circuito abierto. Si mentalmente se reemplazan ambos transistores por circuitos abiertos entre el colector y el emisor se eliminará cualquier conexión entre la polarización aplicada de 5 V y la salida. El resultado es una corriente cero a través de cada transistor y a través del transistor de 3.3 kΩ. Por consiguiente, el voltaje de salida es de 0 V, o "bajo"; un estado 0. Por otra parte, si el transistor Q_1 está encendido y el Q_2 está apagado debido a un voltaje positivo en la base de Q_1 y 0 V en la base de Q_2, entonces se puede aplicar el equivalente de cortocircuito entre el colector y el emisor del transistor Q_1 y el voltaje a la salida es de 5 V o "alto"; un estado 1. Por último, si se encienden ambos transistores por un voltaje positivo aplicado a la base de cada uno, ambos garantizarán que el voltaje de salida es de 5 V, o "alto"; un estado 1. La definición adecuada de la operación de la compuerta OR es: una salida si cualquier terminal de entrada tiene un voltaje de encendido aplicado o si ambas están en el estado de "encendido". Existe un estado 0 sólo si ambas no tienen un estado 1 en las terminales de entrada.

La compuerta AND de la figura 4.99b requiere que la salida esté alta sólo si ambas entradas tiene un voltaje de encendido aplicado. Si ambas están en el estado de "encendido", se puede utilizar un equivalente de cortocircuito para la conexión entre el colector y el emisor de cada transistor, para crear una ruta directa para la fuente de 5 V aplicada a la salida, con lo cual se establece un estado alto, o 1 en la terminal de salida. Si uno o ambos transistores están apagados debido al voltaje de 0 V en la terminal de entrada, se coloca un circuito abierto en serie con la ruta del voltaje de alimentación de 5 V a la salida y el voltaje de entrada es de 0 V, o un estado de "apagado".

Compuerta OR

$C = A + B$

A	B	C
0	0	**0**
0	1	**1**
1	0	**1**
1	1	**1**

Compuerta AND

$C = A \cdot B$

A	B	C
0	0	**0**
0	1	**0**
1	0	**0**
1	1	**1**



FIG. 4.99
Compuertas lógicas de BJT: (a) OR; (b) AND.

Espejo de corriente

El espejo de corriente es una red de cd donde la corriente a través de la carga es la imagen reflejada de otra corriente de la misma red. Si se cambia la corriente de control de la red, también lo hará la corriente a través de la carga.

Un espejo de corriente común construido con dos transistores *npn* espalda con espalda se muestra en la figura 4.100. La corriente de carga es la corriente del colector de Q_2 y la corriente de control es la corriente del colector de Q_1. Observe, en particular, que el colector de Q_1 está conectado directamente a la base del mismo transistor, lo que establece el mismo potencial en cada punto. El resultado es que $V_{C_1} = V_{B_1} = V_{B_2} = 0.7\text{ V}$ para el transistor "encendido". El elemento de control es el resistor R. Si cambia su valor, cambia la corriente de control determinada por $I_R = I_{C_1} = (10\text{ V} - 0.7\text{ V})/R$ (ignorando la reducción de I_{C_1} provocada por I_B como se muestra en la figura 4.100).




FIG. 4.100
Espejo de corriente formado por BJT colocados espalda con espalda.

Una vez que se establece la resistencia, la corriente del colector de Q_1 cambiará de inmediato al nuevo nivel. La operación de la red espejo depende totalmente del hecho de que Q_1 y Q_2 son transistores coincidentes, es decir, transistores con características muy semejantes (idealmente las mismas). En otros términos, una corriente de base en cualquiera de ellos producirá la misma corriente del colector en cada uno; el voltaje de la base al emisor de cada uno en el estado de "encendido" será el mismo; etcétera.

La operación de la configuración se define mejor estableciendo primero la corriente de control al nivel deseado, por ejemplo, I_{R_1}. Esto definirá el nivel de I_{C_1} y de I_{B_1} con $I_{C_1}/\beta_1 = I_{R_1}/\beta_1$ y establecerá el nivel de V_{BE_1} como se muestra en la figura 4.101. Como son transistores apareados, $V_{BE_1} = V_{BE_2}$ y el nivel resultante de I_{B_2} será el mismo de I_{B_1}. El resultado es la misma corriente del colector (carga) definida por $I_L = I_{C_2} = \beta_2 I_{B_2}$ porque ambas betas son las mismas. En general, por consiguiente, $I_L = I_{C_2} = I_{C_1} = I_R$ para transistores apareados.





FIG. 4.101
Características de la base para el transistor Q_1 (y Q_2).

La red también dispone de un control integrado que tratará de garantizar que cualquier variación de la corriente de carga será corregida por la misma configuración. Por ejemplo, si I_L trata de incrementarse por cualquier razón, la corriente de base de Q_2 también lo hará debido a la relación $I_{B_2} = I_{C_2}/\beta_2 = I_L/\beta_2$. Regresando a la figura 4.101, vemos que un incremento de I_{B_2} también incrementará el voltaje V_{BE_2}. Esta acción reduce el voltaje y la corriente I_R a través del resistor de control R. Pero si I_R se reduce, la corriente de base I_B se reducirá, haciendo que tanto I_{B_1} como I_{B_2} también lo hagan. Una reducción de I_{B_2} también reducirá la corriente del colector y por consiguiente la corriente de carga. En consecuencia, el resultado es una sensibilidad a cambios indeseables que la red tratará de corregir a toda costa.

Toda la secuencia de eventos que se acaba de describir se puede presentar en un solo reglón como se muestra a continuación. Observe que un extremo de la corriente de carga está tratando de incrementarse, y al final de la secuencia la corriente de carga se ve obligada a regresar a su nivel original.



Indicador de nivel de voltaje

La última aplicación que se presentará en esta sección, el indicador de nivel de voltaje, incluye tres de los elementos que se presentaron hasta ahora: el transistor, el diodo Zener y el LED. El indicador de nivel de voltaje es una red relativamente simple que utiliza un LED verde para indicar cuando el voltaje de la fuente está cerca de su nivel de monitoreo de 9 V. En la figura 4.102, el potenciómetro se ajusta para establecer 5.4 V en el punto indicado. El resultado es un voltaje suficiente para encender el Zener de 4.7 V y el transistor para establecer así una corriente del colector a través del LED verde suficiente para encenderlo.

Una vez que se ajusta el potenciómetro, el LED emitirá su luz verde en tanto el voltaje de alimentación sea de cerca de 9 V. Sin embargo, si el voltaje terminal de la batería de 9 V se reduce, el voltaje establecido por la red del divisor de voltaje puede reducirse de 5.4 V a 5.0 V. El voltaje de 5 V es insuficiente para encender tanto el Zener como el transistor, y éste estará en el estado "apagado". El LED se encenderá de inmediato, lo que revela que el voltaje de alimentación se redujo a menos de 9 V o que la fuente de potencia se desconectó.





FIG. 4.102
Indicador del nivel de voltaje.



4.19 RESUMEN

Conclusiones y conceptos importantes

1. Independientemente de en qué tipo de configuración se utilice un transistor, las relaciones básicas entre las corrientes **siempre son las mismas** y el voltaje de la base al emisor es el **valor de umbral** si el transistor está en el estado de "encendido".
2. El punto de operación define dónde operará el transistor en sus curvas de características en **condiciones de cd**. Para amplificación lineal (distorsión mínima), el punto de operación de cd no deberá estar demasiado cerca de los valores nominales máximos de potencia, voltaje o corriente, y deberán evitarse las regiones de saturación y corte.
3. Para la mayoría de las configuraciones, el análisis se inicia determinando la **corriente de base.**
4. Para el análisis de una red de transistores, todos los capacitores se reemplazan por un **equivalente de circuito abierto.**
5. La configuración de polarización fija es la más simple de las configuraciones de polarización de transistores, aunque también es bastante inestable debido a la **sensibilidad de la beta** en el punto de operación.
6. La determinación de la corriente del colector de saturación (máxima) para cualquier configuración en general es fácil de realizar si se sobrepone un **cortocircuito imaginario** entre el colector y el emisor del transistor. Entonces la corriente resultante a través del corto es la corriente de saturación.
7. La ecuación de la recta de carga de una red de transistores se determina aplicando la **ley de voltajes de Kirchhoff** a la salida o a la red de colector. El punto Q se determina entonces localizando la **intersección** entre la corriente de base y la recta de carga trazada en las características del dispositivo.
8. La configuración de polarización estabilizada por emisor es menos sensible a los cambios de beta, por lo que proporciona más estabilidad para la red. Tenga en cuenta, sin embargo, que cualquier resistencia en el emisor es "vista" en la base del transistor como un **resistor más grande**; un hecho que reducirá la corriente de base de la configuración.
9. La configuración de polarización del divisor de voltaje es quizá la más común de todas las configuraciones. Su popularidad se debe principalmente a su **baja sensibilidad** a los cambios de beta de un transistor a otro del mismo lote (con la misma etiqueta de transistor). Se puede aplicar el análisis exacto a cualquier configuración, aunque el aproximado sólo se puede aplicar si la resistencia de emisor reflejada vista en la base **es mucho mayor** que el resistor de menor valor de la configuración de polarización del divisor de voltaje conectada a la base del transistor.
10. Al analizar la polarización de cd con una configuración de realimentación de voltaje, asegúrese de recordar que ***tanto*** el resistor de emisor **como** el resistor de colector se reflejan de vuelta en el circuito de base por beta. La mínima sensibilidad a beta se obtiene cuando la resistencia reflejada es mucho mayor que el resistor de realimentación entre la base y el colector.
11. Para la configuración de base común **normalmente se determina la corriente de emisor** por la presencia de la unión base a emisor en la misma malla. Entonces se emplea el hecho de que las corrientes de emisor y colector son esencialmente de la misma magnitud.
12. En general, una clara comprensión del procedimiento empleado para analizar una red con un transistor en cd permitirá un diseño de la misma configuración con un mínimo de dificultad y confusión. Basta que comience con las relaciones que **reducen al mínimo el número de incógnitas** y luego tome algunas decisiones sobre los elementos desconocidos de la red.
13. En una configuración de conmutación, un transistor cambia con rapidez entre la **saturación y el corte, o viceversa**. En esencia, la impedancia entre el colector y el emisor se puede representar de forma aproximada como un cortocircuito en el caso de saturación y como circuito abierto en el caso de corte.
14. Cuando verifique la operación de una red de transistor de cd, primero compruebe que el voltaje de la base al emisor es de cerca de **0.7 V** y que el voltaje del colector al emisor es de entre **25% y 75% del voltaje aplicado V_{CC}**.
15. El análisis de la configuración *pnp* es exactamente el mismo que se aplicó a transistores *npn* excepto que las direcciones de la corriente **se invertirán** y los voltajes tendrán polaridades **opuestas.**

16. Beta es muy sensible a la **temperatura** y V_{BE} **se reduce** aproximadamente 2.5 mV (0.0025 V) por cada 1° de incremento de temperatura en la escala Celsius. La corriente de saturación en inversa por lo general **se duplica** por cada incremento de 10° de la temperatura Celsius.
17. Tenga en cuenta que las redes **más estables** y menos sensibles a los cambios de temperatura tienen los **factores de estabilidad mínimos.**

Ecuaciones

$$V_{BE} = 0.7\,\text{V}, \qquad I_E = (\beta + 1)I_B \cong I_C, \qquad I_C = \beta I_B$$

Polarización fija:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B}, \qquad I_C = \beta I_B$$

Polarización estabilizada de emisor:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E}, \qquad R_i = (\beta + 1)R_E$$

Polarización por medio del divisor de voltaje:

Exacta: $R_{\text{Th}} = R_1 \| R_2, \qquad E_{\text{Th}} = V_{R_2} = \dfrac{R_2 V_{CC}}{R_1 + R_2}, \qquad I_B = \dfrac{E_{\text{Th}} - V_{BE}}{R_{\text{Th}} + (\beta + 1)R_E}$

Aproximada: *Pruebe la condición* $\beta R_E \geq 10R_2$

$$V_B = \frac{R_2 V_{CC}}{R_1 + R_2}, \qquad V_E = V_B - V_{BE}, \qquad I_E = \frac{V_E}{R_E} \cong I_C$$

Polarización de cd con realimentación de voltaje:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)}, \qquad I'_C \cong I_C \cong I_E$$

Base común:

$$I_E = \frac{V_{EE} - V_{BE}}{R_E}, \qquad I_C \cong I_E$$

Redes de conmutación con transistor:

$$I_{C_{\text{sat}}} = \frac{V_{CC}}{R_C}, \qquad I_B > \frac{I_{C_{\text{sat}}}}{\beta_{\text{cd}}}, \qquad R_{\text{sat}} = \frac{V_{CE_{\text{sat}}}}{I_{C_{\text{sat}}}}, \qquad t_{\text{encendido}} = t_r + t_d, \qquad t_{\text{apagado}} = t_s + t_f$$

Factores de estabilidad:

$$S(I_{CO}) = \frac{\Delta I_C}{\Delta I_{CO}}, \qquad S(V_{BE}) = \frac{\Delta I_C}{\Delta V_{BE}}, \qquad S(\beta) = \frac{\Delta I_C}{\Delta \beta}$$

$S(I_{CO})$:

Polarización fija: $S(I_{CO}) = \beta + 1$

Polarización de emisor: $S(I_{CO}) = (\beta + 1)\dfrac{1 + R_B/R_E{}^*}{(\beta + 1) + R_B/R_E}$

*Polarización del divisor de voltaje: Cambia R_B a R_{Th} en la ecuación anterior.

*Polarización con realimentación: Cambia R_E a R_C en la ecuación anterior.

$S(V_{BE})$:

Polarización fija: $S(V_{BE}) = -\dfrac{\beta}{R_B}$,

Polarización de emisor: $S(V_{BE}) = \dfrac{-\beta^{\dagger}}{R_B + (\beta + 1)R_E}$

†Polarización con divisor de voltaje: Cambia R_B a R_{Th} en la ecuación anterior.

†Polarización con realimentación: Cambia R_E a R_C en la ecuación anterior.

$S(\beta)$:

Polarización fija: $$S(\beta) = \frac{I_{C_1}}{\beta_1}$$

Polarización de emisor: $$S(\beta) = \frac{I_{C_1}(1 + R_B/R_E)^{\ddagger}}{\beta_1(1 + \beta_2 + R_B/R_E)}$$

‡Polarización de divisor de voltaje: Cambia R_B a R_{Th} en la ecuación anterior.

‡Polarización con realimentación: Cambia R_B a R_C en la ecuación anterior.

4.20 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Configuración del divisor de voltaje Ahora puede comprobar los resultados del ejemplo 4.8 con PSpice para Windows. Utilizando los métodos descritos con detalle en los capítulos anteriores, podemos construir la red de la figura 4.103. Recuerde que en el capítulo anterior el transistor se encontró en la biblioteca **EVAL**, la fuente de cd en la biblioteca **SOURCE** y el resistor en la biblioteca **ANALOG**. El capacitor no se ha requerido pero también podemos encontrarlo en el cuadro de diálogo **Place Part**, si escribimos **transistor** en el espacio provisto bajo **Part.**

El valor de beta se cambia a 140 para que concuerde con el ejemplo 4.8 haciendo clic primero en el símbolo de transistor en la pantalla. Luego aparecerá en rojo para indicar que está activo. Prosiga con **Edit-PSpice-Model** y se desplegará el cuadro de diálogo **PSpice-Model Editor Lite** donde puede cambiar **Bf** a **100**. Cuando trate de salir del cuadro de diálogo se despliega el cuadro de diálogo **Model-Editor/9.2** y le preguntará si desear guardar los cambios, en la biblioteca de redes. Una vez que los haya guardado, la pantalla regresará automáticamente con la beta ajustada a su nuevo valor.

Entonces puede proseguir con el análisis, seleccionando la tecla **Create a new simulation profile** (parece una hoja impresa con un asterisco en la esquina superior izquierda) para obtener el cuadro de diálogo **New Simulation**. Inserte Fig. 4.103 y seleccione **Create.** Aparecerá el cuadro de diálogo **Simulation Settings** y seleccione **Bias Point** bajo el encabezado **Analysis Type**. Haga clic en **OK** y el sistema está listo para la simulación.




FIG. 4.103
Aplicación de PSpice para Windows a la configuración del divisor de voltaje del ejemplo 4.8.




FIG. 4.104
Respuesta obtenida después de cambiar β de 140 a 255.9 para la red de la figura 4.103.

Para continuar, seleccione la tecla **Run PSpice** (flecha azul) o la secuencia **PSpice-Run.** Los voltajes de polarización aparecerán como se muestra en la figura 4.103 si seleccionó la opción **V.** El voltaje de colector a emisor es de 13.19 V − 1.333 V = 11.857 V contra 12.22 V del ejemplo 4.8. La diferencia se debe principalmente al hecho de que utilizamos un transistor real

cuyos parámetros son muy sensibles a las condiciones de operación. También recuerde la diferencia del valor de beta especificado y el valor obtenido con la gráfica del capítulo anterior.

Como la sensibilidad de la red del divisor de voltaje a los cambios de beta es muy baja, volvamos a las especificaciones del transistor y reemplacemos la beta con el valor preestablecido de 255.9 y vea cómo cambian los resultados. El resultado es la hoja impresa que aparece en la figura 4.104, con niveles de voltaje muy parecidos a los obtenidos en la figura 4.103.

Observe la clara ventaja de tener la red configurada en la memoria. Ahora puede cambiar cualquier parámetro y obtener una nueva solución casi instantáneamente; una maravillosa ventaja en el proceso de diseño.

Configuración de polarización fija Aun cuando la red de polarización del divisor de voltaje es relativamente insensible a las variaciones de beta, la configuración de polarización fija es muy sensible a las variaciones de beta. Esto se puede demostrar estableciendo la configuración de polarización fija del ejemplo 4.1 con una beta de 50 para la primera ejecución de la simulación. Los resultados de la figura 4.105 demuestran que el diseño es bastante bueno. El voltaje del colector, o del colector al emisor, es el correcto para la fuente aplicada. Las corrientes resultantes de base y del colector son muy comunes para un buen diseño.

Sin embargo, si ahora volvemos a las especificaciones del transistor y cambiamos beta al valor preestablecido de 255.9, obtenemos los resultados de la figura 4.106. El voltaje del colector ahora es de sólo 0.113 V con una corriente de 5.4 mA —un terrible punto de operación. Cualquier señal de ca aplicada sería severamente truncada debido al bajo voltaje en el colector.




FIG. 4.105
Configuración de polarización fija con una β de 50.




FIG. 4.106
Red de la figura 4.105 con una beta de 255.9.

De modo que, con base en el análisis precedente, es obvio que la configuración del divisor de voltaje es el diseño preferido si hubiera alguna preocupación respecto de las variaciones de beta.

Multisim

Ahora aplicaremos Multisim a la red de polarización fija del ejemplo 4.4 como una oportunidad de revisar las opciones del transistor internas al paquete de software, y de comparar los resultados con la solución aproximada obtenida manualmente.

Todos los componentes que aparecen en la figura 4.107 excepto el transistor se pueden ingresar siguiendo el procedimiento descrito en el capítulo 2. Con la tecla **Transistor** puede disponer de transistores; es la cuarta opción de arriba abajo en la primera barra de herramientas vertical. Al seleccionarla se despliega el cuadro de diálogo **Select a Component,** del cual seleccione **BJT_NPN**. El resultado es una lista llamada **Component** donde puede seleccionar **2N222A**. Haga clic en **OK** y el transistor aparecerá en la pantalla con las etiquetas **Q1** y **2N2222A**. Puede agregar la etiqueta **Bf = 50** seleccionando primero **Place** en la barra de herramientas superior seguido por un doble clic en la opción **Text**. El resultado es una línea vertical parpadeante para marcar el punto donde se puede ingresar el texto. Al terminar, haga segundo doble clic y la etiqueta se coloca. Para cambiarla a la posición que se muestra en la figura 4.107, sólo haga clic en la etiqueta para colocar los cuatro pequeños marcadores alrededor del dispositivo. Luego haga clic una vez más y arrástrela a la posición deseada. Suelte el botón, y quedará en su lugar. Haga otro clic y desaparecerán los cuatro pequeños marcadores.




FIG. 4.107
Verificación de los resultados del ejemplo 4.4 con Multisim.

Aun cuando la etiqueta puede decir **Bf = 50,** el transistor seguirá teniendo los parámetros preestablecidos guardados en la memoria. Para cambiar los parámetros, el primer paso es hacer clic en el dispositivo para establecer sus límites. Luego seleccione **Edit**, seguido por **Properties,** para desplegar el cuadro de diálogo **BJT_NPN**. Si ya no esta presente, seleccione **Value** y luego **Edit Model.** El resultado será el cuadro de diálogo **Edit Model** en el cual puede ajustar beta e I_s a 50 y 1 nA, respectivamente. Luego seleccione **Change Part Model** para obtener otra vez el cuadro de diálogo **BJT_NPN** y seleccione **OK**. El símbolo de transistor en la pantalla ahora tendrá un asterisco para indicar que se modificaron los parámetros preestablecidos. Haga un clic más para que desaparezcan los cuatro marcadores y el transistor se ajusta con sus nuevos parámetros.

El amperímetro en la red se ajusta seleccionando la opción Indicador (la décima tecla hacia abajo en la primera barra de herramientas vertical) para obtener el cuadro de diálogo **Select a Component**. Bajo **Family** seleccione **AMMETER**, y bajo **Component** seleccione **AMMETER H.** Haga clic en **OK** y aparecerá en la pantalla con etiquetas adicionales. Pueden eliminar las etiquetas mediante la secuencia **Edit-Properties-Display**. Si se quitan todas las marcas, haga un clic más en **OK** para que aparezca el amperímetro que se muestra en la figura 4.107. Para los voltímetros, seleccione la opción **VOLTMETER V**.

Por último, la red se debe simular con uno de los métodos descritos en el capítulo 2. En este ejemplo, el conmutador se puso en la posición **1** y luego se regresó a la posición **0** una vez que se estabilizaron los valores **Indicator**. Los niveles de corriente relativamente bajos fueron en parte responsables del bajo nivel de este voltaje.

Los relativamente pocos comentarios requeridos aquí para analizar redes de transistores son una clara indicación de que el análisis se puede ampliar dramáticamente sin tener que aprender un nuevo conjunto de reglas: una muy bien recibida característica de la mayoría de paquetes de software de tecnología.

PROBLEMAS

**Nota:* Los asteriscos indican los problemas más difíciles.

4.3 Configuración de polarización fija

1. Para la configuración de polarización fija de la figura 4.108, determine:
   a. I_{B_Q}.
   b. I_{C_Q}.
   c. V_{CE_Q}.
   d. V_C.
   e. V_B.
   f. V_E.




FIG. 4.108
Problemas 1, 4, 11, 52 y 56 a 58.

2. Dada la información que aparece en la figura 4.109, determine:
- **a.** I_C.
- **b.** R_C.
- **c.** R_B.
- **d.** V_{CE}.

3. Dada la información que aparece en la figura 4.110, determine:
- **a.** I_C.
- **b.** V_{CC}.
- **c.** β.
- **d.** R_B.




FIG. 4.109
Problema 2.

FIG. 4.110
Problema 3.

4. Encuentre la corriente de saturación $(I_{C_{sat}})$ para la configuración de polarización fija de la figura 4.108.

***5.** Dadas las características del transistor BJT de la figura 4.111:
- **a.** Trace una recta de carga en las características determinadas por $E = 21$ V y $R_C = 3\ \text{k}\Omega$ para una configuración de polarización fija.
- **b.** Seleccione un punto de operación a la mitad entre el corte y la saturación. Determine el valor de R_B para establecer el punto de operación resultante.
- **c.** ¿Cuáles son los valores resultantes de I_{C_Q} y V_{CE_Q}?
- **d.** ¿Cuál es el valor de β en el punto de operación?
- **e.** ¿Cuál es el valor de α definido por el punto de operación?
- **f.** ¿Cuál es la corriente de saturación $(I_{C_{sat}})$ para el diseño?
- **g.** Trace la configuración de polarización fija resultante.
- **h.** ¿Cuál es la potencia de cd disipada por el dispositivo en el punto de operación?
- **i.** ¿Cuál es la potencia suministrada por V_{CC}?
- **j.** Determine la potencia disipada por los elementos resistivos tomando la diferencia entre los resultados de las partes (h) e (i).




FIG. 4.111
Problemas 5, 10, 19, 35 y 41.

4.4 Configuración de polarización de emisor

6. Para el circuito de polarización estabilizado por emisor de la figura 4.112, determine:
- **a.** I_{B_Q}.
- **b.** I_{C_Q}.
- **c.** V_{CE_Q}.
- **d.** V_C.
- **e.** V_B.
- **f.** V_E.

7. Dada la información proporcionada en la figura 4.113, determine:
- **a.** R_C.
- **b.** R_E.
- **c.** R_B.
- **d.** V_{CE}.
- **e.** V_B.




FIG. 4.112
Problemas 6, 9, 11, 48, 51 y 54.

FIG. 4.113
Problema 7.

8. Dada la información provista en la figura 4.114, determine:

a. β.

b. V_{CC}.

c. R_B.

9. Determine la corriente de saturación $(I_{C_{sat}})$ para la red de la figura 4.112.

***10.** Utilizando las características de la figura 4.111, determine lo siguiente para una configuración de polarización de emisor si se define un punto Q en $I_{C_Q} = 4$ mA y $V_{CE_Q} = 10$ V.

a. R_C si $V_{CC} = 24$ V y $R_E = 1.2$ kΩ.

b. β en el punto de operación.

c. R_B.

d. Potencia disipada por el transistor.

e. Potencia disipada por el resistor R_C.

***11.** **a.** Determine I_C y V_{CE} para la red de la figura 4.108.

b. Cambie β a 135 y determine el nuevo valor de I_C y V_{CE} para la red de la figura 4.108.

c. Determine la magnitud del porcentaje de cambio de I_C y V_{CE} utilizando las siguientes ecuaciones.

$$\%\Delta I_C = \left|\frac{I_{C(\text{parte b})} - I_{C(\text{parte a})}}{I_{C(\text{parte a})}}\right| \times 100\%, \qquad \%\Delta V_{CE} = \left|\frac{V_{CE(\text{parte b})} - V_{CE(\text{parte a})}}{V_{CE(\text{parte a})}}\right| \times 100\%$$

d. Determine I_C y V_{CE} para la red de la figura 4.112.

e. Cambie β a 150 y determine el nuevo valor de I_C y V_{CE} para la red de la figura 4.112.

f. Determine la magnitud del porcentaje de cambio de I_C y V_{CE} con las siguientes ecuaciones:

$$\%\Delta I_C = \left|\frac{I_{C(\text{parte c})} - I_{C(\text{parte d})}}{I_{C(\text{parte d})}}\right| \times 100\%, \qquad \%\Delta V_{CE} = \left|\frac{V_{CE(\text{parte c})} - V_{CE(\text{parte d})}}{V_{CE(\text{parte d})}}\right| \times 100\%$$




FIG. 4.114
Problema 8.

g. En cada una de las partes anteriores, la magnitud de β se incrementó 50%. Compare el porcentaje de cambio de I_C y V_{CE} para cada una de las configuraciones y comente sobre cuál parece ser menos sensible a los cambios en β.

4.5 Configuración de polarización por medio del divisor de voltaje

12. Para la configuración de polarización por medio del divisor de voltaje de la figura 4.115, determine:

a. I_{B_Q}.

b. I_{C_Q}.

c. V_{CE_Q}.

d. V_C.

e. V_E.

f. V_B.

13. Dada la información provista en la figura 4.116, determine:
- **a.** I_C.
- **b.** V_E.
- **c.** V_B.
- **d.** R_1.




FIG. 4.115
Problemas 12, 15, 18, 20, 24, 54, 56, 57 y 60.

FIG. 4.116
Problema 13.

14. Dada la información que aparece en la figura 4.117, determine:
- **a.** I_C.
- **b.** V_E.
- **c.** V_{CC}.
- **d.** V_{CE}.
- **e.** V_B.
- **f.** R_1.




FIG. 4.117
Problema 14.

15. Determine la corriente de saturación $(I_{C_{sat}})$ para la red de la figura 4.115.

***16.** Determine lo siguiente para la configuración del divisor de voltaje de la figura 4.118, utilizando el método aproximado si se satisface la condición establecida por la ecuación (4.33).
- **a.** I_C.
- **b.** V_{CE}.
- **c.** I_B.
- **d.** V_E.
- **e.** V_B.

***17.** Repita el problema 16 utilizando el método exacto (Thévenin) y compare las soluciones. Con base en los resultados ¿es el método aproximado una técnica válida si se satisface la ecuación 4.33?

18. **a.** Determine I_{C_Q}, V_{CE_Q}, y I_{B_Q} para la red del problema 12 (fig. 4.115) mediante el método aproximado aun cuando no se satisfaga la condición establecida por la ecuación (4.33).
b. Determine I_{C_Q}, V_{CE_Q}, y I_{B_Q} con el método exacto.




FIG. 4.118
Problemas 16, 17 y 21.

c. Compare las soluciones y comente sobre si la diferencia es suficientemente grande como para que opte por la ecuación (4.33) cuando se determine que método emplear.

*19. **a.** Utilizando las características de la figura 4.111, determine R_C y R_E para una red de divisor de voltaje que tiene un punto Q de $I_{C_Q} = 5$ mAy $V_{CE_Q} = 8$ V. Use $V_{CC} = 24$ V y $R_C = 3R_E$.
b. Encuentre V_E.
c. Determine V_B.
d. Encuentre R_2 si $R_1 = 24\text{ k}\Omega$ suponiendo que $\beta R_E > 10R_2$.
e. Calcule β en el punto Q.
f. Pruebe la ecuación (4.33) y observe si la suposición de la parte (d) es correcta.

*20. **a.** Determine I_C y V_{CE} para la red de la figura 4.115.
b. Cambie β a 120 (50% de incremento) y determine los nuevos valores de I_C y V_{CE} para la red de la figura 4.115.
c. Determine la magnitud del cambio de porcentaje de I_C y V_{CE} utilizando las siguientes ecuaciones:

$$\%\Delta I_C = \left|\frac{I_{C(\text{parte b})} - I_{C(\text{parte a})}}{I_{C(\text{parte a})}}\right| \times 100\%, \qquad \%\Delta V_{CE} = \left|\frac{V_{CE(\text{parte b})} - V_{CE(\text{parte a})}}{V_{CE(\text{parte a})}}\right| \times 100\%$$

d. Compare la solución para la parte (c) con las soluciones obtenidas para las partes (c) y (f) del problema 11. Si no se realizaron, vea las soluciones en el apéndice E.
e. Con base en los resultados de la parte (d), ¿cuál configuración es la menos sensible a las variaciones en β?

*21. **a.** Repita las partes de (a) a (e) del problema 20 con la red de la figura 4.118. Cambie β a 180 en la parte (b).
b. ¿Qué conclusiones generales sobre redes en las que se satisface la condición $\beta R_E > 10R_2$ y las cantidades I_C y V_{CE} se tienen que determinar en respuesta a un cambio en β?

4.6 Configuración de realimentación del colector

22. Para la configuración de realimentación del colector de la figura 4.119, determine:
a. I_B.
b. I_C.
c. V_C.




FIG. 4.119
Problemas 22 y 61.

23. Para la red de realimentación de voltaje de la figura 4.120, determine:

a. I_C.
b. V_C.
c. V_E.
d. V_{CE}.




FIG. 4.120
Problema 23.

***24.** **a.** Determine los niveles de I_C y V_{CE} para la red de la figura 4.121.
b. Cambie β a 135 (50% de incremento) y calcule los nuevos niveles de I_C y V_{CE}.




FIG. 4.121
Problema 24.

c. Determine la magnitud del cambio en porcentaje de I_C y V_{CE} por medio de las siguientes ecuaciones:

$$\%\Delta I_C = \left|\frac{I_{C(\text{parte b})} - I_{C(\text{parte a})}}{I_{C(\text{parte a})}}\right| \times 100\%, \qquad \%\Delta V_{CE} = \left|\frac{V_{CE(\text{parte b})} - V_{CE(\text{parte a})}}{V_{CE(\text{parte a})}}\right| \times 100\%$$

d. Compare los resultados de la parte (c) con los del problema 11(c), 11(f) y 20(c). ¿Cómo se compara la red de realimentación de colector con las demás configuraciones en cuanto a sensibilidad a cambios de β?

25. Determine el intervalo de valores posibles de V_C para la red de la figura 4.122 por medio de un potenciómetro de 1-MΩ.




FIG. 4.122
Problema 25.

FIG. 4.123
Problema 26.

***26.** Dada $V_B = 4$ V para la red de la figura 4.123, determine:

a. V_E.
b. I_C.
c. V_C.
d. V_{CE}.
e. I_B.
f. β.

4.7 Configuración en emisor-seguidor

***27.** Determine el nivel de V_E e I_E para la red de la figura 4.124.




FIG. 4.124
Problema 27.

4.8 Configuración en base común

***28.** Para la red de la figura 4.125, determine:

a. I_B.
b. I_C.
c. V_{CE}.
d. V_C.




FIG. 4.125
Problema 28.

*29. Para la red de la figura 4.126, determine:
- a. I_E.
- b. V_C.
- c. V_{CE}.




FIG. 4.126
Problema 29.

4.9 Diversas configuraciones de polarización

*30. Para la red de la figura 4.127, determine:
- a. I_B.
- b. I_C.
- c. V_E.
- d. V_{CE}.

31. Dada $V_C = 8$V para la red de la figura 4.128, determine:
- a. I_B.
- b. I_C.
- c. β.
- d. V_{CE}.




FIG. 4.127
Problema 30.

FIG. 4.128
Problema 31.

4.11 Operaciones de diseño

32. Determine R_C y R_B para la configuración de polarización fija si $V_{CC} = 12$ V, $\beta = 80$, y $I_{C_Q} = 2.5$ mA con $V_{CE_Q} = 6$ V. Use valores estándar.

33. Diseñe una red estabilizada por emisor con $I_{C_Q} = \frac{1}{2}I_{C_{sat}}$ y $V_{CE_Q} = \frac{1}{2}V_{CC}$. Use $V_{CC} = 20$ V, $I_{C_{sat}} = 10$ mA, $\beta = 120$, y $R_C = 4R_E$. Use valores estándar.

34. Diseñe una red de polarización por medio del divisor de voltaje con una fuente de 24 V, un transistor beta de 110 y un punto de operación de $I_{C_Q} = 4$ mA y $V_{CE_Q} = 8$ V. Seleccione $V_E = \frac{1}{8}V_{CC}$. Use valores estándar.

*35. Utilizando las características de la figura 4.133, diseñe una configuración del divisor de voltaje con un nivel de corriente de saturación de 10 mA y un punto Q a la mitad de la distancia entre el punto de corte y el de saturación. La fuente disponible es de 28 V, y V_E tiene que ser de un quinto de V_{CC}. La condición establecida por la ecuación (4.33) también se deberá satisfacer para que proporcione un factor de estabilidad alto. Use valores estándar.

4.12 Circuitos de espejo de corriente

36. Calcule la corriente reflejada I en el circuito de la figura 4.129.

*37. Calcule las corrientes del colector para Q_1 y Q_2 en la figura 4.130.




FIG. 4.129
Problema 36.

FIG. 4.130
Problema 37.

4.13 Circuitos de fuente de corriente

38. Calcule la corriente a través de la carga de 2.2-kΩ en el circuito de la figura 4.131.

39. Para el circuito de la figura 4.132, calcule la corriente *I*.

***40.** Calcule la corriente *I* en el circuito de la figura 4.133.




FIG. 4.131
Problema 38.

FIG. 4.132
Problema 39.

FIG. 4.133
Problema 40.

4.14 Transistores *pnp*

41. Determine V_C, V_{CE}, e I_C para la red de la figura 4.134.

42. Determine V_C e I_B para la red de la figura 4.135.

43. Determine I_E y V_C para la red de la figura 4.136.




FIG. 4.134
Problema 41.

FIG. 4.135
Problema 42.




FIG. 4.136
Problema 43.

4.15 Redes de conmutación con transistores

***44.** Utilizando las características de la figura 4.111, determine la apariencia de la forma de onda de salida para la red de la figura 4.137. Incluya los efectos de $V_{CE_{sat}}$, y determine I_B, $I_{B_{máx}}$, e $I_{C_{sat}}$ cuando $V_i = 10$ V. Determine la resistencia de colector a emisor en las situaciones de saturación y corte.

***45.** Diseñe el inversor de transistor de la figura 4.138 para que opere con una corriente de saturación de 8 mA utilizando un transistor con una beta de 100. Use el nivel de I_B igual al 120% de $I_{B_{máx}}$ y valores de resistor estándar.

46. a. Utilizando las características de la figura 3.23c, determine $t_{encendido}$ y $t_{apagado}$ con una corriente de 8 mA utilizando un transistor con una beta de 100. Note el uso de escalas logarítmicas y la posible necesidad de recurrir a la sección 9.2.

b. Repita la parte (a) con una corriente de 10 mA. ¿Cómo cambian $t_{encendido}$ y $t_{apagado}$ con un incremento de la corriente de colector?

c. Para las partes (a) y (b), trace la forma de onda de pulso de la figura 4.81 y compare los resultados.




FIG. 4.137
Problema 44.

FIG. 4.138
Problema 45.

4.16 Técnicas de solución de fallas

***47.** Todas las lecturas de la figura 4.139 revelan que la red no está funcionando como es debido. Liste tantas razones como pueda para las lecturas obtenidas.

***48.** Las lecturas que aparecen en la figura 4.140 revelan que las redes no están funcionando correctamente. Sea específico al describir por qué los niveles obtenidos reflejan un problema con el comportamiento esperado de la red. En otros términos, los niveles obtenidos reflejan un problema muy específico en cada caso.

49. Para el circuito de la figura 4.141:

a. ¿Se incrementa o decrementa V_C si R_B se incrementa?

b. ¿Se incrementa o decrementa I_C si β se reduce?

c. ¿Qué le pasa a la corriente de saturación si β se incrementa?

d. ¿Se incrementa o decrementa la corriente de colector si V_{CC} se reduce?

e. ¿Qué le pasa a V_{CE} si el transistor es reemplazado por uno con β más pequeña?






FIG. 4.139
Problema 47.




FIG. 4.140
Problema 48.




FIG. 4.141
Problema 49.

FIG. 4.142
Problema 50.

50. Responda las siguientes preguntas sobre el circuito de la figura 4.142:

a. ¿Qué le sucede al voltaje V_C si el transistor es reemplazado por uno con un valor mayor de β?
b. Qué le sucede al voltaje V_{CE} si la tierra del resistor R_{B_2} se abre (no se conecta a tierra)?
c. ¿Qué le sucede a I_C si el voltaje de alimentación es bajo?
d. ¿Qué le ocurriría a V_{CE} si la unión base-emisor del transistor falla porque se abre?
e. ¿Qué voltaje resultaría si la unión base-emisor del transistor falla porque se pone en cortocircuito?

***51.** Responda las siguientes preguntas sobre el circuito de la figura 4.143:

a. ¿Qué le sucede al voltaje V_C si el resistor R_B se abre?

b. ¿Qué le sucedería a V_{CE} si β se incrementa debido a la temperatura?

c. ¿Cómo se verá afectado V_E cuando se reemplaza el resistor del colector con uno cuya resistencia se encuentre en el límite inferior del intervalo de tolerancia?

d. Si la conexión del colector del transistor se abre, ¿qué le sucederá a V_E?

e. ¿Qué podría hacer que V_{CE} llegue a ser de casi 18 V?




FIG. 4.143
Problema 51.

4.17 Estabilización de la polarización

52. Determine lo siguiente para la red de la figura 4.108:

a. $S(I_{CO})$.

b. $S(V_{BE})$.

c. $S(\beta)$, con T_1 como la temperatura a la cual se especifican los valores de parámetro y $\beta(T_2)$ como 25% más que $\beta(T_1)$.

d. Determine el cambio neto de I_C si un cambio en las condiciones de operación hacen que I_{CO} se incremente de μA a 10 μA, que V_{BE} se reduzca de 0.7 V a 0.5 V y que β se incremente 25%.

***53.** Para la red de la figura 4.112 determine:

a. $S(I_{CO})$.

b. $S(V_{BE})$.

c. $S(\beta)$, con T_1 como la temperatura a la cual se especifican los valores de parámetro y $\beta(T_2)$ como 25% más que $\beta(T_1)$.

d. Determine el cambio neto de I_C si un cambio en las condiciones de operación hacen que I_{CO} se incremente de 0.2 μA a 10 μA, que V_{BE} se reduzca de 0.7 V a 0.5 V y que β se incremente 25%.

***54.** Para la red de la figura 4.115 determine:

a. $S(I_{CO})$.

b. $S(V_{BE})$.

c. $S(\beta)$, con T_1 como la temperatura a la cual se especifican los valores de parámetro y $\beta(T_2)$ como 25% que $\beta(T_1)$.

d. Determine el cambio neto de I_C si un cambio en las condiciones de operación hacen que I_{CO} se incremente de 0.2 μA a 10 μA, que V_{BE} se reduzca de 0.7 V a 0.5 V y que β se incremente 25%.

***55.** Para la red de la figura 4.128, determine:

a. $S(I_{CO})$.

b. $S(V_{BE})$.

c. $S(\beta)$, utilizando T_1 como la temperatura a la cual se especifican los valores del parámetro y $\beta(T_2)$ como 25% que $\beta(T_1)$.

d. Determine el cambio neto de I_C si un cambio de las condiciones de operación hacen que I_{CO} se incremente de 0.2 μA a 10 μA, que V_{BE} se reduzca de 0.7 V a 0.5 V y que β se incremente 25%.

***56.** Compare los valores relativos de estabilidad en los problemas 52 a 55. Los resultados de los ejercicios 52 y 54 se dan en el apéndice E. ¿Se puede derivar una conclusión general de los resultados?

***57.** **a.** Compare los niveles de estabilidad de la configuración de polarización fija del problema 52.

b. Compare los niveles de estabilidad de la configuración del divisor de voltaje del problema 54.

c. ¿Qué factores de partes (a) y (b) parecen influir más en la estabilidad del sistema, o no existe un patrón general en los resultados?

4.20 Análisis por computadora

58. Analice la red de la figura 4.108 con PSpice. Es decir, determine I_C, V_{CE} e I_B.

59. Repita el problema 58 con la red de la figura 4.112.

60. Repita el problema 58 con la red de la figura 4.115.


61. Repita el problema 58 con la red de la figura 4.119.

62. Repita el problema 58 con Multisim.

63. Repita el problema 59 con Multisim.

64. Repita el problema 60 con Multisim.

65. Repita el problema 61 con Multisim.



5 Análisis de ca de un BJT

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Familiarizarse con los modelos r_e, híbrido y π híbrido para el transistor BJT.
- Aprender a utilizar el modelo equivalente para determinar parámetros de ca importantes para un amplificador.
- Entender los efectos de una resistencia de la fuente y del resistor de carga en la ganancia y características totales de un amplificador.
- Conocer las características de ca generales de varias configuraciones importantes de BJT.
- Comenzar a entender las ventajas asociadas con el método de los sistemas de dos puertos con amplificadores de una y múltiples etapas.
- Desarrollar alguna habilidad para solucionar fallas de redes de amplificadores de ca.

5.1 INTRODUCCIÓN

En el capítulo 3 presentamos la construcción básica, la apariencia y las características del transistor. Luego, en el capítulo 4, examinamos minuciosamente la polarización de cd del dispositivo. Ahora comenzaremos a examinar la respuesta de ca del amplificador con BJT revisando los *modelos* de uso más frecuente para representar el transistor en el dominio de ca senoidal.

Una de nuestras primeras preocupaciones en el análisis de ca senoidal de redes de transistores es la magnitud de la señal de entrada. Determinará si se deberán aplicar técnicas de *señal pequeña* o de *señal grande*. No existe ninguna línea divisoria entre las dos, pero la aplicación —la magnitud de las variables de interés con respecto a las escalas de las características del dispositivo— dejarán ver, en general, con claridad cuál es el método adecuado. La técnica de señal pequeña se presenta en este capítulo y las aplicaciones de señal grande se verán en el capítulo 12.

Existen tres modelos de uso muy común en el análisis de ca de señal pequeña de redes de transistores: el modelo r_e, el modelo π híbrido y el modelo equivalente híbrido. Este capítulo se ocupa de los tres pero hace hincapié en el modelo r_e.

5.2 AMPLIFICACIÓN EN EL DOMINIO DE CA

En el capítulo 3 se demostró que el transistor se puede emplear como un dispositivo amplificador. Es decir, la señal senoidal de salida es mayor que la de entrada, o, dicho de otra manera, la potencia de ca de salida puede ser mayor que la potencia de ca de entrada. Surge entonces la pregunta sobre cómo es que la potencia de salida de ca pueda ser mayor que la potencia de ca de entrada. La conservación de la energía dicta que con el tiempo la salida de potencia total, P_o, de un sistema no puede ser mayor que su potencia de entrada, P_i y que la eficiencia definida por $\eta = P_o/P_i$ no puede ser mayor que 1. El factor que falta en el planteamiento anterior que permite que una potencia de salida de ca sea mayor que la potencia de ca de entrada es la potencia de cd aplicada. Es un contribuyente a la potencia de salida total aun cuando una parte de ella se disipe por el dispositivo y los elementos resistivos. En otras palabras, existe un "intercambio" de potencia de cd con el dominio de ca que permite establecer una potencia de ca de salida más alta. De hecho, se define una *eficiencia de conversión* $\eta = P_{o(\text{ca})}/P_{i(\text{cd})}$, donde $P_{o(\text{ca})}$ es la potencia de ca suministrada a la carga y $P_{i(\text{cd})}$ es la potencia de cd suministrada.

Posiblemente el rol de la alimentación de cd se pueda describir mejor si se considera primero la red simple de cd de la figura 5.1. En la figura se indica la dirección de flujo resultante con una gráfica de la corriente i contra el tiempo. Insertemos ahora un control de mecanismo constante como el de la figura 5.2. El mecanismo de control es tal que la aplicación de una señal relativamente pequeña al mecanismo de control es capaz de producir una excursión sustancial en el circuito de salida.




FIG. 5.1
Corriente constante establecida por una fuente de cd




FIG. 5.2
Efecto de un elemento de control en el flujo de estado estable del sistema eléctrico de la figura 5.1.

Es decir, para este ejemplo,

$$i_{\text{ca(p-p)}} \gg i_{c\text{(p-p)}}$$

y se ha establecido la amplificación en el dominio de ca. El valor pico a pico de la corriente de salida excede por mucho al de la corriente de control.

Para el sistema de la figura 5.2, el nivel de cd establecido controla el valor pico de la excursión en el circuito de salida. Cualquier intento de exceder el límite impuesto por el nivel de cd provocará un "recorte" (aplanamiento) de la región pico en el límite inferior de la señal de salida. En general, por consiguiente, un diseño de amplificación correcto requiere que los componentes de cd y ca sean sensibles a los requerimientos y limitaciones de cada uno.

Sin embargo, es extremadamente útil tener en cuenta que:

El teorema de superposición es aplicable al análisis y diseño de los componentes de cd y ca de una red de BJT, lo que permite separar el análisis de las respuestas de cd y ca del sistema.

En otras palabras, podemos efectuar un análisis de cd completo de un sistema antes de considerar la respuesta de ca. Una vez hecho el análisis de cd, la respuesta de ca se determina mediante un análisis completo de ca. Sucede, sin embargo, que las condiciones de cd determinarán a uno de los componentes que aparece en el análisis de ca de redes de BJT, así que sigue habiendo un vínculo importante entre los dos tipos de análisis.

5.3 MODELO DE UN TRANSISTOR BJT

La clave para el análisis de señal pequeña de un transistor es el uso de circuitos equivalentes (modelos) que se presentarán en este capítulo.

Un modelo es una combinación de elementos de un circuito, apropiadamente seleccionados, que simula de forma aproximada el comportamiento real de un dispositivo semiconductor en condiciones específicas de operación.

Una vez que se determina el circuito equivalente de ca, el símbolo esquemático del dispositivo puede ser reemplazado por este circuito equivalente y los métodos básicos de análisis de circuitos aplicados para determinar las cantidades deseadas de la red.

En los años formativos del análisis de redes de transistores se empleaba con frecuencia la *red equivalente híbrida*. Las hojas de especificaciones incluían los parámetros en sus listas y el análisis simplemente se reducía a insertar el circuito equivalente con los valores listados. Sin embargo, la desventaja de utilizar este circuito equivalente es que *se definía para un conjunto de condiciones de operación que podrían no coincidir con las condiciones de operación reales.* En la mayoría de los casos no es una desventaja grave porque las condiciones de operaciones reales son relativamente parecidas a las condiciones de operación seleccionadas en las hojas de datos. Además, siempre existe una variación en los valores reales de un resistor y en sus valores de beta, así que como método aproximado era bastante confiable. Los fabricantes continúan especificando los valores de los parámetros híbridos para un punto de operación particular en sus hojas de especificaciones. Realmente no tienen otra opción. Desean dar al usuario alguna idea del valor de cada parámetro importante para poder comparar entre transistores, aunque en realidad no conocen las condiciones reales de operación del usuario.

Con el tiempo, el uso del *modelo* r_e llegó a ser el método más deseable porque las condiciones de operación reales determinaban un parámetro importante del circuito equivalente en lugar de utilizar el valor que aparecía en las hojas de datos que en algunos casos podía ser bastante diferente. Desafortunadamente, sin embargo, se tiene que seguir recurriendo a las hojas de datos para algunos de los demás parámetros del circuito equivalente. El modelo r_e no incluía el término de realimentación, lo cual en algunos casos puede ser importante, si no es que simplemente problemático.

En realidad, el modelo r_e es una versión reducida del *modelo* π *híbrido* utilizado casi exclusivamente para análisis de alta frecuencia. Este modelo también incluye una conexión entre la salida y la entrada para incluir el efecto de realimentación del voltaje de salida y las cantidades de entrada. El modelo híbrido completo se presenta en el capítulo 9.

A lo largo del texto el modelo r_e es el modelo seleccionado a menos que el análisis se centre en la descripción de cada modelo o en una región de examen que predetermine el modelo que se deberá utilizar. Siempre que sea posible, sin embargo, se compararán los modelos para ver qué tan estrecha es su relación. También es importante que una vez que adquiera destreza con un modelo se reflejará en una investigación con un modelo diferente, así que el cambio de uno a otro no será nada complicado.

En un esfuerzo por demostrar el efecto que el circuito equivalente de ca tendrá en el análisis que sigue, considere el circuito de la figura 5.3. Supongamos por el momento que ya se determinó el circuito equivalente de ca de señal pequeña del transistor. Como sólo nos interesa la respuesta de ca del circuito, todas las fuentes de cd pueden ser reemplazadas por un equivalente de potencial cero (cortocircuito) porque determinan sólo el nivel de cd (nivel quiescente) del voltaje de salida y no la magnitud de la excursión de la salida de ca. Esto se demuestra claramente en la figura 5.4. Los niveles de cd simplemente fueron importantes para determinar el punto Q de operación correcta. Una vez determinados, podemos ignorar los niveles de cd en el análisis de la red. Además, los capacitores de acoplamiento C_1 y C_2 y el capacitor de puenteo C_3 se seleccionaron para que tuvieran una reactancia muy pequeña en la frecuencia de aplicación. Por consiguiente, también, en la práctica pueden ser reemplazados por una ruta de baja de resistencia o un




FIG. 5.3
Circuito de transistor examinado en este análisis introductorio.




FIG. 5.4
La red de la figura 5.3 después de la eliminación de la fuente de cd y la inserción del equivalente de cortocircuito para los capacitores.

cortocircuito. Observe que esto pondrá en "cortocircuito" al resistor de polarización de cd R_E. Recuerde que los capacitores se comportan como un equivalente de "circuito abierto" en condiciones de estado estable de cd, lo que permite aislar las etapas para los niveles de cd y las condiciones quiescentes.

Es importante que conforme avance a través de las modificaciones de la red, defina el equivalente de ca para que los parámetros de interés como Z_i, Z_o, I_i e I_o, definidos por la figura 5.5, se manejen correctamente. Aun cuando la apariencia de la red puede cambiar, debe asegurarse que las cantidades que encuentre en la red reducida sean las mismas definidas por la red original. En ambas redes la impedancia de entrada se define de base a tierra, la corriente de entrada como la corriente de base del transistor, el voltaje de salida como el voltaje del colector a tierra, y la corriente de salida como la corriente que fluye a través del resistor de carga R_C.

Los parámetros de la figura 5.5 se pueden aplicar a cualquier sistema ya sea que tenga uno o mil componentes. En todos los análisis que siguen en este texto, las direcciones de las corrientes, las polaridades de los voltajes y la dirección de interés de los niveles de impedancia son como aparecen en la figura 5.5. Es decir, la corriente de entrada I_i y la de salida I_o, se definen como de entrada al sistema. Si, en un ejemplo particular, la corriente de salida sale del sistema en lugar de entrar a él como se muestra en la figura 5.5, se le debe aplicar un signo menos. Las polaridades definidas para los voltajes de entrada y salida también son como aparecen en la figura 5.5. Si V_o tiene la polaridad opuesta, se debe aplicar el signo menos. Observe que Z_i




FIG. 5.5
Definición de los parámetros importantes de cualquier sistema.




FIG. 5.6
Demostración de la razón para las direcciones y polaridades definidas.

es la impedancia "viendo hacia adentro" del sistema, en tanto que Z_o es la impedancia "viendo de vuelta hacia adentro" del sistema por el lado de salida. Seleccionando las direcciones definidas para las corrientes y voltajes tal como aparecen en la figura 5.5, la impedancia de entrada y la de salida se definen como positivas. Por ejemplo, en la figura 5.6 las impedancias de entrada y de salida para un sistema particular son resistivas. Para la dirección de I_i e I_o el voltaje resultante a través de los elementos resistivos tendrá la misma polaridad que V_i y V_o, respectivamente. Si I_o se hubiera definido en la dirección opuesta a la que aparece en la figura 5.5, se tendría que haber aplicado un signo menos. Para cada caso $Z_i = V_i/I_i$ y $Z_o = V_o/I_o$ con resultados positivos si todas las cantidades tienen las direcciones definidas y la polaridad de la figura 5.5. Si la corriente de salida en un sistema real tiene una dirección opuesta a la de la figura 5.5 se debe aplicar un signo menos al resultado porque V_o se debe definir como aparece en la figura 5.5. Tenga en cuenta la figura 5.5 cuando analice redes de BJT en este capítulo. Es una importante introducción a "Análisis de sistemas", el cual se está volviendo muy importante con el uso ampliado de sistemas de circuitos integrados encapsulados.

Si establecemos una tierra común y reacomodamos los elementos de la figura 5.4, R_1 y R_2 estarán en paralelo y R_C aparecerá del colector al emisor como se muestra en la figura 5.7. Como los componentes del circuito equivalente de transistor que aparecen en la figura 5.7 emplean componentes conocidos, tales como resistores y fuentes controladas independientes, se pueden aplicar técnicas de análisis como la de superposición, el teorema de Thévenin, etc., para determinar las cantidades deseadas.

Examinemos con más detenimiento la figura 5.7 e identifiquemos las cantidades importantes que se van a determinar para el sistema. Como sabemos que el transistor es un dispositivo amplificador, podríamos esperar una indicación de cómo se relaciona el voltaje de salida V_o con el voltaje de entrada V_i —la *ganancia de voltaje*. Observe en la figura 5.7 para esta configuración que la *ganancia de corriente* se define como $A_i = I_o/I_i$.

En suma, por consiguiente, el equivalente de ca de una red se obtiene como sigue:

1. Poniendo en cero todas las fuentes de cd y reemplazándolas por un equivalente de cortocircuito.
2. Reemplazando todos los capacitores por un equivalente de cortocircuito.
3. Quitando todos los elementos evitados por los equivalentes de cortocircuito introducidos por los pasos 1 y 2.
4. Volviendo a dibujar la red en una forma más conveniente y lógica.

En las secciones siguientes se presentará un modelo equivalente de transistor para completar el análisis de ca de la red de la figura 5.7.




FIG. 5.7
Circuito de la figura 5.4 vuelto a dibujar para el análisis de ca de señal pequeña.

5.4 MODELO r_e DEL TRANSISTOR

A continuación se presentará el modelo r_e para las configuraciones del transistor BJT en emisor común, en base común y en colector común con una breve descripción de por qué cada una es una buena aproximación del comportamiento real de un transistor BJT.




FIG. 5.8
Determinación del circuito equivalente de entrada de un transistor BJT.

Configuración en emisor común

El circuito equivalente para la configuración en emisor común se construirá por medio de las características del dispositivo y varias aproximaciones. Comenzando con el lado de entrada, vemos que el voltaje aplicado V_i es igual al voltaje V_{be} con la corriente de entrada como la corriente de base I_b como se muestra en la figura 5.8.

Recuerde por el capítulo 3 que como la corriente a través de la unión polarizada en directa del transistor es I_E, las características para el lado de entrada aparecen como se muestra en la figura 5.9a para varios niveles de V_{BE}. Tomando el valor promedio de las curvas de la figura 5.9a obtendremos la curva única de la figura 5.9b, la cual es la de un diodo polarizado en directa.




FIG. 5.9
Definición de la curva promedio para las características de la figura 5.9a.

Para el circuito equivalente, por consiguiente, el lado de entrada es un diodo con una corriente I_e como se muestra en la figura 5.10. Sin embargo, ahora tenemos que agregar un componente a la red que establecerá la corriente I_e de la figura 5.10 utilizando las características de salida.




FIG. 5.10
Circuito equivalente del lado de la entrada de un transistor BJT.

Si volvemos a dibujar las características del colector para tener una β constante como se muestra en la figura 5.11 (otra aproximación), todas las características en la sección de salida pueden ser reemplazadas por una fuente controlada cuya magnitud es beta veces la corriente de base como se muestra en la figura 5.11. Como ahora están todos los parámetros de entrada y salida de la configuración original, en la figura 5.12 ha quedado establecida la red equivalente para la configuración en emisor común.




FIG. 5.11
Características de β constante.

FIG. 5.12
Circuito equivalente del BJT.

Puede parecer difícil trabajar con el modelo equivalente de la figura 5.12 debido a la conexión directa entre las redes de entrada y salida. Se puede mejorar reemplazando primero el diodo por su resistencia equivalente determinada por el nivel de I_E, como se muestra en la figura 5.13. Recuerde por el capítulo 3 que la resistencia de un diodo la determina $r_D = 26\text{ mV}/I_D$. Al utilizar el subíndice e porque la corriente determinante es la corriente de emisor obtendremos $r_e = 26\text{ mV}/I_E$.

FIG. 5.13
Definición del nivel de Z_i.

Ahora, para el lado de entrada: $$Z_i = \frac{V_i}{I_b} = \frac{V_{be}}{I_b}$$

Resolviendo para V_{be}: $$V_{be} = I_e r_e = (I_c + I_b)r_e = (\beta I_b + I_b)r_e = (\beta + 1)I_b r_e$$

y $$Z_i = \frac{V_{be}}{I_b} = \frac{(\beta + 1)I_b r_e}{I_b} = (\beta + 1)r_e \cong \beta r_e$$

El resultado es que la impedancia "viendo hacia adentro" de la base de la red es un resistor igual a beta veces el valor de r_e, como se muestra en la figura 5.14. La corriente de salida del colector sigue estando vinculada a la corriente de entrada por beta como se muestra en la misma figura.




FIG. 5.14
Circuito equivalente mejorado de un BJT.

El circuito equivalente, por consiguiente, ha quedado definido, pero ahora los circuitos de entrada y salida están aislados y están vinculados sólo por la fuente controlada: una forma mucho más fácil de trabajar cuando se analizan redes.

Ahora tenemos una buena representación del circuito de entrada, pero aparte de la corriente de salida del colector definida por el nivel de beta e I_c, no tenemos una buena representación de la impedancia de salida para el dispositivo. Para tener una idea de este valor de impedancia considere las características de salida típicas de un BJT de la figura 5.15. La pendiente de cada curva definirá una resistencia en ese punto como sigue:

$$\text{Pendiente} = \frac{\Delta_y}{\Delta_x} = \frac{\Delta I_C}{\Delta V_{CE}} = \frac{1}{r_o}$$

$$\text{y } r_o = \frac{\Delta V_{CE}}{\Delta I_C}$$




FIG. 5.15
Comparación de los niveles de r_e de un transistor BJT.

Desde luego, por consiguiente, cuanto más cambie V_{CE} por el mismo cambio de I_C, mayor será la resistencia de salida en esa región. Dicho de otro modo, cuanto más horizontal es la curva mayor es la resistencia de salida. El resultado es que la resistencia r_{o_2} excede por mucho a la resistencia r_{o_1}. Utilizando un valor promedio de la resistencia de salida se agregará el otro componente al circuito equivalente tal como aparece en la figura 5.16.




FIG. 5.16
Modelo r_e de la configuración de transistor en emisor común incluido el efecto de r_e.

Se utilizará el circuito equivalente de la figura 5.16 a lo largo del análisis siguiente de la configuración en emisor común. Los valores comunes de beta van de 50 a 200, con valores que van de unos cientos de ohms a un máximo de 6 kΩ a 7 kΩ. La resistencia de salida *r* en general está en el intervalo de 40 kΩ a 50 kΩ.

Configuración en base común

El circuito equivalente de base común se desarrollará casi del mismo modo en que se aplicó a la configuración en emisor común. Las características generales del circuito de entrada y salida generarán un circuito equivalente que simulará de forma aproximada el comportamiento real del dispositivo. Recuerde que en la configuración en emisor común se utilizó un diodo para representar la conexión de la base al emisor. Para la configuración en base común de la figura 5.17a el transistor *npn* empleado presentará la misma posibilidad en el circuito de entrada. El resultado es el uso de un diodo en el circuito equivalente como se muestra en la figura 5.17b. En cuanto al circuito de salida si regresamos al capítulo 3 y examinamos la figura 3.8, vemos que la corriente del colector está relacionada con la del emisor por alfa α. En este caso, sin embargo, la fuente controlada que define la corriente del colector tal como aparece insertada en la figura 5.17b, se opone a la dirección de la fuente controlada de la configuración en emisor común. La dirección de la corriente del colector en el circuito de salida se opone ahora a la corriente de salida definida.




FIG. 5.17
(a) Transistor BJT en base común; (b) circuito equivalente de la configuración de (a).

Para la respuesta de ca, al diodo lo puede reemplazar su resistencia de ca equivalente determinada por $r_e = 26\text{ mV}/r_e$ como se muestra en la figura 5.18. Observe que la corriente del emisor continúa determinando la resistencia equivalente. Con las características de la figura 5.19 se puede determinar una resistencia de salida adicional casi del mismo modo que las características del colector de la configuración en emisor común. Las líneas casi horizontales indican con claridad que la resistencia de salida r_o tal como aparece en la figura 5.18 será bastante alta.

Por tanto, la red de la figura 5.18 es un excelente circuito equivalente para analizar la mayoría de las configuraciones en base común. Es semejante en muchas maneras a la configuración en




FIG. 5.18
Circuito equivalente r_e en base común.




FIG. 5.19
Definición de Z_o.

emisor común. En general, las configuraciones en base común tienen una impedancia de entrada muy baja porque en esencia sólo es r_e. Los valores normales se extienden desde unos cuantos ohms hasta tal vez 50 Ω. La impedancia de salida r_e, en general, está en el intervalo de los megaohms. Como la corriente de salida se opone a la dirección definida de I_o, en el análisis siguiente verá que no hay desfasamiento entre los voltajes de entrada y salida. En el caso de la configuración de emisor común existe un desfasamiento de 180°.

Configuración en colector común

Para la configuración en colector común, normalmente se aplica el modelo definido para la configuración de emisor común de la figura 5.16 en lugar de definir uno para ella. En capítulos subsiguientes investigaremos varias configuraciones en colector común y el efecto de utilizar el mismo modelo será patente.

5.5 CONFIGURACIÓN DE POLARIZACIÓN FIJA EN EMISOR COMÚN

Ahora, para realizar el análisis de señal pequeña de varias configuraciones de red de transistores estándar, utilizaremos los modelos de transistor que acabamos de presentar. Las redes analizadas representan la mayoría de las que aparecen en la práctica. Las modificaciones de las configuraciones estándar serán relativamente fáciles de examinar una vez que se repase y entienda el contenido de este capítulo. Para cada configuración, el efecto de una impedancia de salida se examina con todo detalle.

La sección Análisis por computadora incluye una breve descripción del modelo de transistor empleado en los paquetes de software PSpice y Multisim. Demuestra el alcance y profundidad de los sistemas de análisis por computadora disponibles, y lo relativamente fácil de ingresar a una red compleja e imprimir los resultados deseados. La primera configuración que se analizará en detalle es la red de *polarización fija* en emisor común de la figura 5.20. Observe que la señal de entrada V_i se aplica a la base del transistor, en tanto que la salida V_o se aplica al colector. Asimismo, tenga en cuenta que la corriente de entrada I_i no es la corriente de base, sino la corriente suministrada por la fuente y que la corriente de salida es la corriente del colector.

FIG. 5.20
Configuración de polarización fija en emisor común.




FIG. 5.21
Red de la figura 5.20 después de la eliminación de los efectos de V_{CC}, C_1 y C_2.

El análisis de ca de señal pequeña se inicia eliminando los efectos de cd de V_{CC} y reemplazando los capacitores de bloqueo C_1 y C_2 por equivalentes de cortocircuito y el resultado es la red de la figura 5.21.

Observe en la figura 5.21 que la tierra común de la fuente de cd y emisor del transistor permite reubicar R_B y R_C en paralelo con las secciones de entrada y salida del transistor respectivamente. Además, observe la colocación de los parámetros importantes Z_i, Z_o, I_i e I_o en la red que se volvió a dibujar. Sustituyendo el modelo r_e para la configuración de emisor común de la figura 5.21 obtenemos la red de la figura 5.22.




FIG. 5.22
Sustitución del modelo r_e en la red de la figura 5.21.

El siguiente paso es determinar β, r_e y r_o. La magnitud de β, por lo general, se obtiene de una hoja de especificaciones, por medición directa con un trazador de curvas, o un instrumento de prueba de transistores. El valor de r_e se debe determinar con un análisis de cd del sistema y, por lo común, la magnitud de r_o se toma de la hoja de especificaciones o por las características. Suponiendo que β, r_e y r_o ya se han determinado obtendremos las siguientes ecuaciones para las características importantes de dos puertos del sistema.

Z_i La figura 5.22 muestra con claridad que

$$Z_i = R_B \| \beta r_e \quad \text{ohms} \tag{5.1}$$

Para la mayoría de las situaciones, R_B es mayor que βr_e por más de un factor de 10 (recuerde por el análisis de elementos en paralelo que la resistencia total de dos resistores en paralelo siempre es menor que el de menor valor y muy cercano al menor si uno es mucho más grande que el otro), lo que permite la siguiente aproximación:

$$Z_i \cong \beta r_e \Big|_{R_B \geq 10\beta r_e} \quad \text{ohms} \tag{5.2}$$




FIG. 5.23
Determinación de Z_o para la red de la figura 5.22

Z_o Recuerde que la impedancia de salida de cualquier sistema se define como la impedancia Z_o determinada cuando $V_i = 0$. Para la figura 5.22, cuando $V_i = 0$, $I_i = 0$, el resultado es una equivalencia de circuito abierto para la fuente de corriente. El resultado es la configuración de la figura 5.23. Tenemos

$$Z_o = R_C \| r_o \quad \text{ohms} \tag{5.3}$$

Si $r_o \geq 10R_C$, la aproximación $R_C\, r_0 \| \cong R_C$ se aplica con frecuencia, y

$$Z_o \cong R_C \Big|_{r_o \geq 10R_C} \tag{5.4}$$

A_v Los resistores r_o y R_C están en paralelo, y

$$V_o = -\beta I_b (R_C \| r_o)$$

pero

$$I_b = \frac{V_i}{\beta r_e}$$

de modo que

$$V_o = -\beta\left(\frac{V_i}{\beta r_e}\right)(R_C \| r_o)$$

y

$$A_v = \frac{V_o}{V_i} = -\frac{(R_C \| r_o)}{r_e} \tag{5.5}$$

Si $r_o \geq 10R_C$, de modo que podemos pasar por alto el efecto de r_o,

$$A_v = -\frac{R_C}{r_e} \Big|_{r_o \geq 10R_C} \tag{5.6}$$

Observe la ausencia explícita de β en las ecuaciones (5.5) y (5.6), aunque se debe utilizar β para determinar r_e.

Relación de fase El signo negativo de A_v en la ecuación resultante revela que ocurre un desfasamiento de 180° entre las señales de entrada y salida, como se muestra en la figura 5.24. Es el resultado de que βI_b establezca una corriente a través de R_C la cual producirá un voltaje a través de R_C, lo opuesto al definido por V_o.




FIG. 5.24
Demostración del desfasamiento de 180° entre las formas de onda de entrada y salida.

EJEMPLO 5.1 Para la red de la figura 5.25.

a. Determine r_e.
b. Encuentre Z_i(con $r_o = \infty\ \Omega$).




FIG. 5.25
Ejemplo 5.1.

c. Calcule Z_o (con $r_o = \infty\ \Omega$).
d. Determine A_v (con $r_o = \infty\ \Omega$).
e. Repita las partes (c) y (d), incluida $r_o = 50\ \text{k}\Omega$ en todos los cálculos y compare los resultados.

Solución:

a. Análisis de cd:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B} = \frac{12\ \text{V} - 0.7\ \text{V}}{470\ \text{k}\Omega} = 24.04\ \mu\text{A}$$

$$I_E = (\beta + 1)I_B = (101)(24.04\ \mu\text{A}) = 2.428\ \text{mA}$$

$$r_e = \frac{26\ \text{mV}}{I_E} = \frac{26\ \text{mV}}{2.428\ \text{mA}} = \mathbf{10.71\ \Omega}$$

b. $\beta r_e = (100)(10.71\ \Omega) = 1.071\ \text{k}\Omega$

$$Z_i = R_B \| \beta r_e = 470\ \text{k}\Omega \| 1.071\ \text{k}\Omega = \mathbf{1.07\ k\Omega}$$

c. $Z_o = R_C = \mathbf{3\ k\Omega}$

d. $A_v = -\dfrac{R_C}{r_e} = -\dfrac{3\ \text{k}\Omega}{10.71\ \Omega} = \mathbf{-280.11}$

e. $Z_o = r_o \| R_C = 50\ \text{k}\Omega \| 3\ \text{k}\Omega = \mathbf{2.83\ k\Omega}$ vs. $3\ \text{k}\Omega$

$$A_v = -\frac{r_o \| R_C}{r_e} = \frac{2.83\ \text{k}\Omega}{10.71\ \Omega} = \mathbf{-264.24} \text{ vs. } -280.11$$

5.6 POLARIZACIÓN POR MEDIO DEL DIVISOR DE VOLTAJE

La siguiente configuración que analizaremos es la red de polarización por medio *del divisor de voltaje* de la figura 5.26. Recuerde que el nombre de la configuración se deriva de la polarización por medio del divisor de voltaje en el lado de entrada para determinar el nivel de cd de V_B.

Sustituyendo el circuito equivalente r_e obtenemos la red de la figura 5.27. Observe la ausencia de R_E debido al efecto de cortocircuito de baja impedancia del capacitor de puenteo C_E. Es decir, a la frecuencia (o frecuencias) de operación la reactancia del capacitor es tan pequeña comparada con R_E, que se considera como un cortocircuito a través de R_E. Cuando V_{CC} se establece en cero, coloca un extremo de R_1 y R_C a un potencial de tierra, como se muestra en la figura 5.27. Además, observe que R_1 y R_2 permanecen en el circuito de entrada, en tanto que R_C forma parte del circuito de salida. La combinación en paralelo de R_1 y R_2 de define como

$$R' = R_1 \| R_2 = \frac{R_1 R_2}{R_1 + R_2} \tag{5.7}$$

Z_i De la figura 5.27

$$Z_i = R' \| \beta r_e \tag{5.8}$$




FIG. 5.26
Configuración de polarización por medio del divisor de voltaje.




FIG. 5.27
Sustitución del circuito equivalente r_e en la red equivalente de ca de la figura 5.26.

Z_o De la figura 5.27 con V_i ajustada a 0 V, y resulta $I_b = 0\ \mu A$ y $\beta I_b = 0$ mA,

$$Z_o = R_C \| r_o \qquad \textbf{(5.9)}$$

Si $r_o \geq 10R_C$,

$$Z_o \cong R_C \Big|_{r_o \geq 10R_C} \qquad \textbf{(5.10)}$$

A_v Como R_C y r_o están en paralelo,

$$V_o = -(\beta I_b)(R_C \| r_o)$$

e

$$I_b = \frac{V_i}{\beta r_e}$$

de modo que

$$V_o = -\beta\left(\frac{V_i}{\beta r_e}\right)(R_C \| r_o)$$

y

$$A_v = \frac{V_o}{V_i} = \frac{-R_C \| r_o}{r_e} \qquad \textbf{(5.11)}$$

la cual, observe, es un duplicado exacto de la ecuación obtenida para la configuración de polarización fija.

Para $r_o \geq 10R_C$,

$$A_v = \frac{V_o}{V_i} \cong -\frac{R_C}{r_e}\Bigg|_{r_o \geq 10R_C} \tag{5.12}$$

Relación de fase El signo negativo de la ecuación (5.11) revela un desfasamiento de 180° entre V_o y V_i.

EJEMPLO 5.2 Para la red de la figura 5.28, determine:

a. r_e.
b. Z_i.
c. $Z_o(r_o = \infty\ \Omega)$.
d. $A_v\ (r_o = \infty\ \Omega)$.
e. Los parámetros de la partes (b) a (d) si r_o = 50 kΩ y compare los resultados.




FIG. 5.28
Ejemplo 5.2.

Solución:

a. Cd: Prueba de $\beta R_E > 10R_2$,

$$(90)(1.5\text{ k}\Omega) > 10(8.2\text{ k}\Omega)$$
$$135\text{ k}\Omega > 82\text{ k}\Omega\ (\textit{satisfecha})$$

Utilizando el método aproximado, obtenemos

$$V_B = \frac{R_2}{R_1 + R_2}V_{CC} = \frac{(8.2\text{ k}\Omega)(22\text{ V})}{56\text{ k}\Omega + 8.2\text{ k}\Omega} = 2.81\text{ V}$$
$$V_E = V_B - V_{BE} = 2.81\text{ V} - 0.7\text{ V} = 2.11\text{ V}$$
$$I_E = \frac{V_E}{R_E} = \frac{2.11\text{ V}}{1.5\text{ k}\Omega} = 1.41\text{ mA}$$
$$r_e = \frac{26\text{ mV}}{I_E} = \frac{26\text{ mV}}{1.41\text{ mA}} = \mathbf{18.44\ \Omega}$$

b. $R' = R_1 \| R_2 = (56\text{ k}\Omega)\|(8.2\text{ k}\Omega) = 7.15\text{ k}\Omega$
$Z_i = R' \| \beta r_e = 7.15\text{ k}\Omega \| (90)(18.44\ \Omega) = 7.15\text{ k}\Omega \| 1.66\text{ k}\Omega$
$= \mathbf{1.35\ k\Omega}$

c. $Z_o = R_C = \mathbf{6.8\ k\Omega}$

d. $A_v = -\frac{R_C}{r_e} = -\frac{6.8\text{ k}\Omega}{18.44\ \Omega} = \mathbf{-368.76}$

e. $Z_i = \mathbf{1.35\ k\Omega}$

$Z_o = R_C \| r_o = 6.8\text{ k}\Omega \| 50\text{ k}\Omega = \mathbf{5.98\ k\Omega}$ vs. $6.8\text{ k}\Omega$

$A_v = -\frac{R_C \| r_o}{r_e} = -\frac{5.98\text{ k}\Omega}{18.44\ \Omega} = \mathbf{-324.3}$ vs. -368.76

Hubo una diferencia medible en los resultados de Z_o y A_v, porque *no* se satisfizo la condición $r_o \geq 10R_C$.

5.7 CONFIGURACIÓN DE POLARIZACIÓN EN EMISOR COMÚN

Las redes examinadas en esta sección incluyen un resistor de emisor que podemos o no puentear en el dominio de ca. Primero consideramos la situación sin puenteo, y luego modificamos la ecuación resultante para la configuración con puenteo.

Sin puenteo

La configuración más fundamental de las configuraciones sin puenteo aparece en la figura 5.29. El modelo r_e equivalente se sustituye en la figura 5.30, pero observe la ausencia de la resistencia r_o. El efecto de r_o es complicar mucho más el análisis, y considerando el hecho de que en la mayoría de las situaciones su efecto puede ser pasado por alto, no se incluirá en este análisis. Sin embargo, el efecto de r_o se analizará más adelante en esta sección.




FIG. 5.29
Configuración de polarización en emisor común.

FIG. 5.30
Sustitución del circuito equivalente r_e en la red equivalente de ca de la figura 5.29.




FIG. 5.31
Definición de la impedancia de entrada de un transistor con un resistor de emisor sin puentear.

Al aplicar la ley de voltajes de Kirchhoff al lado de entrada de la figura 5.30 obtenemos

$$V_i = I_b\beta r_e + I_e R_E$$

o

$$V_i = I_b\beta r_e + (\beta + I)I_b R_E$$

y la impedancia de entrada viendo hacia la red a la derecha de R_B es

$$Z_b = \frac{V_i}{I_b} = \beta r_e + (\beta + 1)R_E$$

El resultado que se muestra en la figura 5.31 revela que la impedancia de entrada de un transistor con un resistor sin puentear R_E se determina como

$$Z_b = \beta r_e + (\beta + 1)R_E \tag{5.13}$$

Como normalmente β es mucho mayor que I, la ecuación aproximada es

$$Z_b \cong \beta r_e + \beta R_E$$

y

$$Z_b \cong \beta(r_e + R_E) \tag{5.14}$$

Como en general R_E es mucho mayor que r_e, la ecuación (5.14) se puede reducir aún más a

$$Z_b \cong \beta R_E \tag{5.15}$$

Z_i Volviendo a la figura 5.30, tenemos

$$Z_i = R_B \| Z_b \tag{5.16}$$

Z_o Con V_i ajustado a cero, $I_B = 0$ y bI_B puede ser reemplazada por un equivalente de circuito abierto. El resultado es

$$Z_o = R_C \tag{5.17}$$

A_v

$$I_b = \frac{V_i}{Z_b}$$

y

$$V_o = -I_o R_C = -\beta I_b R_C$$
$$= -\beta\left(\frac{V_i}{Z_b}\right)R_C$$

con

$$A_v = \frac{V_o}{V_i} = -\frac{\beta R_C}{Z_b} \tag{5.18}$$

Sustituyendo $Z_b \cong \beta(r_e + R_E)$ obtenemos

$$A_v = \frac{V_o}{V_i} \cong -\frac{R_C}{r_e + R_E} \tag{5.19}$$

y por aproximación $Z_b \cong \beta R_E$,

$$A_v = \frac{V_o}{V_i} \cong -\frac{R_C}{R_E} \tag{5.20}$$

Observe que β no está en la ecuación para A, lo que demuestra una independencia en la variación de β.

Relación de fase El signo negativo en la ecuación (5.18) revela de nuevo un desfasamiento de 180° entre V_o y V_i.

Efecto de r_o Las ecuaciones que aparecen a continuación revelan claramente la complejidad adicional que resulta de la inclusión de r_o en el análisis. Sin embargo, observe en cada caso que cuando se satisfacen ciertas condiciones, las ecuaciones vuelven a la forma que se acaba de derivar. La derivación de cada ecuación va más allá de las necesidades de este texto y se le dejan a usted como ejercicio. Cada ecuación se puede derivar mediante una *cuidadosa* aplicación de las leyes básicas del análisis de circuitos como las leyes de voltajes y corrientes de Kirchhoff, conversiones de fuente, el teorema de Thévenin, etc. Las ecuaciones se incluyeron para eliminar el fastidioso asunto del efecto de r_o en los parámetros importantes de una configuración de transistor.

Z_i

$$Z_b = \beta r_e + \left[\frac{(\beta + 1) + R_C/r_o}{1 + (R_C + R_E)/r_o}\right]R_E \tag{5.21}$$

Como la relación R_C/r_o siempre es mucho menor que $(\beta + 1)$,

$$Z_b \cong \beta r_e + \frac{(\beta + 1)R_E}{1 + (R_C + R_E)/r_o}$$

Para $r_o \geq 10(R_C + R_E)$,

$$Z_b \cong \beta r_e + (\beta + 1)R_E$$

la cual se compara directamente con la ecuación (5.13).

Es decir, si $r_o \geq 10(R_C + R_E)$, resultan todas las ecuaciones derivadas con anterioridad. Como $\beta + 1 \cong \beta$, la siguiente ecuación es excelente para la mayoría de las aplicaciones:

$$\boxed{Z_b \cong \beta(r_e + R_E)} \quad {}_{r_o \geq 10(R_C + R_E)} \tag{5.22}$$

Z_o

$$\boxed{Z_o = R_C \| \left[r_o + \frac{\beta(r_o + r_e)}{1 + \dfrac{\beta r_e}{R_E}} \right]} \tag{5.23}$$

Sin embargo, $r_o \gg r_e$, y

$$Z_o \cong R_C \| r_o \left[1 + \frac{\beta}{1 + \dfrac{\beta r_e}{R_E}} \right]$$

la cual puede escribirse como

$$Z_o \cong R_C \| r_o \left[1 + \frac{1}{\dfrac{1}{\beta} + \dfrac{r_e}{R_E}} \right]$$

En general, $1/\beta$ y r_o/R_E son menores que uno y casi siempre suman menos que uno. El resultado es un factor de multiplicación para r_o mayor que uno. Para $\beta = 100$, $r_e = 10\ \Omega$ y $R_E = 1\ \text{k}\Omega$,

$$\frac{1}{\dfrac{1}{\beta} + \dfrac{r_e}{R_E}} = \frac{1}{\dfrac{1}{100} + \dfrac{10\ \Omega}{1000\ \Omega}} = \frac{1}{0.02} = 50$$

y

$$Z_o = R_C \| 51 r_o$$

la cual, obviamente, es R_C. Por lo tanto,

$$\boxed{Z_o \cong R_C} \quad \text{Cualquier nivel de } r_o \tag{5.24}$$

la cual ya se había obtenido antes.

A_v

$$\boxed{A_v = \frac{V_o}{V_i} = \frac{-\dfrac{\beta R_C}{Z_b}\left[1 + \dfrac{r_e}{r_o}\right] + \dfrac{R_C}{r_o}}{1 + \dfrac{R_C}{r_o}}} \tag{5.25}$$

La relación $\dfrac{r_e}{r_o} \ll 1$, y

$$A_v = \frac{V_o}{V_i} \cong \frac{-\dfrac{\beta R_C}{Z_b} + \dfrac{R_C}{r_o}}{1 + \dfrac{R_C}{r_o}}$$

Para $r_o \geq 10R_C$.

$$A_v = \frac{V_o}{V_i} \cong -\frac{\beta R_C}{Z_b}\Bigg|_{r_o \geq 10R_C} \tag{5.26}$$

como se había obtenido antes.

Puenteado

Si un capacitor de emisor C_E evita el R_E de la figura 5.19, se puede sustituir todo el modelo equivalente r_e y el resultado es la misma red equivalente como en la figura 5.22. Las ecuaciones (5.1) a (5.5) son, por consiguiente, aplicables.

EJEMPLO 5.3 Para la red de la figura 5.32, sin C_E (sin puenteo), determine:

a. r_e.
b. Z_i.
c. Z_o.
d. A_v.




FIG. 5.32
Ejemplo 5.3.

Solución:

a. Cd:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E} = \frac{20\text{ V} - 0.7\text{ V}}{470\text{ k}\Omega + (121)0.56\text{ k}\Omega} = 35.89\ \mu\text{A}$$

$$I_E = (\beta + 1)I_B = (121)(35.89\ \mu\text{A}) = 4.34\text{ mA}$$

y $$r_e = \frac{26\text{ mV}}{I_E} = \frac{26\text{ mV}}{4.34\text{ mA}} = \mathbf{5.99\ \Omega}$$

b. Sometiendo a prueba la condición $r_o \geq 10(R_C + R_E)$, obtenemos

$$40\text{ k}\Omega \geq 10(2.2\text{ k}\Omega + 0.56\text{ k}\Omega)$$
$$40\text{ k}\Omega \geq 10(2.76\text{ k}\Omega) = 27.6\text{ k}\Omega\ (\textit{satisfecha})$$

Por consiguiente,

$$Z_b \cong \beta(r_e + R_E) = 120(5.99\ \Omega + 560\ \Omega) = 67.92\text{ k}\Omega$$

y $$Z_i = R_B \| Z_b = 470\text{ k}\Omega \| 67.92\text{ k}\Omega = \mathbf{59.34\text{ k}\Omega}$$

c. $Z_o = R_C = \mathbf{2.2\ k\Omega}$

d. $r_o \geq 10R_C$ se satisface. Por consiguiente,

$$A_v = \frac{V_o}{V_i} \cong -\frac{\beta R_C}{Z_b} = -\frac{(120)(2.2\ \text{k}\Omega)}{67.92\ \text{k}\Omega}$$

$$= \mathbf{-3.89}$$

comparado con -3.93 utilizando la ecuación (5.20): $A_v \cong -R_C/R_E$

Mathcad

Las extensas ecuaciones que resultan del análisis de la configuración de polarización en emisor común demuestran el valor de ser experto en el uso del paquete de software Mathcad.

Las prioridades no permiten una descripción en detalle de cada paso del proceso, pero podemos hacer algunos comentarios. En primer lugar, todos los parámetros de la red que aparecerán en las ecuaciones deben definirse como se muestra en la figura 5.33. A continuación, se ingresan las ecuaciones para cada una de las cantidades deseadas como se muestra en la figura 5.33. A continuación se ingresan las ecuaciones para cada una de las cantidades deseadas, teniendo gran cuidado de incluir paréntesis en los lugares apropiados para asegurarse de que la ecuación resultante sea la correcta. En realidad, aparecen más paréntesis de los necesarios, pero son el resultado de un esfuerzo para que las ecuaciones se parezcan lo más posible a las que aparecen en el texto. Una vez que se ha definido cada ecuación, su valor se determina con sólo ingresar otra vez el nombre de la variable y hacer clic en el signo igual. Éste se muestra a la derecha de




FIG. 5.33
Parámetros y ecuaciones de red para el ejemplo 5.3.

cada ecuación a un nivel exactamente debajo de la ecuación definitoria. Para la corriente de base, por ejemplo, una vez que se ha ingresado **IB** y se oprime el signo igual, aparece la corriente de base de 35.89 μA. Observe a medida que avance hacia la parte inferior de la página que conforme se determina una variable, ésta se puede utilizar en las ecuaciones siguientes. De hecho, es una secuencia necesaria para que dichas ecuaciones dispongan de números específicos de que ocuparse.

Para cada una de las cantidades calculadas, se agrega un mensaje de texto que permite hacer una comparación con los resultados del ejemplo 5.3. Existe una excelente correspondencia entre los resultados cuando se considera que se utilizaron varias aproximaciones en el ejemplo 5.3. La diferencia mayor ocurre en el caso de la impedancia de entrada, la cual tiene una extensa ecuación para **Zb.** Esa diferencia se refleja en la ganancia de corriente, cuya diferencia es mayor que la obtenida para la impedancia de salida y ganancia de voltaje.

La verdadera belleza de haber ingresado todas estas ecuaciones correctamente es que el archivo se puede guardar y recuperar en cualquier momento. En cuanto los parámetros que aparecen en los dos primeros renglones se cambian, todas las cantidades en los renglones siguientes se vuelven a calcular —no es necesario reingresar ninguna de las ecuaciones—, y esta secuencia incluso realiza el análisis de cd antes de determinar la respuesta de ca.

EJEMPLO 5.4 Repita el análisis del ejemplo 5.3 con C_E en su lugar.

Solución:

a. El análisis de cd es el mismo y $r_e = 5.99\ \Omega$.
b. R_E es "puesta en cortocircuito" por C_E para el análisis de ca. Por consiguiente,

$$Z_i = R_B \| Z_b = R_B \| \beta r_e = 470\ \text{k}\Omega \| (120)(5.99\ \Omega)$$
$$= 470\ \text{k}\Omega \| 718.8\ \Omega \cong \mathbf{717.70\ \Omega}$$

c. $Z_o = R_C = \mathbf{2.2\ k\Omega}$

d. $A_v = -\dfrac{R_C}{r_e}$

$$= -\frac{2.2\ \text{k}\Omega}{5.99\ \Omega} = \mathbf{-367.28}\ (\text{un incremento significativo})$$

EJEMPLO 5.5 Para la red de la figura 5.34 (con C_E desconectado), determine (utilizando aproximaciones apropiadas):

a. r_e.
b. Z_i.
c. Z_o.
d. A_V.




FIG. 5.34
Ejemplo 5.5.

Solución:

a. Al comprobar la condición $\beta R_E > 10R_2$,

$$(210)(0.68\text{ k}\Omega) > 10(10\text{ k}\Omega)$$
$$142.8\text{ k}\Omega > 100\text{ k}\Omega\ (\textit{satisfecho})$$

tenemos

$$V_B = \frac{R_2}{R_1 + R_2}V_{CC} = \frac{10\text{ k}\Omega}{90\text{ k}\Omega + 10\text{ k}\Omega}(16\text{ V}) = 1.6\text{ V}$$
$$V_E = V_B - V_{BE} = 1.6\text{ V} - 0.7\text{ V} = 0.9\text{ V}$$
$$I_E = \frac{V_E}{R_E} = \frac{0.9\text{ V}}{0.68\text{ k}\Omega} = 1.324\text{ mA}$$
$$r_e = \frac{26\text{ mV}}{I_E} = \frac{26\text{ mV}}{1.324\text{ mA}} = \mathbf{19.64\ \Omega}$$

b. El circuito equivalente de ca se proporciona en la figura 5.35. La configuración resultante es diferente de la figura 5.30 sólo porque ahora

$$R_B = R' = R_1 \| R_2 = 9\text{ k}\Omega$$




FIG. 5.35
El circuito equivalente de ca de la figura 5.34.

Las condiciones de prueba de $r_o \geq 10\,(R_C + R_E)$ y $r_o \geq 10R_C$ se satisfacen. Utilizando aproximaciones apropiadas se obtiene

$$Z_b \cong \beta R_E = 142.8\text{ k}\Omega$$
$$Z_i = R_B \| Z_b = 9\text{ k}\Omega \| 142.8\text{ k}\Omega$$
$$= \mathbf{8.47\text{ k}\Omega}$$

c. $Z_o = R_C = \mathbf{2.2\text{ k}\Omega}$

d. $A_v = -\dfrac{R_C}{R_E} = -\dfrac{2.2\text{ k}\Omega}{0.68\text{ k}\Omega} = \mathbf{-3.24}$

EJEMPLO 5.6 Repita el ejemplo 5.5 con C_E en su lugar.

Solución:

a. El análisis de cd es el mismo, y $r_e = \mathbf{19.64\ \Omega}$.

b. $Z_b = \beta r_e = (210)(19.64\ \Omega) \cong 4.12\text{ k}\Omega$

$$Z_i = R_B \| Z_b = 9\text{ k}\Omega \| 4.12\text{ k}\Omega$$
$$= \mathbf{2.83\text{ k}\Omega}$$

c. $Z_o = R_C = \mathbf{2.2\text{ k}\Omega}$

d. $A_v = -\dfrac{R_C}{r_e} = -\dfrac{2.2\text{ k}\Omega}{19.64\ \Omega} = \mathbf{-112.02}$ (un incremento significativo)

En la figura 5.36 se muestra otra variación de la configuración de polarización de emisor. Para el análisis de cd, la resistencia del emisor es $R_{E_1} + R_{E_2}$, en tanto que para el de ca el resistor R_E en las ecuaciones anteriores es simplemente R_{E_1} con R_{E_2} evitado por C_E.




FIG. 5.36
Una configuración de polarización de emisor con una parte de la resistencia de polarización del emisor puenteada en el dominio de ca.

5.8 CONFIGURACIÓN EN EMISOR SEGUIDOR

Cuando la salida se toma de la terminal del emisor del transistor como se muestra en la figura 5.37, la red se conoce como *emisor seguidor*. El voltaje de salida siempre es un poco menor que la señal de entrada debido a la caída de la base al emisor, pero la aproximación $A_v \cong 1$ en general es buena. A diferencia del voltaje en el colector, el voltaje en el emisor está en fase con la señal V_i. Es decir, V_o y V_i alcanzan sus valores pico positivos y negativos al mismo tiempo. El hecho de que V_o "siga" a la magnitud de V_i con una relación en fase, explica la terminología emisor seguidor.




FIG. 5.37
Configuración en emisor seguidor.

La configuración en emisor seguidor más común aparece en la figura 5.37. De hecho, como el colector se conecta a tierra para el análisis de ca, en realidad es una configuración en *colector común*. Más adelante en esta sección aparecerán otras variaciones de la figura 5.37 que toman la salida del emisor con $V_o \cong V_i$.

La configuración en emisor seguidor se suele utilizar para propósitos de igualación de frecuencia. Presenta una alta impedancia a la entrada y una baja impedancia a la salida, la cual es la oposición directa de la configuración de polarización fija estándar. El efecto resultante es casi como el obtenido con un transformador, donde una carga se iguala a la impedancia de la fuente para una máxima transferencia de potencia a través del sistema.

Sustituyendo el circuito equivalente r_e en la red de la figura 5.37 se obtiene la red de la figura 5.38. El efecto de r_o se analizará más adelante en esta sección.




FIG. 5.38
Sustitución del circuito equivalente r_e en la red equivalente de ca de la figura 5.37.

Z_i La impedancia de entrada se determina como se describió en la sección anterior:

$$\boxed{Z_i = R_B \| Z_b} \tag{5.27}$$

con

$$\boxed{Z_b = \beta r_e + (\beta + 1)R_E} \tag{5.28}$$

o

$$\boxed{Z_b \cong \beta(r_e + R_E)} \tag{5.29}$$

y

$$\boxed{Z_b \cong \beta R_E}_{R_E \gg r_e} \tag{5.30}$$

Z_o La impedancia de salida se describe mejor escribiendo primero la ecuación para la corriente I_b,

$$I_b = \frac{V_i}{Z_b}$$

y luego multiplicando por $(\beta + 1)$ para establecer I_e. Es decir,

$$I_e = (\beta + 1)I_b = (\beta + 1)\frac{V_i}{Z_b}$$

Sustituyendo en lugar de Z_b obtenemos

$$I_e = \frac{(\beta + 1)V_i}{\beta r_e + (\beta + 1)R_E}$$

o

$$I_e = \frac{V_i}{[\beta r_e/(\beta + 1)] + R_E}$$

pero

$$(\beta + 1) \cong \beta$$

y

$$\frac{\beta r_e}{\beta + 1} \cong \frac{\beta r_e}{\beta} = r_e$$

de modo que

$$\boxed{I_e \cong \frac{V_i}{r_e + R_E}} \tag{5.31}$$




FIG. 5.39
Definición de la impedancia de salida para la configuración en emisor seguidor.

Si ahora construimos la red definida por la ecuación (5.31), obtenemos la configuración de la figura 5.39.

Para determinar Z_o, V_i se hacen cero y

$$\boxed{Z_o = R_E \| r_e} \tag{5.32}$$

Como por lo general R_E es mucho mayor que r_e, a menudo se aplica la siguiente aproximación:

$$Z_o \cong r_e \tag{5.33}$$

A_v Se puede utilizar la figura 5.39 para determinar la ganancia de voltaje mediante una aplicación de la regla del divisor de voltaje:

$$V_o = \frac{R_E V_i}{R_E + r_e}$$

y

$$A_v = \frac{V_o}{V_i} = \frac{R_E}{R_E + r_e} \tag{5.34}$$

Como R_E casi siempre es mucho mayor que r_e, $R_E + r_e \cong R_E$ y

$$A_v = \frac{V_o}{V_i} \cong 1 \tag{5.35}$$

Relación de fase Como lo revelan la ecuación (5.34) y los planteamientos anteriores de esta sección, V_o y V_i están en fase para la configuración en emisor seguidor.

Efecto de r_o

Z_i

$$Z_b = \beta r_e + \frac{(\beta + 1)R_E}{1 + \dfrac{R_E}{r_o}} \tag{5.36}$$

Si se satisface la condición $r_o \geq 10R_E$,

$$Z_b = \beta r_e + (\beta + 1)R_E$$

la cual coincide con las conclusiones anteriores con

$$Z_b \cong \beta(r_e + R_E) \quad {}_{r_o \geq 10R_E} \tag{5.37}$$

Z_o

$$Z_o = r_o \| R_E \| \frac{\beta r_e}{(\beta + 1)} \tag{5.38}$$

Utilizando $\beta + 1 \cong \beta$, obtenemos

$$Z_o = r_o \| R_E \| r_e$$

y como $r_o \gg r_e$,

$$Z_o \cong R_E \| r_e \quad \text{Cualquier } r_o \tag{5.39}$$

A_v

$$A_v = \frac{(\beta + 1)R_E/Z_b}{1 + \dfrac{R_E}{r_o}} \tag{5.40}$$

Si se satisface la condición $r_o \geq 10R_E$ y utilizamos la aproximación $\beta + 1 \cong \beta$ vemos que

$$A_v \cong \frac{\beta R_E}{Z_b}$$

Pero $$Z_b \cong \beta(r_e + R_E)$$

de modo que $$A_v \cong \frac{\beta R_E}{\beta(r_e + R_E)}$$

y $$\boxed{A_v \cong \frac{R_E}{r_e + R_E}}\Bigg|_{r_o \geq 10R_E} \qquad \textbf{(5.41)}$$

EJEMPLO 5.7 Para la red en emisor seguidor de la figura 5.40, determine:

a. r_o.
b. Z_i.
c. Z_o.
d. A_V.
e. Repita las partes (b) a (d) con r_e = 25 kΩ y compare los resultados.




FIG. 5.40
Ejemplo 5.7.

Solución:

a. $$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E}$$
$$= \frac{12\text{ V} - 0.7\text{ V}}{220\text{ k}\Omega + (101)3.3\text{ k}\Omega} = 20.42\ \mu\text{A}$$
$$I_E = (\beta + 1)I_B$$
$$= (101)(20.42\ \mu\text{A}) = 2.062\text{ mA}$$
$$r_e = \frac{26\text{ mV}}{I_E} = \frac{26\text{ mV}}{2.062\text{ mA}} = \mathbf{12.61\ \Omega}$$

b. $$Z_b = \beta r_e + (\beta + 1)R_E$$
$$= (100)(12.61\ \Omega) + (101)(3.3\text{ k}\Omega)$$
$$= 1.261\text{ k}\Omega + 333.3\text{ k}\Omega$$
$$= 334.56\text{ k}\Omega \cong \beta R_E$$
$$Z_i = R_B \| Z_b = 220\text{ k}\Omega \| 334.56\text{ k}\Omega$$
$$= \mathbf{132.72\ k\Omega}$$

c. $$Z_o = R_E \| r_e = 3.3\text{ k}\Omega \| 12.61\ \Omega$$
$$= \mathbf{12.56\ \Omega} \cong r_e$$

d. $$A_v = \frac{V_o}{V_i} = \frac{R_E}{R_E + r_e} = \frac{3.3\text{ k}\Omega}{3.3\text{ k}\Omega + 12.61\ \Omega}$$
$$= \mathbf{0.996} \cong \mathbf{1}$$

e. Al comprobar la condición $r_o \geq 10R_E$, tenemos

$$25\text{ k}\Omega \geq 10(3.3\text{ k}\Omega) = 33\text{ k}\Omega$$

la cual *no* se satisface. Por consiguiente,

$$Z_b = \beta r_e + \frac{(\beta + 1)R_E}{1 + \dfrac{R_E}{r_o}} = (100)(12.61\ \Omega) + \frac{(100 + 1)3.3\text{ k}\Omega}{1 + \dfrac{3.3\text{ k}\Omega}{25\text{ k}\Omega}}$$

$$= 1.261\text{ k}\Omega + 294.43\text{ k}\Omega$$

$$= 295.7\text{ k}\Omega$$

con $Z_i = R_B \| Z_b = 220\text{ k}\Omega \| 295.7\text{ k}\Omega$

$$= \mathbf{126.15\ k\Omega} \text{ vs. } 132.72\text{ k}\Omega \quad \text{ya obtenida antes}$$

$$Z_o = R_E \| r_e = \mathbf{12.56\ \Omega} \quad \text{como se obtuvo antes}$$

$$A_v = \frac{(\beta + 1)R_E/Z_b}{\left[1 + \dfrac{R_E}{r_o}\right]} = \frac{(100 + 1)(3.3\text{ k}\Omega)/295.7\text{ k}\Omega}{\left[1 + \dfrac{3.3\text{ k}\Omega}{25\text{ k}\Omega}\right]}$$

$$= \mathbf{0.996 \cong 1}$$

que concuerda con el resultado anterior.

En general, por consiguiente, aun cuando no se satisfaga la condición $r_e \geq 10R_E$, los resultados para Z_o y A_v son los mismos, con Z_i ligeramente menor. Los resultados indican que para la mayoría de las aplicaciones se puede obtener una buena aproximación de los resultados reales con sólo ignorar los efectos de r_o para esta configuración.

La red de la figura 5.41 es una variación de la red de la figura 5.37, la cual emplea una sección de entrada del divisor de voltaje para establecer las condiciones de polarización. Las ecuaciones (5.27) a (5.30) se cambian sólo con reemplazar R_B por $R' = R_1 \| R_2$.

La red de la figura 5.42 también proporciona las características de entrada/salida de un emisor seguidor, pero incluye un resistor de colector R_C. En este caso R_B se reemplaza otra vez con la combinación en paralelo de R_1 y R_2. La impedancia de entrada Z_i y la impedancia de salida Z_o no se ven afectadas por R_C porque no se refleja en las redes equivalentes de base o emisor. En realidad, el único efecto de R_C es determinar el punto Q de operación.




FIG. 5.41
Configuración en emisor seguidor con una disposición de polarización por medio del divisor de voltaje.




FIG. 5.42
Configuración en emisor seguidor con un resistor de colector R_C.

5.9 CONFIGURACIÓN EN BASE COMÚN

La configuración en base común se caracteriza por tener una impedancia de entrada baja e impedancia de salida y una ganancia de corriente menor que 1. La ganancia de voltaje, sin embargo, puede ser bastante grande. La configuración estándar aparece en la figura 5.43, con el modelo equivalente r_e en base común sustituido en la figura 5.44. La impedancia de salida r_o del




FIG. 5.43
Configuración en base común.

FIG. 5.44
Sustitución del circuito equivalente r_e en la red equivalente de ca de la figura 5.45.

transistor no se incluye para la configuración en base común, ya que por lo general está en el intervalo de los megaohms y puede ser ignorada en paralelo con el resistor R_C.

Z_i

$$Z_i = R_E \| r_e \tag{5.42}$$

Z_o

$$Z_o = R_C \tag{5.43}$$

A_v

$$V_o = -I_o R_C = -(-I_c)R_C = \alpha I_e R_C$$

con

$$I_e = \frac{V_i}{r_e}$$

de modo que

$$V_o = \alpha\left(\frac{V_i}{r_e}\right)R_C$$

y

$$A_v = \frac{V_o}{V_i} = \frac{\alpha R_C}{r_e} \cong \frac{R_C}{r_e} \tag{5.44}$$

A_i Suponiendo que $R_E \gg r_e$ resulta

$$I_e = I_i$$

y

$$I_o = -\alpha I_e = -\alpha I_i$$

con

$$A_i = \frac{I_o}{I_i} = -\alpha \cong -1 \tag{5.45}$$

Relación de fase El hecho de que A_v sea un número positivo muestra que V_o y V_i están en fase en el caso de la configuración en base común.

Efecto de r_o Para la configuración en base común $r_o = 1/h_{ob}$ por lo general está en el intervalo del los megaohms y es suficientemente más grande que la resistencia en paralelo R_C para permitir la aproximación $r_o \| R_C \cong R_C$.

EJEMPLO 5.8 Para la red de la figura 5.45, determine:

a. r_e.
b. Z_i.
c. Z_o.
d. A_v.
e. A_i.




FIG. 5.45
Ejemplo 5.8.

Solución:

a. $I_E = \dfrac{V_{EE} - V_{BE}}{R_E} = \dfrac{2\text{ V} - 0.7\text{ V}}{1\text{ k}\Omega} = \dfrac{1.3\text{ V}}{1\text{ k}\Omega} = 1.3\text{ mA}$

$r_e = \dfrac{26\text{ mV}}{I_E} = \dfrac{26\text{ mV}}{1.3\text{ mA}} = \mathbf{20\ \Omega}$

b. $Z_i = R_E \| r_e = 1\text{ k}\Omega \| 20\ \Omega$
$= \mathbf{19.61\ \Omega} \cong r_e$

c. $Z_o = R_C = \mathbf{5\text{ k}\Omega}$

d. $A_v \cong \dfrac{R_C}{r_e} = \dfrac{5\text{ k}\Omega}{20\ \Omega} = \mathbf{250}$

e. $A_i = \mathbf{-0.98} \cong -1$

5.10 CONFIGURACIÓN DE REALIMENTACIÓN DEL COLECTOR

La red de realimentación del colector de la figura 5.46 emplea una ruta de realimentación del colector a la base para incrementar la estabilidad del sistema como se planteó en la sección 4.6. Sin embargo, la maniobra simple de conectar un resistor de la base al colector en lugar de la base a la fuente de cd tiene un efecto significativo en el nivel de dificultad que se presenta al analizar la red.

Algunos de los pasos que se realizarán a continuación son el resultado de la experiencia de trabajar con tales configuraciones. No se espera que un estudiante nuevo en el tema siga la secuencia de los pasos descritos sin que se equivoque en uno o dos. Sustituir el circuito equivalente y dibujar de nuevo la red permite la configuración de la figura 5.47. Los efectos de la resistencia de salida r_o de un transistor se analizarán más adelante en esta sección.




FIG. 5.46
Configuración de realimentación del colector.




FIG. 5.47
Sustitución del circuito equivalente r_e en la red equivalente de la figura 5.46.

Z_i

$$I' = \frac{V_o - V_i}{R_F}$$

con $$V_o = -I_o R_C$$

e $$I_o = \beta I_b + I'$$

Como normalmente βI_b es mucho mayor que I',

$$I_o \cong \beta I_b$$

y $$V_o = -(\beta I_b)R_C = -\beta I_b R_C$$

pero $$I_b = \frac{V_i}{\beta r_e}$$

y $$V_o = -\beta\left(\frac{V_i}{\beta r_e}\right)R_C = -\frac{R_C}{r_e}V_i$$

Por consiguiente,

$$I' = \frac{V_o - V_i}{R_F} = \frac{V_o}{R_F} - \frac{V_i}{R_F} = -\frac{R_C V_i}{r_e R_F} - \frac{V_i}{R_F} = -\frac{1}{R_F}\left[1 + \frac{R_C}{r_e}\right]V_i$$

El resultado es

$$V_i = I_b \beta r_e = (I_i + I')\beta r_e = I_i \beta r_e + I' \beta r_e$$

$$V_i = I_i \beta r_e - \frac{1}{R_F}\left[1 + \frac{R_C}{r_e}\right]\beta r_e V_i$$

o

$$V_i\left[1 + \frac{\beta r_e}{R_F}\left[1 + \frac{R_C}{r_e}\right]\right] = I_i \beta r_e$$

y

$$Z_i = \frac{V_i}{I_i} = \frac{\beta r_e}{1 + \dfrac{\beta r_e}{R_F}\left[1 + \dfrac{R_C}{r_e}\right]}$$

pero R_C suele ser mucho mayor que r_e, y

$$1 + \frac{R_C}{r_e} \cong \frac{R_C}{r_e}$$

de modo que

$$Z_i = \frac{\beta r_e}{1 + \dfrac{\beta R_C}{R_F}}$$

o

$$Z_i = \frac{r_e}{\dfrac{1}{\beta} + \dfrac{R_C}{R_F}} \qquad \textbf{(5.46)}$$

Z_o Si ajustamos V_i a cero como se requiere para definir Z_o, la red aparecerá como se muestra en la figura 5.48. El efecto de βr_e, se elimina y R_F aparece en paralelo con R_C y

$$Z_o \cong R_C \| R_F \qquad \textbf{(5.47)}$$




FIG. 5.48
Definición de Z_o para la configuración de realimentación del colector.

A_v En el nodo C de la figura 5.47,

$$I_o = \beta I_b + I'$$

Para valores típicos, $\beta I_b \gg I$ e $I_o \cong \beta I_b$. Tenemos

$$V_o = -I_o R_C = -(\beta I_b)R_C$$

Sustituyendo $I_b = V_i/\beta r_e$, obtenemos

$$V_o = -\beta \frac{V_i}{\beta r_e} R_C$$

y

$$A_v = \frac{V_o}{V_i} = -\frac{R_C}{r_e} \qquad \textbf{(5.48)}$$

Relación de fase El signo negativo de la ecuación (5.48) indica un desfasamiento de 180° entre V_o y V_i.

Efecto de r_o

Z_i Un análisis completo sin aplicar aproximaciones da

$$Z_i = \frac{1 + \dfrac{R_C \| r_o}{R_F}}{\dfrac{1}{\beta r_e} + \dfrac{1}{R_F} + \dfrac{R_C \| r_o}{R_F r_e}} \tag{5.49}$$

Reconociendo que $1/R_F \cong 0$ y aplicando la condición $r_o \geq 10R_C$, obtenemos

$$Z_i = \frac{1 + \dfrac{R_C}{R_F}}{\dfrac{1}{\beta r_e} + \dfrac{R_C}{R_F r_e}}$$

pero por lo general $R_C/R_F \gg 1$, y

$$Z_i = \frac{1}{\dfrac{1}{\beta r_e} + \dfrac{R_C}{R_F r_e}}$$

o

$$Z_i \cong \left. \frac{r_e}{\dfrac{1}{\beta} + \dfrac{R_C}{R_F}} \right|_{r_o \geq 10R_C} \tag{5.50}$$

como se obtuvo antes

Z_o Incluyendo r_o en paralelo con R_C en la figura 5.48 obtenemos

$$Z_o = r_o \| R_C \| R_F \tag{5.51}$$

Para $r_o \geq 10R_C$

$$Z_o \cong R_C \| R_F \Big|_{r_o \geq 10R_C} \tag{5.52}$$

Como se obtuvo antes. Para la condición común de $R_F \gg R_C$,

$$Z_o \cong R_C \Big|_{r_o \geq 10R_C, R_F \gg R_C} \tag{5.53}$$

A_v

$$A_v = -\frac{\left[\dfrac{1}{R_F} + \dfrac{1}{r_e}\right](r_o \| R_C)}{1 + \dfrac{r_o \| R_C}{R_F}} \tag{5.54}$$

Como $R_F \gg r_e$,

$$A_v \cong -\frac{\dfrac{r_o \| R_C}{r_e}}{1 + \dfrac{r_o \| R_C}{R_F}}$$

Para $r_o \geq 10R_C$

$$A_v \cong \left. -\frac{\dfrac{R_C}{r_e}}{1 + \dfrac{R_C}{R_F}} \right|_{r_o \geq 10R_C} \tag{5.55}$$

y como en general R_C/R_F es mucho menor que uno,

$$A_v \cong -\frac{R_C}{r_e} \qquad _{r_o \geq 10R_C,\ R_F >> R_C} \tag{5.56}$$

como se obtuvo antes.

EJEMPLO 5.9 Para la red de la figura 5.62, determine:

a. r_e.
b. Z_i.
c. Z_o.
d. A_v.
e. Repita las partes (b) a (d) con $r_o = 20\ \text{k}\Omega$ y compare los resultados.




FIG. 5.49
Ejemplo 5.9.

Solución:

a. $I_B = \dfrac{V_{CC} - V_{BE}}{R_F + \beta R_C} = \dfrac{9\ \text{V} - 0.7\ \text{V}}{180\ \text{k}\Omega + (200)2.7\ \text{k}\Omega}$

$= 11.53\ \mu\text{A}$

$I_E = (\beta + 1)I_B = (201)(11.53\ \mu\text{A}) = 2.32\ \text{mA}$

$r_e = \dfrac{26\ \text{mV}}{I_E} = \dfrac{26\ \text{mV}}{2.32\ \text{mA}} = \mathbf{11.21\ \Omega}$

b. $Z_i = \dfrac{r_e}{\dfrac{1}{\beta} + \dfrac{R_C}{R_F}} = \dfrac{11.21\ \Omega}{\dfrac{1}{200} + \dfrac{2.7\ \text{k}\Omega}{180\ \text{k}\Omega}} = \dfrac{11.21\ \Omega}{0.005 + 0.015}$

$= \dfrac{11.21\Omega}{0.02} = 50(11.21\ \Omega) = \mathbf{560.5\ \Omega}$

c. $Z_o = R_C \| R_F = 2.7\ \text{k}\Omega \| 180\ \text{k}\Omega = \mathbf{2.66\ k\Omega}$

d. $A_v = -\dfrac{R_C}{r_e} = -\dfrac{27\ \text{k}\Omega}{11.21\ \Omega} = \mathbf{-240.86}$

e. Z_i: *No* se satisfizo la condición $r_o \geq 10R_C$. Por consiguiente,

$$Z_i = \frac{1 + \dfrac{R_C \| r_o}{R_F}}{\dfrac{1}{\beta r_e} + \dfrac{1}{R_F} + \dfrac{R_C \| r_o}{R_F r_e}} = \frac{1 + \dfrac{2.7\ \text{k}\Omega \| 20\ \text{k}\Omega}{180\ \text{k}\Omega}}{\dfrac{1}{(200)(11.21)} + \dfrac{1}{180\ \text{k}\Omega} + \dfrac{2.7\ \text{k}\Omega \| 20\ \text{k}\Omega}{(180\ \text{k}\Omega)(11.21\ \Omega)}}$$

$$= \frac{1 + \dfrac{2.38\ \text{k}\Omega}{180\ \text{k}\Omega}}{0.45 \times 10^{-3} + 0.006 \times 10^{-3} + 1.18 \times 10^{-3}} = \frac{1 + 0.013}{1.64 \times 10^{-3}}$$

$= \mathbf{617.7\ \Omega}$ vs. 560.5 Ω anterior

Z_o:

$$Z_o = r_o \| R_C \| R_F = 20\,\text{k}\Omega \| 2.7\,\text{k}\Omega \| 180\,\text{k}\Omega$$
$$= \mathbf{2.35\,k\Omega} \text{ vs. } 2.66\,\text{k}\Omega \text{ anterior}$$

A_v:

$$A_v = \frac{-\left[\dfrac{1}{R_F} + \dfrac{1}{r_e}\right](r_o \| R_C)}{1 + \dfrac{r_o \| R_C}{R_F}} = \frac{-\left[\dfrac{1}{180\,\text{k}\Omega} + \dfrac{1}{11.21\,\Omega}\right](2.38\,\text{k}\Omega)}{1 + \dfrac{2.38\,\text{k}\Omega}{180\,\text{k}\Omega}}$$
$$= \frac{-[5.56 \times 10^{-6} - 8.92 \times 10^{-2}](2.38\,\text{k}\Omega)}{1 + 0.013}$$
$$= \mathbf{-209.56} \text{ vs. } -240.86 \text{ anterior}$$

Para la configuración de la figura 5.50, las ecuaciones (5.57) a (5.59) determinan las variables de interés. Las derivaciones se dejan como ejercicio al final del capítulo.




FIG. 5.50
Configuración de realimentación del colector con un resistor de emisor R_E.

Z_i

$$Z_i \cong \frac{R_E}{\left[\dfrac{1}{\beta} + \dfrac{(R_E + R_C)}{R_F}\right]} \qquad \textbf{(5.57)}$$

Z_o

$$Z_o = R_C \| R_F \qquad \textbf{(5.58)}$$

A_v

$$A_v \cong -\frac{R_C}{R_E} \qquad \textbf{(5.59)}$$

5.11 CONFIGURACIÓN DE REALIMENTACIÓN DE CD DEL COLECTOR

La red de la figura 5.51 dispone de un resistor de realimentación de cd para la estabilidad incrementada; sin embargo, el capacitor C_3 desplazará partes de la resistencia de realimentación a las secciones de entrada y salida de la red en el dominio de ca. Los niveles de resistencia de entrada y salida de ca determinarán la parte de R_F desplazada al lado de entrada o salida.




FIG. 5.51
Configuración de realimentación de cd del colector.

En la frecuencia o frecuencias de operación el capacitor asumirá un equivalente de cortocircuito con respecto a tierra por su bajo nivel de impedancia comparado con el de otros elementos de la red. Entonces, el circuito equivalente de ca de señal pequeña aparecerá como se muestra en la figura 5.52.




FIG. 5.52
Sustitución del circuito equivalente r_e en la red de ca de la figura 5.51.

Z_i

$$Z_i = R_{F_1} \| \beta r_e \tag{5.60}$$

Z_o

$$Z_o = R_C \| R_{F_2} \| r_o \tag{5.61}$$

Para $r_o \geq 10R_C$,

$$Z_o \cong R_C \| R_{F_2} \Big|_{r_o \geq 10R_C} \tag{5.62}$$

A_v

$$R' = r_o \| R_{F_2} \| R_C$$

y

$$V_o = -\beta I_b R'$$

pero

$$I_b = \frac{V_i}{\beta r_e}$$

y

$$V_o = -\beta \frac{V_i}{\beta r_e} R'$$

de modo que

$$A_v = \frac{V_o}{V_i} = -\frac{r_o \| R_{F_2} \| R_C}{r_e} \tag{5.63}$$

Para $r_b \geq 10R_C$,

$$A_v = \frac{V_o}{V_i} \cong -\frac{R_{F_2} \| R_C}{r_e} \Bigg|_{r_o \geq 10R_C} \qquad \textbf{(5.64)}$$

Relación de fase El signo negativo en la ecuación (5.63) revela claramente un desfasamiento de 180° entre los voltajes de entrada y salida.

EJEMPLO 5.10 Para la red de la figura 5.53, determine:

a. r_e.
b. Z_i.
c. Z_o.
d. A_v.




FIG. 5.53
Ejemplo 5.10.

Solución:

a. Cd: $I_B = \dfrac{V_{CC} - V_{BE}}{R_F + \beta R_C}$

$$= \frac{12\text{ V} - 0.7\text{ V}}{(120\text{ k}\Omega + 68\text{ k}\Omega) + (140)3\text{ k}\Omega}$$

$$= \frac{11.3\text{ V}}{608\text{ k}\Omega} = 18.6\ \mu\text{A}$$

$$I_E = (\beta + 1)I_B = (141)(18.6\ \mu\text{A})$$

$$= 2.62\text{ mA}$$

$$r_e = \frac{26\text{ mV}}{I_E} = \frac{26\text{ mV}}{2.62\text{ mA}} = \mathbf{9.92\ \Omega}$$

b. $\beta r_e = (140)(9.92\ \Omega) = 1.39\text{ k}\Omega$

La red equivalente de ca aparece en la figura 5.54.

$Z_i = R_{F_1} \| \beta r_e = 120\text{ k}\Omega \| 1.39\text{ k}\Omega$

$\cong \mathbf{1.37\ k\Omega}$




FIG. 5.54
Sustitución del circuito equivalente r_e en la red equivalente de ca de la figura 5.53.

c. Al probar la condición $r_o \geq 10R_C$, encontramos

$$30\,\text{k}\Omega \geq 10(3\,\text{k}\Omega) = 30\,\text{k}\Omega$$

la cual se satisface por el signo igual en la condición. Por consiguiente,

$$Z_o \cong R_C \| R_{F_2} = 3\,\text{k}\Omega \| 68\,\text{k}\Omega$$
$$= \mathbf{2.87\,k\Omega}$$

d. $r_o \geq 10R_C$; por consiguiente,

$$A_v \cong -\frac{R_{F_2} \| R_C}{r_e} = -\frac{68\,\text{k}\Omega \| 3\,\text{k}\Omega}{9.92\,\Omega}$$
$$\cong -\frac{2.87\,\text{k}\Omega}{9.92\,\Omega}$$
$$\cong \mathbf{-289.3}$$

5.12 DETERMINACIÓN DE LA GANANCIA DE CORRIENTE

Es posible que haya observado en las últimas siete secciones que no se determinó la ganancia de corriente para cada configuración. Las primeras ediciones de este libro contenían los detalles de la determinación de esa ganancia, pero en realidad la ganancia de voltaje casi siempre es la ganancia de mayor importancia. La ausencia de las derivaciones no deberá preocupar porque:

Para cada configuración de transistor, la ganancia de corriente se puede determinar directamente a partir de la ganancia de voltaje, la carga definida y la impedancia de entrada.

La derivación de la ecuación que relaciona las ganancias de voltaje y corriente se puede hacer utilizando la configuración de dos puertos de la figura 5.55.




FIG. 5.55
Determinación de la ganancia de corriente utilizando la ganancia de voltaje.

La ganancia de corriente se define como

$$A_i = \frac{I_o}{I_i} \qquad \textbf{(5.65)}$$

Al aplicar la ley de Ohm a los circuitos de entrada y salida obtenemos

$$I_i = \frac{V_i}{Z_i} \qquad \text{y} \qquad I_o = -\frac{V_o}{R_L}$$

El signo menos asociado con la ecuación de salida está ahí sólo para indicar que la polaridad del voltaje de salida está determinada por una corriente de salida que tiene la dirección opuesta. Por definición, las corrientes de entrada y salida tienen una dirección que forma parte de la configuración de dos puertos.

Sustituyendo en la ecuación (5.65) resulta entonces

$$A_{i_L} = \frac{I_o}{I_i} = \frac{-\dfrac{V_o}{R_L}}{\dfrac{V_i}{Z_i}} = -\frac{V_o}{V_i} \cdot \frac{Z_i}{R_L}$$

y la siguiente ecuación importante:

$$\boxed{A_{i_L} = -A_{v_L}\frac{Z_i}{R_L}} \qquad \textbf{(5.66)}$$

La ubicación de V_i e I_o define el valor de R_L.

Para demostrar la validez de la ecuación (5.66), considere la configuración de polarización por medio del divisor de voltaje de la figura 5.26.

Utilizando los resultados del ejemplo 5.2, encontramos

$$I_i = \frac{V_i}{Z_i} = \frac{V_i}{1.35\text{ k}\Omega} \text{ y } I_o = -\frac{V_o}{R_L} = -\frac{V_o}{6.8\text{ k}\Omega}$$

de modo que

$$A_{i_L} = \frac{I_o}{I_i} = \frac{\left(-\dfrac{V_o}{6.8\text{ k}\Omega}\right)}{\dfrac{V_i}{1.35\text{ k}\Omega}} = -\left(\frac{V_o}{V_i}\right)\left(\frac{1.35\text{ k}\Omega}{6.8\text{ k}\Omega}\right)$$

$$= -(-368.76)\left(\frac{1.35\text{ k}\Omega}{6.8\text{ k}\Omega}\right) = \mathbf{73.2}$$

Utilizando la ecuación 5.66:

$$A_{i_L} = -A_{v_L}\frac{Z_i}{R_L} = -(-368.76)\left(\frac{1.35\text{ k}\Omega}{6.8\text{ k}\Omega}\right) = \mathbf{73.2}$$

cuyo formato es igual al de la ecuación resultante anterior y el mismo resultado.

Para algunas configuraciones la solución de la ganancia de corriente será más complicada si se desea una solución en función de los parámetros de red. Sin embargo, si todo lo que se desea es una solución numérica, basta sustituir el valor de los tres parámetros del análisis de la ganancia de voltaje.

Como un segundo ejemplo, considere la configuración de polarización en base común de la sección 5.10. En este caso la ganancia de voltaje es

$$A_{v_L} \cong \frac{R_C}{r_e}$$

y la impedancia de entrada es

$$Z_i \cong R_E \| r_e \cong r_e$$

con R_L definida como R_C por la ubicación de I_o.

El resultado es el siguiente:

$$A_{i_L} = -A_{v_L}\frac{Z_i}{R_L} = \left(-\frac{R_C}{r_e}\right)\left(\frac{r_e}{R_C}\right) \cong -1$$

lo cual concuerda con la solución de esa sección porque $I_c \cong I_e$. Observe en este caso que la corriente de salida tiene la dirección opuesta a la que aparece en las redes de esa sección debido al signo menos.

5.13 EFECTO DE R_L Y R_S

Todos los parámetros determinados en las últimas secciones lo han sido para un amplificador descargado con el voltaje de entrada conectado directamente a una terminal del transistor. En esta sección investigaremos el efecto de la aplicación de una carga a la terminal de salida y el de utilizar una fuente con una resistencia interna. La red de la figura 5.66a es típica de las que se investigaron en la sección anterior. Como no se conectó una carga resistiva a la terminal de salida, la ganancia comúnmente se conoce como ganancia sin carga y su notación es la siguiente:

$$A_{v_{NL}} = \frac{V_o}{V_i} \tag{5.67}$$

En la figura 5.66b se ha agregado una carga en la forma de un resistor R_L, la cual cambiará la ganancia total del sistema. Por lo común, esta ganancia con carga tiene la siguiente notación:

$$A_{v_L} = \left.\frac{V_o}{V_i}\right|_{\text{con } R_L} \tag{5.68}$$

En la figura 5.56c se introdujeron tanto una carga como una resistencia de la fuente, las cuales tendrán un efecto adicional sobre la ganancia del sistema. La ganancia resultante se da por lo común con la siguiente notación:

$$A_{v_s} = \left.\frac{V_o}{V_s}\right|_{\text{con } R_L \text{ y } R_S} \tag{5.69}$$




FIG. 5.56
Configuraciones de amplificador: (a) sin carga; (b) con carga; (c) con carga y una resistencia de la fuente.

El análisis que sigue demostrará que:

La ganancia de voltaje con carga de un amplificador siempre es menor que la ganancia sin carga.

Dicho de otro modo, la adición de un resistor de carga R_L a la configuración de la figura 5.56a siempre tendrá el efecto de reducir la ganancia por debajo del nivel sin carga.

Además:

La ganancia obtenida con una resistencia de la fuente en el lugar siempre será menor que la obtenida con carga o sin carga.

En total, por consiguiente, la ganancia máxima se obtiene en condiciones sin carga y la menor con una impedancia de la fuente y una carga. Es decir:

Para la misma configuración $A_{v_{NL}} > A_{v_L} > A_{v_s}$.

También será interesante verificar que:

Para un diseño particular, cuanto mayor sea el nivel de RL, mayor será el nivel de la ganancia de ca.

En otras palabras, cuanto mayor es la resistencia de carga, más se aproxima a la condición de circuito abierto, lo cual daría por resultado una mayor ganancia sin carga.

Además:

Para un amplificador particular, cuanto menor sea la resistencia interna de la fuente de señal, mayor será la ganancia total.

Es decir, cuanto más se aproxima la resistencia de la fuente a la condición de cortocircuito, mayor es la ganancia porque, en esencia, el efecto de R_s se eliminará.

Todas las conclusiones antes mencionadas son muy importantes en el proceso de diseño de amplificadores. Cuando se adquiere un amplificador encapsulado, la ganancia indicada y todos los demás parámetros son para la *situación sin carga*. La ganancia que resulta de la aplicación de una carga o una resistencia de la fuente puede tener un efecto dramático sobre todos los parámetros de un amplificador, como se verá en los ejemplos siguientes.

En general, hay dos direcciones que se pueden tomar para analizar redes con una carga y/o una resistencia de la fuente aplicada. Un método es el de insertar el circuito equivalente, como se demostró en la sección 5.11, y seguir métodos de análisis para determinar las cantidades de interés. El segundo es definir un modelo equivalente de dos puertos y utilizar los parámetros determinados para la situación sin carga. El análisis que haremos en esta sección utilizará el primer método y dejará el segundo para la sección 5.15. Las prioridades no permiten un análisis detallado de cada configuración como se presentó en la sección 5.11. Sin embargo, el análisis siguiente deberá ser una amplia preparación para investigar cualquier amplificador de transistor con una carga o una resistencia de la fuente.

Para el amplificador de transistor de polarización fija de la figura 5.56c, la sustitución del circuito equivalente r_e para el transistor y la eliminación de los parámetros de cd produce la configuración de la figura 5.57.




FIG. 5.57
Red equivalente de ca de la red de la figura 5.56c.

Es particularmente interesante que la apariencia de la figura 5.57 sea exactamente igual a la de la figura 5.22, excepto que ahora aparece una resistencia de carga en paralelo con R_C y una resistencia de fuente en serie con una fuente V_s.

La combinación en paralelo de

$$R_L' = r_o \| R_C \| R_L \cong R_C \| R_L$$

y

$$V_o = -\beta I_b R_L' = -\beta I_b (R_C \| R_L)$$

con

$$I_b = \frac{V_i}{\beta r_e}$$

da

$$V_o = -\beta\left(\frac{V_i}{\beta r_e}\right)(R_C \| R_L)$$

de modo que

$$A_{v_L} = \frac{V_o}{V_i} = -\frac{R_C \| R_L}{r_e} \qquad \textbf{(5.70)}$$

La única diferencia en la ecuación de la ganancia utilizando V_i como el voltaje de entrada es que a R_C de la ecuación (5.6) la reemplazó la combinación en paralelo de R_C y R_L. Esto tiene sentido porque el voltaje de salida de la figura 5.57 ahora actúa a través de la combinación en paralelo de los dos resistores.

La impedancia de entrada es

$$Z_i = R_B \| \beta r_e \qquad \textbf{(5.71)}$$

como antes, y la impedancia de salida es

$$Z_o = R_C \| r_o \qquad \textbf{(5.72)}$$

como antes.

Si se desea la ganancia total de la fuente de señal V_i al voltaje de salida V_o, sólo se requiere aplicar la regla del divisor de voltaje como sigue:

$$V_i = \frac{Z_i V_s}{Z_i + R_s}$$

y

$$\frac{V_i}{V_s} = \frac{Z_i}{Z_i + R_s}$$

o

$$A_{v_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i} \cdot \frac{V_i}{V_s} = A_{v_L} \frac{Z_i}{Z_i + R_s}$$

de modo que

$$A_{v_S} = \frac{Z_i}{Z_i + R_s} A_{v_L} \qquad \textbf{(5.73)}$$

Como el factor $Z_i/(Z_i + R_s)$ siempre debe ser menor que uno, la ecuación (5.73) obviamente apoya el hecho de que la ganancia de señal A_{v_S} siempre es menor que la ganancia con carga A_{v_L}.

EJEMPLO 5.11 Utilizando los valores de los parámetros para la configuración de polarización fija del ejemplo 5.1 con una carga de 4.7 kΩ y una resistencia de fuente de 0.3 kΩ aplicadas, determine lo siguiente y compare con los valores sin carga:

a. A_{v_L}.
b. A_{v_s}.
c. Z_i.
d. Z_o.

Solución:

a. Ec. (5.70): $A_{v_L} = -\dfrac{R_C \| R_L}{r_e} = -\dfrac{3\text{ k}\Omega \| 4.7\text{ k}\Omega}{10.71\ \Omega} = -\dfrac{1.831\text{ k}\Omega}{10.71\ \Omega} = \mathbf{-170.98}$

la cual es significativamente menor que la ganancia sin carga de −280.11.

b. Ec. (5.73): $A_{v_s} = \dfrac{Z_i}{Z_i + R_s} A_{v_L}$

Con $Z_i = 1.07\text{ k}\Omega$ del ejemplo 5.1, tenemos

$$A_{v_s} = \frac{1.07\text{ k}\Omega}{1.07\text{ k}\Omega + 0.3\text{ k}\Omega}(-170.98) = \mathbf{-133.54}$$

la que de nuevo es significativamente menor que $A_{v_{NL}}$ o A_{v_L}.

c. Z_i k = **1.07 kΩ** como se obtuvo para la situación sin carga.

d. $Z_o = R_C =$ **3 kΩ** como se obtuvo para la situación sin carga.

El ejemplo demuestra claramente que $A_{v_{NL}} > A_{v_L} > A_{v_s}$.

Para la configuración del divisor de voltaje de la figura 5.58 con una carga aplicada y un resistor de la fuente en serie, la red equivalente de ca es como se muestra en la figura 5.59.




FIG. 5.58
Configuración de polarización por medio del divisor de voltaje con R_s y R_L.




FIG. 5.59
Sustitución del circuito equivalente r_e en la red equivalente de ca de la figura 5.58.

Primero observe las marcadas similitudes con la figura 5.57, donde la única diferencia es la conexión en paralelo de R_1 y R_2 en lugar de sólo R_B. Todo lo demás es exactamente lo mismo. Se obtienen las siguientes ecuaciones para los parámetros importantes de la configuración:

$$A_{v_L} = \frac{V_o}{V_i} = -\frac{R_C \| R_L}{r_e} \quad \textbf{(5.74)}$$

$$Z_i = R_1 \| R_2 \| \beta r_e \quad \textbf{(5.75)}$$

$$Z_o = R_C \| r_o \quad \textbf{(5.76)}$$

Para la configuración en emisor seguidor de la figura 5.60 la red equivalente de ca de señal pequeña es la que se muestra en la figura 5.61. La única diferencia entre la figura 5.61 y la configuración sin carga de la figura 5.58 es la combinación en paralelo de R_E y R_L y la adición del resistor de la fuente R_s. Por consiguiente, las ecuaciones para las cantidades de interés se pueden determinar con sólo reemplazar R_E por $R_E \| R_L$ siempre que aparezca R_E. Si R_E no aparece en una ecuación, el resistor de carga R_L no afecta ese parámetro. Es decir,

$$A_{v_L} = \frac{V_o}{V_i} = \frac{R_E \| R_L}{R_E \| R_L + r_e} \quad \textbf{(5.77)}$$




FIG. 5.60
Configuración en emisor seguidor con R_s y R_L.




FIG. 5.61
Sustitución del circuito equivalente r_e en la red equivalente de la figura 5.60.

$$Z_i = R_B \| Z_b \tag{5.78}$$

$$Z_b \cong \beta(R_E \| R_L) \tag{5.79}$$

$$Z_o \cong r_e \tag{5.80}$$

El efecto de un resistor de carga y una impedancia de la fuente en la configuración BJT restante no se examinará en detalle aquí, aunque la tabla 5.1 de la sección 5.14 repasará los resultados para cada configuración.

5.14 TABLAS DE RESUMEN

Las últimas secciones incluyeron varias derivaciones para configuraciones de BJT sin carga y con carga. El material es tan extenso que sería adecuado repasar la mayoría de las conclusiones para las diversas configuraciones que aparecen en las tablas de resumen para una rápida comparación. Aunque las ecuaciones que utilizan los parámetros híbridos no se analizaron a fondo en este punto, se incluyen para que las tablas queden completas. Se considerará el uso de parámetros híbridos en una sección posterior de este capítulo. En cada caso, las formas de onda incluidas demuestran la relación de fase entre los voltajes de entrada y salida. También revelan la magnitud relativa de los voltajes en las terminales de entrada y salida.

La tabla 5.1 es para la situación sin carga, en tanto que la tabla 5.2 incluye el efecto de R_s y de R_L.

5.15 MÉTODO DE LOS SISTEMAS DE DOS PUERTOS (BIPUERTOS)

Esta sección presenta un método alternativo al análisis de la sección anterior. Desempeña un rol importante en el diseño de los sistemas actuales en los que el diseñador trabaja con productos empaquetados en lugar de productos individuales. En otras palabras, un paquete particular puede alojar un amplificador con todos los componentes que aparecen en la versión sin carga de una configuración, como se describe en las secciones 5.5 a 5.11. Junto con ese paquete están la ganancia, y las impedancias de entrada y de salida. Sin embargo, es importante entender que esos parámetros son los resultados sin carga, que el diseñador debe saber cómo utilizar eficazmente. En esta sección utilizaremos los resultados sin carga y empaquetados para determinar la ganancia y varias impedancias en condiciones de carga. El resultado es una eliminación de la necesidad de conocer los componentes internos del paquete y el efecto de una carga o resistencia de fuente aplicada se puede determinar rápida y eficazmente.

El análisis se inicia con un examen del sistema básico de dos puertos de la figura 5.62, donde se han identificado todos los parámetros importantes.




FIG. 5.62
Sistema de dos puertos.

Si "echamos un vistazo Thévenin" en las terminales de salida, encontramos, con V_i ajustado a cero, que

$$Z_{Th} = Z_o = R_o \tag{5.81}$$

TABLA 5.1
Amplificadores con transistor BJT sin carga

Configuración	Z_i	Z_o	A_v	A_i
Polarización fija:	Media (1 kΩ) $= R_B \| \beta r_e$ $\cong \beta r_e$ $(R_B \geq 10\beta r_e)$	Media (2 kΩ) $= R_C \| r_o$ $\cong R_C$ $(r_o \geq 10R_C)$	Alta (−200) $= -\frac{(R_C \| r_o)}{r_e}$ $\cong -\frac{R_C}{r_e}$ $(r_o \geq 10R_C)$	Alta (100) $= \frac{\beta R_B r_o}{(r_o + R_C)(R_B + \beta r_e)}$ $\cong \beta$ $(r_o \geq 10R_C,$ $R_B \geq 10\beta r_e)$
Polarización por medio del divisor de voltaje:	Media (1 kΩ) $= R_1 \| R_2 \| \beta r_e$	Media (2 kΩ) $= R_C \| r_o$ $\cong R_C$ $(r_o \geq 10R_C)$	Alta (−200) $= -\frac{R_C \| r_o}{r_e}$ $\cong -\frac{R_C}{r_e}$ $(r_o \geq 10R_C)$	Alta (50) $= \frac{\beta(R_1 \| R_2) r_o}{(r_o + R_C)(R_1 \| R_2 + \beta r_e)}$ $\cong \frac{\beta(R_1 \| R_2)}{R_1 \| R_2 + \beta r_e}$ $(r_o \geq 10R_C)$
Polarización de emisor sin puentear:	Alta (100 kΩ) $= R_B \| Z_b$ $Z_b \cong \beta(r_e + R_E)$ $\cong R_B \| \beta R_E$ $(R_E \gg r_e)$	Media (2 kΩ) $= R_C$ (cualquier nivel de r_o)	Baja (−5) $= -\frac{R_C}{r_e + R_E}$ $\cong -\frac{R_C}{R_E}$ $(R_E \gg r_e)$	Alta (50) $\cong -\frac{\beta R_B}{R_B + Z_b}$
Emisor seguidor:	Alta (100 kΩ) $= R_B \| Z_b$ $Z_b \cong \beta(r_e + R_E)$ $\cong R_B \| \beta R_E$ $(R_E \gg r_e)$	Baja (20 kΩ) $= R_E \| r_e$ $\cong r_e$ $(R_E \gg r_e)$	Baja ($\cong$ 1) $= \frac{R_E}{R_E + r_e}$ $\cong 1$	Alta (−50) $\cong -\frac{\beta R_B}{R_B + Z_b}$
Base común:	Baja (20 Ω) $= R_E \| r_e$ $\cong r_e$ $(R_E \gg r_e)$	Media (2 kΩ) $= R_C$	Alta (200) $\cong \frac{R_C}{r_e}$	Baja (−1) $\cong -1$
Realimentación del colector:	Media (1 kΩ) $= \frac{r_e}{\frac{1}{\beta} + \frac{R_C}{R_F}}$ $(r_o \geq 10R_C)$	Media (2 kΩ) $\cong R_C \| R_F$ $(r_o \geq 10R_C)$	Alta (−200) $\cong -\frac{R_C}{r_e}$ $(r_o \geq 10R_C)$ $(R_F \gg R_C)$	Alta (50) $= \frac{\beta R_F}{R_F + \beta R_C}$ $\cong \frac{R_F}{R_C}$

TABLA 5.2

Amplificadores con transistor BJT incluido el efecto de R_s *y* R_L

Configuración	$A_{v_L} = V_o/V_i$	Z_i	Z_o
	$\dfrac{-(R_L \| R_C)}{r_e}$	$R_B \| \beta r_e$	R_C
	r_o incluida: $-\dfrac{(R_L \| R_C \| r_o)}{r_e}$	$R_B \| \beta r_e$	$R_C \| r_o$
	$\dfrac{-(R_L \| R_C)}{r_e}$	$R_1 \| R_2 \| \beta r_e$	R_C
	r_o incluida: $\dfrac{-(R_L \| R_C \| r_o)}{r_e}$	$R_1 \| R_2 \| \beta r_e$	$R_C \| r_o$
	$\cong 1$	$R'_E = R_L \| R_E$ $R_1 \| R_2 \| \beta(r_e + R'_E)$	$R'_s = R_s \| R_1 \| R_2$ $R_E \| \left(\dfrac{R'_s}{\beta} + r_e\right)$
	r_o incluida: $\cong 1$	$R_1 \| R_2 \| \beta(r_e + R'_E)$	$R_E \| \left(\dfrac{R'_s}{\beta} + r_e\right)$
	$\cong \dfrac{-(R_L \| R_C)}{r_e}$	$R_E \| r_e$	R_C
	r_o incluida: $\cong \dfrac{-(R_L \| R_C \| r_o)}{r_e}$	$R_E \| r_e$	$R_C \| r_o$
	$\dfrac{-(R_L \| R_C)}{R_E}$	$R_1 \| R_2 \| \beta(r_e + R_E)$	R_C
	r_o incluida: $\dfrac{-(R_L \| R_C)}{R_E}$	$R_1 \| R_2 \| \beta(r_e + R_e)$	$\cong R_C$

TABLA 5.2 *(Continuación)*

Amplificadores con transistor BJT incluido el efecto de R_s *y* R_L

Configuración	$A_{v_L} = V_o/V_i$	Z_i	Z_o
	$\frac{-(R_L \| R_C)}{R_{E_1}}$	$R_B \| \beta(r_e + R_{E_1})$	R_C
	r_o incluida: $\frac{-(R_L \| R_C)}{R_{E_t}}$	$R_B \| \beta(r_e + R_E)$	$\cong R_C$
	$\frac{-(R_L \| R_C)}{r_e}$	$\beta r_e \| \frac{R_F}{\|A_v\|}$	R_C
	r_o incluida: $\frac{-(R_L \| R_C \| r_o)}{r_e}$	$\beta r_e \| \frac{R_F}{\|A_v\|}$	$R_C \| R_F \| r_o$
	$\frac{-(R_L \| R_C)}{R_E}$	$\beta R_E \| \frac{R_F}{\|A_v\|}$	$\cong R_C \| R_F$
	r_o incluida: $\cong \frac{-(R_L \| R_C)}{R_E}$	$\cong \beta R_E \| \frac{R_F}{\|A_v\|}$	$\cong R_C \| R_F$

E_{Th} es el voltaje de circuito abierto entre las terminales de salida identificado como V_o. Sin embargo,

$$A_{v_{NL}} = \frac{V_o}{V_i}$$

y $$V_o = A_{v_{NL}} V_i$$

de modo que $$E_{Th} = A_{v_{NL}} V_i \quad (5.82)$$

Al sustituir el circuito equivalente Thévenin entre las terminales de salida obtenemos en la configuración de salida de la figura 5.63. Para el circuito de entrada los parámetros V_i e I_i están relacionados por $Z_i = R_i$, lo que permite utilizar R_i para representar el circuito de entrada. Como lo que nos interesa son los amplificadores con BJT y FET, tanto Z_o como Z_i pueden ser representadas por elementos resistivos.

Antes de continuar, revisemos los resultados de la figura 5.63 determinando Z_o y $A_{v_{NL}}$ de la manera usual. Para determinar Z_o, V_i se ajusta a cero y el resultado es $A_{v_{NL}} V_i = 0$, lo que




FIG. 5.63
Sustitución de los elementos internos para el bipuerto de la figura 5.62.

permite un equivalente de cortocircuito para la fuente. El resultado es una impedancia de entrada igual a R_o como originalmente se definió. La ausencia de una carga producirá $I_o = 0$ y la caída de voltaje a través de la impedancia R_o será de 0 V. El voltaje de salida de circuito abierto es, por consiguiente $A_{v_{NL}}V_i$, como debe ser. Antes de ver un ejemplo, tenga en cuenta que A_i no aparece en el modelo de dos puertos de la figura 5.63 y de hecho rara vez forma parte del análisis del sistema de dos puertos de dispositivos activos. Esto no quiere decir que la cantidad rara vez se calcule, sino que se calcula con más frecuencia con la expresión $A_i = -A_v(Z_i/R_L)$, donde R_L es la carga definida para el análisis de interés.

Un segundo formato para la figura 5.63, particularmente popular con amplificadores operacionales, (amp-op) aparece en la figura 5.64. El único cambio es la apariencia general del modelo.




FIG. 5.64
Notación de amplificador operacional (amp-op)

El efecto de aplicar una carga a un sistema de dos puertos producirá la configuración de la figura 5.65. Idealmente, todos los parámetros del modelo no se ven afectados por el cambio de las cargas y los niveles de resistencia de la fuente. Sin embargo, para algunas configuraciones de transistor la carga aplicada puede afectar la resistencia de entrada, en tanto que para otras la resistencia de salida puede ser afectada por la resistencia de la fuente. En todos los casos, sin embargo, por definición, la ganancia sin carga no se ve afectada por la aplicación de cualquier carga. En todo caso una vez que $A_{v_{NL}}$, R_i y R_s se definen para una configuración particular, se pueden emplear las ecuaciones que se van a derivar.




FIG. 5.65
Aplicación de una carga al bipuerto de la figura 5.63.

Al aplicar una carga al sistema de dos puertos de la figura 5.63 obtenemos la configuración de la figura 5.65. Aplicando la ley del divisor de voltaje al circuito de salida se obtiene

$$V_o = \frac{R_L A_{v_{NL}} V_i}{R_L + R_o}$$

y

$$A_{v_L} = \frac{V_o}{V_i} = \frac{R_L}{R_L + R_o} A_{v_{NL}} \qquad (5.83)$$

Como la relación $R_L/(R_L + R_o)$ siempre es menor que 1, tenemos más pruebas de que la ganancia de voltaje con carga de un amplificador siempre es menor que el nivel sin carga.

La ganancia de corriente se determina entonces como sigue

$$A_{i_L} = \frac{I_o}{I_i} = \frac{-V_o/R_L}{V_i/Z_i} = -\frac{V_o}{V_i}\frac{Z_i}{R_L}$$

y

$$A_{i_L} = -A_{v_L}\frac{Z_i}{R_L} \qquad (5.84)$$

como antes se obtuvo. En general, por consiguiente, la ganancia de corriente se obtiene a partir de la ganancia de voltaje y de los parámetros de impedancia Z_i y R_L. El siguiente ejemplo demostrará la utilidad y validez de las ecuaciones (5.83) y (5.84).

Nuestra atención ahora se concentrará en el lado de entrada del bipuerto y en el efecto de la resistencia interna de la fuente sobre la ganancia de un amplificador. En la figura 5.66 se ha aplicado una fuente con una resistencia interna al sistema básico de dos puertos. Las definiciones de Z_i y $A_{v_{NL}}$ son tales que:

Los parámetros Z_i y $A_{V_{NL}}$ de un bipuerto no se ven afectados por la resistencia interna de la fuente aplicada.




FIG. 5.66
Inclusión de los efectos de la resistencia de la fuente R_s.

Sin embargo:

La magnitud de Rs puede afectar la impedancia de salida.

La fracción de la señal aplicada que llega a las terminales de entrada del amplificador de la figura 5.66 está determinada por la regla del divisor de voltaje. Es decir,

$$V_i = \frac{R_i V_s}{R_i + R_s} \qquad (5.85)$$

La ecuación (5.85) muestra claramente que cuanto mayor es la magnitud de R_s menor es el voltaje en las terminales de entrada del amplificador. En general, por consiguiente, como antes se mencionó, para un amplificador particular, cuanto mayor es la resistencia de la fuente de señal, menor es la ganancia total del sistema.

Para el sistema de dos puertos de la figura 5.66,

$$V_o = A_{v_{NL}} V_i$$

y

$$V_i = \frac{R_i V_s}{R_i + R_s}$$

de modo que
$$V_o = A_{v_{NL}} \frac{R_i}{R_i + R_s} V_s$$

y
$$A_{v_s} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} A_{v_{NL}} \qquad (5.86)$$

Los efectos de R_i y R_L se demostraron de forma individual. La siguiente pregunta natural es cómo afectará la presencia de ambos factores en la misma red a la ganancia total. En la figura 5.67 se aplicó una fuente con una resistencia interna R_s y una carga R_L a un sistema de dos puertos para el cual se habían especificado los parámetros Z_i, $A_{v_{NL}}$, y Z_o. Por el momento, supongamos que Z_i y Z_o no son afectadas por R_L y R_s, respectivamente.




FIG. 5.67
Consideración de los efectos de R_s y R_L en la ganancia de un amplificador.

A la entrada encontramos

$$\text{Ec. (5.85):} \quad V_i = \frac{R_i V_s}{R_i + R_s}$$

o
$$\frac{V_i}{V_s} = \frac{R_i}{R_i + R_s} \qquad (5.87)$$

y en el lado de salida,

$$V_o = \frac{R_L}{R_L + R_o} A_{v_{NL}} V_i$$

o
$$A_{v_L} = \frac{V_o}{V_i} = \frac{R_L A_{v_{NL}}}{R_L + R_o} = \frac{R_L}{R_L + R_o} A_{v_{NL}} \qquad (5.88)$$

Para la ganancia total $A_{v_s} = V_o/V_s$, se pueden realizar los siguientes pasos matemáticos:

$$A_{v_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i} \cdot \frac{V_i}{V_s} \qquad (5.89)$$

y sustituyendo en las ecuaciones (5.87) y (5.88) resulta

$$A_{v_s} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} \cdot \frac{R_L}{R_L + R_o} A_{v_{NL}} \qquad (5.90)$$

Como $I_i = V_i/R_i$, como antes,

$$A_{i_L} = -A_{v_L} \frac{R_i}{R_L} \qquad (5.91)$$

o utilizando $I_s = V_s/(R_s + R_i)$,

$$A_{i_s} = -A_{v_s} \frac{R_s + R_i}{R_L} \qquad (5.92)$$

Sin embargo, $I_s = I_s$, por lo que las ecuaciones (5.91) y (5.92) generan el mismo resultado. La ecuación (5.90) revela con claridad que tanto la resistencia de la fuente como la de la carga reducirán la ganancia del sistema.

Los dos factores de reducción de la ecuación (5.90) forman un producto que hay que considerar con cuidado en cualquier procedimiento de diseño. No es suficiente asegurarse de que R_s sea relativamente pequeña si se pasa por alto el efecto de la magnitud de R_L. Por ejemplo, en la ecuación (5.90) si el primer factor es 0.9 y el segundo es 0.2, el producto de los dos da un factor de reducción total igual a (0.9)(0.2) = 0.18, el cual se aproxima al factor menor. El efecto del excelente nivel de 0.9 fue borrado por completo por el segundo multiplicador significativamente menor. Si ambos fueran factores de nivel 0.9, el resultado neto sería (0.9)(0.9) = 0.81, que sigue siendo bastante alto. Aun cuando el primero fuera de 0.9 y el segundo de 0.7 el resultado neto de 0.63 seguiría siendo respetable. En general, por consiguiente, para una buena ganancia total se deben evaluar los efectos de R_s y R_L de forma individual o como un producto.

EJEMPLO 5.12 Determine A_{v_L} y A_{v}, para la red del ejemplo 5.11 y compare las soluciones. El ejemplo 5.1 demostró que $A_{v_{NL}} = -280$, $Z_i = 1.07\text{ k}\Omega$, y $Z_o = 3\text{ k}\Omega$. En el ejemplo 5.11, $R_L = 4.7\text{ k}\Omega$ y $R_s = 0.3\text{ k}\Omega$.

Solución:

a. Ec. (5.83):
$$A_{v_L} = \frac{R_L}{R_L + R_o}A_{v_{NL}} = \frac{4.7\text{ k}\Omega}{4.7\text{ k}\Omega + 3\text{ k}\Omega}(-280.11) = \mathbf{-170.98}$$

como en el ejemplo 5.11.

b. Ec. (5.90):
$$A_{v_s} = \frac{R_i}{R_i + R_s}\cdot\frac{R_L}{R_L + R_o}A_{v_{NL}}$$
$$= \frac{1.07\text{ k}\Omega}{1.07\text{ k}\Omega + 0.3\text{ k}\Omega}\cdot\frac{4.7\text{ k}\Omega}{4.7\text{ k}\Omega + 3\text{ k}\Omega}(-280.11)$$
$$= (0.781)(0.610)(-280.11)$$
$$= \mathbf{-133.45}$$

como en el ejemplo 5.11.

EJEMPLO 5.13 Dado el amplificador encapsulado (sin ninguna entrada posible) de la figura 5.68:

a. Determine la ganancia A_{v_L} y compárela con el valor sin carga con $R_L = 1.2\text{ k}\Omega$.
b. Repita la parte (a) con $R_L = 5.6\text{ k}\Omega$ y compare las soluciones.
c. Determine A_{v_s} con $R_L = 1.2\text{ k}\Omega$.
d. Encuentre la ganancia de corriente $A_i = \frac{I_o}{I_i} = \frac{I_o}{I_s}$ con $R_L = 5.6\text{ k}\Omega$.




FIG. 5.68
Amplificador para el ejemplo 5.13.

Solución:

a. Ec. (5.83): $$A_{v_L} = \frac{R_L}{R_L + R_o} A_{v_{NL}}$$
$$= \frac{1.2\,\text{k}\Omega}{1.2\,\text{k}\Omega + 2\,\text{k}\Omega}(-480) = (0.375)(-480)$$
$$= \mathbf{-180}$$

la cual es una caída dramática desde el valor sin carga.

b. Ec. (5.83): $$A_{v_L} = \frac{R_L}{R_L + R_o} A_{v_{NL}}$$
$$= \frac{5.6\,\text{k}\Omega}{5.6\,\text{k}\Omega + 2\,\text{k}\Omega}(-480) = (0.737)(-480)$$
$$= \mathbf{-353.76}$$

la cual revela claramente que cuanto mayor sea el resistor de carga, mejor será su ganancia.

c. Ec. (5.90): $$A_{v_s} = \frac{R_i}{R_i + R_s} \cdot \frac{R_L}{R_L + R_o} A_{v_{NL}}$$
$$= \frac{4\,\text{k}\Omega}{4\,\text{k}\Omega + 0.2\,\text{k}\Omega} \cdot \frac{1.2\,\text{k}\Omega}{1.2\,\text{k}\Omega + 2\,\text{k}\Omega}(-480)$$
$$= (0.952)(0.375)(-480)$$
$$= \mathbf{-171.36}$$

la cual está muy cercana a la ganancia A_V con carga porque la impedancia de entrada es mucho mayor que la resistencia de la fuente. En otras palabras, la resistencia de la fuente es relativamente pequeña comparada con la impedancia de entrada del amplificador.

d. $$A_{i_L} = \frac{I_o}{I_i} = \frac{I_o}{I_s} = -A_{v_L}\frac{Z_i}{R_L}$$
$$= -(-353.76)\left(\frac{4\,\text{k}\Omega}{5.6\,\text{k}\Omega}\right) = (-353.76)(0.714)$$
$$= \mathbf{-252.6}$$

Es importante tener presente que al utilizar ecuaciones de bipuertos en algunas configuraciones la impedancia de entrada es sensible a la carga aplicada (como en el emisor seguidor y la realimentación del colector) y en otras la impedancia de salida es sensible a la resistencia de la fuente aplicada (como en el emisor seguidor). En tales casos los parámetros sin carga para Z_i y Z_o se deben calcular antes de la sustitución en ecuaciones de dos puertos. Para la mayoría de sistemas empaquetados como los amplificadores operacionales, esta sensibilidad de los parámetros de entrada y de salida a la carga aplicada o a la resistencia de la fuente se minimiza para no tener que preocuparse por los cambios a partir de los niveles sin carga cuando se utilicen ecuaciones de bipuertos.

5.16 SISTEMAS EN CASCADA

El método de los bipuertos es particularmente útil para los sistemas en cascada como los que aparecen en la figura 5.69, donde $A_{v_1}, A_{v_2}, A_{v_3}$, y, por tanto, son las ganancias de voltaje de cada etapa *en condiciones de carga*. Es decir, A_{v_1} está determinada con la *impedancia de entrada a* A_{v_2} *que actúa como la carga en* A_{v_1}. Para A_{v_2}, A_{v_1} determinará la esfuerzo de la señal y la impedancia de la fuente en la entrada para A_{v_2}. Entonces, la ganancia total del sistema la determina el producto de las ganancias totales como sigue:

$$A_{v_T} = A_{v_1} \cdot A_{v_2} \cdot A_{v_3} \cdots \quad \textbf{(5.93)}$$

y la ganancia total de corriente la da

$$A_{i_T} = -A_{v_T}\frac{Z_{i_1}}{R_L} \quad \textbf{(5.94)}$$

No importa qué tan perfecto sea el diseño del sistema, la aplicación de una carga para un sistema de dos puertos afectará la ganancia de voltaje. Por consiguiente, no es posible una situación en la que A_{v_1}, A_{v_2}, etc., de la figura 5.69 sean simplemente los valores sin carga. Debe considerarse el efecto de carga de cada etapa subsiguiente. Se pueden utilizar los parámetros sin carga para determinar las ganancias con carga de la figura 5.69, pero la ecuación (5.93) requiere los valores con carga.




FIG. 5.69
Sistema en cascada.

EJEMPLO 5.14 El sistema de dos etapas de la figura 5.70 emplea una configuración de transistor en emisor seguidor previa a una configuración en base común para garantizar que el porcentaje máximo de la señal aplicada aparezca en las terminales de entrada del amplificador en base común. En la figura 5.70, se dan los valores sin carga de cada sistema, excepto Z_i y Z_o para el emisor seguidor, los cuales son valores con carga. Para la configuración de la figura 5.70, determine:

a. La ganancia con carga para cada etapa.
b. La ganancia total para el sistema, A_v y A_{v_s}.
c. La ganancia de corriente total para el sistema.
d. La ganancia total para el sistema si se eliminara la configuración en emisor seguidor.




FIG. 5.70
Ejemplo 5.14.

Solución:

a. Para la configuración en emisor seguidor, la ganancia con carga es (por la ec. (5.88))

$$V_{o_1} = \frac{Z_{i_2}}{Z_{i_2} + Z_{o_1}} A_{v_{NL}} V_{i_1} = \frac{26\ \Omega}{26\ \Omega + 12\ \Omega}(1)\,V_{i_1} = 0.684\,V_{i_1}$$

y $$A_{V_i} = \frac{V_{o_1}}{V_{i_1}} = \mathbf{0.684}$$

Para la configuración en base común,

$$V_{o_2} = \frac{R_L}{R_L + R_{o_2}} A_{v_{NL}} V_{i_2} = \frac{8.2\ \text{k}\Omega}{8.2\ \text{k}\Omega + 5.1\ \text{k}\Omega}(240)\,V_{i_2} = 147.97\,V_{i_2}$$

y $$A_{v_2} = \frac{V_{o_2}}{V_{i_2}} = \mathbf{147.97}$$

b. Ec. (5.93): $$A_{v_T} = A_{v_1}A_{v_2} = (0.684)(147.97) = \mathbf{101.20}$$

Ec. (5.85): $A_{v_S} = \frac{Z_{i_1}}{Z_{i_1} + R_s} A_{v_T} = \frac{(10\,\text{k}\Omega)(101.20)}{10\,\text{k}\Omega + 1\,\text{k}\Omega}$
$= \mathbf{92}$

c. Ec. (5.94): $A_{i_T} = -A_{v_T}\frac{Z_{i_1}}{R_L} = -(101.20)\left(\frac{10\,\text{k}\Omega}{8.2\,\text{k}\Omega}\right)$
$= \mathbf{-123.41}$

d. Ec. (5.85): $V_i = \frac{Z_{i_{CB}}}{Z_{i_{CB}} + R_s} V_s = \frac{26\,\Omega}{26\,\Omega + 1\,\text{k}\Omega} V_s = 0.025\,V_s$

y $\frac{V_i}{V_s} = 0.025$ con $\frac{V_o}{V_i} = 147.97$ por la anterior

y $A_{v_s} = \frac{V_o}{V_s} = \frac{V_i}{V_s}\cdot\frac{V_o}{V_i} = (0.025)(147.97) = \mathbf{3.7}$

En total, por consiguiente, la ganancia es aproximadamente 25 veces mayor con la configuración en emisor seguidor para llevar la señal a las etapas del amplificador. Observe, sin embargo, que también es importante que la impedancia de salida de la primera etapa sea relativamente parecida a la impedancia de entrada de la segunda etapa; de lo contrario, la señal se habría "perdido" de nuevo por la acción del divisor de voltaje.

Amplificadores con BJT acoplados por *RC*

Una conexión popular de etapas de amplificador es la variedad acoplada por *RC* mostrada en la figura 5.71 del siguiente ejemplo. El nombre se deriva del capacitor C_c de acoplamiento capacitivo y del hecho de que la carga en la primera etapa sea una combinación de *RC*. El capacitor de acoplamiento aísla las dos etapas desde un punto de vista de cd aunque actúa como equivalente de cortocircuito para la respuesta de ca. La impedancia de entrada de la segunda etapa actúa como carga sobre la primera etapa, lo que permite el mismo método de análisis descrito en las últimas dos secciones.

EJEMPLO 5.15

a. Calcule la ganancia de voltaje sin carga y el voltaje de salida de los amplificadores transistorizados acoplados por *RC* de la figura 5.71.
b. Calcule la ganancia total y el voltaje de salida si se aplica una carga de 4.7 kΩ a la segunda etapa y compare con los resultados de la parte (a).
c. Calcule la impedancia de entrada de la primera etapa con la impedancia de salida de la segunda etapa.




FIG. 5.71
Amplificador con BJT acoplado por RC del ejemplo 5.15.

Solución:

a. El análisis de polarización de cd arroja los siguientes resultados para cada transistor:

$$V_B = 4.7\,\text{V},\quad V_E = 4.0\,\text{V},\quad V_C = 11\,\text{V},\quad I_E = 4.0\,\text{mA}$$

En el punto de polarización,

$$r_e = \frac{26\text{ mV}}{I_E} = \frac{26\text{ mV}}{4\text{ mA}} = 6.5\ \Omega$$

La carga de la segunda etapa es

$$Z_{i_2} = R_1 \| R_2 \| \beta r_e$$

la cual produce la siguiente ganancia para la primera etapa:

$$A_{v_1} = -\frac{R_C \| (R_1 \| R_2 \| \beta r_e)}{r_e}$$

$$= -\frac{(2.2\text{ k}\Omega) \| [15\text{ k}\Omega \| 4.7\text{ k}\Omega \| (200)(6.5\ \Omega)]}{6.5\ \Omega}$$

$$= -\frac{665.2\ \Omega}{6.5\ \Omega} = -102.3$$

Para la segunda etapa sin carga la ganancia es

$$A_{v_{2(\text{NL})}} = -\frac{R_C}{r_e} = -\frac{2.2\text{ k}\Omega}{6.5\ \Omega} = -338.46$$

y la ganancia total es,

$$A_{v_{T(\text{NL})}} = A_{v_1} A_{v_{2(\text{NL})}} = (-102.3)(-338.46) \cong \mathbf{34.6 \times 10^3}$$

Entonces el voltaje de salida es

$$V_o = A_{v_{T(\text{NL})}} V_i = (34.6 \times 10^3)(25\ \mu\text{V}) \cong \mathbf{865\ mV}$$

b. La ganancia total con la carga de 10 kΩ aplicada es

$$A_{v_T} = \frac{V_o}{V_i} = \frac{R_L}{R_L + Z_o} A_{v_{T(\text{NL})}} = \frac{4.7\text{ k}\Omega}{4.7\text{ k}\Omega + 2.2\text{ k}\Omega}(34.6 \times 10^3) \cong \mathbf{23.6 \times 10^3}$$

la cual es considerablemente menor que la ganancia sin carga porque el valor R_L se aproxima mucho al de R_C.

$$V_o = A_{v_T} V_i$$

$$= (23.6 \times 10^3)(25\ \mu\text{V})$$

$$= \mathbf{590\ mV}$$

c. La impedancia de entrada de la primera etapa es

$$Z_{i_1} = R_1 \| R_2 \| \beta r_e = 4.7\text{ k}\Omega \| 15\text{ k}\Omega \| (200)(6.5\ \Omega) = \mathbf{953.6\ \Omega}$$

en tanto que la impedancia de salida de la segunda etapa es

$$Z_{o_2} = R_C = \mathbf{2.2\ k\Omega}$$

Conexión Cascodo

La configuración Cascodo tiene una de dos configuraciones. En cada caso el colector del primer transistor está conectado al emisor del siguiente. Una posible configuración aparece en la figura 5.72; la segunda se muestra en la figura 5.73 en el siguiente ejemplo. Las configuraciones




FIG. 5.72
Configuración Cascodo.

proporcionan una impedancia de entrada relativamente alta con una baja ganancia de voltaje para la primera etapa que garantiza que la capacitancia de entrada Miller esté en su valor mínimo, en tanto que la siguiente etapa de base común proporciona una excelente respuesta de alta frecuencia.

EJEMPLO 5.16 Calcule la ganancia de voltaje sin carga para la configuración de la figura 5.73.




FIG. 5.73
Circuito Cascodo práctico del ejemplo 5.16.

Solución: El análisis de cd da

$$V_{B_1} = 4.9\text{ V}, \quad V_{B_2} = 10.8\text{ V}, \quad I_{C_1} \cong I_{C_2} = 3.8\text{ mA}$$

como $I_{E_1} \cong I_{E_2}$ la resistencia dinámica para cada transistor es

$$r_e = \frac{26\text{ mV}}{I_E} \cong \frac{26\text{ mV}}{3.8\text{ mA}} = 6.8\ \Omega$$

La carga en el transistor Q_1 es la impedancia de entrada del transistor Q_2 en la configuración en base común como se muestra mediante r_e en la figura 5.74.

El resultado es el reemplazo de R_C en la ecuación sin carga básica para la ganancia de la configuración en base común, con la impedancia de entrada de una configuración en base común como sigue:

$$A_{v_1} = -\frac{R_C}{r_e} = -\frac{r_e}{r_e} = -1$$

con la ganancia de voltaje para la segunda etapa (base común) de

$$A_{v_2} = \frac{R_C}{r_e} = \frac{1.8\text{ k}\Omega}{6.8\ \Omega} = 265$$




FIG. 5.74
Definición de la carga de Q_1.

La ganancia sin carga total es

$$A_{v_T} = A_{v_1}A_{v_2} = (-1)(265) = \mathbf{-265}$$

Como se esperaba, en el ejemplo 5.16, la etapa en emisor común proporciona una impedancia de entrada mayor que la que puede esperarse de la etapa en base común. Con una ganancia de voltaje de aproximadamente 1 para la primera etapa, la capacitancia de entrada de efecto Miller se mantiene bastante baja para soportar una buena respuesta de alta frecuencia. La etapa en base común proporcionó una gran ganancia de voltaje de 265 para dar al diseño un buen nivel de impedancia de entrada con niveles de ganancia deseables.

5.17 CONEXIÓN DARLINGTON



Una conexión muy popular de dos transistores de unión bipolar que opera como un transistor "súper beta" es la conexión Darlington de la figura 5.75. La característica principal de la conexión Darlington es que el transistor compuesto actúa como una sola unidad con una ganancia de




FIG. 5.75
Combinación Darlington.

corriente que es el producto de las ganancias de corriente de los transistores individuales. Si la conexión se hace con dos transistores distintos con ganancias de corriente de β_1 y β_2, la conexión Darlington proporciona una ganancia de corriente de

$$\beta_D = \beta_1\beta_2 \qquad \textbf{(5.95)}$$

Si los dos transistores se acoplan de modo que $\beta_1 = \beta_2 = \beta$, la conexión Darlington proporciona una ganancia de corriente de

$$\beta_D = \beta^2 \qquad \textbf{(5.96)}$$

Una conexión Darlington proporciona un transistor con una ganancia de corriente muy grande, por lo general de unos miles.

Transistor Darlington encapsulado

Como la conexión Darlington es popular, se puede obtener una sola cápsula que contenga dos BTJ internamente conectados como un transistor Darlington. La figura 5.76 proporciona algunos datos de hoja de especificaciones sobre un par Darlington típico. La ganancia de corriente mostrada es la del transistor Darlington con sólo tres terminales externas (base, emisor y colector). Se puede considerar la unidad como un solo transistor Darlington con una muy alta ganancia de corriente comparado con otros transistores típicos individuales. La notación h_{FE} se describirá en una sección posterior. Observe en la figura 5.76 que V_{BE} es de 1.6 V debido a las dos uniones polarizadas en directa en serie.

Parámetro	Condiciones de prueba	Mín.	Máx.
V_{BE}	I_C = 100 mA		1.6 V
h_{FE} (β_D)	I_C = 10 mA	4000	
	I_C = 100 mA	7000	70,000

FIG. 5.76
Información tomada de una especificación sobre un transistor de silicio (2N999) npn de conexión Darlington.




FIG. 5.77
Circuito de polarización Darlington básico.




FIG. 5.78
Circuito del ejemplo 5.17.

Polarización de cd de un circuito Darlington

En la figura 5.77 se muestra un circuito Dalington básico. Se utiliza un transistor Darlington de muy alta ganancia de corriente β_D. La corriente de base se calcula a partir de

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta_D R_E} \tag{5.97}$$

Aunque esta ecuación es la misma que la de un transistor regular, el valor de β_D es mucho más grande lo mismo que el valor de V_{BE}, como lo indican los datos de la hoja de especificaciones de la figura 5.76. La corriente de emisor es, entonces,

$$I_E = (\beta_D + 1)I_B \approx \beta_D I_B \tag{5.98}$$

Los voltajes de cd son

$$V_E = I_E R_E \tag{5.99}$$

$$V_B = V_E + V_{BE} \tag{5.100}$$

EJEMPLO 5.17 Calcule los voltajes de polarización de cd y las corrientes en el circuito de la figura 5.78.

Solución: La corriente de base es

$$\text{Ec. (5.97):}\quad I_B = \frac{18\text{ V} - 1.6\text{ V}}{3.3\text{ M}\Omega + 8000(390\ \Omega)} \approx \mathbf{2.55\ \mu A}$$

Entonces, la corriente de emisor es

$$\text{Ec. (5.98):}\quad I_E \approx 8000(2.56\ \mu\text{A}) = \mathbf{20.48\ mA} \approx I_C$$

El voltaje de cd en el emisor es:

$$\text{Ec. (5.99):}\quad V_E = 20.48\text{ mA}(390\ \Omega) \approx \mathbf{8.06\ V}$$

y el voltaje de la base es

$$\text{Ec. (5.100):}\quad V_B = 8\text{ V} + 1.6\text{ V} = \mathbf{9.65\ V}$$

El voltaje del colector es el valor de alimentación de

$$V_C = \mathbf{18\ V}$$

Circuito equivalente de ca

En la figura 5.79 se muestra un circuito en emisor seguidor Darlington. La señal de entrada de ca se aplica a la base del transistor Darlington por conducto del capacitor C_1, con la salida de ca V_o obtenida desde el emisor por conducto del capacitor C_2. Al no haber una carga R_L, la corriente de salida I_o se define a través de R_E.




FIG. 5.79
Circuito en emisor seguidor Darlington.

Impedancia de entrada

La impedancia de entrada se determina utilizando la red equivalente de la figura 5.80. Inicialmente asignaremos a cada transistor sus propios parámetros para que el efecto de cada uno sea fácil de examinar.




FIG. 5.80
Determinación de Z_i.

Como se definió en la figura 5.80:

$$Z_{i_2} = \beta_2(r_{e_2} + R_E)$$

$$Z_{i_1} = \beta_1(r_{e_1} + Z_{i_2})$$

de modo que
$$Z_{i_1} = \beta_1(r_{e_1} + \beta_2(r_{e_2} + R_E))$$

Suponiendo
$$R_E \gg r_{e_2}$$

y
$$Z_{i_1} = \beta_1(r_{e_1} + \beta_2 R_E)$$

Como
$$\beta_2 R_E \gg r_{e_1}$$

$$Z_{i_1} \cong \beta_1 \beta_2 R_E$$

y como
$$Z_i = R_B \| Z_i$$

$$\boxed{Z_i = R_B \| \beta_1 \beta_2 R_E} \qquad \textbf{(5.101)}$$

Para
$$\beta_1 = \beta_2 = \beta$$

$$\boxed{Z_i = R_B \| \beta^2 R_E} \qquad \textbf{(5.102)}$$

o utilizando β_D de la hoja de especificaciones, donde $\beta_D = \beta_1\beta_2$

$$\boxed{Z_i = R_B \| \beta_D R_E} \qquad \textbf{(5.103)}$$

Para la red de la figura 5.79

$$Z_i = R_B \| \beta_D R_E$$
$$= 3.3\ \text{M}\Omega \| (8000)(390\ \Omega) = 3.3\ \text{M}\Omega \| 3.1\ \text{M}\Omega$$
$$= \mathbf{1.6\ M\Omega}$$

Observe en el análisis precedente que los valores de r_e no se compararon sino que se descartaron al compararlos con valores muchos más grandes. En una configuración Darlington los valores de r_e serán diferentes porque la corriente de emisor a través de cada transistor será diferente. También, tenga en cuenta la posibilidad de que los valores de beta para cada transistor sean diferentes porque se ocupan diferentes niveles de corriente. El hecho es que, no obstante, el producto de los dos valores beta serán iguales β_D, como se indica en la hoja de especificaciones.

Ganancia de corriente

La ganancia de corriente se determina con la red equivalente de la figura 5.81. Se ignora la impedancia de salida de cada transistor y se emplean sus parámetros.




FIG. 5.81
Determinación de A_i para la red de la figura 5.79.

Resolviendo para la corriente de salida: $I_o = I_{b_2} + \beta_2 I_{b_2} = (\beta_2 + 1)I_{b_2}$

con $I_{b_2} = \beta_1 I_{b_1} + I_{b_1} = (\beta_1 + 1)I_{b_1}$

Entonces $I_o = (\beta_2 + 1)(\beta_1 + 1)I_{b_1}$

Aplicando la regla del divisor de voltaje al circuito de entrada:

$$I_{b_1} = \frac{R_B}{R_B + Z_i} I_i = \frac{R_B}{R_B + \beta_1\beta_2 R_E} I_i$$

y
$$I_o = (\beta_2 + 1)(\beta_1 + 1)\left(\frac{R_B}{R_B + \beta_1\beta_2 R_E}\right) I_i$$

de modo que
$$A_i = \frac{I_o}{I_i} = \frac{(\beta_1 + 1)(\beta_2 + 1)R_B}{R_B + \beta_1\beta_2 R_E}$$

Utilizando $\beta_1, \beta_2 \gg 1$

$$A_i = \frac{I_o}{I_i} \cong \frac{\beta_1\beta_2 R_B}{R_B + \beta_1\beta_2 R_E} \tag{5.104}$$

o
$$A_i = \frac{I_o}{I_i} \cong \frac{\beta_D R_B}{R_B + \beta_D R_E} \tag{5.105}$$

Observe de nuevo el uso del valor de la especificación de β_D en la ecuación final porque en general β_1 y β_2 no se dan.

Para la figura 5.79:

$$A_i = \frac{I_o}{I_i} = \frac{\beta_D R_B}{R_B + \beta_D R_E} = \frac{(8000)(3.3\text{ M}\Omega)}{3.3\text{ M}\Omega + 3.1\text{ M}\Omega}$$
$$= \mathbf{4.13 \times 10^3}$$

Ganancia de voltaje

La ganancia de voltaje se determina utilizando la figura 5.81 y la siguiente derivación:

$$V_o = I_o R_E$$
$$V_i = I_i(R_B \| Z_i)$$
$$R_B \| Z_i = R_B \| \beta_D R_E = \frac{\beta_D R_B R_E}{R_B + \beta_D R_E}$$

y
$$A_v = \frac{V_o}{V_i} = \frac{I_o R_E}{I_i(R_B \| Z_i)} = (A_i)\left(\frac{R_E}{R_B \| Z_i}\right)$$
$$= \left[\frac{\beta_D R_B}{R_B + \beta_D R_E}\right]\left[\frac{R_E}{\dfrac{\beta_D R_B R_E}{R_B + \beta_D R_E}}\right]$$
$$= 1 \text{ (aproximado) en realidad menor que uno.}$$

el cual es un resultado esperado para la configuración en emisor seguidor.

Impedancia de salida

La impedancia de salida se determinará regresando a la figura 5.81 y estableciendo V_i igual a cero volts como se muestra en la figura 5.82. El resistor está "en cortocircuito" y el resultado es la configuración de la figura 5.83. Observe en las figuras 5.82 y 5.83 que la corriente de salida se redefinió para que concordara con la nomenclatura estándar y Z_o correctamente definida.




FIG. 5.82
Determinación de Z_o.




FIG. 5.83
Red de la figura 5.83 vuelta a dibujar.

En el punto a la ley de la corriente de Kirchhoff dará $I_o + (\beta_2 + 1)I_{b_2} = I_e$

$$I_o = I_e - (\beta_2 + 1)I_{b_2}$$

Al aplicar la ley de voltajes de Kirchhoff alrededor de toda la malla externa obtendremos

$$-I_{b_1}\beta_1 r_{e_1} - I_{b_2}\beta_2 r_{e_2} - V_o = 0$$

y $$V_o = I_{b_1}\beta_1 r_{e_1} + I_{b_2}\beta_2 r_{e_2}$$

Sustituyendo $$I_{b_2} = (\beta_1 + 1)I_{b_1}$$

$$V_o = -I_{b_1}\beta_1 r_{e_1} - (\beta_1 + 1)I_{b_1}\beta_2 r_{e_2}$$

$$= -I_{b_1}[\beta_1 r_{e_1} + (\beta_1 + 1)\beta_2 r_{e_2}]$$

y $$I_{b_1} = -\frac{V_o}{\beta_1 r_{e_1} + (\beta_1 + 1)\beta_2 r_{e_2}}$$

con $$I_{b_2} = (\beta_1 + 1)I_{b_1} = (\beta_1 + 1)\left[-\frac{V_o}{\beta_1 r_{e_1} + (\beta_1 + 1)\beta_2 r_{e_2}}\right]$$

de modo que $$I_{b_2} = -\left[\frac{\beta_1 + 1}{\beta_1 r_{e_1} + (\beta_1 + 1)\beta_2 r_{e_2}}\right]V_o$$

Regresando $$I_o = I_e - (\beta_2 + 1)I_{b_2} = I_e - (\beta_2 + 1)\left(-\frac{(\beta_1 + 1)V_o}{\beta_1 r_{e_1} + (\beta_1 + 1)\beta_2 r_{e_2}}\right)$$

o $$I_o = \frac{V_o}{R_E} + \frac{(\beta_1 + 1)(\beta_2 + 1)V_o}{\beta_1 r_{e_1} + (\beta_1 + 1)\beta_2 r_{e_2}}$$

Como $\beta_1, \beta_2 \gg 1$

$$I_o = \frac{V_o}{R_E} + \frac{\beta_1\beta_2 V_o}{\beta_1 r_{e_1} + \beta_1\beta_2 r_{e_2}} = \frac{V_o}{R_E} + \frac{V_o}{\dfrac{\beta_1 r_{e_1}}{\beta_1\beta_2} + \dfrac{\beta_1\beta_2 r_{e_2}}{\beta_1\beta_2}}$$

$$I_o = \frac{V_o}{R_E} + \frac{V_o}{\dfrac{r_{e_1}}{\beta_2} + r_{e_2}}$$

la cual define la red de resistencias en paralelo de la figura 5.84.

FIG. 5.84
Red resultante definida por Z_o.

En general, $R_E \gg \left(\dfrac{r_{e_1}}{\beta_2} + r_{e_2}\right)$, de modo que la impedancia de salida se define como

$$Z_o = \frac{r_{e_1}}{\beta_2} + r_{e_2} \qquad \textbf{(5.106)}$$

Utilizando los resultados de cd, los valores de r_{e_2} y r_{e_1} se determinan como sigue.

$$r_{e_2} = \frac{26\text{ mV}}{I_E} = \frac{26\text{ mV}}{20.48\text{ mA}} = 1.27\Omega$$

Si suponemos $\qquad \beta_1 = \beta_2 = \beta$

entonces $\qquad \beta^2 = \beta_D \quad \text{y} \quad \beta = \sqrt{\beta_D} = \sqrt{8000} = 89.44$

de modo que $\qquad \beta_2 = 89.44$

entonces $\qquad I_{E_1} = I_{B_2} = \dfrac{I_{E_2}}{\beta_2} = \dfrac{20.48\text{ mA}}{89.44} = 0.23\text{ mA}$

y $\qquad r_{e_1} = \dfrac{26\text{ mV}}{0.23\text{ mA}} = 113\Omega$

La impedancia de salida para la red de la figura 5.81, es por consiguiente:

$$Z_o \cong \frac{r_{e_1}}{\beta_2} + r_{e_2} = \frac{113\ \Omega}{89.44} + 1.27\ \Omega = 1.26\ \Omega + 1.27\ \Omega = \mathbf{2.53\ \Omega}$$

En general, la impedancia de salida para la configuración de la figura 5.81 es muy baja: cuando mucho, algunos ohms.

Otra aplicación

Investiguemos ahora el efecto de la configuración Darlington en una configuración de amplificador básico como se muestra en la figura 5.85. Observe que ahora hay un resistor de carga R_C




FIG. 5.85
Configuración de amplificador que utiliza un par Darlington.

y la terminal emisor del circuito Darlington está conectada a tierra cuando las condiciones son de ca. Como se observa en la figura 5.85, se da la beta de cada transistor junto con el voltaje resultante de la base al emisor.

El análisis de cd puede proseguir como sigue:

$$V_B = \frac{R_2}{R_2 + R_1} V_{CC} = \frac{220\text{ k}\Omega\ (27\ V)}{220\text{ k}\Omega + 470\text{ k}\Omega} = \mathbf{8.61\ V}$$

$$V_E = V_B - V_{BE} = 8.61\text{ V} - 1.5\text{ V} = \mathbf{7.11\ V}$$

$$I_E = \frac{V_E}{R_E} = \frac{7.11\ V}{680\ \Omega} = \mathbf{10.46\ mA}$$

$$I_B = \frac{I_E}{\beta_D} = \frac{10.46\text{ mA}}{12{,}100} = \mathbf{0.864\ \mu A}$$

Utilizando los resultados precedentes se pueden determinar los valores r_{e_2} y r_{e_1}:

$$r_{e_2} = \frac{26\text{ mV}}{I_{E_2}} = \frac{26\text{ mV}}{10.46\text{ mA}} = \mathbf{2.49\ \Omega}$$

$$I_{E_1} = I_{B_2} = \frac{I_{E_2}}{\beta_2} = \frac{10.46\text{ mA}}{110} = 0.095\text{ mA}$$

y
$$r_{e_1} = \frac{26\text{ mV}}{I_{E_1}} = \frac{26\text{ mV}}{0.095\text{ mA}} = \mathbf{273.7\ \Omega}$$

Impedancia de entrada

El equivalente de ca de la figura 5.85 aparece como la figura 5.86. Los resistores R_1 y R_2 están en paralelo con la impedancia de entrada hacia el par Darlington, suponiendo que el segundo transistor actúe como una carga R_E sobre el primero, como se muestra en la figura 5.86.

Es decir, $Z_i' = \beta_1 r_{e_1} + \beta_1(\beta_2 r_{e_2})$




FIG. 5.86
Definición de Z_i' y Z_i.

y
$$\boxed{Z_i' = \beta_1[r_{e_1} + \beta_2 r_{e_2}]} \qquad \mathbf{(5.107)}$$

Para la red de la figura 5.85:

$$\begin{aligned} Z_i' &= 110[273.7\ \Omega + (110)(2.49\ \Omega)] \\ &= 110[273.7\ \Omega + 273.9\ \Omega] \\ &= 110[547.6\ \Omega] \\ &= \mathbf{60.24\ k\Omega} \end{aligned}$$

y
$$\begin{aligned} Z_i &= R_1 \parallel R_2 \parallel Z_i' \\ &= 470\text{ k}\Omega \parallel 220\text{ k}\Omega \parallel 60.24\text{ k}\Omega \\ &= 149.86\text{ k}\Omega \parallel 60.24\text{ k}\Omega \\ &= \mathbf{42.97\ k\Omega} \end{aligned}$$

Ganancia de corriente

El equivalente de ca completo de la figura 5.85 aparece como la figura 5.87




FIG. 5.87
Red equivalente de ca de la figura 5.85.

La corriente de entrada $I_o = \beta_1 I_{b_1} + \beta_2 I_{b_2}$

con $I_{b_2} = (\beta_1 + 1)I_{b_1}$

de modo que $I_o = \beta_1 I_{b_1} + \beta_2(\beta_1 + 1)I_{b_1}$

y con $I_{b_1} = I_i'$

encontramos $I_o = \beta_1 I_i' + \beta_2(\beta_1 + 1)I_i'$

y

$$A_i' = \frac{I_o}{I_i} = \beta_1 + \beta_2(\beta + 1)$$

$$\cong \beta_1 + \beta_2\beta_1 = \beta_1(1 + \beta_2)$$

$$\cong \beta_1\beta_2$$

y por último

$$A_i' = \frac{I_o}{I_i'} = \beta_1\beta_2 = \beta_D \qquad \textbf{(5.108)}$$

Para la configuración Darlington de la figura 5.85, $A_i' = \beta_D =$ **12,100**

Para la estructura original: $I_i' = \dfrac{R_1 \| R_2 I_i}{R_1 \| R_2 + Z_i'}$

con $A_i = \dfrac{I_o}{I_i} = \dfrac{I_o}{I_i'}\dfrac{I_i'}{I_i}$

de modo que

$$A_i = \frac{\beta_D(R_1 \| R_2)}{R_1 \| R_2 + Z_i'} \qquad \textbf{(5.109)}$$

Para la figura 5.85

$$A_i = \frac{(12,100)(149.86\ \text{k}\Omega)}{149.86\ \text{k}\Omega + 60.24\ \text{k}\Omega}$$

$$= \mathbf{8630.7}$$

Observe la caída significativa de la ganancia de corriente debido a R_1 y R_2.

Ganancia de voltaje

El voltaje de entrada es el mismo a través de R_1 y R_2 y en la base del primer transistor como se muestra en la figura 5.87.

El resultado es $A_v = \dfrac{V_o}{V_i} = \dfrac{I_o R_C}{I_i' Z_i'} = \dfrac{A_i' R_C}{Z_i'}$

y

$$A_v = \frac{\beta_D R_C}{Z_i'} \qquad \textbf{(5.110)}$$

Para la red de la figura 5.85,

$$A_v = \frac{\beta_D R_C}{Z_i'} = \frac{(12,000)(1.2\ \text{k}\Omega)}{60.24\ \text{k}\Omega} = \mathbf{241.04}$$

Impedancia de salida

Como la impedancia de salida en R_C está en paralelo con las terminales del colector al emisor del transistor, podemos volver a ver situaciones similares y encontrar que la impedancia de salida es

$$Z_o \cong R_C \| r_{o_2} \tag{5.111}$$

donde r_{o_2} es la resistencia de salida del transistor Q_2.

5.18 PAR DE REALIMENTACIÓN

La conexión del par de realimentación (vea la fig. 5.88) es un circuito de dos transistores que opera como el circuito Darlington. Observe que el par utiliza un transistor *pnp* que controla un transistor *npn*, los dos dispositivos actúan con eficacia como un transistor *pnp*. Como con la conexión Darlington, el par de realimentación proporciona una ganancia de corriente muy alta (el producto de las ganancias de corriente de los transistores). Una aplicación práctica (vea el capítulo 12) utiliza una conexión Darlington y una conexión del par de realimentación para producir una operación de transistor complementaria. En la figura 5.89 se da un circuito práctico que utiliza un par de realimentación.




FIG. 5.88
Conexión de par de realimentación.




FIG. 5.89
Operación de un par de realimentación.

Polarización de cd

Los cálculos de polarización de cd que siguen utilizan simplificaciones prácticas siempre que es posible para proporcionar resultados sencillos. A partir de la malla base-emisor de Q_1, obtenemos

$$V_{CC} - I_C R_C - V_{EB_1} - I_{B_1} R_B = 0$$
$$V_{CC} - (\beta_1 \beta_2 I_{B_1}) R_C - V_{EB_1} - I_{B_1} R_B = 0$$

La corriente de base es, entonces,

$$I_{B_1} = \frac{V_{CC} - V_{BE_1}}{R_B + \beta_1 \beta_2 R_C} \tag{5.112}$$

La corriente de colector de Q_1 es

$$I_{C_1} = \beta_1 I_{B_1} = I_{B_2}$$

que también es la corriente de base de Q_2. La corriente de colector del transistor Q_2 es

$$I_{C_2} = \beta_2 I_{B_2} \approx I_{E_2}$$

de modo que la corriente a través de R_C es

$$I_C = I_{E_1} + I_{C_2} \approx I_{B_2} + I_{C_2}$$

y

$$I_C \cong I_{C_2} \tag{5.113}$$

EJEMPLO 5.18 Calcule las corrientes y voltajes de polarización de cd para el circuito de la figura 5.89 para producir un voltaje V_o de la mitad del valor del voltaje de alimentación (9 V).

Solución:

$$I_{B_1} = \frac{18\text{ V} - 0.7\text{ V}}{2\text{ M}\Omega + (140)(180)(75\ \Omega)} = \frac{17.3\text{ V}}{3.89 \times 10^6} = \mathbf{4.45\ \mu A}$$

La corriente de base de Q_2 es, por lo tanto,

$$I_{B_2} = I_{C_1} = \beta_1 I_{B_1} = 140(4.45\ \mu\text{A}) = \mathbf{0.623\ mA}$$

que resulta ser una corriente de colector de Q_2 de

$$I_{C_2} = \beta_2 I_{B_2} = 180(0.623\text{ mA}) = \mathbf{112.1\ mA}$$

y entonces la corriente a través de R_C es

$$\text{Eq. (5.113): } I_C = I_{E_1} + I_{C_2} = 0.623\text{ mA} + 112.1\text{ mA} \approx I_{C_2} = \mathbf{112.1\ mA}$$

El voltaje de cd a la salida es por lo tanto,

$$V_{E_1} = V_{CC} - I_C R_C = 18\text{ V} - 112.1\text{ mA}(75\ \Omega) = \mathbf{9.6\ V}$$

y $$V_{B_1} = V_{E_1} - V_{B_E} = 9.6\text{ V} - 0.7\text{ V} = \mathbf{8.9\ V}$$

Operación de ca

El circuito equivalente de ca para la figura 5.89 se traza en la figura 5.90.




FIG. 5.90
Equivalente de ca de la red de la figura 5.89.

Impedancia de entrada, Z_i La impedancia de entrada de ca en la base del transistor se determina como sigue:

$$Z_i' = \frac{V_i}{I_i'}$$

Al aplicar la ley de corrientes de Kirchhoff en el nodo *a* y definir $I_c = I_o$:

$$I_{b_1} + \beta_1 I_{b_1} - \beta_2 I_{b_2} + I_o = 0$$

con $I_{b_2} = -\beta_1 I_{b_1}$, como se observa en la figura 5.90.

El resultado es $$I_{b_1} + \beta_1 I_{b_1} - \beta_2(-\beta_1 I_{b_1}) + I_o = 0$$

y $$I_o = -I_{b_1} - \beta_1 I_{b_1} - \beta_1\beta_2 I_{b_1}$$

o $$I_o = -I_{b_1}(1 + \beta_1) - \beta_1\beta_2 I_{b_1}$$

pero $$\beta_1 \gg 1$$

y $$I_o = -\beta_1 I_{b_1} - \beta_1\beta_2 I_{b_1} = -I_{b_1}(\beta_1 + \beta_1\beta_2)$$
$$= -I_{b_1}\beta_1(1 + \beta_2)$$

por lo que: $$I_o \cong -\beta_1\beta_2 I_{b_1} \qquad \textbf{(5.114)}$$

Ahora, $I_{b_1} = \dfrac{V_i - V_o}{\beta_1 r_{e_1}}$ según la figura 5.90

y $$V_o = -I_o R_C = -(-\beta_1\beta_2 I_{b_1})R_C = \beta_1\beta_2 I_{b_1} R_C$$

por tanto $$I_{b_1} = \frac{V_i - \beta_1\beta_2 I_{b_1} R_C}{\beta_1 r_{e_1}}$$

Reordenando $$I_{b_1}\beta_1 r_{e_1} = V_i - \beta_1\beta_2 I_{b_1} R_C$$

y $$I_{b_1}(\beta_1 r_{e_1} + \beta_1\beta_2 R_C) = V_i$$

por tanto $$I_{b_1} = I_i' = \frac{V_i}{\beta_1 r_{e_1} + \beta_1\beta_2 R_C}$$

y $$V_i' = \frac{V_i}{I_i'} = \frac{V_i}{\dfrac{V_i}{\beta_1 r_e + \beta_1\beta_2 R_C}}$$

de modo que $$Z_i' = \beta_1 r_{e_1} + \beta_1\beta_2 R_C \qquad \textbf{(5.115)}$$

En general, $$\beta_1\beta_2 R_C \gg \beta_1 r_{e_1}$$

y $$Z_i' \cong \beta_1\beta_2 R_C \qquad \textbf{(5.116)}$$

con $$Z_i = R_B \| Z_i' \qquad \textbf{(5.117)}$$

Para la red de la figura 5.89: $$r_{e_1} = \frac{26\text{ mV}}{I_{E_1}} = \frac{26\text{ mV}}{0.623\text{ mA}} = 41.73\,\Omega$$

y
$$\begin{aligned} Z_i' &= \beta_1 r_{e_1} + \beta_1\beta_2 R_C \\ &= (140)(41.73\ \Omega) + (140)(180)(75\,\Omega) \\ &= 5842.2\ \Omega + 1.89\text{ M}\Omega \\ &= \mathbf{1.895\ M\Omega} \end{aligned}$$

donde la ecuación (5.116) da $Z_i' \cong \beta_1\beta_2 R_C = (140)(180)(75\ \Omega) = \mathbf{1.89\ M\Omega}$ lo que valida las aproximaciones anteriores.

Ganancia de corriente

Al definir $I_{b_1} = I_i'$ como se muestra en la figura 5.90 permitirá definir la ganancia de corriente $A_i' = I_o/I_i'$

Volviendo a la derivación de Z_i vemos que $I_o = -\beta_1\beta_2 I_{b_1} = -\beta_1\beta_2 I_i'$.

y el resultado es $$A_i' = \frac{I_o}{I_i'} = -\beta_1\beta_2 \qquad \textbf{(5.118)}$$

La ganancia de corriente $A_i = I_o/I_i$ se determina con base en el hecho de que

$$A_i = \frac{I_o}{I_i} = \frac{I_o}{I_i'}\cdot\frac{I_i'}{I_i}$$

Para el lado de entrada: $$I_i' = \frac{R_B I_i}{R_B + Z_i'} = \frac{R_B I_i}{R_B + \beta_1\beta_2 R_C}$$

Sustituyendo: $$A_i = \frac{I_o}{I_i'}\cdot\frac{I_i'}{I_i} = (-\beta_1\beta_2)\left(\frac{R_B}{R_B + \beta_1\beta_2 R_C}\right)$$

De modo que $$A_i = \frac{I_o}{I_i} = \frac{-\beta_1\beta_2 R_B}{R_B + \beta_1\beta_2 R_C} \qquad \textbf{(5.119)}$$

El signo negativo aparece porque tanto I_i como I_o se definen como de entrada a la red.

Para la red de la figura 5.89:
$$\begin{aligned} A_i' &= \frac{I_o}{I_i'} = -\beta_1\beta_2 \\ &= -(140)(180) \\ &= \mathbf{-25.2 \times 10^3} \end{aligned}$$

$$A_i = \frac{-\beta_1\beta_2 R_B}{R_B + \beta_1\beta_2 R_c} = -\frac{(140)(180)(2\text{ M}\Omega)}{2\text{ M}\Omega + 1.89\text{ M}\Omega}$$
$$= -\frac{50{,}400\text{ M}\Omega}{3.89\text{ M}\Omega}$$
$$= \mathbf{-12.96 \times 10^3} \ (\cong \text{ la mitad de } A_i')$$

Ganancia de voltaje

El voltaje se determina de inmediato utilizando los resultados anteriores.

Es decir,
$$A_v = \frac{V_o}{V_i} = \frac{-I_o R_C}{I_i' Z_i'}$$
$$= -\frac{(-\beta_1\beta_2 I_i')R_C}{I_i'(\beta_1 r_{e_1} + \beta_1\beta_2 R_C)}$$

$$A_v = \frac{\beta_2 R_C}{r_{e_1} + \beta_2 R_C} \qquad \textbf{(5.120)}$$

la cual, entonces, es la siguiente si aplicamos la aproximación: $\beta_2 R_C \gg r_{e_1}$

$$A_v \cong \frac{\beta_2 R_C}{\beta_2 R_C} = 1$$

Para la red de la figura 5.89:
$$A_v = \frac{\beta_2 R_C}{r_{e_1} + \beta_2 R_C} = \frac{(180)(75\ \Omega)}{41.73\ \Omega + (180)(75\ \Omega)}$$
$$= \frac{13.5 \times 10^3\ \Omega}{41.73\Omega + 13.5 \times 10^3\ \Omega}$$
$$= \mathbf{0.997} \cong 1 \text{ (como se indica arriba)}$$

Impedancia de salida

La impedancia de salida Z_o' se define en la figura 5.91 cuando V_i se ajusta a cero volts.




FIG. 5.91
Determinación de Z_o' y Z_o.

Aplicando el hecho de que $I_o = -\beta_1\beta_2 I_{b_1}$, de los cálculos anteriores, vemos que

$$Z_o' = \frac{V_o}{I_o} = \frac{V_o}{-\beta_1\beta_2 I_{b_1}}$$

pero,
$$I_{b_1} = -\frac{V_o}{\beta_1 r_{e_1}}$$

y
$$Z_o' = \frac{V_o}{-\beta_1\beta_2\left(-\dfrac{V_o}{\beta_1 r_{e_1}}\right)} = \frac{\beta_1 r_{e_1}}{\beta_1\beta_2}$$

de modo que
$$Z_o' = \frac{r_{e_1}}{\beta_2} \tag{5.121}$$

con
$$Z_o = R_C \| \frac{r_{e_1}}{\beta_2} \tag{5.122}$$

Sin embargo,
$$R_C \gg \frac{r_{e_1}}{\beta_2}$$

y queda
$$Z_o \cong \frac{r_{e_1}}{\beta_2} \tag{5.123}$$

el cual será un valor muy bajo.
Para la red de la figura 5.89:

$$Z_o \cong \frac{41.73\ \Omega}{180} = \mathbf{0.23\ \Omega}$$

El análisis precedente muestra que la conexión de par de realimentación proporciona una operación con una ganancia de voltaje de cerca de 1 (exactamente como un emisor seguidor Darlington), una muy alta ganancia de corriente, una muy baja impedancia de salida, y una alta impedancia de entrada.

5.19 MODELO EQUIVALENTE HÍBRIDO

En las primeras secciones de este capítulo comentamos que el modelo equivalente híbrido se utilizó en los primeros años, antes de que cobrara popularidad el modelo r_e. En la actualidad existe una mezcla de usos según el nivel y dirección de la investigación. El modelo r_e ofrece la ventaja de que las condiciones reales de operación definen los parámetros, en tanto que los de circuito equivalente híbrido se definen en términos generales para cualquier condición de operación. Dicho de otro modo, los parámetros híbridos no reflejan las condiciones reales de operación, sino que sólo indican el nivel esperado de cada parámetro sin importar las condiciones que en realidad existan. El modelo r_e adolece de que parámetros como la impedancia de salida y los elementos de realimentación no están disponibles, en tanto que los parámetros híbridos proporcionan todo el conjunto en las hojas de especificaciones. En la mayoría de los casos, si se emplea el modelo r_e, el investigador simplemente examinará la hoja de especificaciones para tener alguna idea de cuáles podrían ser los elementos adicionales. Esta sección mostrará que se puede ir de un modelo a otro y cómo están relacionados los parámetros. Como todas las hojas de especificaciones proporcionan los parámetros híbridos y el modelo se sigue utilizando extensamente, es importante tener en cuenta ambos modelos. Los parámetros híbridos tal como aparecen en la figura 5.92 se tomaron de la hoja de especificaciones del transistor 2N4400 descrito en el capítulo 3. Los valores corresponden a una corriente de colector de cd de 1 mA y un voltaje del colector al emisor de 10 V. Además, se da un intervalo de valores para cada parámetro como guía en el diseño o análisis inicial de un sistema. Una ventaja obvia de la hoja de especificaciones es el conocimiento inmediato de los niveles típicos de los parámetros del dispositivo comparados con otros transistores.

		Mín.	Máx.	
Impedancia de entrada (I_C = 1 mA cd, V_{CE} = 10 V cd, f = 1 kHz)	h_{ie}	0.5	7.5	kΩ
Relación de realimentación de voltaje (I_C = 1 mA cd, V_{CE} = 10 V cd, f = 1 kHz)	h_{re}	0.1	8.0	$\times 10^{-4}$
Ganancia de corriente de señal pequeña (I_C = 1 mA cd, V_{CE} = 10 V cd, f = 1 kHz)	h_{fe}	20	250	—
Admitancia de salida (I_C = 1 mA cd, V_{CE} = 10 V cd, f = 1 kHz)	h_{oe}	1.0	30	1 μS

FIG. 5.92
Parámetros híbridos para el transistor 2N4400.

La descripción del modelo equivalente híbrido se iniciará con el bipuerto general de la figura 5.93. El siguiente conjunto de ecuaciones (5.124) y (5.125) es sólo una de varias formas en que las cuatro variables de la figura 5.93 se pueden relacionar. Es la que con más frecuencia se usa en el análisis de circuitos con transistores; sin embargo, y por consiguiente, se analiza en detalle en este capítulo.




FIG. 5.93
Bipuerto.

$$V_i = h_{11}I_i + h_{12}V_o \tag{5.124}$$

$$I_o = h_{21}I_i + h_{22}V_o \tag{5.125}$$

Los parámetros que relacionan las cuatro variables se llaman *parámetros h*, de la palabra "híbrido". Se escogió el término híbrido porque la mezcla de variables (V e I) en cada ecuación produce un conjunto "híbrido" de unidades de medición para los parámetros h. Podemos tener una clara idea de lo que los diversos parámetros representan y de cómo se puede determinar su magnitud, aislando cada uno de ellos y examinando la relación resultante.

Si establecemos arbitrariamente que $V_o = 0$ (cortocircuito en las terminales de salida) y se resuelve para h_{11} en la ecuación (5.124), encontramos

$$h_{11} = \left.\frac{V_i}{I_i}\right|_{V_o=0} \quad \text{ohms} \tag{5.126}$$

La relación indica que el parámetro h_{11} es un parámetro de impedancia con las unidades de ohms. Como es la relación del voltaje de *entrada* a la corriente de salida con las terminales *en cortocircuito*, se llama *parámetro de impedancia de entrada en cortocircuito*. El subíndice 11 de h_{11} se refiere al hecho de que cada parámetro está determinado por una relación de cantidades medidas en las terminales de entrada.

Si I_i se hace igual a cero abriendo los cables de entrada, se obtienen los siguientes resultados para h_{12}:

$$h_{12} = \left.\frac{V_i}{V_o}\right|_{I_i=0} \quad \text{sin unidades} \tag{5.127}$$

El parámetro h_{12}, es, por consiguiente, la relación del voltaje de entrada al voltaje de salida con la corriente de entrada igual a cero. No tiene unidades porque es la relación de niveles de voltaje y se llama *parámetro de relación de voltaje de transferencia inverso en circuito abierto*. El subíndice 12 de h_{12} indica que el parámetro es una cantidad de transferencia determinada por una relación de lecturas de entrada y salida. El primer entero del subíndice define la cantidad medida que aparece en el numerador; el segundo define el origen de la cantidad que aparece en el denominador. Se incluye el término *inverso* porque la relación es un voltaje de entrada sobre un voltaje de salida en lugar de la relación inversa por lo general de interés.

Si en la ecuación (5.125) V_o se establece igual a cero poniendo de nuevo en cortocircuito las terminales de salida, se obtienen los siguiente resultados para h_{21}:

$$h_{21} = \left.\frac{I_o}{I_i}\right|_{V_o=0} \quad \text{sin unidades} \tag{5.128}$$

Observe que ya tenemos la relación de una cantidad de salida a una cantidad de entrada. Ahora se utilizará el termino *directo* en lugar de *inverso* como se indicó para h_{12}. El parámetro h_{21} es

la relación de la corriente de salida a la corriente de entrada con las terminales de salida en cortocircuito. Este parámetro, al igual que h_{12}, no tiene unidades porque es la relación de niveles de corriente. Formalmente se llama *parámetro de relación de corriente de transferencia directa en cortocircuito.* El subíndice 21 de nuevo indica que es un parámetro de transferencia con la cantidad de salida en el numerador y la cantidad de entrada en el denominador.

El último parámetro, h_{22}, de nueva cuenta se determina abriendo los cables de entrada para que $I_1 = 0$ y resolviendo para h_{22} en la ecuación (5.125):

$$h_{22} = \left.\frac{I_o}{V_o}\right|_{I_i=0} \quad \text{siemens} \qquad \textbf{(5.129)}$$

Como es la relación de la corriente de salida al voltaje de salida, es el parámetro de conductancia de salida y se mide en siemens (S). Se llama *parámetro de admitancia de salida de circuito abierto*. El subíndice 22 indica que está determinado por una relación de cantidades de salida.

Como cada término de la ecuación (5.124) está en volts, apliquemos la ley del voltajes de Kirchhoff "a la inversa" para encontrar un circuito que se "adapte" a la ecuación. La realización de esta operación se traduce en el circuito de la figura 5.94. Como el parámetro h_{11} está en ohms, está representado por un resistor en la figura 5.94. La cantidad h_{12} no tiene unidades y por consiguiente simplemente aparece como un factor de multiplicación del término de "realimentación" en el circuito de entrada.




FIG. 5.94
Circuito equivalente híbrido de entrada.

Dado que cada término de la ecuación (5.14) tiene unidades de corriente, apliquemos ahora la ley de corrientes de Kirchhoff "a la inversa" para obtener el circuito de la figura 5.95. Como las unidades de h_{22} son de admitancia, las que para el modelo de transistor son de conductancia, está representado por el símbolo de resistor. Tenga en cuenta, sin embargo, que la resistencia en ohms de este resistor es igual al recíproco de la conductancia ($1/h_{22}$).




FIG. 5.95
Circuito equivalente híbrido de salida.

En la figura 5.96 se indica el circuito equivalente de "ca" completo del dispositivo lineal básico de tres terminales con un nuevo conjunto de subíndices para los parámetros h. La notación de la figura 5.95 es más práctica porque relaciona los parámetros h con la relación obtenida en los últimos párrafos. La selección de las letras es obvia de acuerdo con la lista siguiente:

$h_{11} \rightarrow$ resistencia de entrada $\rightarrow h_i$
$h_{12} \rightarrow$ relación de voltaje de transferencia inversa $\rightarrow h_r$
$h_{21} \rightarrow$ relación de corriente de transferencia directa $\rightarrow h_f$
$h_{22} \rightarrow$ conductancia de salida $\rightarrow h_o$




FIG. 5.96
Circuito equivalente híbrido completo.

El circuito de la figura 5.96 se aplica a cualquier dispositivo o sistema electrónico lineal de tres terminales sin fuentes independientes internas. Para el transistor, por consiguiente, aun cuando tiene tres configuraciones básicas, *todas son configuraciones de tres terminales*, de ahí que el circuito equivalente resultante tendrá el formato mostrado en la figura 5.96. En cada caso, la parte inferior de las secciones de entrada y salida de la red de la figura 5.96 se pueden conectar como se muestra en la figura 5.97 porque el nivel de potencial es el mismo. En esencia, por consiguiente, el modelo de transistor es un bipuerto y tres terminales. Los parámetros h, sin embargo, cambiarán con cada configuración. Para distinguir qué parámetro se utilizó o cuál está disponible, a la notación de parámetro h se le agregó un segundo subíndice. Para la configuración en base común, se agregó la letra minúscula b, en tanto que para las configuraciones en emisor común y en colector común, se agregaron las letras e y c, respectivamente. La red híbrida equivalente para la configuración en emisor común aparece con la notación estándar en la figura 5.97. Observe que




FIG. 5.97
Configuración en emisor común: (a) símbolo gráfico; (b) circuito equivalente híbrido.

$I_i = I_b$, $I_o = I_c$ y, mediante la aplicación de la ley de la corrientes de Kirchhoff, $I_e = I_b = I_b + I_c$. El voltaje de entrada ahora es V_{be}, con el voltaje de salida V_{ce}. Para la configuración en base común de la figura 5.78, $I_i = I_e$, $I_o = I_c$ con $V_{eb} = V_i$ y $V_{cb} = V_o$. Las redes de las figuras 5.97 y 5.98 se aplican a transistores *pnp* o *npn*.




FIG. 5.98
Configuración en base común; (a) símbolo gráfico; (b) circuito equivalente híbrido.

El hecho de que tanto un circuito equivalente de Thévenin como un circuito equivalente de Norton aparezcan en el circuito de la figura 5.96 fue una motivación más para llamar circuito *híbrido* equivalente al circuito resultante. Dos circuitos de transistor equivalentes adicionales, que no analizaremos en este texto, llamados circuitos equivalentes de parámetro ***z*** y parámetro ***y***, utilizan o la fuente de voltaje o la fuente de corriente, pero no ambas, en el mismo circuito equivalente. En el apéndice A encontrará las magnitudes de los diversos parámetros a partir de las características del transistor en la región de operación con el resultado de la *red equivalente de señal pequeña* deseada para el transistor.

Para las configuraciones en emisor común y en base común, la magnitud de h_r y h_o a menudo es tal que los resultados obtenidos para los parámetros importantes como Z_i, Z_o, A_v y A_i se ven ligeramente afectados si no se incluyen h_r y h_o en el modelo.

Dado que h_r normalmente es una cantidad pequeña, su eliminación se representa de forma aproximada como $h_r \cong 0$ y $h_rV_o = 0$, con el resultado de un equivalente de cortocircuito del elemento de realimentación como se muestra en la figura 5.99. La resistencia determinada por $1/h_o$ a menudo es suficientemente grande para ser ignorada en comparación con una carga en paralelo, lo que permite su reemplazo por un equivalente de circuito abierto de los modelos EC y BC, como se muestra en la figura 5.99.

El equivalente resultante de la figura 5.100 es muy parecido a la estructura general de los circuitos equivalentes en base común y en emisor común obtenidos con el modelo r_e. En realidad, el equivalente híbrido y el modelo r_e de cada una de las configuraciones se repiten en la figura 5.101 para propósitos de comparación. Debe ser razonablemente claro de acuerdo con la figura 5.101a que

$$h_{ie} = \beta r_e \tag{5.130}$$

y

$$h_{fe} = \beta_{\text{ca}} \tag{5.131}$$




FIG. 5.99
Efecto de la eliminación de h_{re} y h_{oe} del circuito equivalente híbrido.

FIG. 5.100
Modelo equivalente híbrido aproximado.

De la figura 5.101b,

$$\boxed{h_{ib} = r_e} \tag{5.132}$$

y

$$\boxed{h_{fb} = -\alpha \cong -1} \tag{5.133}$$

En particular, observe que el signo menos en la ecuación (5.133) explica el hecho de que la fuente de corriente del circuito equivalente híbrido estándar apunta hacia abajo en lugar de en la dirección real como se muestra en el modelo r_e de la figura 5.101b.




FIG. 5.101
Modelo híbrido contra modelo r_e: (a) configuración en emisor común; (b) configuración en base común.

EJEMPLO 5.19 Dadas $I_E = 2.5$ mA, $h_{fe} = 140$, $h_{oe} = 20\ \mu$S (μmho), y $h_{ob} = 0.5\ \mu$S, determine:

a. El circuito equivalente híbrido en emisor común.
b. El modelo r_e en base común.

Solución:

a. $r_e = \dfrac{26 \text{ mV}}{I_E} = \dfrac{26 \text{ mV}}{2.5 \text{ mA}} = \mathbf{10.4\ \Omega}$

$h_{ie} = \beta r_e = (140)(10.4\ \Omega) = \mathbf{1.456\ k\Omega}$

$r_o = \dfrac{1}{h_{oe}} = \dfrac{1}{20\ \mu\text{S}} = \mathbf{50\ k\Omega}$

Observe la figura 5.102.




FIG. 5.102
Circuito equivalente híbrido en emisor común para los parámetros del ejemplo 5.19.

b. $r_e = \mathbf{10.4\ \Omega}$

$$\alpha \cong 1, \qquad r_o = \frac{1}{h_{ob}} = \frac{1}{0.5\ \mu\text{S}} = \mathbf{2\ M\Omega}$$

Observe la figura 5.103.




FIG. 5.103
Modelo r_e en base común para los parámetros del ejemplo 5.19.

El apéndice B contiene una serie de ecuaciones que relacionan los parámetros de cada configuración del circuito equivalente híbrido. En la sección 5.23 se demuestra que el parámetro híbrido h_{fe} (β_{ca}) es el menos sensible de los parámetros híbridos a un cambio en la corriente del colector. Suponiendo, por consiguiente que $h_{fe} = \beta$ sea una constante en el intervalo de interés, es una muy buena aproximación. Es $h_{ie} = \beta r_e$ el que variará significativamente con I_C y el cual se debe determinará a niveles de operación porque puede tener un efecto real en los niveles de ganancia de un amplificador de transistores.

5.20 CIRCUITO EQUIVALENTE HÍBRIDO APROXIMADO

El análisis por medio del circuito equivalente híbrido aproximado de la figura 5.104 para la configuración en emisor común y el de la figura 5.105 para la configuración en base común es muy similar al que se acaba de realizar utilizando el modelo r_e. Aunque las prioridades no permiten un análisis detallado de todas las configuraciones analizadas hasta ahora, en esta sección se incluirá un breve repaso de algunas de las más importantes para demostrar las semejanzas en la forma de analizarlas y en las ecuaciones resultantes.




FIG. 5.104
Circuito equivalente híbrido aproximado en emisor común.




FIG. 5.105
Circuito equivalente híbrido aproximado en base común.

Como la hoja de datos o el análisis experimental especifican los diversos parámetros del modelo híbrido, el análisis de cd asociado con el uso del modelo r_e no es una parte integral del uso de los parámetros híbridos. En otras palabras, cuando se presenta el problema, se especifican parámetros como h_{ie}, h_{fe}, h_{ib}, etcétera. Tenga en cuenta, sin embargo, que los parámetros híbridos y componentes del modelo r_e están relacionados por las siguientes ecuaciones, como ya se vio en este capítulo: $h_{ie} = \beta r_e$, $h_{fe} = \beta$, $h_{oe} = 1/r_o$, $h_{fb} = -\alpha$, y $h_{ib} = r_e$.

Configuración de polarización fija

Para la configuración de polarización fija de la figura 5.106, la red equivalente de ca de señal pequeña aparecerá como se muestra en la figura 5.107 utilizando el modelo híbrido equivalente aproximado de emisor común. Compare las similitudes en apariencia con la figura 5.22 y con el análisis del modelo r_e. Las semejanzas indican que el análisis será muy parecido y que los resultados de uno se pueden relacionar directamente con el otro.




FIG. 5.106
Configuración de polarización fija.




FIG. 5.107
Sustitución del circuito equivalente híbrido aproximado en la red equivalente de ca de la figura 5.106.

***Z*$_i$** De la figura 5.107,

$$Z_i = R_B \| h_{ie} \quad (5.134)$$

***Z*$_o$** De la figura 5.107,

$$Z_o = R_C \| 1/h_{oe} \quad (5.135)$$

***A*$_v$** Utilizando $R' = 1/h_{oe} \| R_C$, obtenemos

$$V_o = -I_o R' = -I_C R'$$
$$= -h_{fe} I_b R'$$

y

$$I_b = \frac{V_i}{h_{ie}}$$

con

$$V_o = -h_{fe} \frac{V_i}{h_{ie}} R'$$

de modo que

$$A_v = \frac{V_o}{V_i} = -\frac{h_{ie}(R_C \| 1/h_{oe})}{h_{ie}} \quad (5.136)$$

***A*$_i$** Suponiendo que $R_B \gg h_{ie}$ y $1/h_{oe} \geq 10R_C$, vemos que $I_b \cong I_i$ e $I_o = I_c = h_{fe} I_b = h_{fe} I_i$ y por lo tanto

$$A_i = \frac{I_o}{I_i} \cong h_{fe} \quad (5.137)$$

EJEMPLO 5.20 Para la red de la figura 5.108, determine:

a. Z_i.
b. Z_o.
c. A_v.
d. A_i.




FIG. 5.108
Ejemplo 5.20.

Solución:

a. $Z_i = R_B \| h_{ie} = 330\,\text{k}\Omega \| 1.175\,\text{k}\Omega$
$\cong h_{ie} = \mathbf{1.171\,k\Omega}$

b. $$r_o = \frac{1}{h_{oe}} = \frac{1}{20\,\mu\text{A/V}} = 50\,\text{k}\Omega$$

$$Z_o = \frac{1}{h_{oe}} \| R_C = 50\,\text{k}\Omega \| 2.7\,\text{k}\Omega = \mathbf{2.56\,k\Omega} \cong R_C$$

c. $$A_v = -\frac{h_{fe}(R_C \| 1/h_{oe})}{h_{ie}} = -\frac{(120)(2.7\,\text{k}\Omega \| 50\,\text{k}\Omega)}{1.171\,\text{k}\Omega} = \mathbf{-262.34}$$

d. $A_i \cong h_{fe} = \mathbf{120}$

Configuración del divisor de voltaje

Para la configuración de polarización por medio del divisor de voltaje de la figura 5.109, la red equivalente de ca de señal pequeña tendrá la misma apariencia que en la figura 5.107, con R_B reemplazada por $R' = R_1 \| R_2$.




FIG. 5.109
Configuración de polarización por medio del divisor de voltaje.

Z_i De la figura 5.107 con $R_B = R'$,

$$Z_i = R_1 \| R_2 \| h_{ie} \quad (5.138)$$

Z_o De la figura 5.107,

$$Z_o \cong R_C \quad (5.139)$$

A_v

$$A_v = -\frac{h_{fe}(R_C \| 1/h_{oe})}{h_{ie}} \quad (5.140)$$

A_i

$$A_i = \frac{h_{fe}R'}{R' + h_{ie}} \quad (5.141)$$

Configuración de polarización de emisor sin puentear

Para la configuración de polarización de emisor sin puentear de la figura 5.110, el modelo de ca de señal pequeña será el mismo que el de la figura 5.30, con βr_e reemplazado por h_{ie} y βI_b por $h_{fe}I_b$. El análisis proseguirá de la misma manera.




FIG. 5.110
Configuración de polarización en emisor común sin puentear.

Z_i

$$Z_b \cong h_{fe}R_E \quad (5.142)$$

y

$$Z_i = R_B \| Z_b \quad (5.143)$$

Z_o

$$Z_o = R_C \quad (5.144)$$

A_v

$$A_v = -\frac{h_{fe}R_C}{Z_b} \cong -\frac{h_{fe}R_C}{h_{fe}R_E}$$

y

$$A_v \cong -\frac{R_C}{R_E} \quad (5.145)$$

A_i

$$A_i = -\frac{h_{fe}R_B}{R_B + Z_b} \tag{5.146}$$

o

$$A_i = -A_v\frac{Z_i}{R_C} \tag{5.147}$$

Configuración en emisor seguidor

Para el emisor seguidor de la figura 5.38, el modelo de ca de señal pequeña coincidirá con el de la figura 5.111, con $\beta r_e = h_{ie}$ y $\beta = h_{fe}$. Las ecuaciones resultantes serán por consiguiente muy parecidas.




FIG. 5.111
Configuración en emisor seguidor.

Z_i

$$Z_b \cong h_{fe}R_E \tag{5.148}$$

$$Z_i = R_B \| Z_b \tag{5.149}$$

Z_o Para Z_o, la red de salida definida por las ecuaciones resultantes aparecerá como se muestra en la figura 5.112. Repase el desarrollo de las ecuaciones en la sección 5.8 y

$$Z_o = R_E \| \frac{h_{ie}}{1 + h_{fe}}$$

o, como $1 + h_{fe} \cong h_{fe}$,

$$Z_o \cong R_E \| \frac{h_{ie}}{h_{fe}} \tag{5.150}$$




FIG. 5.112
Definición de Z_o para la configuración en emisor seguidor.

$\boldsymbol{A_v}$ Para la ganancia de voltaje, se aplica la regla del divisor de voltaje a la figura 5.112, como sigue:

$$V_o = \frac{R_E(V_i)}{R_E + h_{ie}/(1 + h_{fe})}$$

pero, como $1 + h_{fe} \cong h_{fe}$,

$$A_v = \frac{V_o}{V_i} \cong \frac{R_E}{R_E + h_{ie}/h_{fe}} \quad \textbf{(5.151)}$$

$\boldsymbol{A_i}$

$$A_i = \frac{h_{fe}R_B}{R_B + Z_b} \quad \textbf{(5.152)}$$

o

$$A_i = -A_v\frac{Z_i}{R_E} \quad \textbf{(5.153)}$$

Configuración en base común

La última configuración que se examinará con el circuito equivalente híbrido aproximado será el amplificador en base común de la figura 5.113. Al sustituir el modelo equivalente híbrido en base común aproximado se obtiene la red de la figura 5.114, la cual es muy parecida a la figura 5.44.




FIG. 5.113
Configuración en base común.




FIG. 5.114
Sustitución del circuito equivalente híbrido en la red equivalente de ca de la figura 5.113.

Tenemos los siguientes resultados a partir de la figura 5.114.

$\boldsymbol{Z_i}$

$$Z_i = R_E \| h_{ib} \quad \textbf{(5.154)}$$

$\boldsymbol{Z_o}$

$$Z_o = R_C \quad \textbf{(5.155)}$$

A_v

$$V_o = -I_o R_C = -(h_{fb} I_e) R_C$$

con $\quad I_e = \dfrac{V_i}{h_{ib}} \quad$ y $\quad V_o = -h_{fb}\dfrac{V_i}{h_{ib}} R_C$

de modo que

$$A_v = \frac{V_o}{V_i} = -\frac{h_{fb} R_C}{h_{ib}} \tag{5.156}$$

A_i

$$A_i = \frac{I_o}{I_i} = h_{fb} \cong -1 \tag{5.157}$$

EJEMPLO 5.21 Para la red de la figura 5.115, determine:

a. Z_i.
b. Z_o.
c. A_v.
d. A_i.




FIG. 5.115
Ejemplo 5.21.

Solución:

a. $Z_i = R_E \| h_{ib} = 2.2\,\text{k}\Omega \| 14.3\,\Omega = \mathbf{14.21\,\Omega} \cong h_{ib}$

b. $r_o = \dfrac{1}{h_{ob}} = \dfrac{1}{0.5\,\mu\text{A/V}} = 2\,\text{M}\Omega$

$Z_o = \dfrac{1}{h_{ob}} \| R_C \cong R_C = \mathbf{3.3\,k\Omega}$

c. $A_v = -\dfrac{h_{fb} R_C}{h_{ib}} = -\dfrac{(-0.99)(3.3\,\text{k}\Omega)}{14.21} = \mathbf{229.91}$

d. $A_i \cong h_{fb} = \mathbf{-1}$

Las configuraciones restantes que no se analizaron en esta sección se dejan como ejercicio en la sección de problemas de este capítulo. Se supone que el análisis anterior revela con claridad las similitudes en el método cuando se utilizan el modelo r_e o el modelo equivalente híbrido aproximado, con lo cual se elimina cualquier dificultad real en el análisis de las redes restantes de las secciones anteriores.

5.21 MODELO EQUIVALENTE HÍBRIDO COMPLETO

El análisis de la sección 5.20 se limitó al circuito equivalente híbrido aproximado con un breve estudio de la impedancia de salida. En esta sección empleamos el circuito equivalente completo para demostrar el efecto de h_r y definir en términos más específicos el efecto de h_o. Es importante tener en cuenta que como la apariencia del modelo equivalente híbrido es igual a la de las configuraciones en base común, en emisor común y en colector común, se pueden aplicar las ecuaciones desarrolladas en esta sección a cada configuración. Sólo es necesario insertar los parámetros

definidos para cada configuración. Es decir, para una configuración de base común se emplean h_{fb}, h_{ib}, etc., en tanto que para la configuración en emisor común se emplean h_{fe}, h_{ie}, etc. Recuerde que el apéndice A permite convertir de un conjunto al otro si se proporciona uno y se requiere el otro.

Considere la configuración general de la figura 5.116 con los parámetros de dos puertos de interés particular. Luego se sustituye el modelo equivalente híbrido completo en la figura 5.117 utilizando los parámetros que no especifican el tipo de configuración. En otras palabras, las soluciones serán en función de h_i, h_r, h_f y h_o. A diferencia del análisis de secciones anteriores de este capítulo, en ésta la ganancia de corriente A_i se determinará primero porque las ecuaciones desarrolladas son útiles en la determinación de los demás parámetros.




FIG. 5.116
Bipuerto.




FIG. 5.117
Sustitución del circuito equivalente híbrido en el bipuerto de la figura 5.116.

Ganancia de corriente, $A_i = I_o/I_i$

Al aplicar la ley de corrientes de Kirchhoff al circuito de salida obtenemos

$$I_o = h_f I_b + I = h_f I_i + \frac{V_o}{1/h_o} = h_f I_i + h_o V_o$$

Sustituyendo $V_o = -I_o R_L$ resulta

$$I_o = h_f I_i - h_o R_L I_o$$

Reescribiendo la ecuación anterior, tenemos

$$I_o + h_o R_L I_o = h_f I_i$$

y

$$I_o(1 + h_o R_L) = h_f I_i$$

de modo que

$$A_i = \frac{I_o}{I_i} = \frac{h_f}{1 + h_o R_L} \qquad \textbf{(5.158)}$$

Observe que la ganancia de corriente se reduce al resultado conocido de $A_i = h_f$ si el factor $h_o R_L$ es suficientemente pequeño comparado con 1.

Ganancia de voltaje, $A_v = V_o/V_i$

Al aplicar la ley de voltajes de Kirchhoff al circuito de entrada obtenemos

$$V_i = I_i h_i + h_r V_o$$

Sustituyendo $I_i = (1 + h_oR_L)I_o/h_f$ de la ecuación (5.158) e $I_o = -V_oR_L$ resulta

$$V_i = \frac{-(1 + h_oR_L)h_i}{h_fR_L}V_o + h_rV_o$$

Resolviendo para la relación V_o/V_i resulta

$$A_v = \frac{V_o}{V_i} = \frac{-h_fR_L}{h_i + (h_ih_o - h_fh_r)R_L} \quad \textbf{(5.159)}$$

En este caso, regresa la forma conocida de $A_v = -h_fR_L/h_i$ si el factor $(h_ih_o - h_fh_r)R_L$ es suficientemente pequeño comparado con h_r.

Impedancia de entrada, $Z_i = V_i/I_i$

Para el circuito de entrada,

$$V_i = h_iI_i + h_rV_o$$

Sustituyendo $\quad V_o = -I_oR_L$

tenemos $\quad V_i = h_iI_i - h_rR_LI_o$

Porque $\quad A_i = \dfrac{I_o}{I_i}$

$$I_o = A_iI_i$$

de modo que la ecuación anterior se escribe

$$V_i = h_iI_i - h_rR_L A_iI_i$$

Resolviendo para la relación V_i/I_b, obtenemos

$$Z_i = \frac{V_i}{I_i} = h_i - h_rR_LA_i$$

y sustituyendo

$$A_i = \frac{h_f}{1 + h_oR_L}$$

resulta

$$Z_i = \frac{V_i}{I_i} = h_i - \frac{h_fh_rR_L}{1 + h_oR_L} \quad \textbf{(5.160)}$$

Obtenemos la forma conocida de $Z_i = h_i$ cuando el segundo factor en el denominador (h_oR_L) es suficientemente menor que 1.

Impedancia de salida, $Z_o = V_o/I_o$

La impedancia de salida de un amplificador se define como la relación del voltaje de salida a la corriente de salida con la señal V_s ajustada a cero. Para el circuito de entrada con $V_s = 0$,

$$I_i = -\frac{h_rV_o}{R_s + h_i}$$

Sustituyendo esta relación en la ecuación del circuito de salida resulta

$$I_o = h_fI_i + h_oV_o$$
$$= -\frac{h_fh_rV_o}{R_s + h_i} + h_oV_o$$

y

$$Z_o = \frac{V_o}{I_o} = \frac{1}{h_o - [h_fh_r/(h_i + R_s)]} \quad \textbf{(5.161)}$$

En este caso, la impedancia de salida se reduce a la forma conocida $Z_o = 1/h_o$ para el transistor cuando el segundo factor en el denominador es suficientemente menor que el primero.

EJEMPLO 5.22 Para la red de la figura 5.118, determine los siguientes parámetros utilizando el modelo equivalente híbrido completo con los resultados obtenidos con el modelo aproximado.

a. Z_i y Z'_i.
b. A_v.
c. $A_i = I_o/I_i$.
d. Z_o (dentro de R_C) y Z'_o (con R_C incluida)




FIG. 5.118
Ejemplo 5.22.

Solución: Ahora que ya se derivaron las ecuaciones básicas para cada cantidad, el orden en que se calculan es arbitrario. Sin embargo, la impedancia de salida es una cantidad útil de conocer, y por consiguiente se calculará primero. Se sustituyó el circuito equivalente híbrido en emisor común completo y la red se volvió a dibujar como se muestra en la figura 5.119. Un circuito equivalente de Thévenin para la sección de entrada de la figura 5.119 produce el equivalente de entrada de la figura 5.120 porque $E_{Th} \cong V_s$ y $R_{Th} \cong R_s = 1\ \text{k}\Omega$ (un resultado de $R_B = 470\ \text{k}\Omega$ que es mucho mayor que $R_S = 1\ \text{k}\Omega$). En este ejemplo, $R_L = R_C$ e I_C se define como la corriente a través de R_C como en ejemplos previos de este capítulo. La impedancia de salida Z_o definida por la ecuación (5.16) es sólo para las terminales de salida del transistor. No incluye los efectos de R_C, Z_o es simplemente la combinación en paralelo de Z_o y R_L. La configuración resul-




FIG. 5.119
Sustitución del circuito equivalente híbrido completo en la red equivalente de ca de la figura 5.118.




FIG. 5.120
Reemplazo de la sección de entrada de la figura 5.119 con un circuito equivalente de Thévenin.

tante de la figura 5.120 es, por tanto, un duplicado exacto de la red definida de la figura 5.117 y se pueden aplicar las ecuaciones antes derivadas.

a. Ec. (5.160):

$$Z_i = \frac{V_i}{I_i} = h_{ie} - \frac{h_{fe}h_{re}R_L}{1 + h_{oe}R_L}$$
$$= 1.6\,\text{k}\Omega - \frac{(110)(2 \times 10^{-4})(4.7\,\text{k}\Omega)}{1 + (20\,\mu\text{S})(4.7\,\text{k}\Omega)}$$
$$= 1.6\,\text{k}\Omega - 94.52\,\Omega$$
$$= \mathbf{1.51\,k\Omega}$$

contra 1.6 kΩ con sólo utilizar h_{ie}; y

$$Z_i' = 470\,\text{k}\Omega \| Z_i \cong Z_i = \mathbf{1.51\,k\Omega}$$

b. Ec. (5.159):

$$A_v = \frac{V_o}{V_i} = \frac{-h_{fe}R_L}{h_{ie} + (h_{ie}h_{oe} - h_{fe}h_{re})R_L}$$
$$= \frac{-(110)(4.7\,\text{k}\Omega)}{1.6\,\text{k}\Omega + [(1.6\,\text{k}\Omega)(20\mu\text{S}) - (110)(2 \times 10^{-4})]4.7\,\text{k}\Omega}$$
$$= \frac{-517 \times 10^3\,\Omega}{1.6\,\text{k}\Omega + (0.032 - 0.022)4.7\,\text{k}\Omega}$$
$$= \frac{-517 \times 10^3\,\Omega}{1.6\,\text{k}\Omega + 47\,\Omega}$$
$$= \mathbf{-313.9}$$

contra -323.125 utilizando $A_v \cong -h_{fe}R_L/h_{ie}$.

c. Ec. (5.158):

$$A_i' = \frac{I_o}{I_i'} = \frac{h_{fe}}{1 + h_{oe}R_L} = \frac{110}{1 + (20\,\mu\text{S})(4.7\,\text{k}\Omega)}$$
$$= \frac{110}{1 + 0.094} = \mathbf{100.55}$$

contra 110 utilizando simplemente h_{fe}. Como $470\,\text{k}\Omega \gg Z_i', I_i \cong I_i'$ y $A_i \cong$ **100.55** también.

d. Ec. (5.161):

$$Z_o' = \frac{V_o}{I_o} = \frac{1}{h_{oe} - [h_{fe}h_{re}/(h_{ie} + R_s)]}$$
$$= \frac{1}{20\,\mu\text{S} - [(110)(2 \times 10^{-4})/(1.6\,\text{k}\Omega + 1\,\text{k}\Omega)]}$$
$$= \frac{1}{20\,\mu\text{S} - 8.46\,\mu\text{S}}$$
$$= \frac{1}{11.54\,\mu\text{S}}$$
$$= \mathbf{86.66\,k\Omega}$$

la cual es mayor que el valor determinado por $1/h_{oe}$, 50 kΩ; y

$$Z_o = R_C \| Z'_o = 4.7\,\text{k}\Omega \| 86.66\,\text{k}\Omega = \mathbf{4.46\,k\Omega}$$

contra 4.7 kΩ utilizando sólo R_C.

Observe por los resultados anteriores que las soluciones aproximadas para A_v y Z_i son muy parecidas a las que se calcularon con el modelo equivalente completo. De hecho, incluso A_i difirió por menos de 10%. El valor alto de Z'_o sólo contribuyó a nuestra conclusión precedente en que Z'_o a menudo es tan alta que puede ser ignorada en comparación con la carga aplicada. Sin embargo, tenga en cuenta que cuando se requiere determinar el efecto de h_{re} y h_{oe}, se tiene que utilizar el modelo equivalente híbrido, como ya se describió.

La hoja de especificaciones para un transistor particular proporciona los parámetros en emisor común como se señala en la figura 5.92. El siguiente ejemplo empleará los mismos parámetros de transistor que aparecen en la figura 5.118 en una configuración en base común *pnp* para introducir el procedimiento de conversión de parámetros y recalcar el hecho de que el modelo híbrido equivalente conserva el mismo diseño.

EJEMPLO 5.23 Para el amplificador en base común de la figura 5.121, determine los siguientes parámetros utilizando el modelo equivalente híbrido completo y compare los resultados con los que se obtuvieron utilizando el modelo aproximado.

a. Z_i
b. A_i
c. A_v.
d. Z_o




FIG. 5.121
Ejemplo 5.23.

Solución: Los parámetros híbridos en base común se derivan de los parámetros en emisor común utilizando las ecuaciones aproximadas del apéndice B:

$$h_{ib} \cong \frac{h_{ie}}{1 + h_{fe}} = \frac{1.6\,\text{k}\Omega}{1 + 110} = \mathbf{14.41\,\Omega}$$

Observe cómo se parece esta magnitud al valor determinado desde

$$h_{ib} = r_e = \frac{h_{ie}}{\beta} = \frac{1.6\,\text{k}\Omega}{110} = 14.55\,\Omega$$

También,
$$h_{rb} \cong \frac{h_{ie}h_{oe}}{1 + h_{fe}} - h_{re} = \frac{(1.6\,\text{k}\Omega)(20\,\mu\text{S})}{1 + 110} - 2 \times 10^{-4}$$
$$= \mathbf{0.883 \times 10^{-4}}$$

$$h_{fb} \cong \frac{-h_{fe}}{1 + h_{fe}} = \frac{-110}{1 + 110} = \mathbf{-0.991}$$

$$h_{ob} \cong \frac{h_{oe}}{1 + h_{fe}} = \frac{20\,\mu\text{S}}{1 + 110} = \mathbf{0.18\,\mu S}$$




FIG. 5.122
Equivalente de señal pequeña de la red de la figura 5.121.

Sustituyendo el circuito híbrido equivalente en base común en la red de la figura 5.121 se obtiene la red equivalente de señal pequeña de la figura 5.122. La red de Thévenin para el circuito de entrada da $R_{Th} = 3\,k\Omega \| 1\,k\Omega = 0.75\,k\Omega$ para R_s en la ecuación para Z_o.

a. Ec. (5.160):

$$Z_i' = \frac{V_i}{I_i'} = h_{ib} - \frac{h_{fb}h_{rb}R_L}{1 + h_{ob}R_L}$$
$$= 14.41\ \Omega - \frac{(-1.991)(0.883 \times 10^{-4})(2.2\,k\Omega)}{1 + (0.18\,\mu S)(2.2\,k\Omega)}$$
$$= 14.41\ \Omega + 0.19\ \Omega$$
$$= 14.60\ \Omega$$

contra 14.41 Ω utilizando $Z_i \cong h_{ib}$; y

$$Z_i = 3\,k\Omega \| Z_i' \cong Z_i' = \mathbf{14.60\ \Omega}$$

b. Ec. (5.158):

$$A_i' = \frac{I_o}{I_i'} = \frac{h_{fb}}{1 + h_{ob}R_L}$$
$$= \frac{-0.991}{1 + (0.18\,\mu S)(2.2\,k\Omega)}$$
$$= -0.991$$

Porque $3\,k\Omega \gg Z_i'$, $I_i \cong I_i'$ y $A_i = I_o/I_i \cong \mathbf{-1}$.

c. Ec. (5.159):

$$A_v = \frac{V_o}{V_i} = \frac{-h_{fb}R_L}{h_{ib} + (h_{ib}h_{ob} - h_{fb}h_{rb})R_L}$$
$$= \frac{-(-0.991)(2.2\,k\Omega)}{14.41\ \Omega + [(14.41\Omega)(0.18\,\mu S) - (-0.991)(0.883 \times 10^{-4})]2.2\,k\Omega}$$
$$= \mathbf{149.25}$$

contra 151.3 utilizando $A_v \cong -h_{fb}R_L/h_{ib}$.

d. Ec. (5.161):

$$Z_o' = \frac{1}{h_{ob} - [h_{fb}h_{rb}/(h_{ib} + R_s)]}$$
$$= \frac{1}{0.18\,\mu S - [(-0.991)(0.883 \times 10^{-4})/(14.41\ \Omega + 0.75\,k\Omega)]}$$
$$= \frac{1}{0.295\,\mu S}$$
$$= \mathbf{3.39\ M\Omega}$$

contra 5.56 MΩ utilizando $Z_o' \cong 1/h_{ob}$. Para Z_o definida por la figura 5.122,

$$Z_o = R_C \| Z_o' = 2.2\,k\Omega \| 3.39\,M\Omega = \mathbf{2.199\ k\Omega}$$

contra 2.2 kΩ utilizando $Z_o \cong R_C$.

5.22 MODELO π HÍBRIDO

El último modelo que presentaremos es el modelo π híbrido, el cual incluye parámetros que no aparecen en los otros dos modelos, ante todo para proporcionar un modelo más preciso de los efectos de alta frecuencia. Para frecuencias más bajas pueden efectuarse las aproximaciones con los resultados del modelo r_e previamente presentado. El modelo π híbrido aparece en la figura 5.123 con todos los parámetros necesarios para un análisis completo en frecuencia.




FIG. 5.123
Circuito equivalente de ca de señal pequeña de transistor Giacolleto (o π híbrido) de alta frecuencia.

Todos los capacitores que aparecen en la figura 5.123 lo son de capacitancia parásita entre las varias uniones del dispositivo. Existen todos los efectos capacitivos que realmente sólo entran en juego a frecuencias altas. Para frecuencias bajas a frecuencias medias su reactancia es muy grande, por lo que se pueden considerar como circuitos abiertos. El capacitor C_u por lo general es de sólo algunos picofarads (pF) a unas decenas de picofarads, en tanto que la capacitancia C_u en general abarca desde menos de 1 pF hasta varios picofarads. La resistencia r_b incluye los niveles de contacto de la base, de la masa de la base y de difusión de resistencia de la base. El primero se debe a la conexión real con la base. El segundo incluye la resistencia de la terminal externa a la región activa del transistor y el último es la resistencia real dentro de la región activa de la base. En general es de algunos a unas decenas de ohms. Los resistores r_π, r_u y r_o son las resistencias entre las terminales indicadas del dispositivo cuando el dispositivo está en la región activa. La resistencia r_π (utilizando el símbolo π en concordancia con la terminología π híbrida) es simplemente βr_e, como se presentó para el modelo r_e en emisor común. La resistencia r_u (el subíndice *u* se refiere a la *unión* que se forma entre la base y el colector) es muy grande y crea una ruta de realimentación de los circuitos de salida a los de entrada en el modelo equivalente. Por lo general es mayor que βr_o, lo cual la coloca en el intervalo de los megaohms. La resistencia de salida r_o es la que normalmente aparece a través de una carga aplicada. Su valor, el que por lo general varía entre 5 kΩ y 40 kΩ, se determina a partir del parámetro híbrido h_{oe}.

Es importante observar en la figura 5.123 que la fuente controlada puede ser una fuente de corriente controlada por voltaje (VCCS) o una fuente de corriente controlada por corriente (CCCS) según los parámetros empleados.

Para el análisis de frecuencias bajas a medias, se pueden ignorar los efectos de capacitivos parásitos provocados por los muy altos niveles de alta reactancia asociados con cada uno. La resistencia r_b en general es tan pequeña que la puede reemplazar un equivalente de cortocircuito y la resistencia r_u en general es tan grande que puede ser ignorada en la mayoría de las aplicaciones. El resultado es una red equivalente similar al modelo r_e en emisor común previamente presentado.

Como el uso del modelo depende totalmente de la determinación de valores de los parámetros para la red equivalente, es importante conocer las siguientes relaciones para extraer los valores de los parámetros de los datos típicamente provistos:

$$r_\pi = \beta r_e \quad \textbf{(5.162)}$$

$$g_m = \frac{1}{r_e} \quad \textbf{(5.163)}$$

$$r_o = \frac{1}{h_{oe}} \quad \textbf{(5.164)}$$

$$h_{re} = \frac{r_\pi}{r_\pi + r_u} \cong \frac{r_\pi}{r_\mu} \tag{5.165}$$

La equivalencia entre las dos fuentes de la figura 5.123 se demuestra en la figura utilizando las ecuaciones (5.162) y (5.163).

El modelo π híbrido no aparecerá en el análisis de señal pequeña de este capítulo porque se utiliza, sobre todo, para investigar los efectos de alta frecuencia. Aparecerá de nuevo en el análisis de los efectos de alta frecuencia en el capítulo 9.

5.23 VARIACIONES DE LOS PARÁMETROS DEL TRANSISTOR



Se pueden trazar varias curvas para mostrar las variaciones de los parámetros del transistor con la temperatura, la frecuencia, el voltaje y la corriente. Lo más interesante y útil en esta etapa del desarrollo incluye las variaciones con la temperatura de unión y el voltaje y la corriente del colector.

El efecto de la corriente de colector en el modelo r_e y en el modelo híbrido equivalente se muestra en la figura 5.124. Observe con cuidado la escala logarítmica sobre los ejes vertical y horizontal. Las escalas logarítmicas se examinarán en detalle en el capítulo 9. Todos los parámetros se han normalizado a la unidad de modo que el cambio de magnitud relativo con la corriente de colector es fácil de determinar. En cada conjunto de curvas, como las de las figuras 5.124 a 5.126, siempre se indica el punto de operación al cual se determinaron los parámetros. En esta situación particular, el punto quiescente se encuentra en los valores típicos de $V_{CE} = 5.0$ V e $I_C = 1.0$ mA. Como la frecuencia y temperatura de operación también afectan los parámetros, en las curvas también se indican estas cantidades. La figura 5.124 muestra la variación de los parámetros con la corriente del colector. Observe que con $I_C = 1$ mA el valor de todos los parámetros se normaliza a 1 sobre el eje vertical. El resultado es que la magnitud de cada parámetro se compara con los valores definidos en el punto de operación definido. Como los fabricantes en general utilizan los parámetros híbridos para gráficas de este tipo, son las curvas que se utilizan en la figura 5.124. Sin embargo, para ampliar el uso de las curvas también se agregaron los parámetros equivalentes r_e y π híbrido.




FIG. 5.124

Variaciones de los parámetros híbridos con la corriente de colector.

A primera vista es particularmente interesante observar que:

El parámetro h_{fe} (β)es el que varía menos de todos los parámetros de un circuito equivalente del transistor cuando se traza contra las variaciones en la corriente del colector.

La figura 5.124 revela clramente que para el intervalo total de valores de la corriente del colector el parámetro h_{fe} (β) varía desde 0.5 de su valor del punto Q hasta un valor máximo de 1.5 veces ese valor con una corriente de aproximadamente 6 mA. Para un transistor con una β de 100, por consiguiente, varía de aproximadamente 50 a 150.

Este valor parece bastar, pero observe h_{oe}, el cual eleva a casi 40 veces su valor de punto Q con una corriente de colector de 50 mA.

La figura 5.124 también muestra que los parámetros que más varían son $h_{oe}(1/r_o)$ y $h_{ie}(br_e)$. El parámetro h_{ie} varía desde aproximadamente 10 veces su valor del punto Q hasta aproximadamente un décimo de su valor del punto Q con 50 mA. Sin embargo, se deberá esperar esta variación porque sabemos que el valor de r_e está directamente relacionado con la corriente de emisor por $r_e = 26\text{ mV}/I_E$. Conforme $I_E\,(\cong I_C)$ se incrementa, el valor de r_e y, por consiguiente βr_e, se reducirán, como se muestra en la figura 5.124.

Tenga presente cuando revise la curva de h_{oe} contra la corriente, que la resistencia de salida real r_o es $1/h_{oe}$. Por consiguiente, a medida que la curva se incrementa con la corriente, el valor de r_o se hace cada vez menor. Como r_o es un parámetro que normalmente aparece en paralelo con la carga aplicada, los valores decrecientes de r_o pueden llegar a convertirse en un problema crítico. El hecho de que r_o se haya reducido a casi 1/40 de su valor en el punto Q podría implicar una reducción real de la ganancia a 50 mA.

El parámetro h_{re} varía bastante , pero como su valor del punto Q en general es suficientemente pequeño como para ignorar su efecto, es un parámetro de interés sólo con corrientes de colector que son mucho menores o quizá algo más que el nivel del punto Q.

Ésta puede parecer una descripción extensa de un conjunto de curvas de características. Sin embargo, la experiencia ha revelado que las gráficas de esta naturaleza a menudo se revisan sin tomarse el tiempo para apreciar en plenitud el amplio impacto de lo que están proporcionando. Estas gráficas revelan mucha información que podría ser extremadamente útil en el proceso de diseño.

La figura 5.125 muestra la variación de la magnitud de los parámetros provocada por cambios en el voltaje del colector al emisor. Este conjunto de curvas está normalizado al mismo punto de operación que las curvas de la figura 5.124, lo que permite comparar entre los dos. En este caso, sin embargo, la escala vertical está en porcentaje y no en números enteros. El nivel de 200% define un conjunto de parámetros que es dos veces el del nivel de 100%. Un nivel de 100% reflejaría un cambio de 10:1. Observe que la magnitud de h_{fe} y h_{ie} es relativamente constante con variaciones del voltaje del colector al emisor, en tanto que con cambios de la corriente del colector la variación es mucho más significativa. En otras palabras, si desea que un parámetro como $h_{ie}(\beta r_e)$ permanezca constante, mantenga la variación de I_C al mínimo al mismo tiempo que se preocupa menos sobre las variaciones del voltaje del colector al emisor. La variación de h_{oe} y h_{ie} permanece significativa en el intervalo indicado del voltaje del colector al emisor.




FIG. 5.125

Variaciones de los parámetros híbridos con el voltaje del colector al emisor.

En la figura 5.126, las variaciones de los parámetros están graficadas para cambios de temperatura en la unión. El valor de normalización se considera como la temperatura ambiente, $T = 25°\text{C}$. Ahora la escala horizontal es lineal en lugar de la escala logarítmica empleada en las dos figuras anteriores. En general:

Todos los parámetros de un circuito híbrido equivalente del transistor se incrementan con la temperatura.

Sin embargo, de nuevo tenga en cuenta que la resistencia de salida real r_o está inversamente relacionada con h_{oe}, de modo que su valor se reduce con un incremento de h_{oe}. El cambio más




FIG. 5.126

Variaciones de los parámetros híbridos con la temperatura.

grande ocurre en h_{ie}, aunque observe que el intervalo de la escala vertical es considerablemente menor que el de las otras gráficas. A una temperatura de 200°C el valor de h_{ie} es casi tres veces su valor del punto Q, pero en la figura 5.124 los parámetros se incrementan a casi 40 veces el valor del punto Q.

De los tres parámetros, por consiguiente, la variación de la corriente del colector es la que más afecta los parámetros de un circuito equivalente de transistor. La temperatura siempre es un factor, aunque el efecto de la corriente del colector puede ser significativo.

5.24 SOLUCIÓN DE FALLAS

Aun cuando la terminología *solución de fallas* sugiere que los procedimientos que se van a describir están diseñados tan sólo para aislar una avería, es importante tener en cuenta que se pueden aplicar las mismas técnicas para asegurarse de que un sistema está funcionando de manera correcta. En todo caso, los procedimientos de prueba, verificación y aislamiento requieren entender lo que se espera en varios puntos de la red tanto en el dominio de cd como en el de ca. En la mayoría de los casos, una red que opera correctamente en el modo de cd también lo hará en el dominio de ca. Además, es más probable que una red que proporciona la respuesta de ca esperada se polarice como se planeó. En un entorno de laboratorio típico, se aplican fuentes tanto de cd como de ca y la respuesta de ca en varios puntos de la red se verifica con un osciloscopio como se muestra en la figura 5.127. Observe que el cable negro (tierra) del osciloscopio está conectado directamente a tierra y que el rojo se cambia de un punto a otro de la red, lo que proporciona los patrones que aparecen en la figura 5.127. Los canales verticales se ajustan en el modo de ca para eliminar cualquier componente de cd asociado con el voltaje en un punto particular. La señal de ca pequeña aplicada a la base se amplifica al nivel que aparece del colector a tierra. Observe la diferencia en las escalas verticales de los dos voltajes. No hay respuesta de ca en el emisor debido a las características de cortocircuito del capacitor a la frecuencia aplicada. El hecho de que v_o se mide en volts y v_i en milivolts indica una ganancia cuantificable para el amplificador. En general, parece que la red está funcionando correctamente. Si se deseara, se podría utilizar el modo de cd de un multímetro para verificar el V_{BE} y los niveles de V_B, V_{CE}, y V_E para comprobar si están dentro del intervalo esperado. Desde luego, también se puede utilizar el osciloscopio para comparar los niveles de cd simplemente con cambiarlo al modo de cd para cada canal.

Una respuesta de ca deficiente puede deberse a varias razones. De hecho, puede haber más de un área problemática en el mismo sistema. Por suerte, sin embargo, con el tiempo y la experiencia, se puede pronosticar la probabilidad de fallas en un área, y una persona experimentada puede aislar las áreas problemáticas con bastante rapidez.

En general, no hay misterio alguno en relación con el proceso general de solución de fallas. Si decide seguir la respuesta de ca, es un buen procedimiento iniciar con la señal aplicada y avanzar a través del sistema en dirección a la carga, verificando los puntos críticos a lo largo del




FIG. 5.127
Utilización de un osciloscopio para medir y mostrar varios voltajes de un amplificador BJT.

camino. Una respuesta inesperada en un punto indica que la red no está funcionando bien en esa área, y de esa manera se define la región que hay que investigar más a fondo. La forma de onda obtenida en el osciloscopio ciertamente ayudará a definir los posibles problemas con el sistema.

Si la respuesta de la red de la figura 5.127 es como aparece en la figura 5.128, la red tiene una falla localizada probablemente en el área del emisor. No se espera una respuesta de ca a través del emisor y la ganancia del sistema revelada por v_o es mucho menor. Recuerde que para esta configuración la ganancia es mucho mayor si se evita R_E. La respuesta obtenida indica que hay que verificar el capacitor. En este caso, la verificación de los niveles de cd quizá no aísle el área problemática porque el capacitor tiene un equivalente de "circuito abierto" para cd. En general, el conocimiento previo de lo que hay que esperar, el conocimiento de los instrumentos, y,




FIG. 5.128
Formas de onda producidas por una avería en el área del emisor.

lo más importante, la experiencia, son factores que contribuyen al desarrollo de un acercamiento efectivo al arte de la solución de fallas.

5.25 APLICACIONES PRÁCTICAS

Mezclador de audio

Cuando dos o más señales se tienen que combinar en una sola salida de audio, se emplean mezcladores como los de la figura 5.129. Los potenciómetros en la entrada son los controles de volumen para cada canal, con el potenciómetro R_3 incluido para proporcionar un balance adicional entre las dos señales. Los resistores R_4 y R_5 están allí para garantizar que un canal no descargue al otro, es decir, para garantizar que una señal que no aparece como carga ante el otro, no extraiga potencia y afecte el balance deseado en la señal mezclada.




FIG. 5.129
Mezclador de audio.

El efecto de los resistores R_4 y R_5 es tan importante que habrá que analizarlo con cierto detalle. Un análisis de cd de la configuración de transistor da $r_e = 11.71\ \Omega$, la cual establecerá una impedancia de entrada al transistor de aproximadamente 1.4 kW. La combinación en paralelo de $R_6 \| Z_i$ también es de alrededor de 1.4 kΩ. Si ambos controles de volumen se ajustan a su valor máximo y el control de balance R_3 a su punto medio, se obtiene la red equivalente de la figura 5.13a. Se supone que la señal en v_1 es un micrófono de baja impedancia con una resistencia interna de 1 kΩ. Se supone que la señal en v_2 es un amplificador de guitarra con una impedancia interna más alta de 10 kΩ. Como los resistores de 470 kΩ y 500 kΩ están en paralelo en las condiciones anteriores, se pueden combinar y reemplazar con un solo resistor de casi 242 kΩ. Cada fuente tendrá entonces un equivalente como el de la figura 5.130b para el micrófono. Aplicar el teorema de Thévenin muestra que es una excelente aproximación simplemente disminuir el resistor de 242 kΩ y suponer que la red equivalente es como se muestra para cada canal. El resultado es la red equivalente de la figura 5.130c para la sección de entrada del mezclador. La aplicación del teorema de superposición da la siguiente ecuación para el voltaje de ca en la base del transistor:

$$v_b = \frac{(1.4\ \text{k}\Omega \| 43\ \text{k}\Omega)v_{s_1}}{34\ \text{k}\Omega + (1.4\ \text{k}\Omega \| 43\ \text{k}\Omega)} + \frac{(1.4\ \text{k}\Omega \| 34\ \text{k}\Omega)v_{s_2}}{43\ \text{k}\Omega + (1.4\ \text{k}\Omega \| 34\ \text{k}\Omega)}$$
$$= 38 \times 10^{-3}v_{s_1} + 30 \times 10^{-3}v_{s_2}$$

Con $r_e = 11.71\ \Omega$, la ganancia del amplificador es $-R_C/r_e = 3.3\ \text{k}\Omega/11.71\ \Omega = -281.8$ y el voltaje de salida es

$$v_o = -10.7v_{s_1} - 8.45v_{s_2}$$

el cual proporciona un excelente balance entre las dos señales, aun cuando tengan una relación de 10:1 de impedancia interna. En general, el sistema responderá bastante bien. Sin embargo, si ahora eliminamos los resistores de 33 kΩ del diagrama de la figura 5.130c, obtendremos la red




FIG. 5.130

(a) Red equivalente con R_3 ajustado a la mitad y los controles de volumen de sus ajustes máximos; (b) determinación del equivalente de Thévenin para el canal 1; (c) sustitución de las redes equivalentes de Thévenin en la figura 5.130a.

equivalente de la figura 5.131 y obtenemos la siguiente ecuación para v_b utilizando el teorema de superposición:

$$v_b = \frac{(1.4\,\text{k}\Omega \| 10\,\text{k}\Omega)v_{s_1}}{1\,\text{k}\Omega + 1.4\,\text{k}\Omega \| 10\,\text{k}\Omega} + \frac{(1.4\,\text{k}\Omega \| 1\,\text{k}\Omega)v_{s_2}}{10\,\text{k}\Omega + (1.4\,\text{k}\Omega \| 1\,\text{k}\Omega)}$$
$$= 0.55v_{s_1} + 0.055v_{s_2}$$

Utilizando la misma ganancia que antes, obtenemos el voltaje de salida como

$$v_o = 155v_{s_1} + 15.5v_{s_2} \cong 155v_{s_1}$$

la cual indica que el micrófono funcionará fuerte y claro y que la entrada de la guitarra, en esencia, se perderá.

Por consiguiente se define la importancia de los resistores de 33 kΩ y hace que parezca que cada señal aplicada tiene un nivel de impedancia similar de modo que haya un buen balance a la




FIG. 5.131

Red de la figura 5.130c dibujada de nuevo, sin los resistores de 33 kΩ.

salida. Se podría pensar que el resistor más grande mejora el balance. Sin embargo, aun cuando el balance en la base del transistor puede ser mejor, la intensidad de la señal en la base del transistor será menor y en consecuencia el nivel de salida reducida. En otras palabras, la selección de los resistores R_4 y R_5 es una situación de estira y afloja entre el nivel de entrada en la base del transistor y el balance de la señal de salida.

Para demostrar que los capacitores realmente son equivalentes de cortocircuito en el intervalo de audio, sustituya una frecuencia de audio muy baja de 100 Hz en la ecuación de reactancia de un capacitor de 56-μF.

$$X_C = \frac{1}{2\pi fC} = \frac{1}{2\pi(100\text{ Hz})(56\ \mu\text{F})} = 28.42\ \Omega$$

Un nivel de 28.42 Ω comparado con cualquiera de las impedancias próximas es ciertamente bastante pequeña para ignorarla. Incluso el efecto de las altas frecuencias incluso será menor.

Se analizará un mezclador similar en relación con el transistor de efecto de campo de unión (JFET) en el siguiente capítulo. La principal diferencia estribará en el hecho de que la impedancia de entrada del JFET se puede simular de forma aproximada por un circuito abierto en lugar de la impedancia de entrada de nivel un tanto bajo de la configuración BJT. El resultado será un nivel de señal a la entrada del amplificador de JFET. Sin embargo, la ganancia del JFET es mucho menor que la del transistor BJT, lo que origina niveles de salida que en realidad son bastante parecidos.

Preamplificador

La función principal de un **preamplificador** es, como su nombre lo implica: **un amplificador utilizado para captar la señal de su fuente primaria y luego manejarla en preparación para su transferencia a la sección del amplificador.** En general, un preamplificador amplificará la señal, controlará su volumen y posiblemente cambiará sus características de impedancia de entrada, y si es necesario determinará su ruta a través de las etapas subsecuentes: en suma, una etapa de cualquier sistema con una multitud de funciones.

A menudo se utiliza un preamplificador como el de la figura 5.132 con micrófonos dinámicos para llevar la señal a niveles adecuados para amplificaciones adicionales o amplificadores de potencia. En general, los micrófonos dinámicos son micrófonos de baja impedancia porque su resistencia interna está determinada principalmente por el devanado de la bobina de voz. la construcción básica se compone de una bobina de voz unida a un pequeño diafragma que se mueve dentro de un imán permanente. Al hablar frente al micrófono, el diafragma se mueve y hace que la bobina de voz se mueva del mismo modo dentro del campo magnético. De acuerdo con la ley de Faraday, se inducirá un voltaje a través de la bobina que transportará la señal de audio.




FIG. 5.132
Preamplificador para un micrófono dinámico.

Como es un micrófono de baja impedancia, la impedancia de entrada del amplificador de transistor no tiene que ser tan alta para captar la mayor parte de la señal. Como la impedancia interna de un micrófono dinámico puede ser tan baja como de 20 W a 100 W, la mayor parte de la señal se captaría con un amplificador con una impedancia de entrada tan baja como de 1 a 2 kW. Éste, en realidad, es el caso del preamplificador de la figura 5.132. En condiciones de polarización de cd, se eligió la configuración de realimentación de cd del colector por sus características de alta estabilidad.

En el dominio de ca, el capacitor de 10 μF asumirá un estado de cortocircuito (de forma aproximada), lo que coloca el transistor de 82 kΩ a través de la impedancia de entrada del transistor y el resistor de 47 kΩ a través de la salida del transistor. Un análisis de cd de la configuración de transistor da $r_e = 9.64\ \Omega$ y la ganancia de ca la determina

$$A_v = -\frac{(47\ \text{k}\Omega \| 3.3\ \text{k}\Omega)}{9.64\ \Omega} = \mathbf{-319.7}$$

lo cual es excelente para esta aplicación. Desde luego, la ganancia se reducirá cuando su etapa captora del diseño se conecte a la entrada del amplificador. Es decir, la resistencia de entrada de la siguiente etapa aparecerá en paralelo con los resistores de 4.7 kΩ y 3.3 kΩ y reducirá la ganancia por debajo del nivel sin carga de 319.7.

La impedancia de entrada del preamplificador se determina como sigue

$$Z_i = 82\ \text{k}\Omega \| \beta r_e = 82\ \text{k}\Omega \| (140)(9.64\ \Omega) = 82\ \text{k}\Omega \| 1.34\ \text{k}\Omega = \mathbf{1.33\ k\Omega}$$

lo cual también está bien para la mayoría de los micrófonos dinámicos de baja impedancia. De hecho, para un micrófono con una impedancia interna de 50 Ω, la señal en la base sería de más de 98% de la que está disponible. Este análisis es importante porque si la impedancia del micrófono es de más de, por ejemplo, 1 kΩ, el preamplificador se tendría que diseñar de forma diferente para garantizar que la impedancia de salida sea de por lo menos 10 kΩ o más.

Generador de ruido aleatorio

A menudo se requiere que un generador de ruido aleatorio ponga a prueba la respuesta de un altavoz, micrófono, filtro y, de hecho, de cualquier sistema diseñado para que funcione dentro de un amplio intervalo de frecuencias. Un **generador de ruido aleatorio** es como su nombre lo indica: un **generador que produce señales de amplitud y frecuencia aleatorias.** El hecho de que estas señales casi siempre sean totalmente ininteligibles e impredecibles es la razón por la cual simplemente se conocen como *ruido*. El **ruido térmico** es un ruido generado por efectos térmicos que resultan de la interacción entre electrones libres y los iones vibratorios de un material en estado de conducción. El resultado es un flujo irregular de electrones a través del medio, el cual produce un potencial variable a través de éste. En la mayoría de los casos, estas señales aleatoriamente generadas aparecen en el intervalo de los microvolts, pero con suficiente amplificación pueden crear el caos en la respuesta de un sistema. Este ruido térmico también se conoce como **ruido de Johnson** (en honor del investigador original del área) o **ruido blanco** (porque en óptica, la luz blanca contiene todas las frecuencias). Este tipo de ruido tiene una respuesta de frecuencia bastante plana como se muestra en la figura 5.113a, es decir, una gráfica de su potencia contra frecuencia desde el extremo muy bajo hasta el extremo muy alto es bastante uniforme. Un segundo tipo de ruido es el conocido como **ruido de disparo**, un nombre derivado del hecho de que suena como una lluvia de postas de plomo que chocan con una superficie o una lluvia intensa contra una ventana. Su origen son bolsas de portadores que atraviesan un medio a velocidades desiguales. Un tercer tipo es el ruido **rosa, de titileo** o **1/*f*,** producido por la variación de los tiempos de tránsito de los portadores que atraviesan varias uniones de dispositivos semiconductores. Se llama ruido 1/*f* porque su magnitud se reduce con el incremento de la frecuencia. **Su efecto en general es el más dramático a frecuencias por debajo de 1 kHz**, como se muestra en la figura 5.133a.




FIG. 5.133
Espectro de frecuencias de ruido típico: (a) blanco o Johnson; (b) rosa, térmico y de disparo.

La red de la figura 5.134 está diseñada para que genere tanto ruido blanco como rosa. En lugar de un origen distinto para cada uno, primero se desarrolla ruido blanco (nivel que abarca todo el espectro de frecuencia) y luego se aplica un filtro para eliminar los componentes de mediana y alta frecuencia, y sólo queda la respuesta de ruido a baja frecuencia. El filtro también permite




FIG. 5.134
Generador de ruido blanco y rosa.

modificar la respuesta plana del ruido blanco en la región de baja frecuencia (para crear un reducción $1/f$) al hacer que algunas secciones "actúen" a medida que se incrementa la frecuencia. El ruido blanco se crea al dejar abierto el colector del transistor Q_1 y al polarizar en inversa la unión de la base al emisor. Básicamente, el transistor se utiliza como un diodo polarizado en la región de avalancha Zener. La polarización de un transistor en esta región crea una situación muy inestable que conduce a la generación de ruido blanco aleatorio. La combinación de la región de avalancha con niveles de carga rápidamente variables, la sensibilidad del nivel de corriente a la temperatura y los niveles de impedancia rápidamente variables contribuyen al nivel de voltaje y corriente del ruido generado por el transistor. A menudo se utilizan transistores de germanio porque la región de avalancha está menos definida y es menos estable que en transistores de silicio. Además, existen diodos y transistores diseñados en específico para que generen ruido aleatorio.

El origen del ruido no es un generador diseñado de manera especial. Simplemente se debe a que el flujo de corriente no es un fenómeno ideal sino que en realidad varía con el tiempo a un nivel que genera variaciones indeseables en el voltaje terminal a través de los elementos. De hecho, la variación del flujo es tan amplia que puede generar frecuencias que comprenden un amplio espectro, lo que es un fenómeno muy interesante.

La corriente de ruido generada de Q_1 será entonces la corriente de base de Q_2, la cual se amplificará para generar un ruido blanco de tal vez 100 μV, que para este diseño sugeriría un voltaje de ruido de entrada de 170 μV. El capacitor C_1 tendrá una baja impedancia dentro de todo el intervalo de frecuencias de interés para producir un "efecto de cortocircuito" en cualquier señal espuria para que no contribuya con la señal en la base de Q_1. El capacitor C_1 está ahí para aislar la polarización de cd del generador de ruido blanco de los niveles de cd de la red filtrante a seguir. Los 39 kΩ y la impedancia de entrada de la siguiente etapa crean la red divisora de voltaje simple de la figura 5.135. Si no estuvieran los 39 kΩ , la combinación en paralelo de R_2 y Z_i descargaría la primera etapa y reduciría la ganancia de Q_1 a un nivel considerable. En la ecuación de la ganancia, R_2 y Z_i aparecerían en paralelo (que se analiza en el capítulo 9).

La red de filtrado en realidad forma parte del lazo de realimentación de la sección 5.10. Para describir su comportamiento, consideremos primero los extremos del espectro de frecuencia. A




FIG. 5.135
Circuito de entrada de la segunda etapa.

frecuencias muy bajas, todos los capacitores se pueden representar de forma aproximada por un circuito abierto y la única resistencia del colector a la base es el resistor de 1 MΩ. Utilizando una beta de 100, vemos que la ganancia de la sección es aproximadamente de 280 y que la impedancia de entrada es alrededor de 1.28 kΩ. A una frecuencia lo bastante alta todos los capacitores se podrían reemplazar por cortocircuitos y la combinación de resistencia total entre el colector y la base se reduciría a casi 14.5 kΩ, la cual produciría una ganancia sin carga muy alta de alrededor de 731, más de dos veces la que se acaba de obtener con $R_F = 1$ MΩ. Como se supone que el filtro $1/f$ reduce la ganancia a altas frecuencias, al inicio aparece como si hubiera un error en el diseño. Sin embargo, la impedancia de entrada se redujo a aproximadamente 19.33 Ω, la cual es una reducción de 66 veces el nivel obtenido con $R_F = 1$ MΩ. Esta reducción tendría un impacto significativo en el voltaje de entrada que aparece en la segunda etapa cuando consideramos la acción del divisor de voltaje de la figura 5.135. En realidad, cuando se compara con el resistor de 39 kΩ en serie, se puede suponer que la señal en la segunda etapa es insignificante o a un nivel en el que incluso una ganancia de más de 700 no puede elevarla a un nivel de ninguna consecuencia. En suma, por consiguiente, el efecto de duplicar la ganancia se pierde por completo a causa de la tremenda reducción de Z_i y la salida a frecuencias muy altas puede ser pasada totalmente por alto.

En el intervalo de frecuencias entre las muy bajas y las muy altas, los tres capacitores del filtro reducirán la ganancia al incrementarse la frecuencia. En primer lugar, el capacitor C_4 se activará y reducirá la ganancia (alrededor de 100 Hz). Luego se incluirá el capacitor C_5 y colocará las tres ramas en paralelo (alrededor de 500 Hz). Por último, el capacitor C_6 producirá cuatro ramas en paralelo y la resistencia mínima de realimentación (alrededor de 6 kHz).

El resultado es una red con una excelente señal de ruido aleatorio en el espectro de frecuencia completo (blanco) y en el espectro de baja frecuencia (rosa).

Fuente luminosa modulada por sonido

La luz emitida por el foco de 12 V de la figura 5.136 variará a una frecuencia y una intensidad sensibles a la señal aplicada. La señal aplicada puede ser la salida de un amplificador acústico, un instrumento musical o incluso un micrófono. De particular interés es el hecho de que el voltaje aplicado sea de 12 V de ca en lugar de la fuente de polarización típica de cd. La pregunta inmediata al no haber una fuente de cd, es cómo se establecerán los niveles de polarización de cd para el transistor. En realidad, el nivel de cd se obtiene con un diodo D_1, el cual rectifica la señal de ca y el capacitor C_2, el cual actúa como un filtro de fuente de alimentación para generar un nivel de cd a través de la rama de salida del transistor. El valor pico de una fuente de 12 V rms es de casi 17 V, el cual produce un nivel de cd después del filtrado capacitivo cerca de los 16 V. Si se ajusta el potenciómetro de modo que R_1 esté cercano a 320 Ω, el voltaje de la base al emisor del transistor será aproximadamente de 0.5 V, y el transistor se "apagará". En este estado las corrientes de colector y emisor son en esencia de 0 mA y el voltaje a través del resistor R_3 es alrededor de 0 V. El voltaje en la unión de la terminal del colector y del diodo es por consiguiente de 0 V, con D_2 "apagado" y 0 V en la terminal de compuerta del rectificador controlado de silicio (SCR). El SCR (vea la sección 17.3) es fundamentalmente un diodo cuyo estado lo controla un voltaje aplicado en la terminal de compuerta. Sin un voltaje en la compuerta significa que el SCR y el foco se apagan.




FIG. 5.136
Fuente luminosa modulada por sonido. Rectificador controlado de silicio, SCR.

Si ahora se aplica una señal a la compuerta, la combinación del nivel de polarización establecido y la señal aplicada establecen el voltaje de encendido de 0.7 V requerido y el transistor se encenderá durante periodos que dependen de la señal aplicada. Cuando el transistor se encienda, establecerá una corriente de colector a través del resistor R_3 que establecerá un voltaje del colector a tierra. Si el voltaje es mayor que el requerido de 0.7 V para el diodo D_2, aparecerá un voltaje en la compuerta del SCR que puede ser suficiente para encenderlo y para establecer la conducción del drenaje a la fuente del SCR. Sin embargo, a continuación examinaremos uno de los aspectos más interesantes de este diseño. Como el voltaje aplicado a través del SCR es de ca, cuya magnitud variará con el tiempo como se muestra en la figura 5.137, la intensidad de conducción del SCR también lo hará con el tiempo. Como se muestra en la figura, si el SCR se enciende cuando el voltaje senoidal alcanza un valor máximo, la corriente resultante a través del SCR también alcanzará un valor máximo, y el foco brillará al máximo. Si el SCR debe encenderse cuando el voltaje senoidal está cerca de su valor mínimo, el foco se puede encender, pero la corriente mínima producirá una iluminación considerablemente menos intensa. El resultado es que el foco se enciende en sincronía cuando la señal de entrada está llegando a su valor máximo, pero la intensidad de encendido será determinada por el punto en que se encuentre la señal aplicada de 12 V. Nos podemos imaginar las interesantes y variadas respuestas de un sistema como ese. Cada vez que se aplique la misma señal de audio, la respuesta tendrá un carácter diferente.





FIG. 5.137
Demostración del efecto de un voltaje ca en la operación del SCR de la figura 5.136.

En la acción anterior, el potenciómetro se ajustó por debajo del voltaje de encendido del transistor. También se puede ajustar de modo que el transistor "simplemente se encienda", con resultado de una corriente de base de bajo nivel. El resultado es un bajo nivel de corriente de colector y voltaje insuficiente para polarizar en directa el diodo D_2 y para encender el SCR en la compuerta. Sin embargo, cuando el sistema se ajusta de este modo, la luz resultante será más sensible a componentes de menor amplitud de la señal aplicada. En el primer caso, el sistema actúa más como detector de picos, en tanto en el segundo es sensible a más componentes de la señal.

Se incluyó el diodo D_2 para asegurarse de que hubiera voltaje suficiente para encender tanto el diodo como el *SCR*; es decir, para eliminar la posibilidad de ruido o de algún otro bajo nivel de voltaje inesperado en la línea que encienda el SCR. Podemos insertar el capacitor C_3 para desacelerar la respuesta, lo que garantiza que la carga de voltaje a través del capacitor antes de la compuerta alcanzará un valor suficiente para encender el SCR.

5.26 RESUMEN



Conclusiones y conceptos importantes

1. No se puede obtener amplificación en el dominio de ca **sin la aplicación de un nivel de polarización de cd.**
2. Para la mayoría de las aplicaciones el amplificador de BJT se puede considerar lineal, lo que permite utilizar el **principio de superposición** para separar los análisis y diseños de cd y ca.
3. Al presentar el **modelo de ca** de un BJT.
   a. Todas las **fuentes de cd se hacen igual a cero** y las reemplaza una conexión de cortocircuito a tierra.
   b. Todos los **capacitores** se reemplazan por un **equivalente de cortocircuito**.
   c. Todos los elementos **en paralelo con** un equivalente de cortocircuito introducido se deberán eliminar de la red.
   d. La red se deberá **redibujar** tan a menudo como sea posible.

4. La **impedancia de salida** de una red de ca **no se puede medir** con un ohmmetro.
5. La **impedancia de salida** de un amplificador se mide con la **señal aplicada igual a cero.** No se puede medir con un ohmmetro.
6. **Se puede incluir** la **impedancia de salida** para el modelo r_e sólo si se obtiene en una hoja de datos o con una medición gráfica de las curvas características.
7. Los elementos aislados por capacitores para el análisis de cd **aparecerán en el análisis de ca** debido al equivalente de cortocircuito de los elementos capacitivos.
8. El **factor de amplificación** (beta, β o h_{fe}) es el menos sensible a cambios de la **corriente del colector**, en tanto que el parámetro de **impedancia de salida** es el más sensible. La impedancia de salida también es bastante sensible a cambios de V_{CE}, en tanto que el factor de **amplificación** es el **menos sensible**. Sin embargo, la **impedancia de salida** es la **menos sensible** a cambios de **temperatura**, en tanto que el factor de amplificación es algo sensible.
9. EL **modelo r_e** para un BJT en el dominio de ca es sensible a las **condiciones de operación de cd reales de la red**. Este parámetro normalmente viene en una hoja de especificaciones, aunque el h_{ie} de los parámetros híbridos normalmente provistos es igual a βr_e, pero sólo en condiciones de operación específicas.
10. La mayoría de las **hojas de especificaciones** de los BJT incluyen una **lista de los parámetros híbridos** para establecer un modelo para el transistor. Debemos tener en cuenta, sin embargo, que se proporcionan para un conjunto particular de condiciones de operación de cd.
11. La **configuración de polarizacion fija en emisor común** puede tener una característica de **ganancia de voltaje significativa**, aun cuando su **impedancia de entrada pueda ser relativamente baja**. La **ganancia de corriente** aproximada está dada simplemente por **beta** y la **impedancia de salida** por lo común se supone que es $\boldsymbol{R_C}$**.**
12. La **configuración de polarización por medio del divisor de voltaje** tiene una **mayor estabilidad** que la configuración de polarización fija, pero tiene aproximadamente la **misma ganancia de voltaje, ganancia de corriente e impedancia de salida**. A causa de los resistores de polarización, su impedancia de entrada puede ser menor que la de la configuración de polarización fija.
13. La **configuración de polarización en emisor común** con un resistor de emisor puenteado tiene **una resistencia de entrada mayor** que la configuración puenteada, pero tendrá una **ganancia de voltaje mucho menor** que la de la configuración puenteada. Para la situación de no evitada o evitada, se supone que la **impedancia de salida** sea simplemente $\boldsymbol{R_C}$**.**
14. La **configuración en emisor seguidor** siempre tendrá un **voltaje de salida un poco menor que la señal de salida.** Sin embargo, la **impedancia de salida** puede ser **muy grande**, lo que la hace muy útil en situaciones donde se requiere una primera etapa de alta entrada para "captar" tanto como sea posible de la señal aplicada. Su **impedancia de salida es extremadamente baja**, lo que hace que sea una excelente fuente de señal para la segunda etapa del amplificador de varias etapas.
15. La **configuración en base común** tiene una **impedancia de entrada muy baja,** aunque puede tener una **ganancia de voltaje significativa**. La **ganancia de corriente** es apenas **menor que 1** y la **impedancia de salida** es simplemente $\boldsymbol{R_C}$**.**
16. La **configuración de realimentación del colector** tiene una **impedancia de salida** que es **sensible a beta** y la cual puede ser bastante baja de acuerdo con los parámetros de configuración. Sin embargo, la **ganancia de voltaje** puede ser **significativa** y la **ganancia de voltaje** de **cierta magnitud** si los parámetros se seleccionan correctamente. La **impedancia de salida** con mucha más frecuencia es simplemente la resistencia del colector $\boldsymbol{R_C}$**.**
17. La **configuración de realimentación de cd del colector** utiliza la realimentación de cd para **incrementar su estabilidad** y el estado variable de un capacitor de cd a ca para establecer una **mayor ganancia de voltaje** que la obtenida con una conexión de realimentación convencional. La **impedancia de salida** por lo general se aproxima a $\boldsymbol{R_C}$ y la **impedancia de entrada** se acerca relativamente a la obtenida con la **configuración en emisor común básica**.
18. La **red equivalente híbrida aproximada** es muy **semejante** en composición a la utilizada con el **modelo r_e.** De hecho, se pueden aplicar los **mismos métodos** de análisis a ambos modelos. Para el modelo híbrido los resultados estarán en función de los parámetros de la red y de los parámetros híbridos, en tanto que para el modelo r_e estarán en función de los parámetros de la red y de β, r_e y r_o.
19. El **modelo híbrido** para las configuraciones en emisor común, en base común y en colector común **es el mismo**. La única diferencia será la magnitud de los parámetros de la red equivalente.
20. La ganancia total de un sistema en cascada está determinada por el **producto de las ganancias de cada etapa**. La ganancia de cada etapa, sin embargo, se debe determinar **en condiciones de carga**.
21. Como la ganancia total es el producto de las ganancias individuales de un sistema en cascada, el **eslabón más débil** puede tener un efecto importante en la ganancia total.

Ecuaciones:

$$r_e = \frac{26\text{ mV}}{I_E}$$

Parámetros híbridos:

$$h_{ie} = \beta r_e, \qquad h_{fe} = \beta_{ca}, \qquad h_{ib} = r_e, \qquad h_{fb} = -\alpha \cong -1$$

Polarización fija en CE (emisor común):

$$Z_i \cong \beta r_e, \qquad Z_o \cong R_C$$

$$A_v = -\frac{R_C}{r_e}, \qquad A_i = -A_v\frac{Z_i}{R_C} \cong \beta$$

Polarización por medio del divisor de voltaje:

$$Z_i = R_1\|R_2\|\beta r_e, \qquad Z_o \cong R_C$$

$$A_v = -\frac{R_C}{r_e}, \qquad A_i = -A_v\frac{Z_i}{R_C} \cong \beta$$

Polarización en CE (emisor común):

$$Z_i \cong R_B\|\beta R_E, \qquad Z_o \cong R_C$$

$$A_v \cong -\frac{R_C}{R_E}, \qquad A_i \cong \frac{\beta R_B}{R_B + \beta R_E}$$

Emisor seguidor:

$$Z_i \cong R_B\|\beta R_E, \qquad Z_o \cong r_e$$

$$A_v \cong 1, \qquad A_i = -A_v\frac{Z_i}{R_E}$$

Base común:

$$Z_i \cong R_E\|r_e, \qquad Z_o \cong R_C$$

$$A_v \cong \frac{R_C}{r_e}, \qquad A_i \cong -1$$

Realimentación del colector:

$$Z_i \cong \frac{r_e}{\dfrac{1}{\beta} + \dfrac{R_C}{R_F}}, \qquad Z_o \cong R_C\|R_F$$

$$A_v = -\frac{R_C}{r_e}, \qquad A_i \cong \frac{R_F}{R_C}$$

Realimentación de cd del colector:

$$Z_i \cong R_{F_1}\|\beta r_e, \qquad Z_o \cong R_C\|R_{F_2}$$

$$A_v = -\frac{R_{F_2}\|R_C}{r_e}, \qquad A_i = -A_v\frac{Z_i}{R_C}$$

Efecto de la impedancia de carga:

$$A_{v_L} = \frac{V_o}{V_i} = \frac{R_L}{R_L + R_o}A_{v_{NL}}, \qquad A_{i_L} = \frac{I_o}{I_i} = -A_{v_L}\frac{Z_i}{R_L}$$

Efecto de la impedancia de la fuente:

$$V_i = \frac{R_i V_s}{R_i + R_s}, \qquad A_{v_s} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s}A_{v_{NL}}$$

$$I_s = \frac{V_s}{R_s + R_i}$$

Efecto combinado de la carga e impedancia de la fuente:

$$A_{v_L} = \frac{V_o}{V_i} = \frac{R_L}{R_L + R_o}A_{v_{NL}}, \qquad A_{v_s} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s}\cdot\frac{R_L}{R_L + R_o}A_{v_{NL}}$$

$$A_{i_L} = \frac{I_o}{I_i} = -A_{v_L}\frac{R_i}{R_L}, \qquad A_{i_s} = \frac{I_o}{I_s} = -A_{v_s}\frac{R_s + R_i}{R_L}$$

Conexión Cascodo:

$A_v = A_{v_1}A_{v_2}$

Conexión Darlington (con R_E):

$$\beta_D = \beta_1\beta_2,$$

$$Z_i = R_B \| (\beta_1\beta_2 R_E), \qquad A_i = \frac{\beta_1\beta_2 R_B}{(R_B + \beta_1\beta_2 R_E)}$$

$$Z_o = \frac{r_{e_1}}{\beta_2} + r_{e_2} \qquad A_v = \frac{V_o}{V_i} \approx 1$$

Conexión Darlington (sin R_E):

$$Z_i = R_1 \| R_2 \| \beta_1(r_{e_1} + \beta_1\beta_2 r_{e_2}) \qquad A_i = \frac{\beta_1\beta_2(R_1\|R_2)}{R_1\|R_2 + Z_i'}$$

donde $Z_i' = \beta_1(r_{e_1} + \beta_2 r_{e_2})$

$$Z_o \cong R_C \| r_{o_2} \qquad A_v = \frac{V_o}{V_i} = \frac{\beta_1\beta_2 R_C}{Z_i'}$$

Par de realimentación:

$$Z_i = R_B \| \beta_1\beta_2 R_C \qquad A_i = \frac{-\beta_1\beta_2 R_B}{R_B + \beta_1\beta_2 R_C}$$

$$Z_o \approx \frac{r_{e_1}}{\beta_2} \qquad A_v \cong 1$$

5.27 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Configuración del divisor de voltaje de BJT Los últimos capítulos se limitaron al análisis de redes electrónicas por medio de PSpice y Multisim. Esta sección considerará la aplicación de una fuente de ca a una red de BJT y describir cómo se obtienen e interpretan los resultados.

La mayor parte de la construcción de la red de la figura 5.138 se logra con los procedimientos presentados en los capítulos anteriores. La fuente de ca se halla en la biblioteca **SOURCE** como **VSIN**. Puede repasar la lista de opciones o simplemente escribir **VSIN** en el encabezado de la lista. Una vez que seleccione y coloque, aparecerán varias etiquetas que definen sus




FIG. 5.138
Uso de PSpice para Windows para analizar la red de la figura 5.28 (Ejemplo 5.2).

parámetros. Haciendo doble clic en el símbolo de fuente o utilizando la secuencia **Edit Properties** se despliega la caja de diálogo **Property Editor**, el cual contiene todos los parámetros que aparecen en la pantalla y más. Desplazándose hacia la derecha, encontrará una lista de **VAMPL.** Seleccione el rectángulo vacío bajo el encabezado e ingrese el valor de **1 mV. Es importante tener presente que VAMPL define el valor pico de la forma de onda y no el valor de rms.** Además, tenga en cuenta que los entradas pueden utilizar prefijos como m (mili) y k(kilo). Si se desplaza hasta la extrema izquierda, aparecerá el encabezado **FREQ**, donde puede ingresar **10 kHz.** Yendo de nuevo a **PHASE**, encontrará que el valor preestablecido es **0,** por lo que puede dejarlo. Representa el ángulo de fase inicial de la señal senoidal. En la extrema derecha encontrará **VOFF**, el voltaje de desplazamiento de cd de la señal senoidal, el cual se ajusta a **0 V.** Por último, desplácese totalmente hacia la izquierda para poner también **AC** en **1 mV.** Ahora que ya se han establecido todas las propiedades, tenemos que decidir lo que se va mostrar en la pantalla para definir la fuente. En la figura 5.138 las únicas etiquetas son VS y 1 mV, por lo que se tienen que eliminar varios elementos y se tiene que modificar el nombre de la fuente. Para cada cantidad simplemente regrese al encabezado y selecciónelo para modificarlo. Si selecciona **AC** haga clic en **Display** para obtener el cuadro de diálogo **Display Properties**. Seleccione **Value Only** porque preferimos que aparezca la etiqueta **AC**. Deje en blanco todas las demás opciones. Haga clic en **OK,** y puede dirigirse a los demás parámetros dentro de la caja de diálogo **Property Editor**. No deseamos que aparezcan las etiquetas **FREQ, VOFF, PHASE** y **VAMPL** junto con sus valores, así que en cada caso seleccionamos **Do not display**. Para cambiar **V1** a **Vs,** simplemente diríjase a **Part Reference** y después de seleccionarla, escriba **Vs.** Luego diríjase a **Display** y haga clic en **Value Only.** Por último, para aplicar todos los cambios, seleccione **Apply** y salga de la caja de diálogo; la fuente aparecerá como se muestra en la figura 5.138.

La respuesta de ca del voltaje en un punto de la red se obtiene utilizando la opción **VPRINT1** que se encuentra en la biblioteca **SPECIAL**. Si no aparece la biblioteca, seleccione **Add Library** en seguida **special.olb.** Al seleccionar **VPRINT1,** aparecerá en la pantalla el símbolo de una impresora con tres etiquetas: **AC, MAG** y **PHASE**. Cada una tiene que ser aceptada (OK) para reflejar el hecho de que desea este tipo de información sobre el nivel de voltaje. Esto se logra haciendo clic en el símbolo de impresora para obtener la caja de diálogo y poner cada una en **OK.** Para cada ingreso seleccione **Display** y luego **Name and Label.** Por último, seleccione **Apply** y salga de la caja de diálogo. El resultado aparece en la figura 5.138.

El transistor **Q2N2222** se puede hallar en la biblioteca **EVAL** escribiéndolo bajo el encabezado **Part** o simplemente desplazándose a través de todas las posibilidades. Los niveles de I_s y β se pueden ajustar aplicando la secuencia **Edit-PSpice Model** para obtener la caja de diálogo **PSpice Model Editor Lite** y cambiando **Is** a **2E-15A** y **Bf** a 90. El nivel de **Is** es el resultado de numerosas simulaciones de la red para determinar el valor de V_{BE} más cercano a 0.7 V.

Con todos los componentes de la red establecidos, es el momento de pedir a la computadora que la analice y proporcione los resultados. Si hubo entradas incorrectas, la computadora responderá de inmediato con una lista de errores. Primero pulse la tecla **New Simulation Profile** para obtener la caja de diálogo **New Simulation**. Luego ingrese **Name** como **Fig. 5.18,** seleccione **Create** y se desplegará la caja de diálogo **Simulation Settings**. En el menú **Analysis type** seleccione **AC Sweep/Noise** y luego en la opción **AC Sweep Type** seleccione **Linear.** La frecuencia de inicio (**Start Frequency**) es de **10 kHz** y la frecuencia final (**End Frequency**) de **10 kHz** y puntos totales (**Total Points**) es 1. Haga clic en **OK**, y ya puede iniciar la simulación pulsando la tecla **Run PSpice** (flecha azul). Obtendrá un esquema con una gráfica que va de 5 kHz a 15 kHz sin escala vertical. Con la secuencia **View-Output File** puede obtener la lista de la figura 5.139. Se inicia con una lista de todos los elementos de la red y sus valores seguidos por todos los parámetros del transistor. En particular, observe el nivel de **IS** y **BF**. A continuación se dan los niveles de cd bajo **SMALL SIGNAL BIAS SOLUTION** que concuerdan con los que aparecen en el esquema de la figura 5.138. Los niveles de cd aparecen en la figura 5.138 porque seleccionó la opción **V**. También observe que $V_{BE} = 2.624\text{ V} - 1.924\text{ V} = 0.7\text{ V}$, tal como se planteó porque seleccionó **Is.**

La siguiente lista, **OPERATING POINT INFORMATION** revela que cuando la beta de lista **BJT MODEL PARAMETERS** se ajustó a 90, las condiciones de operación de la red dieron por resultado una beta de 48.3 y una beta de ca de 55. Afortunadamente, sin embargo, la configuración del divisor de voltaje es menos sensible a cambios de beta en el modo de cd, y los resultados de cd son excelentes. Sin embargo, la caída de la beta de ca no tuvo ningún efecto en el nivel resultante de V_o: 296.1 mV contra la solución manual (con $r_o = 50\text{ k}\Omega$) de 324.3 mV: una diferencia de 9%. Los resultados obviamente se parecen, pero probablemente no tanto como nos gustaría. Se podría obtener un resultado más cercano (dentro de 7%) ajustando todos los parámetros del dispositivo de cd excepto I_s y beta a cero. Sin embargo, por el momento, se demostró el impacto de los parámetros y los resultados se aceptarán como suficientemente cerca-

```
 ****     CIRCUIT DESCRIPTION

******************************************************************************


**** INCLUDING fig5-140-SCHEMATIC1.net ****
* source FIG5-140
C_C          N03236 N12252  10uF
Q_Q2          N07639 N12252 N02052 Q2N2222
V_VCC          N11445 0 22Vdc
.PRINT          AC
+ VM([N07639])
+ VP([N07639])
R_R2          0 N12252  8.2k
R_RC          N07639 N11445  6.8k
C_CE          0 N02052  20uF
R_RE          0 N02052  1.5k
R_R1          N12252 N11445  56k
V_Vs          N03236 0  AC 1mV
+SIN 0 1mV 10kHz 0 0 0
.END

 ****     BJT MODEL PARAMETERS

******************************************************************************

               Q2N2222
               NPN
          IS    2.000000E-15
          BF   90
          NF    1
         VAF   74.03
         IKF     .2847
         ISE   14.340000E-15
          NE    1.307
          BR    6.092
          NR    1
          RB   10
          RC    1
         CJE   22.010000E-12
         MJE     .377
         CJC    7.306000E-12
         MJC     .3416
          TF  411.100000E-12
         XTF    3
         VTF    1.7
         ITF     .6
          TR   46.910000E-09
         XTB    1.5
          CN    2.42
           D     .87


 ****     SMALL SIGNAL BIAS SOLUTION       TEMPERATURE =   27.000 DEG C

******************************************************************************

 NODE   VOLTAGE     NODE   VOLTAGE     NODE   VOLTAGE     NODE   VOLTAGE

(N02052)    1.9244 (N03236)    0.0000 (N07639)   13.4530 (N11445)   22.0000


(N12252)    2.6239


    VOLTAGE SOURCE CURRENTS
    NAME         CURRENT

    V_VCC       -1.603E-03
    V_Vs         0.000E+00

    TOTAL POWER DISSIPATION   3.53E-02  WATTS


 ****     OPERATING POINT INFORMATION      TEMPERATURE =   27.000 DEG C

******************************************************************************

**** BIPOLAR JUNCTION TRANSISTORS

NAME         Q_Q2
MODEL        Q2N2222
IB           2.60E-05
IC           1.26E-03
VBE          6.99E-01
VBC         -1.08E+01
VCE          1.15E+01
BETADC       4.83E+01
GM           4.84E-02
RPI          1.14E+03
RX           1.00E+01
RO           6.75E+04
CBE          5.78E-11
CBC          2.87E-12
CJS          0.00E+00
BETAAC       5.50E+01
CBX/CBX2     0.00E+00
FT/FT2       1.27E+08

 ****     AC ANALYSIS                     TEMPERATURE =   27.000 DEG C

******************************************************************************

  FREQ        VM(N07639)  VP(N07639)

   1.000E+04   2.961E-01  -1.780E+02
```

FIG. 5.139
Archivo de resultados de la red de la figura 5.138.

nos a los niveles obtenidos a mano. Más adelante en este capítulo, presentaremos el modelo de ca del transistor con resultados que coincidirán de forma exacta con la solución obtenida a mano. El ángulo de fase es de $-178°$ contra el ideal de $-180°$, un valor muy parecido.

Puede obtener una gráfica del voltaje en el colector del transistor, configurando una nueva simulación para calcular el valor del voltaje deseado en varios puntos de datos. Cuantos más puntos haya, más precisa será la gráfica. El proceso se inicia regresando al cuadro de diálogo

Simulation Settings y seleccionando en el menú **Analysis type**, la opción **Time Domain (Transient).** Se selecciona el dominio de tiempo porque el eje horizontal será un eje de tiempo, el cual requiere que se determine el voltaje del colector en un intervalo especificado para que se pueda graficar. Como el periodo de la forma de onda es 1/10 kHz = 0.1 ms = 100 μs y convendría mostrar cinco ciclos de la forma de onda; el **Run to time(TSTOP)** se ajusta a 500 *m*s. El punto **Start saving data alter** se deja en 0 y bajo **Transient option,** el **Maximum step size** se ajusta a 1 μs para garantizar 100 puntos por cada ciclo de la forma de onda. Haga clic en **OK** y aparecerá la ventana **SCHEMATIC** con un eje horizontal dividido en unidades de tiempo pero sin eje vertical definido. Puede agregar entonces la forma de onda deseada, seleccionando primero **Trace** y luego **Add Trace** para obtener la caja de diálogo **Add Trace**. En la lista provista seleccione **V(Q1:c)** como el voltaje en el colector de transistor. Al momento de seleccionarlo aparecerá como **Trace Expression** en la parte inferior de la caja de diálogo. Recurriendo a la figura 5.138, encontramos que como el capacitor C_E en esencia estará en el estado de cortocircuito a 10 kHz, el voltaje del colector a tierra es el mismo que el que cruza las terminales de salida del transistor. Haga clic en **OK** y puede iniciar la simulación pulsando la tecla **Run PSpice**.

El resultado será la forma de onda de la figura 5.140 con valor promedio de casi 13.5 V, el cual corresponde exactamente al nivel de polarización del voltaje del colector de la figura 5.138. La computadora selecciona automáticamente el intervalo del eje vertical. Se despliegan cinco ciclos completos del voltaje de salida con 100 puntos de datos por cada ciclo. Los puntos de datos aparecen en la figura 5.138 porque se aplicó la secuencia **Tools-Options-Mark Data Points**. Los puntos de datos aparecen como pequeños círculos oscuros en la curva. Con la escala de la gráfica vemos que el valor pico a pico de la curva es aproximadamente 13.76 V – 13.16 V = 0.6 V = 600 mV, el cual produce un valor pico de 300 mV. Como se aplicó una señal de 1 mV, la ganancia es de 300 o muy cercana a la solución obtenida con calculadora de 296.1.




FIG. 5.140
Voltaje v_C para la red de la figura 5.138.

Si hay que comparar entre los voltajes de entrada y salida, en la misma pantalla se puede utilizar la opción **Add Y-Axix** bajo **Plot**. Después, seleccione el botón **Add Trace** y luego **V(Vs:+)** de la lista provista. El resultado es que ambas formas de onda aparecerán en la misma pantalla como se muestra en la figura 5.141 aplicando **Tools-Label-Text.** Aparecerá la caja de diálogo **Text Label** donde puede escribir el texto deseado. Haga clic en **OK** y se puede colocar con el ratón en cualquier punto de la pantalla. Puede agregar líneas en los niveles de cd con la secuencia **Plot-Label-Line**. Aparecerá un lápiz, con el cual podrá trazar la línea haciendo clic con el botón izquierdo en el punto de inicio y otro cuando la línea queda en su lugar.




FIG. 5.141
Los voltajes v_C y v_s para la red de la figura 5.138.

Si prefiere dos gráficas distintas, puede empezar seleccionando **Plot** y luego **Add Plot to Window** después de que la gráfica de la figura 5.140 quede en su lugar. El resultado será un segundo sistema de ejes que espera una decisión sobre qué curva trazar. Con **Trace-Add-Trace-V(Vs;:+)** obtendrá las gráficas de la figura 5.142. Todas las etiquetas se agregaron con la opción **Tools**. La opción **SEL**≫ (de **SELECT**) que aparece junto a una de las gráficas define la gráfica "activa".

La última operación que se presentará en esta cobertura de despliegues de gráficas es el uso de la opción "cursor". El resultado de la secuencia **Trace-Cursor-Display** es una línea al nivel




FIG. 5.142
Dos gráficas distintas de v_C y v_s en la figura 5.138.

de cd de la gráfica de la figura 5.140 que interseca una línea vertical. El nivel y el tiempo aparecen en un pequeña caja de diálogo en la esquina inferior derecha de la pantalla. El primer número de **A1** es la intersección de tiempo y el segundo es el nivel de voltaje en ese instante. Haciendo clic con el botón izquierdo del ratón puede controlar las líneas verticales y horizontales que se cortan a este nivel. Haciendo clic sobre la línea vertical y manteniendo oprimido el botón, puede mover la intersección horizontalmente a lo largo de la curva, y al mismo tiempo aparecen el tiempo y el nivel de voltaje en la caja de datos en la esquina inferior derecha de la pantalla. Si se desplaza al primer pico de la forma de onda el tiempo aparece como 73.913 μs con un nivel de voltaje de 13.754 V, como se muestra en la figura 5.143. Haciendo clic con el botón derecho del ratón, aparecerá una segunda intersección, definida por **A2**, la cual puede moverse del mismo modo con su tiempo y voltaje mostrados en la misma caja de diálogo. Observe que si **A2** se coloca cerca del pico negativo, la diferencia en el tiempo es de 51.304 μs (como se muestra en la misma caja), la cual se acerca mucho a la mitad del periodo de la forma de onda. La diferencia en la magnitud es de 591.87 mV, la cual se acerca mucho a la de 600 mV obtenida con anterioridad.




FIG. 5.143
Demostración del uso de cursores para leer puntos específicos en una gráfica.

Configuración del divisor de voltaje-Sustitución de fuente controlada. Los resultados obtenidos con cualquier análisis utilizando los transistores provistos en la lista PSpice siempre serán un poco diferentes de los obtenidos con un modelo equivalente que sólo incluye el efecto de beta y r_e. Esto se demostró patentemente para la red de la figura 5.138. Si se desea una solución limitada al modelo aproximado utilizado en los cálculos manuales, entonces el transistor debe ser representado por un modelo como el que aparece en la figura. 5.144.




FIG. 5.144
Utilización de una fuente controlada para representar el transistor de la figura 5.138.

Por ejemplo, 5.2, β es 90, con βr_e = 1.66 kΩ. La fuente de corriente controlada por corriente (CCSS) se encuentra en la biblioteca **ANALOG** como la parte **F.** Después de seleccionarla, haga clic en **OK** y aparecerá el símbolo gráfico de la CCSS en la pantalla como se muestra en la figura 5.145. Como no aparece dentro de la estructura básica de la CCSS, se debe agregar en serie con la corriente de control que aparece como una flecha en el símbolo. Observe el resistor de 1.66 kW agregado designado **beta-re** en la figura 5.145. Haciendo doble clic en el símbolo de CCSS obtenemos la caja de diálogo **Property Editor,** donde puede ajustar la **GANANCIA (GAIN)** se puede ajustar a 90. Es el único cambio que se hará en la lista. Luego seleccione **Display**, y luego **Name and Value** y salga (**x**) de la caja de diálogo. El resultado es la etiqueta **GAIN = 90** que aparece en la figura 5.145.





FIG. 5.145
Sustitución de la fuente controlada de la figura 5.144 para el transistor de la figura 5.138.

Aparecerá una simulación de los niveles de cd de la figura 5.145. Los niveles de cd no concuerdan con los resultados anteriores porque la red es una combinación de parámetros de cd y ca. El modelo equivalente sustituido en la figura 5.145 es una representación de un transistor en condiciones de ca, no de condiciones de polarización de cd. cuando un paquete de software analiza la red desde un punto de vista de ca trabajará con un equivalente de ca de la figura 5.145, el cual no incluirá los parámetros de cd. El **Output File** revelará que el voltaje de salida en el colector es de 368.3 mV o una ganancia de 368.3, en esencia una concordancia exacta con la solución manual de 368.76. Se podrían incluir los efectos de r_o simplemente colocando un resistor en paralelo con la fuente controlada.

Configuración Darlington Aunque PSpice no incluye pares Darlington en la biblioteca, en la figura 5.146 se emplean transistores individuales para comprobar la solución del ejemplo 5.17. Los detalles de la configuración de la red se abordaron en las secciones y capítulos precedentes. Para cada I_s se ajusta a 100E-18 y β a 89.4. La frecuencia aplicada es de 10 kHz. Una simulación de la red da los niveles que aparecen en la figura 5.146a y el **Output File** de la figura 5.146b. En particular, observe que la caída de voltaje entre la base y el emisor de ambos transistores es de 9.651V − 8.063 V = 1.588 V comparada con la de 1.6 V supuesta en este ejemplo: una concordancia muy cercana. Recuerde que la caída a través de los pares Darlington es por lo general de 1.6 V y no simplemente dos veces la de un solo transistor, o 2(0.7 V) = 1.4 V. El voltaje de salida es de 99.36 mV muy parecido al de 99.80 mV obtenido en la sección 5.17.



(a) (b)

FIG. 5.146

(a) Esquema central del diseño de una red Darlington; (b) lista de resultados para el circuito de la parte (a) (editada).

Multisim

Configuración de realimentación del colector Como la configuración de realimentación del colector generó las ecuaciones más complejas con los diversos parámetros de una red con BJT, parece apropiado que se utilice Multisim para verificar las conclusiones del ejemplo 5.9. La red aparece como se muestra en la figura 5.147 utilizando el transistor "virtual" de la barra de herramientas **Transistor family**. Recuerde que en el capítulo anterior se obtenían transistores seleccionando primero la tecla **Transistor** que aparece como la cuarta




FIG. 5.147

Red del ejemplo 5.147 vuelta a dibujar con Multisim.

opción hacia abajo en la primera barra de herramientas vertical. Una vez seleccionada, aparecerá la caja de diálogo **Select a Component**; bajo el encabezado **Family**, seleccione **TRANSISTORS_VIRTUAL** y luego **BJT_NPN_VIRTUAL.** Después de hacer clic en **OK** aparecerán los símbolos y etiquetas como se muestra en la figura 5.147. Ahora tenemos que verificar que el valor de beta es 200 para que coincida con el ejemplo que se está investigando. Esto se hace utilizando una de dos rutas. En el capítulo 4 utilizamos la secuencia **EDIT-PROPERTIES,** pero en este caso simplemente haremos doble clic en el símbolo para obtener el cuadro de diálogo **TRANSISTORS_VIRTUAL.** Bajo **Value** seleccione **Edit Model** para obtener la caja de diálogo **Edit Model** (la apariencia de la caja de diálogo es diferente de la que se obtuvo con la otra ruta y requiere una secuencia diferente para cambiar sus parámetros). El valor de **BF** aparece como **100**, que debe cambiar a 200. Primero seleccione el renglón **BF** para que se torne de color azul. Luego coloque el cursor directamente sobre el valor de 100 y selecciónelo para aislarlo como la cantidad que se va a cambiar. Después de borrar el valor de 100, escriba el valor deseado de 200. Luego haga clic en el renglón **BF** directamente bajo el encabezado **Name** y todo el renglón se volverá otra vez de color azul, pero ahora con el valor de 200. Luego seleccione **Change Part Model** abajo a la izquierda de la caja de diálogo y aparecerá otra vez el cuadro de diálogo **TRANSISTORS_VIRTUAL.** Seleccione **OK** y se establecerá $\beta = 200$ para el transistor virtual. Observe de nuevo el asterisco junto a la etiqueta BJT para indicar que los parámetros preestablecidos del dispositivo cambiaron.

Ésta será la primera oportunidad para configurar una fuente de ca. Primero, es importante darse cuenta que existen dos tipos de fuentes de ca disponibles, una cuyo valor está en unidades rms, la otra con su valor pico mostrado. **La opción bajo Power Sources utiliza valores rms, en tanto que la fuente de ca bajo Signal Sources utiliza valores pico.** Como los medidores muestran valores rms, se utilizará la opción **Power Sources** en este caso. Una vez que selecciona **Source** (la primera opción en la parte superior de la primera barra de herramientas), aparecerá la caja de diálogo **Select a Component**. Bajo la lista **Family** seleccione **POWER_SOURCES** y luego **AC POWER** bajo la lista **Component.** Haga clic en **OK** y aparecerá la fuente en la pantalla con cuatro trozos de información. Puede borrar la etiqueta **V1** haciendo doble clic primero en el símbolo de fuente para obtener la caja de diálogo **POWER_SOURCES**. Seleccione **Display** y desactive **Use Schematic Global Settings.** Para eliminar la etiqueta **V1**, desactive la opción **Show RefDes.** Haga clic en **OK**, y desaparecerá la etiqueta **V1** de la pantalla. A continuación debe establecer el valor a 1 mv, un proceso iniciado seleccionando **Value** en la caja de diálogo y luego cambiando el **Voltaje (Voltage) (RMS)** a 1 mV. Observe en particular el **RMS** entre el paréntesis como antes se mencionó. Se pueden establecer las unidades de mV utilizando las teclas de desplazamiento a la derecha de la magnitud de la fuente. Después de cambiar **Voltaje** a **1 mV,** haga clic en **OK** y este valor se en la pantalla. Se puede establecer la frecuencia de **1000 Hz** del mismo modo. Sucede que el desfasamiento de **0** grados es el valor predeterminado.

La etiqueta **Bf = 200** se ajusta de la misma manera que se describe en el capítulo 4. Los dos multímetros se obtienen utilizando la primera opción en la parte superior de la barra de herramientas vertical derecha. Las carátulas de los medidores que aparecen en la figura 5.147 se obtuvieron simplemente haciendo doble clic sobre los símbolos de multímetro en el esquema. Ambos se ajustaron para que lean voltajes, cuyas magnitudes estarán en unidades rms.

Después de la simulación aparecen los resultados de la figura 5.147. Observe que el medidor **XMM1N** no lee el valor de 1 mV esperado. Esto se debe a la pequeña caída de voltaje a través del capacitor de entrada a 1 kHz. Obviamente, sin embargo, se acerca mucho a 1 mV. La salida de 233.347 mV revela de inmediato que la ganancia de la configuración del transistor es aproximadamente de 233.3, el cual se parece mucho al valor de 240 obtenido en el ejemplo 5.9.

Configuración Darlington Al aplicar Multisim a la red de la figura 5.146 obtendrá la impresión de la figura 5.148. Para cada transistor se cambiaron los parámetros a **Is = 100E-18A** y **Bf = 89.4** con la técnica antes descrita. Para propósitos prácticos se empleó la señal de ca en lugar de la fuente de potencia. El valor pico de la señal aplicada se establece a 100 mV, pero observe que el multímetro lee el valor eficaz o rms de 99.996 mV. Los indicadores confirman el análisis con PSpice, con el voltaje en la base de Q_1 a 9.636. V, comparado con 9.651 V y el voltaje en el emisor de Q_2 a 8.048 V, comparado con 8.063 V. El valor rms del voltaje de salida es 99.357 mV, valor que concuerda muy bien con el valor de 99.36 mV obtenido con PSpice. Aunque no se empleó aquí, Multisim incluye varias configuraciones Darlington en su biblioteca.




FIG. 5.148
Red del ejemplo 5.9 vuelta a dibujar utilizando Multisim.

PROBLEMAS

**Nota:* Los asteriscos indican los problemas más difíciles.

5.2 Amplificación en el dominio de CA

1. **a.** ¿Cuál es la amplificación esperada de un amplificador con transistor BJT si la fuente de cd se ajusta a cero voltios?
   b. ¿Qué le sucederá a la salida de la señal de ca si el nivel de cd es insuficiente? Trace el efecto en la forma de onda.
   c. ¿Cuál es la eficiencia de conversión de un amplificador en el cual el valor eficaz de la corriente a través de una carga de 2.2-kΩ es de 5 mA y el la fuente de cd de 18-V drena 3.8 mA?
2. ¿Se puede imaginar una analogía que explique la importancia del nivel de cd en la ganancia de ca resultante?

5.3 Modelado de un transistor BJT

3. ¿Cuál es la reactancia de un capacitor de 10 μF a una frecuencia de 1 kHz? Para redes donde los niveles de resistencia oscilan dentro del intervalo de los kilohms, ¿es una buena suposición utilizar el equivalente de cortocircuito en las condiciones que se acaban de describir? ¿Qué pasaría a 100 kHz?
4. Dada la configuración en base común de la figura 5.149, trace el equivalente de ca utilizando la notación para el modelo de transistor que aparece en la figura 5.7.

5.4 Modelo r_e del transistor

5. En la configuración en base común de la figura 5.18, se aplica una señal de ca de 10 mV, y el resultado es una corriente de ca de 5 mA. Si $\alpha = 0.980$, determine:
   a. Z_i.
   b. V_o si $R_L = 1.2\,\text{k}\Omega$.
   c. $A_v = V_o/V_i$.
   d. Z_o con $r_o = \infty\,\Omega$.
   e. $A_i = I_o/I_i$.
   f. I_b.




FIG. 5.149
Problema 4.



6. Para la configuración en base común de la figura 5.18, la corriente de emisor es de 3.2 mA y α es de 0.99. Determine lo siguiente si el voltaje aplicado es de 48 mA y la carga de 2.2 kΩ.

a. r_e.
b. Z_i.
c. I_c.
d. V_o.
e. A_v.
f. I_b.

7. Utilizando el modelo de la figura 5.16, determine lo siguiente, para un amplificador en emisor común si $\beta = 80$, $I_E(\text{cd}) = 2$ mA y $r_o = 40$ kΩ.

a. Z_i.
b. I_b.
c. $A_i = I_o/I_i = I_L/I_b$ si $R_L = 1.2$ kΩ.
d. A_v si $R_L = 1.2$ kΩ.

8. La impedancia de entrada a un amplificador de transistor en emisor común es de 1.2 kΩ con $\beta = 140$, $r_o = 50$ kΩ y $R_L = 2.7$ kΩ. Determine.

a. r_e.
b. I_b si $V_i = 30$ mV.
c. I_c.
d. $A_i = I_o/I_i = I_L/I_b$.
e. $A_v = V_o/V_i$.

5.5 Configuración de polarización fija en emisor común

9. Para la red de la figura 5.150:

a. Determine Z_i y Z_o.
b. Encuentre A_v.
c. Repita la parte (a) con $r_o = 20$ kΩ.
d. Repita la parte (b) con $r_o = 20$ kΩ.

10. Para la red de la figura 5.151, determine V_{CC} con una ganancia de voltaje de $A_v = -200$.





FIG. 5.150
Problema 9.

FIG. 5.151
Problema 10.

***11.** Para la red de la figura 5.152:

a. Calcule I_B, I_C y r_e.
b. Determine Z_i y Z_o.
c. Calcule A_v.
d. Determine el efecto de $r_o = 30$ kΩ en A_v.




FIG. 5.152
Problema 11.

5.6 Polarización por medio del divisor de voltaje

12. Para la red de la figura 5.153:
- **a.** Determine r_e.
- **b.** Calcule Z_i y Z_o.
- **c.** Encuentre A_v.
- **d.** Repita las partes (b) y (c) con $r_o = 25\ \text{k}\Omega$.




FIG. 5.153
Problema 12.

13. Determine V_{CC} para la red de la figura 5.154 si $A_v = -160$ y $r_o = 100\ \text{k}\Omega$.

14. Para la red de la figura 5.155:
- **a.** Determine r_e.
- **b.** Calcule V_B y V_C.
- **c.** Determine Z_i y $A_v = V_o/V_i$.




FIG. 5.154
Problema 13.

FIG. 5.155
Problema 14.

5.7 Configuración de polarización en emisor común

15. Para la red de la figura 5.156:
- **a.** Determine r_e.
- **b.** Encuentre Z_i y Z_e.
- **c.** Calcule A_v.
- **d.** Repita las partes (b) y (c) con $r_e = 20\ \text{k}\Omega$.




FIG. 5.156
Problemas 15 y 17.

16. Para la red de la figura 5.157, determine R_E y R_B si $A_v = -10$ y $r_e = 3.8\ \Omega$. Suponga que $Z_b = \beta R_E$.

17. Repita el problema 15 con R_E puenteada. Compare los resultados.

***18.** Para la red de la figura 5.158:
- **a.** Determine r_e.
- **b.** Encuentre Z_i y A_v.




FIG. 5.157
Problema 16.




FIG. 5.158
Problema 18.

5.8 Configuración en emisor seguidor

19. Para la red de la figura 5.159:
- **a.** Determine r_e y βr_e.
- **b.** Encuentre Z_i y Z_o.
- **c.** Calcule A_v.




FIG. 5.159
Problema 19.

*20. Para la red de la figura 5.160:
   a. Determine Z_i y Z_o.
   b. Encuentre A_v.
   c. Calcule V_o si V_i = 1 mV.

*21. Para la red de la figura 5.161:
   a. Calcule I_B e I_C.
   b. Determine r_e.
   c. Determine Z_i y Z_o.
   d. Encuentre A_v.




FIG. 5.160
Problema 20.

FIG. 5.161
Problema 21.

5.9 Configuración en base común

22. Para la configuración de la figura 5.162:
   a. Determine r_e.
   b. Encuentre Z_i y Z_o.
   c. Calcule A_v.

*23. Para la red de la figura 5.163, determine A_v.

FIG. 5.162
Problema 22.

FIG. 5.163
Problema 23.

5.10 Configuración de realimentación del colector

24. Para la configuración de realimentación de la figura 5.164:
   a. Determine r_e.
   b. Encuentre Z_i y Z_o.
   c. Calcule A_v.

*25. Dados $r_e = 10\ \Omega$, $b = 200$, $A_v = -160$ y A_i para la red de la figura 5.165, determine R_C, R_F y V_{CC}.

*26. Para la red de la figura 5.50:
   a. Derive la ecuación aproximada para A_v.
   b. Derive las ecuaciones aproximadas para Z_i y Z_o.
   c. Dados R_C = 2.2 kΩ, R_F = 120 kΩ, R_E = 1.2 kΩ, $\beta = 90$ y V_{CC} = 10 V, calcule las magnitudes de A_v, Z_i, Z_o utilizando las ecuaciones de las partes (a) y (b).






FIG. 5.164
Problema 24.

FIG. 5.165
Problema 25.

5.11 Configuración de realimentación de cd del colector

27. Para la red de la figura 5.166:
- **a.** Determine Z_i y Z_o.
- **b.** Encuentre A_v.




FIG. 5.166
Problema 27.

5.12 Determinación de la ganancia de corriente

28. Determine la ganancia de corriente para la configuración en emisor común de la figura 5.150.

29. Determine la ganancia de corriente para la configuración en emisor común de la figura 5.152.

30. Determine la ganancia de corriente para la red del divisor de voltaje de la figura 5.153.

31. Determine la ganancia de corriente para la red de polarización en emisor común de la figura 5.156.

32. Determine la ganancia de corriente para la configuración en emisor seguidor de la figura 5.161.

33. Determine la ganancia de corriente para la configuración en base común de la figura 5.163.

34. Determine la ganancia de corriente para la configuración de realimentación del colector de la figura 5.164.

35. Determine la ganancia de corriente para la configuración de realimentación de cd del colector de la figura 5.166.

5.13–5.15 Efecto de R_L y R_s y el método de los bipuertos

***36.** Para la configuración de polarización fija de la figura 5.167:
- **a.** Determine $A_{v_{NL}}$, Z_i, y Z_o.
- **b.** Trace el modelo del bipuerto de la figura 5.63 con los parámetros determinados en la parte (a) en su lugar.
- **c.** Calcule la ganancia A_{v_L}.
- **d.** Determine la ganancia de corriente A_{i_L}.
- **e.** Determine A_{v_L}, A_{i_L}, Z_i, Z_o utilizando el modelo r_e y compare con las soluciones anteriores.




FIG. 5.167
Problemas 36 y 37.

37. **a.** Determine la ganancia de voltaje A_{v_L} para la red de la figura 5.167 con $R_L = 4.7$, 2.2 y 0.5 kΩ. ¿Cuál es el efecto de reducir los niveles de R_L en la ganancia de voltaje?
b. ¿Cómo cambiarán Z_i, Z_o y $A_{v_{NL}}$ con los valores decrecientes de R_L?

***38.** Para la red de la figura 5.168:
a. Determine $A_{v_{NL}}$, Z_i y Z_o.
b. Trace el modelo de dos puertos de la figura 5.63 con los parámetros determinados en la parte (a) en su lugar.
c. Determine A_v.
d. Determine A_{v_s}.
e. Determine A_{v_s} utilizando el modelo r_e y compare los resultados para los que se obtuvieron en la parte (d).
f. Cambie R_s a 1 kΩ y determine A_v. ¿Cómo cambia A_v con el nivel de R_s?
g. Cambie R_s a 1 kΩ y determine A_{v_s}. ¿Cómo cambia A_{v_s} con el nivel de R_s?
h. Cambie R_s a 1 kΩ y determine $A_{v_{NL}}$, Z_i y Z_o ¿Cómo cambian con el cambio de R_s?




FIG. 5.168
Problema 38.

***39.** Para la red de la figura 5.169:
a. Determine $A_{v_{NL}}$, Z_i y Z_o.
b. Trace el modelo de dos puertos de la figura 5.63 con los parámetros determinados en la parte (a) en su lugar.
c. Determine A_{v_L} y A_{v_s}.
d. Calcule A_{i_L}.
e. Cambie R_L a 5.6 kΩ y calcule A_{v_s}. ¿Cuál es el efecto de los niveles crecientes de R_L en la ganancia?
f. Cambie R_s a 0.5 kΩ (con R_L a 2.7 kΩ) y comente sobre el efecto de reducir R_s en A_v.
g. Cambie R_L a 5.6 kΩ y R_s a 0.5 kΩ y determine los nuevos niveles de Z_i y Z_o. ¿Cómo afectan los niveles variables de R_L y R_s a los parámetros de impedancia?




FIG. 5.169
Problema 39.

40. Para la configuración del divisor de voltaje de la figura 5.170:

a. Determine $A_{v_{NL}}$, Z_i y Z_o.

b. Trace el modelo de dos puertos de la figura 5.63 con los parámetros determinados en la parte (a) en su lugar.

c. Calcule la ganancia A_{v_L}.

d. Determine la ganancia de corriente A_{i_L}.

e. Determine A_{v_L}, A_{i_L}, y Z_o utilizando el modelo r_e y compare las soluciones.




FIG. 5.170
Problema 40.

41. a. Determine la ganancia de voltaje para la red de la figura 5.170 con R_L = 4.7, 2.2 y 0.5 kΩ. ¿Cuál es el efecto de los niveles decrecientes de R_L en la ganancia de voltaje?

b. ¿Cómo cambiarán Z_i, Z_o y $A_{v_{NL}}$ con los niveles decrecientes de R_L?

42. Para la red estabilizada por emisor de la figura 5.171:

a. Determine $A_{v_{NL}}$, Z_i y Z_o.

b. Trace el modelo del bipuerto de la figura 5.63 con los valores determinados en la parte (a).




FIG. 5.171
Problema 42.

c. Determine A_{v_L} y A_{v_s}.
d. Cambie R_s a 1 kΩ. ¿Cuál es el efecto en $A_{v_{NL}}$, Z_i y Z_o?
e. Cambie R_s a 1 kΩ y determine A_{v_L} y A_{v_s}. ¿Cuál es el efecto de los niveles crecientes de R_s en A_{v_L} y A_{v_s}?

***43.** Para la red de la figura 5.172:
a. Determine $A_{v_{NL}}$, Z_i, y Z_o.
b. Trace el modelo del bipuerto de la figura 5.63 con los valores determinados en la parte (a).
c. Determine A_{v_L} y A_{v_s}.
d. Cambie R_s a 1 kΩ y determine A_{v_L} y A_{v_s}. ¿Cuál es el efecto de los niveles crecientes de R_s en las ganancias de voltaje?
e. Cambie R_s a 1 kΩ y determine $A_{v_{NL}}$, Z_i y Z_o. ¿Cuál es el efecto de los niveles crecientes de R_s en los parámetros?
f. Cambie R_L a 5.6 kΩ y determine A_{v_L} y A_{v_s}. ¿Cuál es el efecto de los niveles crecientes de R_L en las ganancias de voltaje? Mantenga R_s a su nivel original de 0.6 kΩ.




FIG. 5.172
Problema 43.

***44.** Para la red en base común de la figura 5.173:
a. Determine Z_i, Z_o y $A_{v_{NL}}$.
b. Trace el modelo del bipuerto de la figura 5.63 con los parámetros de la parte (a) en su lugar.
c. Determine A_{v_L} y A_{v_s}.
d. Determine A_{v_L} y A_{v_s} utilizando el modelo r_e y compare con los resultados de la parte (c).
e. Cambie R_s a 0.5 Ω y R_L a 2.2 kΩ y calcule A_{v_L} y A_{v_s}. ¿Cuál es el efecto de los niveles variables de R_s y R_L en las ganancias de voltaje?
f. Determine Z_o si R_s cambió a 0.5 kΩ con todos los demás parámetros tal como aparecen en la figura 5.173. ¿Cómo se afectó Z_o con los niveles variables de R_s?
g. Determine Z_i si R_L se reduce a 2.2 kΩ. ¿Cuál es el efecto de los niveles variables de R_L en la impedancia de entrada?




FIG. 5.173
Problema 44.

5.16 Sistemas en cascada

*45. Para el sistema en cascada de la figura 5.174 con dos etapas idénticas, determine:
   a. La ganancia de voltaje con carga de cada etapa.
   b. La ganancia total del sistema, A_v y A_{v_s}.
   c. La ganancia de corriente con carga de cada etapa.
   d. La ganancia de corriente total del sistema.
   e. Cómo se ve afectada Z_o por la segunda etapa y R_L.
   f. Cómo se ve afectada Z_o por la primera etapa y R_s.
   g. La relación de fase entre V_o y V_i.




FIG. 5.174
Problema 45.

*46. Para el sistema en cascada de la figura 5.175, determine:
   a. La ganancia de voltaje con carga de cada etapa.
   b. La ganancia total del sistema, A_{v_L} y A_{v_s}.
   c. La ganancia de corriente con carga de cada etapa.
   d. La ganancia de corriente total del sistema.
   e. Cómo se ve afectada Z_i por la segunda etapa y R_L.
   f. Cómo se ve afectada Z_o por la primera etapa y R_s.
   g. La relación de fase entre V_o y V_i.




FIG. 5.175
Problema 46.

47. Para el amplificador con BJT en cascada de la figura 5.176, calcule los voltajes de polarización de cd y la corriente de colector para cada etapa.

48. Calcule la ganancia de voltaje de cada etapa y la ganancia de voltaje de ca total para el amplificador con BJT en cascada de la figura 5.176.

49. En el circuito de amplificador Cascodo de la figura 5.177, calcule los voltajes de polarización de cd, V_{B_1}, V_{B_2}, y V_{C_2}.

*50. Para el circuito de amplificador Cascodo de la figura 5.177, calcule la ganancia de voltaje A_v y el voltaje de salida V_o.

51. Calcule el voltaje de ca a través de la carga de 10 kΩ conectada a la salida del circuito de la figura 5.177.




FIG. 5.176
Problemas 47 y 48.




FIG. 5.177
Problemas 49 a 51.

5.17 Conexión Darlington

52. Para el circuito de la figura 5.178, calcule el voltaje de polarización de cd V_{E_2} y la corriente de emisor I_{E_2}.

***53.** Para el circuito de la figura 5.178, calcule la ganancia de voltaje del amplificador.

54. Repita el problema 53 si se agrega un resistor $R_C = 200\ \text{k}\Omega$ con un capacitor de puenteo C_E. La salida ahora es por el colector de los transistores.

5.18 Par de realimentación

55. Para el circuito de par de realimentación de la figura 5.179, calcule los valores de polarización de cd de V_{B_1}, V_{C_2}, e I_C.

***56.** Calcule el voltaje de ca de salida para el circuito de la figura 5.179.

5.19 Modelo equivalente híbrido

57. Dados $I_E(\text{cd}) = 1.2$ mA, $\beta = 120$ y $r_o = 40\ \text{k}\Omega$, trace lo siguiente:

a. Modelo equivalente híbrido en emisor común.
b. Modelo r_e equivalente en emisor común.
c. Modelo equivalente híbrido en base común.
d. Modelo r_e equivalente de base común.




FIG. 5.178
Problemas 52 y 53.




FIG. 5.179
Problemas 55 y 56.

58. Dados $h_{ie} = 2.4\ \text{k}\Omega$, $h_{fe} = 100$, $h_{re} = 4 \times 10^{-4}$ y $h_{oe} = 25\ \mu\text{S}$, trace lo siguiente:
- **a.** Modelo equivalente híbrido en emisor común.
- **b.** Modelo r_e equivalente en emisor común.
- **c.** Modelo equivalente híbrido en base común.
- **d.** Modelo r_e equivalente en base común.

59. Dibuje de nuevo la red en emisor común de la figura 5.3 para la respuesta de ca con el modelo equivalente híbrido aproximado sustituido entre las terminales apropiadas.

60. Dibuje de nuevo la red de la figura 5.180 para la respuesta de ca con el modelo r_e insertado entre las terminales apropiadas. Incluya r_o.

61. Dibuje de nuevo la red de la figura 5.181 para la respuesta de ca con el modelo r_e insertado entre las terminales correctas. Incluya r_o.

62. Dados los valores típicos de $h_{ie} = 1\ \text{k}\Omega$, $h_{re} = 2 \times 10^{-4}$ y $A_v = -160$ para la configuración de entrada de la figura 5.182:
- **a.** Determine V_o en función de V_i.
- **b.** Calcule I_b en función de V_i.
- **c.** Calcule I_b si se ignora $h_{re}V_o$.
- **d.** Determine la diferencia en porcentaje de I_b por medio de la siguiente ecuación:

$$\%\ \text{diferencia en porcentaje de}\ I_b = \frac{I_b(\sin h_{re}) - I_b(\text{con}\ h_{re})}{I_b(\sin h_{re})} \times 100\%$$

- **e.** ¿Es válido en este enfoque de ignorar los efectos de $h_{re}V_o$ para los valores típicos empleados en este ejemplo?




FIG. 5.180
Problema 60.

FIG. 5.181
Problema 61.

FIG. 5.182
Problemas 62 y 64.

63. Dados los valores típicos de $R_L = 2.2\ \text{k}\Omega$ y $h_{oe} = 20\ \mu\text{S}$, ¿es una buena aproximación ignorar los efectos de $1/h_{oe}$ en la impedancia de carga total? ¿Cuál es la diferencia en porcentaje en la carga total en el transistor utilizando la siguiente ecuación?

$$\text{diferencia en porcentaje de la carga total} = \frac{R_L - R_L \| (1/h_{oe})}{R_L} \times 100\%$$

64. Repita el problema 62 con los valores promedio de los parámetros de la figura 5.92 con $A_v = -180$

65. Repita el problema 63 con $R_L = 3.3\ \text{k}\Omega$ y el valor promedio de h_{oe} que aparecen en la figura 5.92.

5.20 Circuito equivalente híbrido aproximado

66. **a.** Con $\beta = 120$, $r_e = -4.5\ \Omega$ y $r_e = 40\ \text{k}\Omega$, trace el circuito equivalente híbrido aproximado.
b. Con $h_{ie} = 1\ \text{k}\Omega$, $h_{re} = 2 \times 10^{-4}$, $h_{fe} = 20\ \mu\text{S}$, trace el modelo r_e

67. Para la red del problema 9.
a. Determine r_e.
b. Encuentre h_{fe} y h_{ie}.
c. Encuentre Z_i y Z_o utilizando los parámetros híbridos.
d. Calcule A_v y A_i utilizando los parámetros híbridos.
e. Determine Z_i y Z_o si $h_{oe} = 50\ \mu\text{S}$.
f. Determine A_v y A_i si $h_{oe} = 50\ \mu\text{S}$.
g. Compare las soluciones anteriores con las del problema 9. (Nota: Las soluciones están disponibles en el apéndice E si no se resolvió el problema 9.)

68. Para la red de la figura 5.183:
a. Determine Z_i y Z_o.
b. Calcule A_v y A_i.
c. Determine r_e y compare βr_e con h_{ie}.




FIG. 5.183
Problema 68.

***69.** Para la red en base común de la figura 5.184:
- **a.** Calcule Z_i y Z_o.
- **b.** Calcule A_v y A_i.
- **c.** Determine α, β, r_e y r_o.




FIG. 5.184
Problema 69.

5.21 Modelo equivalente híbrido completo

***70.** Repita las partes (a) y (b) del problema 68 con $h_{re} = 2 \times 10^{-4}$ y compare los resultados.

***71.** Para la red de la figura 5.185, determine:
- **a.** Z_i.
- **b.** A_v.
- **c.** $A_i = I_o/I_i$.
- **d.** Z_o.

***72.** Para el amplificador en base común de la figura 5.186, determine:
- **a.** Z_i.
- **b.** A_i.
- **c.** A_v.
- **d.** Z_o.

5.22 Modelo π híbrido

73. **a.** Trace el modelo Giacoletto (π híbrido) para un transistor en emisor común si $r_b = 4\ \Omega$, $C_\pi = 5$ pF, $C_u = 1.5$ pF, $h_{oe} = 1.8\ \mu$S, $\beta = 120$ y $r_e = 14$.
b. si la carga aplicada es de 1.2 y la resistencia de la fuente es de 250 Ω, trace el modelo π hibrido en el intervalo de bajas a medias frecuencias.




FIG. 5.185
Problema 71.




FIG. 5.186
Problema 72.

5.23 Variaciones de los parámetros del transistor

Para los problemas 74 a 80, utilice las figuras 5.124 a 5.126.

74. a. Utilizando la figura 5.124, determine la magnitud del porcentaje de cambio de h_{fe} con un cambio de I_C de 0.2 mA a 1 mA utilizando la ecuación

$$\% \text{ de cambio} = \left| \frac{h_{fe}(0.2\text{ mA}) - h_{fe}(1\text{ mA})}{h_{fe}(0.2\text{ mA})} \right| \times 100\%$$

b. Repita la parte (a) con un cambio de I_C de 1 mA a 5 mA.

75. Repita el problema 74 con h_{ie} (con los mismos cambios de I_C).

76. a. Si $h_{oe} = 20\ \mu$S con $I_C = 1$ mA en la figura 5.124, ¿cuál es el valor aproximado de h_{oe} con $I_C = 0.2$ mA.

b. Determine su valor resistivo de 0.2 mA y compare con una carga resistiva de 6.8 kΩ. ¿Es una buena aproximación ignorar los efectos de $1/h_{oe}$ en este caso?

77. a. Si $h_{oe} = 20\ \mu$S con $I_C = 1$ mA de la figura 5.124, ¿cuál es el valor aproximado de h_{oe} con $I_C = 10$ mA?

b. Determine su valor resistivo de 10 mA y compare con una carga resistiva de 6.8 kΩ. ¿Es una buena aproximación ignorar los efectos de $1/h_{oe}$ en este caso?

78. a. Si $h_{re} = 2 \times 10^{-4}$ con $I_C = 1$ mA en la figura 5.124, determine el valor aproximado de h_{re} con 0.1 mA.

b. Para el valor determinado de h_{re} determinado en la parte (a), ¿se puede ignorar h_{re} como una buena aproximación si $A_v = 210$?




FIG. 5.187
Problema 81.

79. **a.** Basado en una revisión de las características que aparecen en la figura 5.124, ¿qué parámetros cambiaron menos en el intervalo la corriente del colector?
b. ¿Qué parámetro cambió más?
c. ¿Cuáles son valores máximo y mínimo de $1/h_{oe}$? ¿Es más apropiada la aproximación $1/h_{oe}\|R_L \cong R_L$ a niveles altos o bajos de corriente del colector?
d. ¿En qué región del espectro de corriente es más apropiada la aproximación $h_{re}V_{ce} \cong 0$?

80. **a.** Basado en una revisión de las características que aparecen en la figura 5.126, ¿qué parámetro cambió más con el incremento de la temperatura?
b. ¿Qué parámetro cambió menos?
c. ¿Cuáles son los valores máximo y mínimo de h_{fe}? ¿Es significativo el cambio de magnitud? ¿Se esperaba?
d. ¿Cómo varía r_e con el incremento de la temperatura? Sólo calcule su nivel en tres o cuatro puntos y calcule sus magnitudes.
e. ¿Dentro de qué intervalo de temperatura cambian menos los parámetros?

5.24 Solución de fallas

***81.** Dada la red de la figura 5.187:
a. ¿Está la red apropiadamente polarizada?
b. ¿Qué problema en la construcción de la red podría hacer que V_E fuera 6.22 V y que se obtuviera la forma de onda dada en la figura 5.187?

5.27 Análisis por computadora

82. Utilizando PSpice para Windows, determine la ganancia de voltaje de la red de la figura 5.25. Use Probe para mostrar en pantalla las formas de onda de entrada y salida.

83. Utilizando PSpice para Windows, determine la ganancia de voltaje de la red de la figura 5.32. Use Probe para mostrar en pantalla las formas de onda de entrada y salida.

84. Utilizando PSpice praWindows, determine la ganancia de voltaje de la red de la figura 5.45. Use Probe para mostrar en pantalla las formas de onda de entrada y salida.

85. Utilizando Multisim, determine la ganancia de voltaje de la red de la figura 5.28.

86. Utilizando Multisim, determine la ganancia de voltaje de la red de la figura 5.40.

87. Utilizando PSpice Windows, determine el nivel de V_o con V_i = 1 mV para la red de la figura 5.71. Para los elementos capacitivos suponga una frecuencia de 1 kHz.

88. Repita el problema 87 para la red de la figura 5.72.

89. Repita el problema 87 para la red de la figura 5.79.

90. Repita el problema 87 utilizando PSpice.

91. Repita el problema 87 utilizando Multisim.

6 Transistores de efecto de campo

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Familiarizarse con la construcción y características de operación del transistor de efecto de campo de unión (JFET), del transistor FET semiconductor de óxido metálico (MOSFET), y del transistor FET semiconductor metálico (MESFET).
- Ser capaz de bosquejar las características de transferencia, a partir de las características de drenaje de transistores JFET, MOSFET y MESFET.
- Entender la vasta cantidad de información provista en la hoja de especificaciones de cada tipo de FET.
- Tener presentes las diferencias entre el análisis de los diversos tipos de FET.

6.1 INTRODUCCIÓN

El transistor de efecto de campo (FET) es un dispositivo de tres terminales que se utiliza en varias aplicaciones que coinciden, en gran medida, con las del transistor BJT descritas en los capítulos 3 a 5. Aun cuando existen diferencias importantes entre los dos tipos de dispositivos, también hay muchas semejanzas, las cuales se definirán en las secciones siguientes.

Las diferencias principales entre los dos tipos de transistor radican en el hecho de que:

El transistor BJT es un dispositivo controlado por corriente, como se ilustra en la figura 6.1a, en tanto que el transistor JFET es un dispositivo controlado por voltaje, como se muestra en la figura 6.1b.

En otras palabras, la corriente I_C en la figura 6.1a es una función directa del nivel de I_B. Para el FET la corriente I_D será una función del voltaje V_{GE} aplicado al circuito de entrada como se muestra en la figura 6.1b. En cada caso la corriente del circuito de salida la controla un parámetro del circuito de entrada: en un caso un nivel de corriente, y en el otro un voltaje aplicado.

Así como hay transistores bipolares *npn* y *pnp*, también existen transistores de efecto de campo de *canal n* y de *canal p*. Sin embargo, es importante tener en cuenta que el transistor BJT es un dispositivo *bipolar*; el prefijo "*bi*" indica que el nivel de conducción es una función de dos portadores de carga, electrones y huecos. El FET es un dispositivo *unipolar* que depende no sólo tanto de la conducción de electrones (canal *n*) como de la condición de huecos (canal *p*).




FIG. 6.1
Amplificadores (a) controlado por corriente y (b) controlado por voltaje.

El término *efecto de campo* requiere alguna explicación. Todos sabemos de la capacidad de un imán para atraer las limaduras de metal hacia sí mismo sin requerir un contacto real. El campo magnético del imán envuelve las limaduras y las atrae hacia el imán porque las líneas de flujo magnético actúan hasta donde es posible como un cortocircuito. Para el FET las cargas presentes establecen un *campo eléctrico*, el cual controla la ruta de conducción del circuito de salida sin que requiera un contacto directo entre las cantidades de control y las controladas.

Cuando se introduce un dispositivo con muchas aplicaciones semejantes al que se introdujo, hay una tendencia natural a comparar algunas de las características generales de uno con las del otro:

Uno de las características más importantes del FET es su alta impedancia de entrada.

A un nivel de 1 MΩ a varios cientos de megaohms excede por mucho los niveles de resistencia de entrada típicos de las configuraciones del transistor BJT, lo que es una característica muy importante en el diseño de amplificadores de ca lineales. Por otra parte, el transistor BJT es mucho más sensible a los cambios de la señal aplicada. Dicho de otro modo, la variación de la corriente de entrada, en general, es mucho mayor para los BJT que para los FET con el mismo cambio del voltaje aplicado.

Por esta razón:

Las ganancias de voltaje de ca típicas para amplificadores de BJT son mucho mayores que para los FET.

En general:

Los FET son más estables a la temperatura que los BJT, y en general son más pequeños que los BJT, lo que los hace particularmente útiles en chips de circuitos integrados (CI).

Las características de construcción de algunos FET, sin embargo, pueden hacerlos más sensibles al manipuleo que los BJT.

En este capítulo presentamos tres tipos de FET: el *transistor de efecto de campo de unión* (JFET), el *transistor de efecto de campo semiconductor de óxido metálico* (MOSFET), y el *transistor de efecto de campo semiconductor metálico* (MESFET). La categoría MOSFET se divide aún más en tipos de *empobrecimiento* y *enriquecimiento*, que describiremos a continuación. El transistor MOSFET ha llegado a ser uno de los dispositivos más importantes utilizados en el diseño y construcción de circuitos integrados para computadoras digitales. Su estabilidad térmica y otras características generales hacen que sean extremadamente populares en el diseño de circuitos de computadora. Sin embargo, por ser un elemento discreto confinado en un contenedor acopado, requiere un manejo cuidadoso (el cual analizaremos en una sección posterior). El MESFET es un desarrollo más reciente y aprovecha al máximo la ventaja de las características de alta velocidad del GaAs como material semiconductor base. Aun cuando en la actualidad es la opción más cara, el tema del costo a menudo es superado por la necesidad de mayores velocidades en diseños de radiofrecuencia y de computadoras.

Una vez presentadas la construcción y las características del FET, en el capítulo 7 se abordarán las configuraciones de polarización. El análisis realizado en el capítulo 4 utilizando transistores BJT demostrará su utilidad en la derivación de ecuaciones importantes y para entender los resultados obtenidos para circuitos de FET.

Ian Munro Ross y G. C. Dacey (figura 6.2) colaboraron en las etapas iniciales del desarrollo del transistor de efecto de campo. Observe en particular el equipo que utilizaban en 1955 para su investigación.



Los doctores Ian Munro Ross (enfrente) y G.C. Dacey, desarrollaron en equipo un procedimiento experimental para medir las características de un transistor de efecto de campo en 1955.

Dr. Ross Nació en Southport, Inglaterra; doctorado del Gonville and Caius College, Universidad de Cambridge; presidente emérito de los AT&T Labs; miembro del IEEE; miembro del National Science Board; presidente del National Advisory Committee on Semiconductors.

Dr. Dacey Nació en Chicago, Illinois; doctorado del California Institue of Technology; director de Solid-State Electronics Research, de los laboratorios Bell; vicepresidente de investigación de Sandia Corporation; Miembro del IRE, Tau, Beta, Pi; Eta, Kappa, Nu.

FIG. 6.2
Primeros pasos en el desarrollo del transistor de efecto de campo. (Fotografía cortesía de los archivos de AT&T).

6.2 CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET

Como lo mencionamos antes, el JFET es un dispositivo de tres terminales con una terminal capaz de controlar la corriente entre las otras dos. En nuestro análisis del transistor BJT se empleó el transistor *npn* en la mayor parte de las secciones de análisis y diseño, con una sección dedicada a cómo utilizar un transistor *pnp*. Para el transistor JFET el dispositivo de canal *n* será el dispositivo importante, con párrafos y secciones dedicados a cómo utilizar un JFET de canal *p*.

La construcción básica del JFET de canal *n* se muestra en la figura 6.3. Observe que la parte principal de la estructura es el material tipo *n*, el cual forma el canal entre las capas incrustadas de material *p*. La parte superior del canal tipo *n* está conectada mediante un contacto óhmico a un material conocido como *drenaje* (*D*), en tanto que el extremo inferior del mismo material está conectado mediante un contacto óhmico a una terminal conocida como *fuente* (*S*). Los dos materiales tipo *p* están conectados entre sí y a la terminal de *compuerta (G)*. En esencia, por consiguiente, el drenaje y la fuente están conectados a los extremos del canal tipo *n* y la compuerta a las dos capas de material tipo *p*. Sin potenciales aplicados, el JFET tiene dos uniones *p-n* en condiciones sin polarización. El resultado es una región de empobrecimiento en cada unión, como se muestra en la figura 6.3, la cual se asemeja a la misma región de un diodo en condiciones sin polarización. Recuerde también que una región de empobrecimiento no contiene portadores libres, y por consiguiente es incapaz de conducir.




FIG. 6.3
Transistor de efecto de campo de unión (JFET).




FIG. 6.4
Analogía del agua para el mecanismo de control de un JFET.

Las analogías rara vez son perfectas y en ocasiones pueden ser engañosas, pero la del agua de la figura 6.4 da una idea del control de JFET en la compuerta y de lo apropiado de la terminología aplicada a las terminales del dispositivo. La fuente de la presión de agua puede ser vinculada al voltaje aplicado del drenaje a la fuente, el cual establece un flujo de agua (electrones) desde el grifo (fuente). La "compuerta" gracias a una señal aplicada (potencial), controla el flujo de agua (carga) dirigido hacia el "drenaje". Las terminales del drenaje y la fuente se encuentran en los extremos opuestos del canal, como se indica en la figura 6.3 porque la terminología corresponde al flujo de electrones.

V_{GS} = 0 V, V_{DS} algún valor positivo

En la figura 6.5 se aplica un voltaje positivo V_{DS} a través del canal y la compuerta está conectada directamente a la fuente para establecer la condición $V_{GS} = 0$ V. El resultado son una compuerta y una fuente al mismo potencial y una región de empobrecimiento en el extremo bajo de cada material *p* similar a la distribución de las condiciones sin polarización de la figura 6.3. En el instante en que se aplica V_{DD} $(=V_{DS})$, los electrones son atraídos hacia el drenaje y se establece la corriente convencional I_D con la dirección definida de la figura 6.5. La trayectoria del flujo de carga revela claramente que las corrientes a través del drenaje y la fuente son equivalentes ($I_D = I_S$). En las condiciones de la figura 6.5, el flujo de la carga está relativamente desinhibido y limitado sólo por la resistencia del canal *n* entre la fuente y el drenaje.




FIG. 6.5
JFET en $V_{GS} = 0$ V y $V_{DS} > 0$ V.

Es importante observar que la región de empobrecimiento es más ancha cerca de la parte superior de ambos materiales tipo *p*. La razón del cambio de ancho de la región se describe mejor con la ayuda de la figura 6.6. Suponiendo una resistencia uniforme en el canal *n*, podemos descomponer la resistencia del canal en las divisiones que aparecen en la figura 6.6. La corriente I_D establecerá los niveles de voltaje a través del canal como se indica en la misma figura. El resultado es que la región superior del material tipo *p* se polarizará en inversa alrededor de 1.5 V, con la región inferior polarizada en inversa con sólo 0.5 V. Recuerde por el análisis de la operación de un diodo que cuanto más grande es la polarización en inversa aplicada, más ancha es la región de empobrecimiento: de ahí la distribución de la región de empobrecimiento que se muestra en la figura 6.6. El hecho de que la unión *p-n* se polarice en inversa a lo largo del canal produce una corriente de cero amperes en la compuerta, como se muestra en la misma figura. El hecho es que $I_G = 0$ A es una característica importante del JFET.




FIG. 6.6
Potenciales de polarización en inversa que varían a través de la unión p-n de un JFET de canal n.

Conforme el voltaje V_{DS} aumente de 0 V a algunos volts, la corriente también lo hará de acuerdo con la ley de Ohm y en la figura 6.7 se mostrará la gráfica de I_D con V_{DS}. La pendiente constante relativa de la gráfica revela que en la región de valores bajos de V_{DS}, la resistencia en esencia es constante. A medida que V_{DS} se incrementa y se aproxima un nivel conocido como V_p en la figura 6.7, las regiones de empobrecimiento de la figura 6.5 se ensanchan, lo que reduce notablemente el ancho del canal. La ruta reducida de conducción hace que la resistencia se incremente, y ocurra la curva en la gráfica de la figura 6.7. Cuanto más horizontal sea la curva, más alta será la resistencia, lo que indica que la resistencia se está acercando a un valor "infinito" de ohms en la región horizontal. Si V_{DS} se incrementa a un nivel donde pareciera que las dos regiones de empobrecimiento "se tocarán" como se muestra en la figura 6.8; se originará una




FIG. 6.7
I_D contra V_{DS} para $V_{GS} = 0$ V.

condición conocida como *estrangulamiento*. El nivel de V_{DS} que establece esta condición se conoce como *voltaje de estrangulamiento* y lo denota V_p, como se muestra en la figura 6.7. En realidad, el término *estrangulamiento* es un nombre incorrecto en el sentido de que sugiere que la corriente I_D se reduce a 0 A. Como se muestra en la figura 6.7; sin embargo, difícilmente éste es el caso, pues I_D mantiene un nivel de saturación definido como I_{DSS} en la figura 6.7. En realidad sigue existiendo un canal muy pequeño, con una corriente de muy alta densidad. El hecho de que I_D no se reduzca durante el estrangulamiento y de que mantenga el nivel de saturación indicado en la figura 6.7 lo comprueba el siguiente hecho: sin corriente de drenaje se eliminaría la posibilidad de que los diferentes niveles de potencial a través del material tipo *p* establezcan los niveles variables de polarización en inversa a lo largo de la unión *p-n*. El resultado, ante todo, sería la pérdida de la región de empobrecimiento que provocó el estrangulamiento.




FIG. 6.8
Estrangulamiento ($V_{GS} = 0$ V, $V_{DS} = V_p$).




FIG. 6.9
Fuente de corriente equivalente para $V_{GS} = 0$ V, $V_{DS} > V_p$).

A medida que v_{DS} aumenta más allá de V_p, la longitud de la región del encuentro cercano entre las dos regiones de empobrecimiento crece a lo largo del canal, pero el nivel de I_D permanece igual. En esencia, por consiguiente, una vez que $V_{DS} > V_p$, el JFET tiene las características de una fuente de corriente. Como se muestra en la figura 6.9, la corriente se mantiene fija en el valor $I_D = I_{DSS}$, pero la carga aplicada determina el voltaje V_{DS} (para niveles $> V_p$).

La notación I_{DSS} se deriva del hecho de que es la corriente del *d*renaje a la fuente con una conexión de cortocircuito desde la compuerta hasta la fuente. Al continuar investigando las características del dispositivo veremos que:

I_{DSS} es la corriente de drenaje máxima para un JFET y está definida por la condición $V_{GS} = 0$ V y $VDS > |V_p|$.

Observe en la figura 6.7 que $V_{GS} = 0$ V a lo largo de toda la curva. En los párrafos siguientes describiremos la forma en que las cambios del nivel de V_{GS} afectan las características de la figura 6.7.

$V_{GS} < 0$ V

El voltaje de la compuerta a la fuente, denotado V_{GS}, es el voltaje de control del JFET. Del mismo modo en que se establecieron varias curvas para I_C contra V_{CE} se establecieron para diferentes niveles de I_B para el transistor BJT, se pueden desarrollar curvas de I_D contra V_{DS} para varios niveles de V_{GS} para el JFET. Para el dispositivo de canal *n* el voltaje de control v_{GS} se vuelve más y más negativo a partir de su nivel $V_{GS} = 0$ V. En otras palabras, la compuerta se establecerá a niveles de potencial cada vez más bajos al compararla con la fuente.

En la figura 6.10 se aplica un voltaje negativo de -1 V entre la compuerta y la fuente de un bajo nivel de V_{DS}. El efecto del V_{GS} de polarización negativa es establecer regiones de empobrecimiento similares a las obtenidas con $V_{GS} = 0$ V, pero a niveles más bajos de V_{DS}. Por consiguiente, el resultado de la aplicación de polarización negativa a la compuerta es alcanzar el nivel de saturación a un nivel más bajo de V_{DS} como se muestra en la figura 6.11 para $V_{GS} = -1$ V. El nivel de saturación resultante para I_D se redujo y de hecho continuará haciéndolo a medida que V_{GS} se haga más y más negativo. Observe también en la figura 6.11 cómo el voltaje de estrangulamiento se sigue reduciendo de manera parabólica conforme V_{GS} se hace más y más negativo. Con el tiempo, V_{GS} cuando $V_{GS} = -V_p$ sea lo bastante negativo para establecer un nivel de saturación que básicamente sea de 0 mA, y para todo propósito práctico el dispositivo se haya "apagado". En suma:

El nivel de V_{GS} que produce $I_D = 0$ mA está definido por $V_{GS} = V_P$, con V_P convirtiéndose en un voltaje negativo para dispositivos de canal n y en voltaje positivo para JFET de canal p.




FIG. 6.10
Aplicación de un voltaje negativo a la compuerta de un JFET.




FIG. 6.11
Características de un canal n con $I_{DSS} = 8$ mA y $V_P = -4$ V.

En la mayoría de las hojas de especificaciones el voltaje de estrangulamiento se especifica como $V_{GS(\text{off})}$ en lugar de V_p. Más adelante en el capítulo se revisará una hoja de especificaciones una vez que se hayan presentado los elementos principales de interés. La región a la derecha del lugar geométrico del estrangulamiento de la figura 6.11 es la región empleada por lo general en amplificadores lineales (amplificadores con distorsión mínima de la señal aplicada) y comúnmente se conoce como *región de amplificación de corriente constante, de saturación o lineal.*

Resistor controlado por voltaje

La región a la izquierda del lugar geométrico del estrangulamiento en la figura 6.11 se conoce como *región óhmica o de resistencia controlada por voltaje*. En esta región el JFET en realidad se puede emplear como un resistor variable (posiblemente para un sistema de control de ganancia automático) cuya resistencia la controla el voltaje aplicado de la compuerta a la fuente. Observe en la figura 6.11 que la pendiente de cada curva, y por consiguiente la resistencia del dispositivo entre el drenaje y la fuente con $V_{DS} < V_p$, son una función del voltaje aplicado V_{GS}. A medida que V_{GS} se vuelve más y más negativo, la pendiente de cada curva se hace cada más horizontal, lo que corresponde a una resistencia cada vez más grande. La siguiente ecuación es una buena primera aproximación al nivel de resistencia en función del voltaje aplicado V_{GS}:

$$r_d = \frac{r_o}{(1 - V_{GS}/V_P)^2} \qquad \textbf{(6.1)}$$

donde r_o es la resistencia con $V_{GS} = 0$ V y r_d es la resistencia a un nivel particular de V_{GS}.

Para un JFET de canal *n* con $r_o = 10\ \text{k}\Omega$ ($V_{GS} = 0$ V, $V_p = -6$ V). La ecuación (6.1) da 40 kΩ en $V_{GS} = -3$ V.

Dispositivos de canal *p*

El JFET de canal *p* se construye exactamente de la misma manera que el dispositivo de canal *n* de la figura 6.3 con los materiales *p* y *n* invertidos, como se muestra en la figura 6.12. Las direcciones de la corriente definidas están invertidas, del mismo modo que las polaridades reales de los voltajes V_{GS} y V_{DS}. Para el dispositivo de canal *p*, el canal se estrechará al incrementarse el voltaje positivo de la compuerta a la fuente y la notación de doble subíndice producirá voltajes negativos para V_{DS} en las características de la figura 6.13, la cual muestra una I_{DS} de 6 mA y un voltaje de estrangulamiento de $V_{GS} = +6$ V. No permita que los signos menos lo confundan. Simplemente indican que la fuente se encuentra a un potencial más alto que el drenaje.




FIG. 6.12
JFET de canal p.




FIG. 6.13
Características de un JFET de canal p con I_{DSS} = 6 mA y Vp = +6V.

Observe que a niveles altos de V_{DS} la curva se eleva de repente a niveles que parecen ilimitados. La elevación vertical indica que ocurrió una ruptura y que la corriente a través del canal (en la misma dirección en que por lo común se encuentra) ahora está limitada únicamente por el circuito externo. Aunque no aparecen en la figura 6.11 para el dispositivo de canal *n*, sí lo hacen para el dispositivo de canal *p* si se aplica suficiente voltaje. Esta región se puede evitar si el nivel de $V_{DS_{máx}}$ se toma de la hoja de especificaciones y el diseño es tal que el nivel real de V_{DS} es menor que este valor para *todos* los valores de V_{GS}.

Símbolos

Los símbolos gráficos para los JFET de canal *n* y de canal *p* se dan en la figura 6.14. Observe que la flecha apunta hacia dentro para el dispositivo de canal *n* de la figura 6.14a para representar la dirección en la cual I_G fluiría si la unión *p-n* se polarizará en directa. Para el dispositivo de canal *p* (fig. 6.14b) la única dirección en el símbolo es la dirección de la flecha.




FIG. 6.14
Símbolos de JFET: (a) canal n; (b) canal p.

Resumen


En esta sección presentamos varios parámetros y relaciones importantes. Algunos que surgirán con frecuencia en el análisis siguiente en este capitulo y en el siguiente para los JFET de canal *n*, están entre los siguientes:


La corriente máxima se define como I_{DSS} y ocurre cuando V_{GS} = 0 V y $V_{DS} \geq |Vp|$, como se muestra en la figura 6.5a.

Para los voltajes de la compuerta a la fuente V_{GS} menores que (más negativos que) el nivel de estrangulamiento, la corriente de drenaje es de 0 A (I_D = 0 A), como en la figura 6.15b.

Para todos los niveles de V_{GS} entre 0 V y el nivel de estrangulamiento, la corriente I_D oscilará entre I_{DSS} y 0 A, respectivamente, como en la figura 6.15c.

Se puede desarrollar una lista similar para JFET de canal p.









FIG. 6.15
(a) $V_{GS} = 0$ V, $I_D = I_{DSS}$; (b) corte ($I_D = 0$ A) V_{GS} menor que el nivel de corte; (c) I_D oscila entre 0 A e I_{DSS} para $V_{GS} \leq 0$ V y mayor que el nivel de estrangulamiento.

6.3 CARACTERÍSTICAS DE TRANSFERENCIA

Derivación





William Bradford Shockley (1910-1989) coinventor del primer transistor y formulador de la teoría del "efecto de campo" empleada en el desarrollo del transistor y el FET.

Nació en Londres, Inglaterra; doctorado de Harvard, 1936; jefe del Transistor Physics Department, de los laboratorios Bell; presidente de Shockley Transistor Corp.; profesor Poniatoff de ciencias de ingeniería, Universidad de Stanford; premio Nobel de física en 1956 compartido con William Brattain y John Bardeen.

FIG. 6.16
Dr. William Shockley (Fotografía cortesía de los archivos de AT&T.)


Para el transistor BJT la corriente de salida I_C y la corriente de control de entrada I_B están relacionadas por beta, la cual se considera constante para el análisis que se va a realizar. En forma de ecuación,

$$I_C = f(I_B) = \beta I_B \qquad \textbf{(6.2)}$$

En la ecuación (6.2) se da una relación lineal entre I_C e I_B. Si se duplica el nivel de I_B, I_C también lo hará.

Desafortunadamente, esta relación lineal no existe entre las cantidades de salida y entrada de un JFET. La *ecuación de Shockley* define la relación entre I_D y V_{GS} (vea la figura 6.16):



$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2 \qquad \textbf{(6.3)}$$

El término al cuadrado en la ecuación produce una relación no lineal entre I_D y V_{GS}, la cual genera una curva que crece exponencialmente con la magnitud decreciente de V_{GS}.

Para el análisis de cd que realizaremos en el capítulo 7, en general un método gráfico es más directo y más fácil de aplicar que uno matemático. El método gráfico, sin embargo, requerirá una gráfica de la ecuación (6.3) para representar el dispositivo y una gráfica de la ecuación de la red que relacione las mismas variables. El punto de intersección de las dos curvas define la solución. Al aplicar el método gráfico, es importante tener en cuenta que la red en que se emplee el dispositivo *no afectará* sus características.

La ecuación de la red puede cambiar junto con la intersección entre las dos curvas, pero la curva de transferencia definida por la ecuación (6.3) no se ve afectada. En general, por consiguiente:

Las características de transferencia definidas por la ecuación de Shockley no se ven afectadas por la red en la cual se emplea el dispositivo.

Podemos obtener la curva de transferencia utilizando la ecuación de Shockley o a partir de las características de salida de la figura 6.11. En la figura 6.17 aparecen dos gráficas, con la escala vertical en miliamperes en cada una. Una de ellas es una gráfica de I_D contra V_{DS}, en tanto que la otra es I_D contra V_{GS}. Con las características de drenaje de la derecha del eje "y", podemos trazar una línea horizontal de la región de saturación de la curva denotada $V_{GS} = 0$ V al eje I_D. El nivel de corriente resultante para ambas gráficas es I_{DSS}. El punto de intersección en la curva de I_D contra V_{GS} será como se muestra, puesto que el eje vertical se define como $V_{GS} = 0$ V.




FIG. 6.17

Obtención de la curva de transferencia a partir de las características de drenaje.

En resumen:

$$\text{Cuando } V_{GS} = 0\,\text{V}, \quad I_D = I_{DSS} \tag{6.4}$$

Cuando $V_{GS} = V_p = -4$ V, la corriente de drenaje es de 0 mA, y define otro punto en la curva de transferencia. Es decir:

$$\text{Cuando } V_{GS} = V_P, \quad I_D = 0\,\text{mA} \tag{6.5}$$

Antes de continuar, es importante tener en cuenta que las características de drenaje relacionan una cantidad de salida (o drenaje) con otra cantidad de salida (o drenaje); ambos ejes están definidos por variables en la misma región de las características del dispositivo. Las características de transferencia son una gráfica de la corriente de salida (o de drenaje) contra una cantidad de control de entrada. Existe, por consiguiente, una "transferencia" directa de las variables de entrada a las variables de salida cuando se emplea la curva del lado izquierdo de la figura 6.17. Si la relación fuera lineal, la gráfica de I_D contra V_{GS} sería una línea recta entre I_{DSS} y V_p. Sin embargo, se obtendrá una curva parabólica porque la separación vertical entre los intervalos de V_{GS} en las características de drenaje de la figura 6.17 se reduce notablemente a medida que V_{GS} se vuelve más y más negativo. Compare la separación entre $V_{GS} = 0$ y $V_{GS} = -1$ V con la de entre $V_{GS} = -3$ V y el voltaje de estrangulamiento. El cambio de V_{GS} es el mismo, pero el cambio resultante de I_D es muy diferente.

Si traza una línea horizontal de la curva $V_{GS} = -1$ V al eje I_D y luego la prolonga hasta el otro eje, puede localizar otro punto en la curva de transferencia. Observe que $V_{GS} = -1$ V en el eje inferior de la curva de transferencia con $I_D = -4.5$ mA. Observe que en la definición de I_D con $V_{GS} = 0$ V y -1 V se emplean los niveles de saturación de I_D y que se ignora la región óhmica. Continuando con $V_{GS} = -2$ V y -3 V, podemos completar la curva de transferencia.

La curva de transferencia de I_D contra V_{GS} es la que se utilizará con frecuencia en el análisis del capítulo 7 y no las características de la figura 6.17. En los párrafos siguientes presentaremos un método rápido y eficiente de graficar I_D contra V_{GS} dados sólo los niveles de I_{DSS} y la ecuación de Shockley.

Aplicación de la ecuación de Shockley

La curva de transferencia de la figura 6.17 también se puede obtener de forma directa con la ecuación de Shockley (6.3) dados simplemente los valores de I_{DSS} y V_p. Los niveles de I_{DSS} y V_p definen los límites de la curva en ambos ejes y sólo se requiere localizar algunos puntos intermedios en la gráfica. La validez de la ecuación (6.3) como origen de la curva de transferencia de la figura 6.17 se demuestra mejor examinando algunos niveles específicos de una variable y determinando el nivel resultante de los demás como sigue:

Sustituyendo $V_{GS} = 0$ V da

$$\text{Ec. (6.3):}\quad I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$
$$= I_{DSS}\left(1 - \frac{0}{V_P}\right)^2 = I_{DSS}(1 - 0)^2$$

y

$$I_D = I_{DSS}\big|_{V_{GS}=0\,\text{V}} \tag{6.6}$$

Sustituyendo $V_{GS} = V_p$ tenemos

$$I_D = I_{DSS}\left(1 - \frac{V_P}{V_P}\right)^2$$
$$= I_{DSS}(1 - 1)^2 = I_{DSS}(0)$$
$$I_D = 0\,\text{A}\big|_{V_{GS}=V_P} \tag{6.7}$$

Para las características de drenaje de la figura 6.17, si sustituimos $V_{GS} = -1$ V

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$
$$= 8\,\text{mA}\left(1 - \frac{-1\,\text{V}}{-4\,\text{V}}\right)^2 = 8\,\text{mA}\left(1 - \frac{1}{4}\right)^2 = 8\,\text{mA}(0.75)^2$$
$$= 8\,\text{mA}(0.5625)$$
$$= \mathbf{4.5\,mA}$$

como se muestra en la figura 6.17. Observe el cuidado que se tuvo con los signos negativos para V_{GS} y V_p en los cálculos anteriores. La pérdida de un signo daría lugar a un resultado totalmente erróneo.

Sería obvio que dados I_{DSS} y V_p (como normalmente de dan en las hojas de especificaciones), el nivel de I_D se pudiera calcular para cualquier nivel de V_{GS}. A la inversa, utilizando álgebra básica podemos obtener [a partir de la ec. (6.3)] una ecuación para el nivel resultante de V_{GS} para un nivel dado de I_D. La derivación es bastante directa y resulta

$$V_{GS} = V_P\left(1 - \sqrt{\frac{I_D}{I_{DSS}}}\right) \tag{6.8}$$

Comprobemos la ecuación (6.8) determinando el nivel de V_{GS} que produzca una corriente de drenaje de 4.5 mA para el dispositivo con las características de la figura 6.17. Encontramos

$$V_{GS} = -4\,\text{V}\left(1 - \sqrt{\frac{4.5\,\text{mA}}{8\,\text{mA}}}\right)$$
$$= -4\,\text{V}(1 - \sqrt{0.5625}) = -4\,\text{V}(1 - 0.75)$$
$$= -4\,\text{V}(0.25)$$
$$= \mathbf{-1\,V}$$

como se sustituyó en el cálculo anterior y se verificó en la figura 6.17.

Método abreviado

Como la curva de transferencia se debe trazar con frecuencia, sería ventajoso contar con un método abreviado para trazarla de la forma más rápida y más eficiente con un grado de precisión aceptable. El formato de la ecuación (6.3) es tal que se obtendrán niveles específicos de V_{GS} que dan por resultado I_D que puede memorizar para obtener los puntos necesarios para trazar la curva de transferencia. Si especificamos V_{GS} como de la mitad de valor del voltaje de estrangulamiento V_p, el nivel resultante de I_D será el siguiente, determinado con la ecuación de Shockley:

$$
\begin{aligned}
I_D &= I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2 \\
&= I_{DSS}\left(\frac{1 - V_P/2}{V_P}\right)^2 = I_{DSS}\left(1 - \frac{1}{2}\right)^2 = I_{DSS}(0.5)^2 \\
&= I_{DSS}(0.25)
\end{aligned}
$$

y

$$I_D = \frac{I_{DSS}}{4}\bigg|_{V_{GS}=V_P/2} \qquad \textbf{(6.9)}$$

Ahora es importante tener en cuenta que la ecuación (6.9) no es para un nivel particular de V_p. Es una ecuación general para cualquier nivel de V_p en tanto $V_{GS} = V_p/2$. El resultado especifica que la corriente de drenaje siempre será de un cuarto del nivel de saturación I_{DSS} mientras el voltaje de la compuerta a la fuente sea de la mitad del valor del voltaje de estrangulamiento. Observe el nivel de I_D con $V_{GS} = V_p/2 = -4\ V/2 = -2$ V en la figura 6.17.

Si seleccionamos $I_D = I_{DDS}/2$ y sustituimos en la ecuación (6.8), encontramos que

$$
\begin{aligned}
V_{GS} &= V_P\left(1 - \sqrt{\frac{I_D}{I_{DSS}}}\right) \\
&= V_P\left(1 - \sqrt{\frac{I_{DSS}/2}{I_{DSS}}}\right) = V_P(1 - \sqrt{0.5}) = V_P(0.293)
\end{aligned}
$$

y

$$V_{GS} \cong 0.3V_P\big|_{I_D=I_{DSS}/2} \qquad \textbf{(6.10)}$$

Se pueden determinar más puntos, pero la curva de transferencia se puede trazar con un nivel de precisión satisfactorio con sólo utilizar los cuatro puntos definidos anteriormente y revisados en la tabla 6.1. En realidad, en el análisis del capítulo 7 se utiliza un máximo de cuatro puntos para trazar las curvas de transferencia. Las más de las veces, el uso de los puntos definidos por $V_{GS} = V_p/2$ y las intersecciones del eje en I_{DSS} y V_p proporcionarán una curva suficientemente precisa para la mayor parte de los cálculos.

TABLA 6.1
V_{GS} contra I_D utilizando la ecuación de Shockley

V_{GS}	I_D
0	I_{DSS}
$0.3V_P$	$I_{DSS}/2$
$0.5V_P$	$I_{DSS}/4$
V_P	0 mA

EJEMPLO 6.1 Trace la curva de transferencia definida por $I_{DSS} = 12$ mA y $V_p = -6$ V.

Solución: Dos puntos de gráficas se definen como

$$I_{DSS} = \mathbf{12\ mA} \quad \text{y} \quad V_{GS} = \mathbf{0\ V}$$

e

$$I_D = \mathbf{0\ mA} \quad \text{y} \quad V_{GS} = \boldsymbol{V_p}$$

En $V_{GS} = V_p/2 = -6\,V/2 = \mathbf{-3\ V}$ la corriente de drenaje se determina como $I_D = I_{DSS}/4 = 12\text{ mA}/4 = \mathbf{3\ mA}$. Con $I_D = I_{DSS}/2 = 12\text{ mA}/2 = \mathbf{6\ mA}$ el voltaje de la compuerta a la fuente se determina como $V_{GS} \cong 0.3V_p = 0.3(-6\text{V}) = \mathbf{-1.8\ V.}$ Los cuatro puntos aparecen bien definidos en la figura 6.18 con la curva de transferencia completa.




FIG. 6.18
Curva de transferencia para el ejemplo 6.1.

Para los dispositivos de canal p se puede seguir utilizando la ecuación de Shockley (6.3) exactamente como aparece. En este caso, V_p y V_{GS} serán positivos y la curva será la imagen de espejo de la curva de transferencia obtenida con un canal n y los mismos valores limitantes.

EJEMPLO 6.2 Trace la curva de transferencia para un dispositivo de canal p con $I_{DSS} = 4$ mA y $V_p = 3$ V.

Solución: En $V_{GS} = V_p/2 = 3\text{ V}/2 = \mathbf{1.5\ V}$, $I_D = I_{DSS}/4 = 4\text{ mA}/4 = \mathbf{1\ mA.}$ En $I_D = I_{DSS}/2 = 4\text{ mA}/2 = \mathbf{2\ mA,}$ $V_{GS} = 0.3V_p = 0.3(3\text{ V}) = \mathbf{0.9\ V.}$ Ambos puntos de gráficas aparecen en la figura 6.19 junto con los puntos definidos por I_{DSS} y V_p.




FIG. 6.19
Curva de transferencia del dispositivo de canal p del ejemplo 6.2.

Mathcad

Con Mathcad, ahora trazaremos la ecuación de Shockley por medio del **Operador de gráficas X-Y (X-Y plot operator).** El operador de curvas se selecciona con **Graph = X-Y plot** bajo la opción **Insert** en la barra de menús.

Una vez seleccionada la gráfica, Mathcad creará una gráfica con marcadores de posición en cada eje como se muestra en la figura 6.20. Para graficar la ecuación de Shockley, primero seleccione el marcador de posición a la mitad del eje horizontal e ingrese la variable horizontal **VGS.** Luego establezca un intervalo para **VGS** escribiendo primero **VGS** seguido por dos puntos y el intervalo de valores. Este intervalo se ingresa escribiendo primero **0** (para representar




FIG. 6.20
Gráfica que resulta cuando se inicia el trazo de la gráfica utilizando Mathcad.

VGS = 0V) seguido de una coma y el siguiente valor que se va a sustituir en la ecuación para **ID.** Este intervalo también define el intervalo entre los puntos de datos para la gráfica. Si se omitiera el **−0.1**, Mathcad habría utilizado −1 como el intervalo y la gráfica habría aparecido con segmentos de línea recta entre los puntos de datos en lugar de la curva uniforme normalmente asociada con la ecuación de Shockley. Para este ejemplo, el intervalo seleccionado es **−0.1 V;** tenga un especial cuidado con el signo negativo puesto que **VGS** se está volviendo más y más negativo. A continuación pulse la tecla de punto y coma (;) para indicar a la computadora que se está definiendo un intervalo. La respuesta de la computadora, sin embargo, es de dos puntos seguidos, como se muestra en la figura 6.21, seguidos por el último valor del intervalo, el valor del voltaje de estrangulamiento de **−4 V.**




FIG. 6.21
Trazo de la ecuación de Shockley utilizando Mathcad.

Para definir la cantidad que se va a graficar, seleccione el marcador de posición a la mitad del eje vertical y escriba **ID(VGS)**. El intervalo también se define como se muestra en la figura 6.21. Haga clic en cualquier lugar afuera de la gráfica y aparecerá la gráfica de la figura 6.21.

Como la ecuación de Shockley se grafica a menudo en el análisis de redes de JFET, es muy útil contar con un método rápido para obtener la gráfica. Simplemente cambie el valor de **IDSS** o **VP**, y aparecerá la nueva gráfica con un solo clic del ratón.

6.4 HOJAS DE ESPECIFICACIONES (JFET)

Aun cuando el contenido general de las hojas de especificaciones puede variar desde del mínimo absoluto hasta una extensa exhibición de gráficas y tablas, existen algunos parámetros fundamentales que proporcionarán los fabricantes. Algunos de los más importantes se describen en los párrafos siguientes. La hoja de especificaciones del JFET 2N5457 de canal *n* provista por Motorola aparece como la figura 6.22.



Remitirse a la 2N4220 para las gráficas

VALORES NOMINALES MÁXIMOS

VALOR NOMINAL	Símbolo	Valor	Unidad
Voltaje del drenaje a fuente	V_{DS}	25	Vcd
Voltaje del drenaje a compuerta	V_{DG}	25	Vcd
Voltaje de la compuerta a fuente en inversa	V_{GSR}	–25	Vcd
Corriente de compuerta	I_G	10	mAcd
Disipación total del dispositivo @ $T_A = 25°C$ Reducción de valor nominal a más de 25°C	P_D	310 2.82	mW mW/°C
Intervalo de temperatura de unión	T_J	125	°C
Intervalo de temperatura de canal de almacenamiento	T_{stg}	–65 a +150	°C

CARÁCTERÍSTICAS ELÉCTRICAS ($T_A = 25°C$ a menos que se especifique lo contrario)

Características		Símbolo	Mín.	Típ.	Máx.	Unidad
CARACTERÍSTICAS APAGADO						
Voltaje de ruptura de la compuerta a la fuente ($I_G = -10\ \mu$Acd, $V_{DS} = 0$)		$V_{(BR)GSS}$	–25	–	–	Vcd
Corriente de compuerta inversa ($V_{GS} = -15$ Vcd, $V_{DS} = 0$) ($V_{GS} = -15$ Vcd, $V_{DS} = 0$, $T_A = 100°C$)		I_{GSS}	– –	– –	–1.0 –200	nAcd
Voltaje de corte de la compuerta a la fuente ($V_{DS} = 15$ Vcd, $I_D = 10$ nAcd)	2N5457	$V_{GS(apagado)}$	–0.5	–	–6.0	Vcd
Voltaje de la compuerta a la fuente ($V_{DS} = 15$ Vcd, $I_D = 100\ \mu$Acd)	2N5457	V_{GS}	–	–2.5	–	Vcd
CARACTERÍSTICAS DE ENCENDIDO						
Corriente de drenaje con voltaje cero en la compuerta* ($V_{DS} = 15$ Vcd, $V_{GS} = 0$)	2N5457	I_{DSS}	1.0	3.0	5.0	mAcd
CARACTERÍSTICAS DE SEÑAL PEQUEÑA						
Fuente común de admitancia de transferencia en directa* ($V_{DS} = 15$ Vcd, $V_{GS} = 0$, f = 1.0 kHz)	2N5457	$\|y_{fs}\|$	1000	–	5000	μmhos
Fuente común de admitancia de salida* ($V_{DS} = 15$ Vcd, $V_{GS} = 0$, f = 1.0 kHz)		$\|y_{os}\|$	–	10	50	μmhos
Capacitancia de entrada ($V_{DS} = 15$ Vcd, $V_{GS} = 0$, f = 1.0 MHz)		C_{iss}	–	4.5	7.0	pF
Capacitancia de transferencia en inversa ($V_{DS} = 15$ Vcd, $V_{GS} = 0$, f = 1.0 MHz)		C_{rss}	–	1.5	3.0	pF

*Prueba de pulsos: ancho de pulso ≤ 630 ms; ciclo de trabajo ≤ 10%

FIG. 6.22
JFET Motorola 2N5457 de canal n.

Valores nominales máximos

La lista de valores nominales máximos aparece al principio de la hoja de especificaciones, con los voltajes máximos entre terminales específicas, los niveles de corriente máximos y el nivel de disipación de potencia máximo del dispositivo. Los niveles máximos especificados para V_{DS} y

V_{DG} no deben ser excedidos en cualquier punto de la operación de diseño del dispositivo. La fuente aplicada V_{DD} puede exceder estos niveles, pero el nivel real de voltaje entre las terminales nunca debe exceder el nivel especificado. Cualquier buen diseño tratará de evitar estos niveles con un buen margen de seguridad. El término *inverso* en V_{GSR} define el voltaje máximo con la fuente positiva con respecto a la compuerta (como normalmente se polariza un dispositivo de canal *n*) antes de que ocurra la ruptura. En algunas hojas de especificaciones se conoce como BV_{DSS}: el voltaje de ruptura con un cortocircuito entre el drenaje y la fuente ($V_{DS} = 0$V). Aunque normalmente se diseña para que opere con $I_G = 0$ mA, se le *obliga* para que acepte una corriente de compuerta; podría soportar 10 mA antes de dañarse. La disipación total del dispositivo a 25°C (temperatura ambiente) es la potencia máxima que el dispositivo puede disipar en condiciones normales de operación y se define como


$$P_D = V_{DS}I_D \tag{6.11}$$

Observe la semejanza de formato con la ecuación de disipación de potencia máxima del transistor BJT.

El factor de reducción de valor nominal se abordó en detalle en el capítulo 3 pero por el momento tengamos en cuenta que el factor de reducción de 2.28 mW/°C revela que el valor de reducción por disipación se *reduce* en 2.82 mW por cada 1°C de *incremento* de la temperatura por encima de 25°C.

2N2844

CÁPSULA 22-03, ESTILO 12
TO-18 (TO-206AA)



JFET DE CANAL P PARA PROPÓSITO GENERAL

FIG. 6.23
Contenedor acopado e identificación de las terminales de un JFET de canal p.

Características eléctricas

Las características eléctricas incluyen el nivel de V_p en las características "apagado" e I_{DSS} en las características "encendido". En este caso el intervalo de $V_p = V_{GS(\text{apagado})}$ es de -0.5 V a -6.0 V y el de I_{DSS} de 1 mA a 5 mA. El hecho de que ambos varíen de un dispositivo a otro con la misma placa de fabricante se deberá considerar en el proceso de diseño. Las demás cantidades se definen en las condiciones que aparecen entre paréntesis. Las características de señal pequeña se analizan en el capítulo 8.

Construcción de la cápsula e identificación de las terminales

La apariencia de este JFET particular es la que aparece en la hoja de especificaciones de la figura 6.22. Directamente debajo de la figura también aparece la identificación de las terminales. También están disponibles JFET con contenedores acopados, como se muestra en la figura 6.23 con su identificación de terminales.

Región de operación

Esta hoja de especificaciones y la curva definida por los niveles de estrangulamiento en cada nivel de V_{GS} definen la región de operación de amplificación lineal en las características de drenaje como se muestra en la figura 6.24. La región óhmica define los valores mínimos permisibles




FIG. 6.24
Región de operación normal de un diseño de amplificador lineal.

de V_{DS} en cada nivel de V_{GS} y $V_{DS_{máx}}$ especifica el valor máximo para este parámetro. La corriente de saturación I_{DSS} es la corriente de drenaje máxima y el nivel de disipación de potencia máximo define la curva trazada como se describió para transistores BJT. La región sombreada resultante es la región de operación normal para un diseño de amplificador.

6.5 INSTRUMENTACIÓN

Recuerde por el capítulo 3 que existen instrumentos manuales para medir el nivel de β_{cd} para el transistor BJT. No hay instrumentos semejantes para medir los niveles de I_{DSS} y V_p. Sin embargo, el trazador de curvas presentado para el transistor BJT también puede mostrar en pantalla las características de drenaje del transistor JFET mediante el ajuste apropiado de los diversos controles. La escala vertical (en miliamperes) y la escala horizontal (en volts) se ajustaron para que aparezcan en pantalla todas las características, como se muestra en la figura 6.25. Para el JFET de la figura 6.25, cada división vertical (en centímetros) refleja un cambio de 1 mA en I_D, en tanto que cada división horizontal tiene un valor de 1 V. La división del voltaje es de 500 mV/división (0.5 V/división), lo que revela que la curva superior está definida por $V_{GS} = 0$ V y que la siguiente curva hacia abajo está a -0.5 V para el dispositivo de canal *n*. Utilizando el mismo escalón de voltaje, vemos que la siguiente curva está a -1 V, luego a -1.5 V y por último a -2 V. Trazando una recta desde la curva superior hasta el eje I_D, vemos que el nivel de I_{DSS} es aproximadamente de 9 mA. El nivel de V_p se calcula observando el valor de V_{GS} en la curva inferior y teniendo en cuenta la distancia de acercamiento entre las curvas a medida que V_{GS} se vuelve más y más negativo. En este caso, V_p es ciertamente más negativo que -2 V y quizá V_p se aproxime a -2.5 V. Sin embargo, tenga en cuenta que las curvas V_{GS} se contraen con más rapidez a medida que se aproximan a la condición de corte, y posiblemente $V_p = -3$ V sea una mejor opción. También se deberá tener en cuenta que el control de etapa se ajusta para que aparezcan cinco etapas en pantalla, lo que limita las curvas mostradas en pantalla a $V_{GS} = 0, -05, -1, -1.5$, y -2 V. Si el control de etapas se hubiera incrementado a 10, el voltaje por etapa podría reducirse a 250 mV $= 0.25$ V y se habría incluido también la curva de $V_{GS} = -2.25$ V como una curva adicional entre cada etapa de la figura 6.25. La curva $V_{GS} = -2.25$ V revelaría la rapidez con que las curvas se acercan entre sí con el mismo voltaje por etapa. Afortunadamente,




FIG. 6.25
Características de drenaje de un transistor JFET 2N4416 como aparece en la pantalla de un trazador de curvas.

el nivel de V_p se puede estimar a un grado razonable de precisión al aplicar una condición que aparece en la tabla 6.1. Es decir, cuando $I_D = I_{DSS}/2$, entonces $V_{GS} = 0.3V_p$. Para las características de la figura 6.25, $I_D = I_{DSS}/2 = 9\text{ mA}/2 = 4.5\text{ mA}$, y, como se muestra en la figura 6.25, el nivel correspondiente de V_{GS} es alrededor de -0.9 V. Utilizando esta información, vemos que $V_p = V_{GS}/0.3 = -0.9\text{ V}/0.3 = -3\text{ V}$, la cual será nuestra opción para este dispositivo. Con este valor, vemos que con $V_{GS} = -2$ V,

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$
$$= 9\text{ mA}\left(1 - \frac{-2\text{ V}}{-3\text{ V}}\right)^2$$
$$\cong 1\text{ mA}$$

como lo confirma la figura 6.25.

En $V_{GS} = -2.5$ V, la ecuación de Shockley da $I_D = 0.25$ mA con $V_p = -3$ V, y revela claramente la rapidez con que las curvas se acercan entre sí cerca de V_p. La importancia del parámetro g_m y cómo se determina a partir de las características de la figura 6.25 se describirá en el capítulo 8, cuando analicemos las condiciones de ca de señal pequeña.

6.6 RELACIONES IMPORTANTES

En las últimas secciones se presentaron varias ecuaciones y características de operación importantes que son de particular trascendencia para el análisis siguiente para las configuraciones de cd y ca. Para aislar y resaltar su importancia, se repiten a continuación al lado de las ecuaciones correspondientes para el transistor BJT. Las ecuaciones para JFET se definen para la configuración de la figura 6.26a en tanto que las ecuaciones para BJTs se relacionan con la figura 6.26b.

JFET		***BJT***
$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$	$\Leftrightarrow$	$I_C = \beta I_B$
$I_D = I_S$	$\Leftrightarrow$	$I_C \cong I_E$
$I_G \cong 0\text{ A}$	$\Leftrightarrow$	$V_{BE} \cong 0.7\text{ V}$

(6.12)




FIG. 6.26
(a) JFET contra (b) BJT.

Una clara comprensión del efecto de cada una de las ecuaciones anteriores es un fundamento suficiente para abordar las configuraciones de cd más complejas. Recuerde que $V_{BE} = 0.7$ fue la llave para iniciar un análisis de la configuración de un BJT. Asimismo, la condición $I_G = 0$ A a menudo es el punto de inicio para el análisis de una configuración de JFET. Para la configuración de BJT, por lo común I_B es el primer parámetro que hay que determinar. Para el JFET, normalmente es V_{GS}. Las diversas similitudes entre el análisis de configuraciones de cd de BJT y JFET serán muy manifiestas en el capítulo 7.

6.7 MOSFET TIPO EMPOBRECIMIENTO

Como observamos en la introducción, hay tres tipos de FE: JFET, MOSFET y MESFET. Los MOSFET se dividen aún más *en tipo empobrecimiento* y *tipo enriquecimiento*. Los términos *empobrecimiento* y *enriquecimiento* definen su modo básico de operación; el nombre MOSFET significa transistor de efecto de campo semiconductor *de oxido metálico*. Como hay diferencias en las características y operación de los diferentes tipos de MOSFET, se abordan en secciones distintas. En ésta examinamos el MOSFET tipo empobrecimiento, cuyas características son parecidas a las de un JFET entre las condiciones de corte y saturación con I_{DSS} y también adicionalmente tiene las características que se extienden hasta la región de polaridad opuesta de V_{GS}.

Construcción básica

La construcción básica del MOSFET tipo empobrecimiento de canal *n* aparece en la figura 6.27. Se forma una placa de material tipo *p* a partir de una base de silicio y se conoce como *sustrato*. Es la base sobre la cual se construye el dispositivo. En algunos casos, el sustrato se conecta internamente a la terminal de fuente. Sin embargo, muchos dispositivos individuales cuentan con una terminal adicional etiquetada *SS*, lo que produce un dispositivo de cuatro terminales, como el de la figura 6.27. La fuente y el drenaje están conectados mediante contactos metálicos a regiones tipo *n* dopadas vinculadas a un canal *n* como se muestran en la figura. También la compuerta está conectada a una superficie de contacto metálica aunque permanece aislada del canal *n* por una capa de bióxido de silicio (SiO_2) muy delgada. El SiO_2 es un tipo de aislante conocido como *dieléctrico*, el cual establece campos eléctricos opuestos (como lo indica el prefijo *di*) dentro del dieléctrico cuando se expone a un campo externamente aplicado. El hecho de que la capa de SiO_2 sea una capa aislante significa que:

No hay una conexión eléctrica entre la terminal de compuerta y el canal de un MOSFET.




FIG. 6.27
MOSFET tipo empobrecimiento de canal n.

Además:

La capa aislante de SiO_2 en la construcción de un MOSFET es la responsable de la muy deseable alta impedancia de entrada del dispositivo.

En realidad, por lo común la resistencia de entrada de un MOSFET es más que la de un JFET típico, aun cuando la impedancia de entrada de la mayoría de los JFET es suficientemente alta en la mayoría de las aplicaciones. Debido a la muy alta impedancia de entrada, la corriente de compuerta I_G es en esencia de 0 A para configuraciones polarizadas de cd.

La razón de la etiqueta de FET semiconductor de óxido metálico ahora es bastante obvia: *metal* por las conexiones del drenaje, fuente, y condiciones de compuerta a la superficie apropiada; en particular a la terminal de compuerta y al control que debe ofrecido el área de la superficie de contacto; *óxido* por la capa aislante de bióxido de silicio, y *semiconductor* por

la estructura básica sobre la cual se difunden las regiones tipo *n* y *p*. La capa aislante entre la compuerta y el canal dio origen a otro nombre para el dispositivo *FET: compuerta aislada*, o *IGFET,* aunque esta designación cada vez se utiliza menos en la literatura.

Operación y características básicas

En la figura 6.28 el voltaje de la compuerta a la fuente se ajusta a 0 V por la conexión directa de una terminal a la otra y se aplica un voltaje V_{DS} del drenaje a la fuente. El resultado es la atracción del potencial positivo en el drenaje por los electrones *libres* del canal *n* y la corriente semejante a la que se establece a través del canal del JFET. De hecho, la corriente resultante con $V_{GS} = 0$ V se sigue etiquetando I_{DSS}, como se muestra en la figura 6.29.




FIG. 6.28
MOSFET tipo empobrecimiento de canal n con $V_{GS} = 0$ V y voltaje aplicado V_{DD}.




FIG. 6.29
Características de drenaje y transferencia de un MOSFET tipo empobrecimiento de canal n.

En la figura 6.30, V_{GS} aparece ajustado a un voltaje negativo de −1 V. El potencial negativo en la compuerta tenderá a ejercer presión en los electrones hacia el sustrato tipo *p* (las cargas semejantes se repelen) y a atraer los huecos del sustrato tipo *p* (las cargas opuestas se atraen) como se muestra en la figura 6.30. Dependiendo de la magnitud de la polarización negativa establecida por V_{GS}, ocurrirá un nivel de recombinación entre los electrones y huecos que reducirá

FIG. 6.30
Reducción de los portadores libres en un canal debido a un potencial negativo en la terminal de compuerta.

el número de electrones libres en el canal *n* disponibles para conducción. Cuanto más negativa sea la polarización, más alta será la tasa de recombinación. Por consiguiente, el nivel de la corriente de drenaje resultante se reduce con la polarización cada vez más negativa de V_{GS} como se muestra en la figura 6.29 para $V_{GS} = -1$ V, -2 V, etc., al nivel de estrangulamiento de -6 V. Los niveles resultantes de la corriente de drenaje y el trazo de la curva de transferencia prosiguen exactamente como se describió para el JFET.

Para valores positivos de V_{GS}, la compuerta positiva atraerá más electrones (portadores libres) del sustrato tipo *p* debido a la corriente de fuga inversa y establecerá nuevos portadores a causa de las colisiones que ocurren entre las partículas de aceleración. A medida que el voltaje de la compuerta a la fuente continúa incrementándose en la dirección positiva, la figura 6.29 revela que la corriente de drenaje se incrementará con rapidez por las razones anteriormente expuestas. La separación vertical entre las curvas $V_{GS} = 0$ V y $V_{GS} = +1$ V de la figura 6.29 es una clara indicación de cuánto se incrementó la corriente con el cambio de 1 V de V_{GS}. Debido al rápido incremento, el usuario debe tener en cuenta el valor de la corriente de drenaje máximo puesto que podría excederse con un voltaje positivo en la compuerta. Es decir, para el dispositivo de la figura 6.29, la aplicación de un voltaje $V_{GS} = +4$ V produciría una corriente de 22.2 mA, la que posiblemente excedería el valor máximo (de corriente o potencia) para el dispositivo. Como previamente se reveló, la aplicación de un voltaje positivo de la compuerta a la fuente "mejoró" el nivel de portadores libres presentes en el canal en comparación con el encontrado con $V_{GS} = 0$ V. Por esta razón, a la región de voltajes de compuerta positivos en las características de drenaje o transferencia a menudo se le conoce como *región de enriquecimiento*, y a la región entre los niveles de corte y saturación de I_{DSS} como *región de empobrecimiento*.

Es particularmente interesante y conveniente que la ecuación de Shockley continúe siendo aplicable en el caso de las características de los MOSFET tipo empobrecimiento tanto en la región de empobrecimiento como en la de enriquecimiento. Para ambas regiones, sólo se requiere incluir el signo apropiado con V_{GS} en la ecuación y que el signo se monitoree con cuidado en las operaciones matemáticas.

EJEMPLO 6.3 Trace las características para un MOSFET tipo empobrecimiento de canal *n* con $I_{DSS} = 10$ mA y $V_p = -4$ V.

Solución:

$$\text{En } V_{GS} = 0\text{ V}, \qquad I_D = I_{DSS} = 10\text{ mA}$$

$$V_{GS} = V_P = -4\text{ V}, \qquad I_D = 0\text{ mA}$$

$$V_{GS} = \frac{V_P}{2} = \frac{-4\text{ V}}{2} = -2\text{ V}, \qquad I_D = \frac{I_{DSS}}{4} = \frac{10\text{ mA}}{4} = 2.5\text{ mA}$$

y en $I_D = \dfrac{I_{DSS}}{2}$,

$$V_{GS} = 0.3V_P = 0.3(-4\text{ V}) = -1.2\text{ V}$$

todos los cuales aparecen en la figura 6.31.




FIG. 6.31
Características de transferencia para un MOSFET tipo empobrecimiento de canal n con I_{DSS} = 10 mA y V_p = −4 V.

Antes de trazar la curva de la región positiva de V_{GS} tenga en cuenta que I_D se incrementa muy rápido con los valores crecientes positivos de V_{GS}. En otras palabras, sea conservador al seleccionar los valores a sustituir en la ecuación de Shockley. En este caso, probamos +1 V como sigue:

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$
$$= (10\text{ mA})\left(1 - \frac{+1\text{ V}}{-4\text{ V}}\right)^2 = (10\text{ mA})\,(1 + 0.25)^2 = (10\text{ mA})\,(1.5625)$$
$$\cong 15.63\text{ mA}$$

el cual es lo suficientemente grande para finalizar el trazado.

MOSFET tipo empobrecimiento de canal *p*

La construcción de un MOSFET tipo empobrecimiento de canal *p* es exactamente a la inversa de la que aparece en la figura 6.27. Es decir, ahora el sustrato es tipo *n* y el canal tipo *p*, como se muestra en la figura 6.32a. Las terminales no cambian, pero las polaridades del voltaje y las direcciones de corriente se invierten, como se muestra en la misma figura. Las características de drenaje aparecerían exactamente como en la figura 6.29, pero V_{DS} con valores negativos, e I_D valores positivos como se indica (puesto que ahora la dirección definida está invertida), y V_{GS} con las polaridades opuestas como se muestra en la figura 6.32c. La inversión en V_{GS} dará una imagen de espejo (con respecto al eje I_D) para las características de transferencia como se




FIG. 6.32
MOSFET tipo empobrecimiento de canal p con I_{DSS} = 6 mA y V_p = 16 V.

muestra en la figura 6.32b. En otras palabras, la corriente de drenaje se incrementará desde el valor de corte con $V_{GS} = V_p$ en la región positiva de V_{GS} hasta I_{DSS} y luego continuará incrementándose con los valores negativos crecientes de V_{GS}. La ecuación de Shockley sigue siendo aplicable y sólo requiere que se coloque el signo correcto tanto para V_{GS} como para V_p en la ecuación.

Símbolos, hojas de especificaciones y construcción de la cápsula

Los símbolos gráficos para un MOSFET tipo empobrecimiento de canales *n* y *p* se proporcionan en la figura 6.33. Observe que los símbolos seleccionados tratan de reflejar la construcción real del dispositivo. La falta de una conexión directa (debido al aislamiento de la compuerta) entre la compuerta y el canal está representada por un espacio entre la compuerta y las demás terminales del símbolo. La línea vertical que representa el canal está conectada entre el drenaje y la fuente y esta "soportada" por el sustrato. Por cada tipo de canal se proporcionan dos símbolos para reflejar el hecho de que en algunos casos el sustrato está disponible de manera externa, en tanto que en otros no. Para la mayoría de los análisis en el capítulo 7, el substrato y la fuente estarán conectados y se emplearán los siguientes símbolos.




FIG. 6.33
Símbolos gráficos para (a) MOSFET tipo empobrecimiento de canal n y (b) MOSFET tipo empobrecimiento de canal p.

www.elsolucionario.net

El dispositivo que aparece en la figura 6.34 tiene tres terminales, identificadas como se muestra en la misma figura. La hoja de especificaciones de un MOSFET tipo empobrecimiento es similar a la de un JFET. Se dan los niveles de V_p e I_{DSS} junto con una lista de valores máximos y características típicas de "encendido" y "apagado". Además, sin embargo, puesto que I_D puede extenderse más allá del nivel de I_{DSS}; por lo común, se da otro punto que refleja un valor típico de I_D con algún voltaje positivo (para un dispositivo de canal n). Para la unidad de la figura 6.34, I_D se especifica como $I_{D(\text{encendido})} = 9$ mA de cd, con $V_{DS} = 10$ y $V_{GS} = 3.5$ V.

2N3797

CÁPSULA 22-03 ESTILO 2
TO-18 (TO-206AA)

3 Drenaje
Compuerta 2
1 Fuente
3 2 1

MOSFET PARA AUDIO DE BAJA POTENCIA

CANAL N-EMPOBRECIMIENTO

VALORES NOMINALES MÁXIMOS

VALOR NOMINAL	Símbolo	Valor	Unidad
Voltaje del drenaje a la fuente 2N3797	V_{DS}	20	Vcd
Voltaje de la compuerta a la fuente	V_{GS}	±10	Vcd
Corriente de drenaje	I_D	20	mAcd
Disipación total del dispositivo @ TA = 25°C Reducción del valor nominal a más de 25°C	P_D	200 1.14	mW mW/°C
Intervalo de temperatura de unión	T_J	+175	°C
Intervalo de temperatura del canal de almacenamiento	T_{stg}	−65 a +200	°C

CARACTERÍSTICAS ELÉCTRICAS (T_A = 25°C a menos que se especifique lo contrario)

Características	Símbolo	Mín.	Típ.	Máx.	Unidad
CARACTERÍSTICAS DE APAGADO					
Voltaje de ruptura de la fuente al drenaje (V_{GS} = −7.0 V, I_D = 5.0 μA) 2N3797	$V_{(BR)DSX}$	20	25	–	Vcd
Corriente en inversa de la compuerta (V_{GS} = −10 V, V_{DS} = 0) (V_{GS} = −10 V, V_{DS} = 0, T_A = 150°C)	I_{GSS}	– –	– –	1.0 200	pAcd
Voltaje de corte de la compuerta a la fuente (I_D = 2.0 μA, V_{DS} = 10 V) 2N3797	$V_{GS\,apagado}$	–	−5.0	−7.0	Vcd
Corriente en inversa del drenaje a la compuerta (V_{DG} = 10 V, I_S = 0)	I_{DGO}	–	–	1.0	pAcd
CARACTERÍSTICAS DE ENCENDIDO					
Corriente de drenaje con voltaje cero en la compuerta (V_{DS} = 10 V, V_{GS} = 0) 2N3797	I_{DSS}	2.0	2.9	6.0	mAcd
Corriente de drenaje en estado encendido (V_{DS} = 10 V, V_{GS} = +3.5 V) 2N3797	$I_{D\,encendido}$	9.0	14	18	mAcd
CARACTERÍSTICAS DE SEÑAL PEQUEÑA					
Admitancia de transferencia en directa (V_{DS} = 10 V, V_{GS} = 0, f = 1.0 kHz) 2N3797 (V_{DS} = 10 V, V_{GS} = 0, f = 1.0 MHz) 2N3797	$\lvert y_{fs}\rvert$	1500 1500	2300 –	3000 –	μmhos
Admitancia de salida (I_{DS} = 10 V, V_{GS} = 0, f = 1.0 kHz) 2N3797	$\lvert y_{os}\rvert$	–	27	60	μmhos
Capacitancia de entrada (V_{DS} = 10 V, V_{GS} = 0, f = 1.0 MHz) 2N3797	C_{iss}	–	6.0	8.0	pF
Capacitancia de transferencia en inversa (V_{DS} = 10 V, V_{GS} = 0, f = 1.0 MHz)	C_{rss}	–	0.5	0.8	pF
CARACTERÍSTICAS FUNCIONALES					
Figura de ruido (V_{DS} = 10 V, V_{GS} = 0, f = 1.0 kHz, R_S = 3 megohms)	NF	–	3.8	–	dB

(1) Este valor de corriente incluye tanto la corriente de fuga del FET como la corriente de fuga asociada con el enchufe de prueba y fijación al medirse en condiciones de mejor posibilidad de realización.

FIG. 6.34
MOSFET Motorola 2N3797 tipo empobrecimiento de canal n.

6.8 MOSFET TIPO ENRIQUECIMIENTO



Si bien existen algunas semejanzas en la construcción y modo de operación entre los MOSFET tipo empobrecimiento y los tipo enriquecimiento, las características del MOSFET tipo enriquecimiento son muy diferentes de cualesquiera otras obtenidas hasta ahora. La curva de transferencia no está definida por la ecuación de Shockley y la corriente de drenaje ahora es la de corte hasta que el voltaje de la compuerta a la fuente alcance una magnitud específica. En particular, el control de corriente en un dispositivo de canal *n* ahora se ve afectado por un voltaje positivo de la compuerta a la fuente en lugar de por los voltajes negativos encontrados en los JFET de canal *n* y en los MOSFET tipo empobrecimiento de canal *n*.

Construcción básica

La construcción básica del MOSFET tipo empobrecimiento de canal *n* se da en la figura 6.35. Se forma una losa de material *p* con una base de silicio y de nuevo se conoce como sustrato. Como con el MOSFET tipo empobrecimiento, el sustrato en ocasiones se conecta internamente a la terminal fuente, en tanto que en otros casos se pone a la disposición una curva terminal para el control externo de su nivel de potencial. La fuente y el drenaje se conectan de nuevo mediante contactos metálicos a regiones tipo *n* dopadas, pero observe que en la figura 6.35 no hay un canal entre las dos regiones tipo *n* dopadas. Ésta es la diferencia principal entre la construcción de los MOSFET tipo empobrecimiento y los tipo enriquecimiento: la ausencia de un canal como componente construido del dispositivo. La capa de SiO_2 sigue presente para aislar la plataforma metálica de la compuerta de la región entre el drenaje y la fuente pero, ahora, simplemente está separada de una sección del material tipo *p*. En suma, por consiguiente, la construcción de un MOSFET tipo enriquecimiento es muy parecida a la del MOSFET tipo empobrecimiento excepto porque no hay un canal entre el drenaje y la fuente.




FIG. 6.35
MOSFET tipo enriquecimiento de canal n.

Operación y características básicas

Si V_{GS} se ajusta a 0 V y se aplica un voltaje entre el drenaje y la fuente del dispositivo de la figura 6.35, la ausencia de un canal *n* (con su generoso número de portadores libres) producirá una corriente de efectivamente 0 A; muy diferente del MOSFET tipo empobrecimiento y el JFET, donde $I_D = I_{DSS}$. No es suficiente contar con una gran acumulación de portadores (electrones) en el drenaje y la fuente (debido a las regiones tipo *n* dopadas) si una trayectoria deja de existir entre los dos. Con un cierto voltaje positivo de V_{DS}, V_{GS} de 0 V y la terminal *SS* directamente conectada a la fuente, existen en realidad dos uniones *p-n* polarizadas en inversa entre las regiones tipo *n* dopadas el sustrato que se oponen a cualquier flujo significativo entre el drenaje y la fuente.

En la figura 6.36 tanto V_{DS} como V_{GS} se ajustaron a un determinado voltaje positivo de más de 0 V, para establecer el drenaje y la compuerta a un potencial positivo con respecto a la fuente. El potencial positivo en la compuerta ejercerá presión en los huecos (puesto que las




FIG. 6.36
Formación de un canal en un MOSFET tipo enriquecimiento de canal n.

cargas semejantes se repelen) en el sustrato *p* a lo largo del borde de la capa de SiO_3 para que abandonen el área y lleguen a regiones más profundas del sustrato *p*, como se muestra en la figura. El resultado es una región de empobrecimiento cerca de la capa aislante de SiO_2 libre de huecos. Sin embargo, los electrones en el sustrato tipo *p* (los portadores minoritarios del material) serán atraídos a la compuerta positiva y se acumularán en la región cercana a la superficie de la capa de SiO_2. Ésta y sus propiedades aislantes impedirán que los portadores negativos sean absorbidos en la compuerta. Conforme V_{GS} se incrementa, la concentración de electrones cerca de la superficie de SiO_3 se incrementa y con el tiempo la región tipo *n* inducida puede soportar un flujo mensurable entra el drenaje y la fuente. El nivel de V_{GS} que produce el incremento significativo de la corriente de drenaje se llama *voltaje de umbral* y está dado por el símbolo V_T. En las hojas de especificaciones se conoce como $V_{GS(\text{Th})}$, aun cuando V_T es más difícil de manejar se utilizará en el análisis siguiente. Como el canal no existe con $V_{GS} = 0$ V y está "mejorado" por la aplicación de un voltaje positivo de la compuerta a la fuente, este tipo de MOSFET se llama MOSFET *tipo enriquecimiento*. Los MOSFET tipo empobrecimiento –y enriquecimiento– tienen regiones tipo enriquecimiento, pero la etiqueta se aplicó al segundo, puesto que es el único modo de operación.

Conforme V_{GS} se incrementa más allá del nivel de umbral, la densidad de los electrones libres en el canal inducido aumentará y el resultado es el nivel incrementado de la corriente de drenaje. Sin embargo, si mantenemos V_{GS} constante y aumentamos el nivel de V_{DS}, la corriente de drenaje con el tiempo alcanzará un nivel de saturación como ocurrió para el JFET y el MOSFET tipo empobrecimiento. La nivelación de I_D se debe a un proceso de estrangulamiento ilustrado por el canal más angosto en el extremo de drenaje del canal inducido como se muestra en la figura 6.37. Al aplicar la ley de voltajes de Kirchhoff a los voltajes en las terminales del MOSFET de la figura 6.37, encontramos que

$$V_{DG} = V_{DS} - V_{GS} \tag{6.13}$$

Si V_{GS} se mantiene fijo a algún valor como 8 V y V_{DS} se incrementa de 2 V a 5 V, el voltaje V_{DG} [de acuerdo con la ec. (6.31)] se reducirá de −6 V a −3 V y la compuerta se volverá cada vez más negativa con respecto al drenaje. Esta reducción del voltaje de la compuerta al drenaje, a su vez, reducirá las fuerzas de atracción para los portadores libres (electrones) en esta región del canal inducido, provocando una reducción en el ancho efectivo del canal. A la larga, el canal se reducirá hasta el punto de estrangulamiento y se establecerá una condición de saturación como




FIG. 6.37
Cambio del canal y región de empobrecimiento con el nivel creciente de V_{DS} con un valor fijo de V_{GS}.

se describió antes para el JFET y el MOSFET tipo empobrecimiento. Dicho de otro modo, cualquier incremento adicional de V_{DS} con el valor fijo de V_{GS} no afectará el nivel de saturación de I_D hasta que se presentan las condiciones de ruptura.

Las características de drenaje de la figura 6.38 revelan que para el dispositivo de la figura 6.37 con $V_{GS} = 8$ V, la saturación ocurre a un nivel de $V_{DS} = -6$ V. En realidad, el nivel de saturación está relacionado con el nivel de V_{GS} aplicado por

$$V_{DS_{\text{sat}}} = V_{GS} - V_T \qquad \textbf{(6.14)}$$

Obviamente, por tanto, para un valor fijo de V_T, cuanto más alto sea el nivel de V_{GS}, mayor será el nivel de saturación para V_{DS}, como se muestra en la figura 6.37 mediante lugar geométrico de los niveles de saturación.




FIG. 6.38
Características de drenaje de un MOSFET tipo enriquecimiento de canal n con $V_T = 2$ V y $k = 0.278 \times 10^{-3}$ A/V^2.

Para las características de la figura 6.37, el nivel de V_T es de 2 V, como lo revela el hecho de que la corriente de drenaje se redujo a 0 mA. En general, por consiguiente:

Para valores de V_{GS} menores que el nivel de umbral, la corriente de drenaje de un MOSFET tipo enriquecimiento es de 0 mA.

La figura 6.38 revela con claridad que a medida que el nivel de V_{GS} se incrementa de V_T a 8 V, el nivel de saturación resultante de I_D también se incrementa desde un nivel de 0 mA hasta 10 mA. Además, es muy notable que la separación entre los niveles de V_{GS} se incrementa a medida que la magnitud de V_{GS} lo hace, y el resultado son incrementos cada vez mayores de la corriente de drenaje.

Para niveles de $V_{GS} > V_T$, la corriente de drenaje está relacionada con el voltaje de la compuerta a la fuente aplicado por la siguiente relación no lineal:

$$I_D = k(V_{GS} - V_T)^2 \tag{6.15}$$

De nueva cuenta, el término al cuadrado es el que produce la relación no lineal (curva) entre I_D y V_{GS}. El término k es una constante que es una función de la construcción del dispositivo. El valor de k se determina a partir de la siguiente ecuación [derivada de la ec. (6.15)], donde $I_{D(\text{encendido})}$ y $V_{GS(\text{encendido})}$ son los valores de cada uno en un punto particular de las características del dispositivo.

$$k = \frac{I_{D(\text{encendido})}}{(V_{GS(\text{encendido})} - V_T)^2} \tag{6.16}$$

Sustituyendo $I_{D(\text{encendido})} = 10$ mA cuando $V_{GS(\text{encendido})} = 8$ V tomado de las características de la figura 6.38 resulta

$$k = \frac{10\text{ mA}}{(8\text{ V} - 2\text{ V})^2} = \frac{10\text{ mA}}{(6\text{ V})^2} = \frac{10\text{ mA}}{36\text{ V}^2}$$
$$= \mathbf{0.278 \times 10^{-3}\ A/V^2}$$

y una ecuación general para I_D con las características de la figura 6.38 da como resultado

$$I_D = 0.278 \times 10^{-3}(V_{GS} - 2\text{ V})^2$$

Sustituyendo $V_{GS} = 4$ V, encontramos que

$$I_D = 0.278 \times 10^{-3}(4\text{ V} - 2\text{ V})^2 = 0.278 \times 10^{-3}(2)^2$$
$$= 0.278 \times 10^{-3}(4) = \mathbf{1.11\ mA}$$

comprobado por la figura 6.38. Con $V_{GS} = V_T$, el término al cuadrado es 0, e $I_D = 0$ mA.

Para el análisis de los MOSFET tipo enriquecimiento que aparecerá en el capítulo 7, las características de transferencia de nuevo serán las características que se emplearán en la solución gráfica. En la figura 6.39, las características de drenaje y transferencia se pusieron una al lado de otra




FIG. 6.39
Trazo de las características de transferencia de un MOSFET tipo enriquecimiento de canal n a partir de las características de drenaje.

para describir el proceso de transferencia de una a otra. En esencia, se procede como se describió antes para el JFET y los MOSFET tipo empobrecimiento. En este caso, sin embargo, debemos recordar que la corriente de drenaje es de 0 mA para $V_{GS} \leq V_T$. En este momento se producirá una corriente I_D medible y se incrementará como lo define la ecuación (6.15). Observe que al definir los puntos en las características de transferencia a partir de las características de drenaje, se emplean sólo los niveles de saturación, con lo cual se limita la región de operación a niveles de V_{DS} mayores que los niveles de saturación como lo define la ecuación (6.14).

La curva de transferencia de la figura 6.39 es de hecho muy diferente a las obtenidas antes. Para un dispositivo de canal *n* (inducido), ahora se encuentra por completo en la región positiva de V_{GS} y no se eleva hasta que $V_{GS} = V_T$. Ahora surge la pregunta sobre cómo graficar las características de transferencia dados los niveles de *k* y V_T incluidos a continuación para un MOSFET particular.

$$I_D = 0.5 \times 10^{-3}(V_{GS} - 4\text{ V})^2$$

En primer lugar, se traza un línea horizontal por $I_D = 0$ mA desde $V_{GS} = 0$ V hasta $V_{GS} = 4$ V como se muestra en la figura 6.40a. A continuación se selecciona un nivel de V_{GS} mayor que V_T, como 5 V, y se sustituye en la ecuación (6.15) para determinar el nivel resultante de I_D como sigue:

$$\begin{aligned} I_D &= 0.5 \times 10^{-3}(V_{GS} - 4\text{ V})^2 \\ &= 0.5 \times 10^{-3}(5\text{ V} - 4\text{ V})^2 = 0.5 \times 10^{-3}(1)^2 \\ &= \mathbf{0.5\ mA} \end{aligned}$$

y se obtiene un punto en la gráfica como se muestra en la figura 6.40b. Por último, se seleccionan niveles adicionales de V_{GS} y se obtienen los niveles de I_D resultantes. En particular, con $V_{GS} = 6.7$ y 8 V, el nivel de I_D es de 2, 4.5 y 8 mA, respectivamente, como se muestra en la gráfica resultante de la figura 6.40c.




FIG. 6.40
Graficación de las características de transferencia de un MOSFET tipo enriquecimiento de canal n con $k = 0.5 \times 10^{-1}$ A/V^2 y $V_T = 4$ V.

MOSFET tipo enriquecimiento de canal *p*

La construcción de un MOSFET tipo enriquecimiento de canal *p* es exactamente a la inversa de la que aparece en la figura 6.35, como se muestra en la figura 6.41a. Es decir, ahora hay un sustrato tipo *n* y regiones tipo *n* dopadas bajo las conexiones del drenaje y la fuente. Las terminales no cambian, pero todas las polaridades del voltaje y las direcciones de la corriente se invierten. Las características de drenaje aparecerán como se muestra en la figura 6.41c, con niveles crecientes de corriente a consecuencia de los valores cada vez más negativos de V_{GS}. Las características de transferencia serán la imagen de espejo (con respecto al eje I_D) de la curva de transferencia de la figura 6.39, con I_D incrementándose a una con los valores cada vez más negativos de V_{GS} más allá de V_T, como se muestra en la figura 6.41c. Las ecuaciones (6.13) a (6.16) son igualmente aplicables a dispositivos de canal *p*.

Símbolos, hojas de especificaciones y construcción de la cápsula

Los símbolos gráficos de los MOSFET tipo enriquecimiento de canales *n* y *p* se dan en la figura 6.42. De nuevo, observe cómo los símbolos tratan de reflejar la construcción real del dispositivo.




FIG. 6.41

MOSFET tipo enriquecimiento de canal p con $V_T = 2$ V y $k = 0.5 \times 10^{-1}$ A/V².





FIG. 6.42

Símbolos de (a) MOSFET tipo enriquecimiento de canal n, y (b) MOSFET tipo enriquecimiento de canal p.

La línea punteada entre el drenaje (D) y la fuente (S) se selecciona para reflejar el hecho de que no existe un canal entre los dos en condiciones sin polarización. En realidad, es la única diferencia entre los símbolos para los MOSFET tipo enriquecimiento y tipo empobrecimiento.

En la figura 6.43 se da la hoja de especificaciones de un MOSFET Motorola tipo enriquecimiento de canal *n*. La construcción de la cápsula y la identificación de las terminales aparecen junto a los valores máximos, los que ahora incluyen una corriente de drenaje máxima de 30 mA de cd. La hoja de especificaciones da el nivel de I_{DSS} en condiciones de "apagado", el cual ahora es de tan sólo 10 nA de cd (en $V_{DS} = 10$ V y $V_{GS} = 0$ V), comparado con el intervalo de miliamperes para el JFET y el MOSFET tipo empobrecimiento. El voltaje de umbral se especifica como $V_{GS(\text{Th})}$ y su intervalo de variación es de 1 a 5 V de cd, dependiendo de la unidad empleada. En lugar de proporcionar un intervalo de *k* en la ecuación (6.15), se especifica a un nivel típico de $I_{D(\text{encendido})}$ (3 mA en este caso) a un nivel particular de $V_{GS(\text{encendido})}$ (10 V para el nivel de I_D especificado). En otras palabras, cuando $V_{GS} = 10$ V, $I_D = 3$ mA. Los niveles dados de $V_{GS(\text{Th})}$, $I_{D(\text{encendido})}$ y $V_{GS(\text{encendido})}$ permiten determinar a *k* a partir de la ecuación (6.16) y escribir la ecuación general para las características de transferencia. Los requisitos de manejo de los MOSFET se verán en la sección 6.9.



VALORES NOMINALES MÁXIMOS

Valor nominal	Símbolo	Valor	Unidad
Voltaje del drenaje a la fuente	V_{DS}	25	Vcd
Voltaje del drenaje a la compuerta	V_{DG}	30	Vcd
Voltaje de la compuerta a la fuente*	V_{GS}	30	Vcd
Corriente de drenaje	I_D	30	mAcd
Disipación total del dispositivo @ T_A = 25°C Reducción de valor nominal a más de 25°C	P_D	300 1.7	mW mW/°C
Intervalo de temperatura de unión	T_J	175	°C
Intervalo de temperatura de almacenamiento	T_{stg}	–65 a +175	°C

*Potenciales transitorios de ± 75 volts no originarán fallas por óxido en la compuerta.

CARACTERÍSTICAS ELÉCTRICAS (TA = 25°C a menos que se especifique lo contrario).

Características	Símbolo	Mín.	Máx.	Unidad
CARACTERÍSTICAS DE APAGADO				
Voltaje de ruptura del drenaje a la fuente (I_D = 10 μA, V_{GS} = 0)	$V_{(BR)DSX}$	25	–	Vcd
Corriente de drenaje con voltaje cero en la compuerta (V_{DS} = 10 V, V_{GS} = 0) T_A = 25°C T_A = 150°C	I_{DSS}	– –	10 10	nAcd μAcd
Corriente de compuerta en inversa (V_{GS} = ± 15 Vcd, V_{DS} = 0)	I_{GSS}	–	± 10	pAcd
CARACTERÍSTICAS DE ENCENDIDO				
Voltaje de umbral en la compuerta (V_{DS} = 10 V, I_D = 10μA)	$V_{GS(Th)}$	1.0	5	Vcd
Voltaje de encendido del drenaje a la fuente (I_D = 2.0 mA, V_{GS} = 10V)	$V_{DS\ encendido}$	–	1.0	V
Corriente de drenaje de encendido (V_{GS} = 10 V, V_{DS} = 10 V)	$I_{D\ encendido}$	3.0	–	mAcd
CARACTERÍSTICAS DE SEÑAL PEQUEÑA				
Admitancia de transferencia en directa (V_{DS} = 10 V, I_D = 2.0 mA, f = 1.0 kHz)	$\lvert y_{fs} \rvert$	1000	–	μmho
Capacitancia de entrada (V_{DS} = 10 V, V_{GS} = 0, f = 140 kHz)	C_{iss}	–	5.0	pF
Capacitancia de transferencia en inversa (V_{DS} = 0, V_{GS} = 0, f = 140 kHz)	C_{rss}	–	1.3	pF
Capacitancia del drenaje al sustrato ($V_{D(SUB)}$ = 10 V, f = 140 kHz)	$C_{d(sub)}$	–	5.0	pF
Resistencia del drenaje a la fuente (V_{GS} = 10 V, I_D = 0, f = 1.0 kHz)	$r_{ds\ encendido}$	–	300	ohms
CARACTERÍSTICAS DE CONMUTACIÓN				
Retardo de encendido (Fig. 5) — I_D = 2.0 mAcd, V_{DS} = 10 Vcd, (V_{GS} = 10 Vcd) (Vea la figura 9; circuito de tiempos determinados)	t_{d1}	–	45	ns
Tiempo levantamiento (Fig. 6)	t_r	–	65	ns
Retardo de apagado (Fig. 7)	t_{d2}	–	60	ns
Tiempo de caída (Fig. 8)	t_f	–	100	ns

FIG. 6.43

MOSFET tipo enriquecimiento de canal n Motorola 2N4351.

EJEMPLO 6.4 Utilizando los datos proporcionados en la hoja de especificaciones de la figura 6.43 y un voltaje de umbral promedio de $V_{GS(\text{Th})}$ = 3 V, determine:

a. El valor resultante de k para el MOSFET.
b. Las características de transferencia.

Solución:

a. Ec. (6-16):
$$k = \frac{I_{D(\text{encendido})}}{(V_{GS(\text{encendido})} - V_{GS(\text{Th})})^2}$$
$$= \frac{3\text{ mA}}{(10\text{ V} - 3\text{ V})^2} = \frac{3\text{ mA}}{(7\text{ V})^2} = \frac{3 \times 10^{-3}}{49}\text{ A/V}^2$$
$$= \mathbf{0.061 \times 10^{-3}\ A/V^2}$$

b. Ec. (6.15):

$$I_D = k(V_{GS} - V_T)^2$$
$$= 0.061 \times 10^{-3}(V_{GS} - 3\text{ V})^2$$

Para $V_{GS} = 5$ V,

$$I_D = 0.061 \times 10^{-3}(5\text{ V} - 3\text{ V})^2 = 0.061 \times 10^{-3}(2)^2$$
$$= 0.061 \times 10^{-3}(4) = 0.244\text{ mA}$$

Para V_{GS} = 8, 10, 12 y 14 V, I_D será de 1.525 (como se definió), 4.94 y 7.38 mA, respectivamente. Las características de transferencia se ilustran en la figura 6.44.




FIG. 6.44
Solución para el ejemplo 6.4.

6.9 MANEJO DEL MOSFET

La delgada capa de SiO_2 entre la compuerta y el canal de los MOSFET tiene el efecto positivo de proporcionar una característica de alta impedancia de entrada para el dispositivo, pero su manejo se dificulta por su capa extremadamente delgada, lo que no sucedía con los transistores BJT o JFET. A menudo se acumula suficiente carga estática (captada de los alrededores) para establecer una diferencia de potencial a través de la delgada capa que puede destruirla y establecer conducción a través de ella. Es por consiguiente imperativo dejar la envoltura de embarque (o anillo) de cortocircuito (o conducción) conectando los cables entre sí hasta que el dispositivo se vaya a insertar en el sistema. El anillo de cortocircuito evita que se aplique un potencial a través de dos terminales cualesquiera del dispositivo. Con el anillo, la diferencia de potencial entre dos terminales cualesquiera se mantiene a 0 V. En el último de los casos siempre tocan tierra para que se descargue la carga estática acumulada antes de manipular el dispositivo y siempre toca al transistor por su cápsula.

A menudo existen valores transitorios (cambios agudos de voltaje o corriente) en una red cuando se quitan o insertan elementos si la energía está conectada. Los niveles transitorios a menudo pueden ser mayores que los que el dispositivo puede manejar y por consiguiente la energía siempre deberá estar desconectada cuando se hagan cambios en la red.

El voltaje máximo de la compuerta a la fuente normalmente viene en la lista de valores máximos del dispositivo. Un método de asegurarse de que este voltaje no sea excedido (tal vez por efectos transitorios) con cualquier polaridad es introducir dos diodos Zener, como se muestra en la figura 6.45. Los Zener se conectan espalda con espalda como protección contra cualquier polaridad. Si ambos son Zeners de 30 V y aparece un transitorio positivo de 40 V, el Zener de menor valor se "encenderá" a 30 V y el mayor se encenderá con una caída de 0 V (idealmente, para la región de "encendido" positiva de un diodo semiconductor) a través del otro diodo. El resultado es un máximo de 30 V para el voltaje de la compuerta a la fuente. Una desventaja introducida por la protección Zener es que la resistencia en la situación de apagado de un diodo Zener es menor que la impedancia de entrada establecida por la capa de SiO_2. El resultado es una reducción en la resistencia de entrada pero, aún así, sigue siendo lo bastante alta para la mayoría de las aplicaciones. Así pues, muchos de los dispositivos distintos ahora tienen protección Zener para que algunas de las cuestiones antes citadas no provoquen problemas. Sin embargo, sigue siendo mejor proceder con cuidado cuando se manejen dispositivos de MOSFET distintos.




FIG. 6.45
MOSFET con protección Zener.

6.10 VMOS

Una de las desventajas del MOSFET típico son los niveles de manejo de potencia reducidos (en general, menores que 1 W) comparados con los transistores BJT. Esta deficiencia para un dispositivo con tantas características positivas se puede mitigar si se cambia el modo de construcción de uno de naturaleza plana como el de la figura 6.27 a uno con estructura vertical como se muestra en la figura 6.46. Todos los elementos del MOSFET plano están presentes en el FET de silicio de óxido metálico vertical (VMOS): la conexión superficial metálica con las terminales del dispositivo, la capa de SiO_2 entre la compuerta y la región tipo *p* entre el drenaje y la fuente para que crezca el canal *n* inducido (operación del modo de enriquecimiento). El término *vertical* se debe sobre todo a que ahora el canal se formó en la dirección vertical en vez de la horizontal como en el caso del dispositivo plano. Sin embargo, el canal de la figura 6.46 también tiene la apariencia de una "V" tallada en la base del semiconductor, la que a menudo sobresale como una característica para memorizar el nombre del dispositivo. La construcción de la figura 6.46 es un tanto sencilla porque no incluye algunos de los niveles de transición de dopado, pero sí permite describir las facetas más importantes de su operación.




FIG. 6.46
Construcción de un VMOS.

La aplicación de un voltaje positivo al drenaje y de uno negativo a la fuente con la compuerta a 0 V o a algún nivel de "encendido" positivo típico como se muestra en la figura 6.46 da como resultado el canal *n* inducido en la región tipo *p* estrecha del dispositivo. La altura vertical de la región *p* ahora define la longitud del canal, la cual se puede hacer significativamente menor que la de un canal utilizando una construcción planar. Sobre un plano horizontal la longitud del canal se limita a un valor de 1 μm a 2 μm (1 $\mu\text{m} = 10^{-6}$ m). Las capas de difusión (como la región de la figura 6.46) se pueden controlar a pequeñas fracciones de un micrómetro. Como las longitudes decrecientes del canal reducen los niveles de resistencia, el nivel de disipación de potencia del dispositivo (potencia perdida en forma de calor) a niveles de corriente de operación se reducirá. Además, el modo de construcción vertical reduce en gran medida el área de contacto entre el canal y la región tipo n^+, lo que contribuye a una reducción adicional del nivel de resistencia y al incremento del área para el flujo de corriente entre las capas de dopado. También están las dos trayectorias de conducción entre el drenaje y la fuente, como se muestra en la figura 6.46, que contribuyen aún más a la elevación del valor de la corriente. El resultado neto es un dispositivo con corrientes de drenaje capaces de alcanzar niveles de amperios con niveles de potencia de más de 10 W.

En general:

Comparados con los MOSFET planos comercialmente disponibles, los VMOS FET tienen niveles de resistencia de canal reducidos y valores de potencia y corriente más altos.

Una importante característica adicional de la construcción vertical es:

Los VMOS FET tienen un coeficiente de temperatura positivo, el cual combate la posibilidad de desbordamiento térmico.

Si la temperatura de un dispositivo se debe incrementar debido el medio circundante o a las corrientes del dispositivo, los niveles de resistencia se incrementarán causando una reducción en

la corriente de drenaje en lugar de un aumento como sucede para un dispositivo convencional. Los coeficientes negativos de temperatura reducen los niveles de resistencia con incrementos de la temperatura, los cuales alimentan los niveles de corrientes crecientes y el resultado es una mayor inestabilidad de la temperatura y un desbordamiento térmico.

Otra característica positiva de la configuración VMOS es:

Los niveles almacenados de carga reducidos aceleran los tiempos de conmutación para la construcción de VMOS, comparados con los de la construcción plana convencional.

De hecho, los dispositivos VMOS en general tienen tiempos de conmutación de menos de la mitad de los del transistor BJT típico.

6.11 CMOS

Se puede establecer un dispositivo lógico muy efectivo construyendo un MOSFET de canal *p* y uno de canal *n* en el mismo sustrato como se muestra en la figura 6.47. Observe el canal *p* inducido a la izquierda y el canal *n* inducido a la derecha para los dispositivos de canal *p* y *n*, respectivamente. La configuración se conoce como una disposición de *MOSFET complementaria* (CMOS); tiene gran aplicación en el diseño de lógica de computadora. La relativamente alta impedancia de entrada, las rápidas velocidades de conmutación y los bajos niveles de potencia de operación de la configuración CMOS, han dado por resultado una disciplina totalmente nueva conocida como *diseño de lógica CMOS*.




FIG. 6.47
CMOS con las conexiones indicadas en la figura 6.48.

Un uso muy efectivo de la configuración complementaria es un inversor, como se muestra en la figura 6.48. Como se describió para los transistores de conmutación, un inversor es un elemento lógico que "invierte" la señal aplicada. Es decir, si los niveles lógicos de operación son de 0 V (estado 0) y de 5 V (estado 1), un nivel de entrada de 0 V producirá un nivel salida de 5 V y viceversa. Observe en la figura 6.48 que ambas compuertas están conectadas a la señal aplicada y las dos drenan hacia la salida V_o. La fuente del MOSFET de canal *p* (Q_2) está conectada directamente al voltaje aplicado V_{SS}, mientras que la fuente del MOSFET de canal *n* (Q_1) está conectada a tierra. Para los niveles lógicos antes definidos, la aplicación de 5 V a la entrada deberá producir casi 0 V a la salida. Con V_i de 5 V (con respecto a tierra), $V_{GS_1} = V_i$ y Q_1 esta "encendido", y el resultado es una resistencia relativamente baja entre el drenaje y la fuente como se muestra en la figura 6.49. Como V_i y V_{SS} están a 5 V, $V_{GS_2} = 0$ V, lo cual es menor que el V_T requerido para el dispositivo y el resultado es un estado "apagado". El nivel de resistencia resultante entre el drenaje y la fuente es bastante alto para Q_2, como se muestra en la figura 6.49. Una aplicación simple de la regla del divisor de voltaje revelará que V_o es de casi 0 V, o estado 0, y de ese modo se establece el proceso de inversión deseado. Con un voltaje aplicado V_i de 0 V (estado 0), $V_{GS_1} = 0$ V y Q_1 se "apagará" con $V_{SS_2} = -5$ V y el MOSFET de canal *p* se enciende. El resultado es que Q_2 presentará un pequeño nivel de resistencia, Q_1 una alta resistencia, y $V_o = V_{SS} = 5$ V (el estado 1). Como la corriente de drenaje que fluye en uno u otro caso se ve limitada por el transistor "apagado" al valor de fuga, la potencia disipada por el dispositivo en uno u otro estado es muy baja. En el capítulo 13 se presenta un comentario adicional sobre la aplicación de la lógica CMOS.




FIG. 6.48
CMOS inversor.

FIG. 6.49
Niveles de resistencia relativa con $V_i = 5$ V (estado 1).

6.12 LOS MESFET

Como vimos en capítulos anteriores, el GaAs se ha utilizado durante varias décadas en la construcción de dispositivos semiconductores. Desafortunadamente, sin embargo, los costos de fabricación y la baja densidad resultante en circuitos integrados así como los problemas de producción evitaron que alcanzara un nivel prominente en la industria hasta hace algunos años. La necesidad de dispositivos de alta velocidad y de métodos de producción mejorados en años recientes ha creado una fuerte demanda de circuitos integrados a gran escala de GaAs.

Aunque los MOSFET de Si que acabamos de describir pueden hacerse de GaAs, es un proceso de fabricación más difícil debido a los problemas de difusión. Sin embargo, la producción de los FET con una barrera Schottky (descritos en detalles en el capítulo 16) en la compuerta puede hacerse de una forma muy eficiente.

Las barreras Schottky son barreras establecidas mediante la depositación de un metal como el tungsteno sobre un canal de tipo n.

El uso de una barrera Schottky en la compuerta es la diferencia principal de los MOSFET tipo empobrecimiento o tipo enriquecimiento, los cuales emplean una barrera aislante entre el contacto metálico y el canal tipo *p*. La ausencia de una capa aislante reduce la distancia entre la superficie de contacto metálica de la compuerta y la capa semiconductora, lo que reduce el nivel de capacitancia parásita entre las dos superficies (recuerde el efecto de la distancia entre las placas de un capacitor y su capacitancia terminal). El resultado del bajo nivel de capacitancia es una sensibilidad reducida a altas frecuencias (ya que se produce un efecto de cortocircuito), el cual soporta aún más la alta movilidad de los portadores en el material de GaAs.

Al haber una unión de metal semiconductor, es la razón de que a FET como esos se les llame *transistores de efecto de campo de metal semiconductor* (MESFET). La construcción básica de un MESFET se ilustra en la figura 6.50. Observe en dicha figura que la terminal de la




FIG. 6.50
Construcción básica de un MESFET de canal n.

compuerta está conectada de manera directa a un conductor metálico que yace directamente entre el canal *n* entre las terminales de la fuente y el drenaje. La única diferencia con la construcción de un MOSFET tipo empobrecimiento es la ausencia del aislante en la compuerta. Cuando se aplica un voltaje negativo a la compuerta, atraerá portadores libres negativos (electrones) en el canal hacia la superficie metálica y en canal se reduce la cantidad de portadores. El resultado es una corriente de drenaje reducida, como se muestra en la figura 6.51, para valores crecientes de voltaje negativo en la compuerta. Con voltajes positivos en la compuerta, más electrones serán atraídos hacia el canal y la corriente se elevará como lo muestran las características de la figura 6.51. El hecho de que las características de drenaje y transferencia del MESFET tipo empobrecimiento sean similares a las del MOSFET tipo empobrecimiento produce técnicas de análisis similares a las aplicadas a MOSFET tipo empobrecimiento. Las polaridades definidas y las direcciones de la corriente para el MESFET se dan en la figura 6.52 junto con el símbolo del dispositivo.




FIG. 6.51
Características de un MESFET de canal n.

FIG. 6.52
Símbolo y configuración de polarización básica de un MESFET de canal n.

También hay MESFET tipo enriquecimiento con una construcción como la de la figura 6.50 pero sin el canal inicial, como se muestra en la figura 6.53 junto con su símbolo gráfico. Las respuestas y características en esencia son las mismas que las del MOSFET tipo enriquecimiento. Sin embargo, por la presencia de la barrera Schottky en la compuerta, el voltaje de umbral positivo se ve limitado a 0 V a alrededor de 0.4 V porque el voltaje de "encendido" de un diodo con barrera Schottky es aproximadamente de 0.7 V. De nueva cuenta, las técnicas de análisis aplicadas a los MESFET tipo enriquecimiento son similares a los empleados para los MOSFET tipo enriquecimiento.




FIG. 6.53
MESFET tipo enriquecimiento: (a) construcción; (b) símbolo.

Es importante tener en cuenta, sin embargo, que el canal debe ser de material tipo *n* en un MESFET. La movilidad de los huecos en GaAs es relativamente baja comparada con la de portadores de carga negativa por lo que se pierde la ventaja de utilizar GaAs en aplicaciones de alta velocidad. El resultado es:

Los MESFET tipo empobrecimiento y tipo enriquecimiento se hacen con un canal n entre el drenaje y la fuente y, por consiguiente, sólo los MESFET tipo n son comerciales.

TABLA 6.2
Transistores de efecto de campo

Tipo	Símbolo y relaciones básicas	Curva de Transferencia	Resistencia y capacitancia de entrada
JFT (canal *n*)	$I_G = 0\text{ A}, I_D = I_S$; I_{DSS}, V_P; $I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$		$R_i > 100\text{ M}\Omega$ C_i: $(1 - 10)$ pF
MOSFET tipo empobrecimiento (canal *n*)	$I_G = 0\text{ A}, I_D = I_S$; I_{DSS}, V_P; $I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$		$R_i > 10^{10}\ \Omega$ C_i: $(1 - 10)$ pF
MOSFET tipo enriquecimiento (canal *n*)	$I_G = 0\text{ A}, I_D = I_S$; V_T, $I_{D(\text{encendido})}$, $V_{GS(\text{encendido})}$; $I_D = k(V_{GS} - V_{GS(\text{Th})})^2$; $k = \frac{I_{D(\text{encendido})}}{(V_{GS(\text{encendido})} - V_{GS(\text{Th})})^2}$		$R_i > 10^{10}\ \Omega$ C_i: $(1 - 10)$ pF
MESFET tipo empobrecimiento (canal *n*)	$I_G = 0\text{ A}, I_D = I_S$; $I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$; $I_G = 0\text{ A}, I_D = I_S$		$R_i > 10^{12}\ \Omega$ C_i: $(1 - 5)$ pF
MESFET tipo enriquecimiento (canal *n*)	$I_D = k(V_{GS} - V_{GS(\text{Th})})^2$; $k = \frac{I_{D(\text{encendido})}}{(V_{GS(\text{encendido})} - V_{GS(\text{Th})})^2}$		$R_i > 10^{12}\ \Omega$ C_i: $(1 - 5)$ pF

Para ambos tipos de MOSFET la longitud del canal (identificado en las figuras 6.50 y 6.53) deberá hacerse tan corto como sea posible para aplicaciones de alta velocidad. La longitud por lo general es de entre 0.1 μm y 1 μm.

6.13 TABLA DE RESUMEN

Como las curvas de transferencia y algunas características importantes varían de un tipo de FET a otro, la tabla 6.2 se desarrolló para mostrar con claridad las diferencias de un dispositivo al siguiente. El claro entendimiento de todas las curvas y parámetros de la tabla constituirá un fundamento suficiente para los análisis de cd y ca que siguen. Tómese un momento para asegurarse de que es capaz de reconocer cada curva y de entender su derivación y de luego establecer una base para comparar los niveles de parámetros importantes de R_i y C_i para cada dispositivo.

6.14 RESUMEN

Conclusiones y conceptos importantes

1. Un **dispositivo controlado por corriente** es aquél en el cual una corriente define las condiciones de operación, en tanto que un **dispositivo controlado por voltaje** es aquél en el cual un voltaje particular define sus condiciones de operación.
2. El JFET en realidad puede ser utilizado como un **resistor controlado por voltaje** por su sensibilidad única a la impedancia del drenaje a la fuente al voltaje de la compuerta a la fuente.
3. La **corriente máxima** para cualquier JFET se designa I_{DSS} y ocurre cuando $V_{GS} = 0$ V.
4. La **corriente mínima** para un JFET ocurre en el momento en que se da el estrangulamiento definido por $V_{GS} = V_p$.
5. La relación entre la corriente de drenaje y el voltaje de la compuerta a la fuente de un JFET es **no lineal** definida por la ecuación de Shockley. A medida que el nivel de la corriente se aproxima a I_{DSS}, la sensibilidad de I_D a cambio de V_{GS} se incrementa significativamente.
6. Las características de transferencia (I_D contra V_{GS}) son características **del dispositivo propiamente dicho** y no son sensibles a la red en la cual se emplea el JFET.
7. Cuando $V_{GS} = V_p/2$, $I_D = I_{DSS}/4$; y en un punto donde $I_D = I_{DSS}/2$, $V_{GS} \cong 0.3$ V.
8. El **producto** del voltaje del drenaje a la fuente por la corriente de drenaje determina las condiciones máximas de operación.
9. Los MOSFET están disponibles en uno de dos tipos: **empobrecimiento y enriquecimiento.**
10. El MOSFET tipo empobrecimiento tiene las mismas características que un JFET con corrientes de drenaje hasta el nivel de I_{DSS}. En este punto las características de un MOSFET tipo empobrecimiento **continúan elevándose a niveles por encima** de I_{DSS}, en tanto que las del JFET se terminarán.
11. La flecha en el símbolo de los JFET o de los MOSFET de canal *n* **siempre apunta hacia el centro del símbolo**, en tanto que la de un dispositivo de canal *p* siempre lo hace hacia fuera del centro del símbolo.
12. Las características de transferencia de un MOSFET tipo enriquecimiento no **están definidas por la ecuación de Shockley** sino por una ecuación no lineal controlada por el voltaje de la compuerta a la fuente, el voltaje de umbral, y una constante *k* definida por el dispositivo empleado. La gráfica resultante I_D contra V_{GS} **se eleva exponencialmente con los valores crecientes de V_{GS}**.
13. Siempre maneje los MOSFET con un **cuidado adicional** debido a la electricidad estática que existe en lugares donde menos lo esperamos. No quite ningún mecanismo de cortocircuito entre los alambres de conexión del dispositivo hasta que esté instalado.
14. Un dispositivo CMOS (MOSFET complementario) emplea una **combinación única de un MOSFET de canal *p* y uno de canal *n*** con un solo conjunto de cables de conexión externos. Ofrece las ventajas de una muy alta impedancia de entrada, rápidas velocidades de conmutación y bajos niveles de potencia de operación, por lo cual es muy útil en circuitos lógicos.
15. Un MOSFET tipo empobrecimiento incluye una unión metal-semiconductor, que produce características que **concuerdan con las de un JFET tipo empobrecimiento de canal *n*.** Los MESFET tipo enriquecimiento tienen las mismas características que los MOSFET tipo enriquecimiento. El resultado de esta semejanza es que **se pueden aplicar a los MESFET las mismas técnicas de análisis de cd y ca que se aplicaron a los JFET.**

Ecuaciones:

JFET:

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$

$$I_D = I_{DSS}\big|_{V_{GS}=0\text{ V}}, \quad I_D = 0\text{ mA}\big|_{V_{GS}=V_P}, \quad I_D = \frac{I_{DSS}}{4}\bigg|_{V_{GS}=V_P/2}, \quad V_{GS} \cong 0.3V_P\big|_{I_D=I_{DSS}/2}$$

$$V_{GS} = V_P\left(1 - \sqrt{\frac{I_D}{I_{DSS}}}\right)$$

$$P_D = V_{DS}I_D$$

$$r_d = \frac{r_o}{(1 - V_{GS}/V_P)^2}$$

MOSFET: (enriquecimiento):

$$I_D = k(V_{GS} - V_T)^2$$

$$k = \frac{I_{D(\text{encendido})}}{(V_{GS(\text{encendido})} - V_T)^2}$$

6.15 ANÁLISIS POR COMPUTADORA


PSpice para Windows

Las características de un JFET de canal n se pueden desplegar en la pantalla mediante el mismo procedimiento que para el transistor en la sección 3.13. La serie de curvas a través de las características graficas contra varios valores de voltaje requiere un barrido anidado dentro del barrido del voltaje del drenaje a la fuente. La configuración requerida de la figura 6.54 se construyó siguiendo los procedimientos descritos en los capítulos anteriores. En particular, observe la ausencia total de resistores puesto que se supone que la impedancia de entrada es infinita, lo que produce una corriente de compuerta de 0 A. El JFET se encuentra bajo **Part** en la caja de diálogo **Place Part**. Para invocarlo, simplemente escriba **JFET** en el espacio provisto bajo el encabezado **Part**. Una vez en su lugar, haga clic sobre el símbolo seguido por **Edit-PSpice Model** y se desplegará la caja de diálogo **PSpice Model Editor Lite**. Observe que **Beta** es igual a 1.304 m/V² y que **Vto** es −3 V. Para el transistor de efecto de campo de unión **Beta** se define como

$$\text{Beta} = \frac{I_{DSS}}{|V_P|^2} \quad (\text{A/V}^2) \qquad \textbf{(6.17)}$$

El parámetro **Vto** define $V_{GS} = V_p = -3$ V como el voltaje de estrangulamiento. Utilizando la ecuación (6.17) podemos resolver para I_{DSS} y determinar que es aproximadamente de 11.37 mA. Una vez obtenidas las curvas podemos comprobar si estos dos parámetros están definidos con precisión por las características. Con la red establecida, seleccione **New Simulation** para obtener la caja de diálogo **New Simulation**. Utilizando **Fig. 6.54** como el nombre seguido por **Create** se obtiene la caja de diálogo **Simulation Settings**, en el que se selecciona **DC Sweep** bajo el encabezado **Analysis type**. La variable de barrido **(Sweep variable)** se ajusta como **Voltage source** con **Name VDD.** El valor de inicio **(Start Value)** es de 0 V; el valor final **(End Value)** es de 10 V y el **Increment (Incremento)** es de 0.01 V. Ahora seleccione **Secondary Sweep** y aplique el nombre con **Name VGG** con un valor de inicio **(Start Value)** de 0 V y un valor final **(End Value)** de −5 V y un incremento **(Increment)** de −1 V. Por último, habilite el **Secondary Sweep** asegurándose de que aparezca una marca de verificación en la casilla a la izquierda de la lista, seguido de un clic en **OK** para salirse de la caja de diálogo. Una **Simulation** y aparecerá la pantalla **SCHEMATIC** con un eje horizontal etiquetado **VDD** que se extiende desde 0 V hasta 10 V. Prosiga con la secuencia **Trace-Add Trace** para obtener la caja de diálogo **Add Traces** y seleccione **ID(J1)** para obtener las características de la figura 6.55. Observe en particular que el valor de I_{DSS} se aproxima mucho a 11.7 mA como se pronosticó con base en el valor de Beta. También observe que el corte ocurre cuando $V_{GS} = V_p = -3$ V. Las etiquetas que aparecen en la gráfica se agregaron con **Plot-Label-Text.**

Las características de transferencia se obtienen configurando una nueva simulación **(New Simulation)** que realice un solo barrido puesto que sólo se tiene que graficar una curva. Una vez






FIG. 6.54
Red utilizada para obtener las características del JFET J2N3819 de canal n.




FIG. 6.55
Características de drenaje del JFET J2N3819 de canal n de la figura 6.54.

que de nuevo se selecciona **DC Sweep**, el nombre **(Name)** es **VGG** con un valor de inicio **(Start Value)** de −3 V y un valor final **(End Value)** de 0 V y un incremento **(Increment)** de 0.01 V. Como no se requiere un barrido anidado secundario, seleccione **OK** para que se realice la simulación. Cuando aparezca la gráfica, seleccione **Trace-Add Trace-ID(J1)** para obtener las características de transferencia de la figura 6.56. Observe cómo se colocó el eje con el valor de −3 V a la extrema izquierda y el valor de 0 V a la extrema derecha. De nuevo, el valor de I_{DSS} se aproxima mucho al valor pronosticado de 11.7 mA y $V_p = -3$ V.




FIG. 6.56
Características de transferencia para el JFET J2N3819 de canal n de la figura 6.54.

PROBLEMAS

*Nota: Los asteriscos indican los problemas más difíciles.

6.2 Construcción y características de los JFET

1. **a.** Trace la construcción básica de un JFET de canal *p*.
b. Aplique la polarización apropiada entre el drenaje y la fuente, y trace la región de empobrecimiento con $V_{GS} = 0$.

2. Utilizando las características de la figura 6.11, determine I_D con los siguientes niveles de V_{GS} (con $V_{DS} > V_p$).
a. $V_{GS} = 0$ V.
b. $V_{GS} = -1$ V.
c. $V_{GS} = -1.5$ V.
d. $V_{GS} = -1.8$ V.
e. $V_{GS} = -4$ V.
f. $V_{GS} = -6$ V.

3. **a.** Determine V_{DS} para $V_{GS} = 0$ V e $I_D = 6$ mA utilizando las características de la figura 6.11.
b. Utilizando los resultados de la parte (a), calcule la resistencia del JFET para la región $I_D = 0$ a 3 mA para $V_{GS} = 0$ V.
c. Determine V_{DS} para $V_{GS} = -1$ V e $I_D = 3$ mA.
d. Utilizando los resultados de la parte (c), calcule la resistencia del JFET para la región $I_D = 0$ a 3 mA para $V_{GS} = -1$ V.
e. Determine V_{DS} para $V_{GS} = -2$ V e $I_D = 3$ mA.
f. Utilizando los resultados de la parte (e) calcule la resistencia del JFET en la región $I_D = 0$ a 1.5 mA con $V_{GS} = -2$ V.
g. Definiendo el resultado de la parte (b) como r_o, determine la resistencia para $V_{GS} = -1$ V utilizando la ecuación (6.1) y compare con los resultados de la parte (d).
h. Repita la parte (g) para $V_{GS} = -2$ V utilizando la misma ecuación y compare los resultados con la parte (f).
i. Basado en los resultados de las partes (g) y (h), ¿Parece ser una aproximación válida la ecuación (6.1)?

4. Utilizando las características de la figura 6.11:
a. Determine la diferencia de la corriente de drenaje (para $V_{DS} > V_p$) entre $V_{GS} = 0$ V y $V_{GS} = -1$ V
b. Repita la parte (a) entre $V_{GS} = -1$ y -2 V.
c. Repita la parte (a) entre $V_{GS} = -2$ y -3 V.
d. Repita la parte (a) entre $V_{GS} = -3$ y -4 V.
e. ¿Existe un cambio marcado en la diferencia de los niveles de corriente a medida que V_{GS} se vuelve cada vez más negativo?
f. ¿Es lineal o no lineal la relación entre el cambio de V_{GS} y el cambio resultante de I_D? Explique.

5. ¿Cuáles son las diferencias principales entre las características de colector de un transistor BJT y las características de drenaje de un transistor JFET? Compare las unidades de cada eje y la variable de control. ¿Cómo reacciona I_C ante los niveles crecientes de I_B contra los cambios en I_D ante los valores de V_{GS} cada vez más negativos? ¿Cómo se compara la separación entre incrementos de I_B con la separación entre incrementos de V_{GS}? Compare $V_{C_{sat}}$ con V_p al definir la región no lineal a bajos niveles del voltaje de salida.

6. **a.** Describa con sus propias palabras por qué I_G es efectivamente de 0 A para un transistor JFET.
b. ¿Por qué es tan alta la impedancia de entrada a un JFET?
c. Por qué es apropiada la terminología *efecto de campo* para este importante dispositivo de tres terminales?

7. Dados $I_{DSS} = 12$ mA y $|V_p| = 6$ V, trace una distribución probable de las curvas de características para el JFET (parecida a la figura 6.11).

8. En general, comente sobre la polaridad de los diversos voltajes y dirección de las corrientes para un JFET de canal *n* contra un JFET de canal *p*.

6.3 Características de transferencia

9. Dadas las características de la figura 6.57:
a. Trace las características de transferencia directamente a partir de las características de drenaje.
b. Utilizando la figura para establecer los valores de I_{DSS} y V_p, trace las características de transferencia utilizando la ecuación de Shockley.
c. Compare las características de las partes (a) y (b). ¿Hay diferencias importantes?

10. **a.** Dados $I_{DSS} = 12$ mA y $V_p = +4$ V, trace las características de trasferencia para el transistor JFET.
b. Trace las características de drenaje para el dispositivo de la parte (a).




FIG. 6.57
Problemas 9 y 17.

11. Dados $I_{DSS} = 9$ mA y $V_p = -3.5$ V, determine I_D cuando:
   a. $V_{GS} = 0$ V.
   b. $V_{GS} = -2$ V.
   c. $V_{GS} = -3.5$ V.
   d. $V_{GS} = -5$ V.

12. Dados $I_{DSS} = 16$ mA y $V_p = -5$ V, trace las características de transferencia con los puntos de la tabla 6.1. Determine el valor de I_D con $V_{GS} = -3$ V de la curva y compárelo con el valor determinado con la ecuación de Shockley. Repita lo anterior con $V_{GS} = -1$ V.

13. Los parámetros de un JFET de canal *p* son $I_{DSS} = 7.5$ mA y $V_p = 4$ V. Trace las características de transferencia.

14. Dados $I_{DSS} = 6$ mA y $V_p = -4.5$ V:
   a. Determine I_D con $V_{GS} = -2$ y -3.6 V.
   b. Determine V_{GS} con $I_D = -3$ y -5.5 mA.

15. Dado un punto *Q* de $I_{D_Q} = 3$ mA y $V_{GS} = -3$ V, determine I_{DSS} si $V_p = -6$ V.

6.4 Hojas de especificaciones (JFET)

16. Defina la región de operación para el JFET 2N5457 de la figura 6.22 utilizando el intervalo de I_{DSS} y V_p provistos. Es decir, trace la curva de transferencia definida por los valores máximos de I_{DSS} y V_p y la curva de transferencia para los valores mínimos de I_{DSS} y V_p. Luego, sombree el área resultante entre las dos curvas.

17. Defina la región de operación para el JFET de la figura 6.57 si $V_{DS_{máx}} = 25$ V y $P_{D_{máx}} = 120$ mW.

6.5 Instrumentación

18. Utilizando las características de la figura 6.25, determine I_D en $V_{GS} = 0.7$ V y $V_{DS} = 10$ V.

19. Recurriendo a la figura 6.25, ¿está definido el lugar geométrico de los valores de estrangulamiento por la región de $V_{DS} < |Vp| = 3$ V?

20. Determine V_p para las características de la figura 6.25, utilizando I_{DSS} e I_D correspondientes a algún valor de V_{GS}. Es decir, simplemente sustituya en la ecuación de Shockley y resuélvala para V_p. Compare el resultado con el valor supuesto de -3 V tomado de las características.

21. Utilizando $I_{DSS} = 9$ mA y $V_p = -3$ V para las características de la figura 6.25, calcule I_D con $V_{GS} = -1$ V utilizando la ecuación de Shockley y compare con el nivel que aparece en la figura 6.25.

22. **a.** Calcule la resistencia asociada con el JFET de la figura 6.25 para $V_{GS} = 0$ V de $I_D = 0$ mA a 4 mA.
   b. Repita la parte (a) para $V_{GS} = -05$ V de $I_D = 0$ a 3 mA.
   c. Asignando la etiqueta r_o al resultado de la parte (a) y r_d al de la parte (b), use la ecuación (6.1) para determinar r_o y compare con el resultado de la parte (b).

6.7 MOSFET tipo empobrecimiento

23. **a.** Trace la construcción básica de un MOSFET tipo empobrecimiento de canal *p*.
b. Aplique el voltaje apropiado del drenaje a la fuente y trace el flujo de electrones para $V_{GS} = 0$ V.

24. ¿En qué formas es semejante la construcción de un MOSFET tipo empobrecimiento a la de una JFET? ¿En qué formas es diferente?

25. Explique con sus propias palabras por qué la aplicación de un voltaje positivo a la compuerta de un MOSFET tipo empobrecimiento de canal *n* producirá una corriente de drenaje que exceda a I_{DSS}.

26. Dado un MOSFET tipo empobrecimiento con $I_{SS} = 6$ mA y $V_p = -3$ V, determine la corriente de drenaje con $V_{GS} = -1$, 0, 1 y 2 V. Compare la diferencia de los niveles de corriente entre -1 V y 0 V con la diferencia entre 1 V y 2 V. En la región de V_{GS} positivo, ¿se incrementa la corriente a un ritmo significativamente más alto que con valores negativos? ¿Se vuelve cada vez más vertical la curva I_D con valores crecientes positivos de V_{GS}? ¿Existe una relación lineal o no lineal entre I_D y V_{GS}? Explique.

27. Trace las características de transferencia y drenaje de un MOSFET tipo empobrecimiento de canal *n* con $I_{DSS} = 12$ mA y $V_p = -8$ V para un intervalo de $V_{GS} = -V_p$ a $V_{GS} = 1$ V.

28. Dados $I_D = 14$ mA y $V_{GS} = 1$ V, determine V_p si $I_{DSS} = 9.5$ mA para un MOSFET tipo empobrecimiento.

29. Dados $I_D = 4$ mA con $V_{GS} = -2$ V, determine I_{DSS} si $V_p = -5$ V.

30. Utilizando un valor promedio de 2.9 mA para la I_{DSS} del MOSFET 2N3797 de la figura 6.34, determine el nivel de V_{GS} que producirá una corriente de drenaje máxima de 20 mA si $V_p = -5$ V

31. Si la corriente de drenaje para el MOSFET 2N3797 de la figura 6.34 es de 8 mA, ¿cuál es el valor permisible máximo de V_{DS} utilizando el valor de potencia máximo?

6.8 MOSFET tipo enriquecimiento

32. **a.** ¿Cuál es la diferencia significativa entre la construcción de un MOSFET tipo enriquecimiento y un MOSFET tipo empobrecimiento?
b. Dibuje un MOSFET tipo enriquecimiento de canal *p* con la polarización apropiada aplicada ($V_{DS} > 0$ V, $V_{GS} > V_T$) e indique el canal, la dirección del flujo de electrones y la región de empobrecimiento resultante.
c. Con sus propias palabras, describa brevemente la operación básica de un MOSFET tipo enriquecimiento.

33. **a.** Trace las características de transferencia y drenaje de un MOSFET tipo enriquecimiento de canal *n* si $V_T = 3.5$ V y $k = 0.4 \times 10^{-3}$ A/V^2.
b. Repita la parte (a) para las características de transferencia si V_T se mantiene a 3.5 V pero *k* se incrementa en 100% a 0.8×10^{-3} A/V^2.

34. **a.** Dados $V_{GS(\text{Th})} = 4$ V e $I_{D(\text{encendido})} = 4$ mA en $V_{GS(\text{encendido})} = 6$ V, determine *k* y escriba la expresión general para I_D en el formato de la ecuación (6.15).
b. Trace las características de transferencia para el dispositivo de la parte (a).
c. Determine I_D para el dispositivo de la parte (a) en $V_{GS} = 2.5$ y 10 V.

35. Dadas las características de transferencia de la figura 6.58, determine V_T y *k* y escriba la ecuación general para I_D.

36. Dados $k = 0.4 \times 10^{-3}$ A/V^2 e $I_{D(\text{encendido})} = 3$ mA con $V_{GS(\text{encendido})} = 4$ V, determine V_T.

37. La corriente de drenaje máxima para el MOSFET tipo enriquecimiento de canal *n* es de 30 mA. Determine V_{GS} con este nivel de corriente si $k = 0.06 \times 10^{-3}$ A/V^2 y V_T es el valor máximo.

38. ¿Se incrementa la corriente de un MOSFET tipo enriquecimiento a casi el mismo ritmo que un MOSFET tipo empobrecimiento en la región de conducción? Revise con cuidado el formato general de las ecuaciones, y si sus conocimientos de matemáticas incluyen cálculo diferencial calcule dI_D/dV_{GS} y compare su magnitud.

39. Trace las características de transferencia de un MOSFET tipo enriquecimiento de canal *p* si $V_T = -5$ V y $k = 0.45 \times 10^{-3}$ A/V^2.

40. Trace la curva de $I_D = 0.5 \times 10^{-3}(V_{GS}^2)$ y $I_D = 0.5 \times 10^{-3}(V_{GS} - 4)^2$ para V_{GS} de 0 V a 10 V. ¿Tiene $V_T = 4$ V un efecto significativo en el nivel de I_D en esta región?

6.10 VMOS

41. **a.** Describa con sus propias palabras por qué el FET VMOS puede soportar un valor más alto de corriente y potencia que los dispositivos construidos con técnicas estándar.
b. ¿Por qué los FET VMOS tienen niveles de resistencia de canal reducidos?
c. ¿Por qué es deseable un coeficiente de temperatura positivo?




FIG. 6.58
Problema 35.

6.11 CMOS

*42. **a.** Describa con sus propias palabras la operación de la red de la figura 6.48 con $V_i = 0$ V.

b. Si el MOSFET “encendido” de la figura 6.48 (con $V_i = 0$ V) tiene una corriente de drenaje de 4 mA con $V_{DS} = 0.1$ V, ¿cuál es el nivel de resistencia aproximado del dispositivo? Si $I_D = 0.5$ μA para el transistor “apagado”, ¿cuál es la resistencia aproximada del dispositivo? ¿Sugieren los niveles de resistencia resultantes que se obtendrá el nivel de voltaje de salida deseado?

43. Investigue la lógica CMOS en la biblioteca local o en la biblioteca de su escuela, y describa las diversas aplicaciones y las ventajas básicas del método.

7 Polarización de los FET

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Ser capaz de realizar un análisis de cd de redes con JFET, MOSFET y MESFET.
- Llegar a ser experto en el uso de análisis de línea de carga para examinar redes con FET.
- Desarrollar confianza en el análisis de cd de redes tanto de los FET como de los BJT.
- Entender cómo utilizar la curva universal de polarización del JFET para analizar las diversas configuraciones del FET.

7.1 INTRODUCCIÓN

En el capítulo 4 vimos que los niveles de polarización para una configuración de un transistor de silicio se obtiene utilizando las ecuaciones de las características aproximadas $V_{BE} = 0.7$ V, $I_C = \beta I_B$ e $I_C \cong I_E$. El vínculo entre las variables de entrada y salida lo proporciona β, cuya magnitud se supone que es una constante para el análisis que va a realizar. El hecho de que beta sea una constante establece una relación *lineal* entre I_C e I_B. La duplicación del valor de I_B duplicará el valor de I_C, etcétera.

Para el transistor de efecto de campo, la relación entre las cantidades de entrada y salida es *no lineal* debido al término al cuadrado en la ecuación de Shockley. Las relaciones lineales producen líneas rectas cuando una variable se grafica contra la otra, mientras que las funciones no lineales producen curvas como las que se obtienen para las características de un JFET. La relación no lineal entre I_D y V_{GS} puede complicar la aproximación matemática del análisis de cd de configuraciones de FET. Un método gráfico limita las soluciones a una precisión de décimas, aunque es más rápido para la mayoría de los amplificadores con FET. Como el método gráfico es en general el más popular, el análisis de este capítulo tendrá una orientación gráfica en vez de técnicas matemáticas directas.

Otra diferencia entre el análisis de transistores BJT y FET es que:

La variable de control de entrada para un transistor BJT es un nivel de corriente, en tanto que para el FET la variable de control es un voltaje.

En ambos casos, sin embargo, la variable controlada en el lado de salida es un nivel de corriente que también define los niveles de voltaje importantes del circuito de salida.

Las relaciones generales que se pueden aplicar al análisis de cd de todos los amplificadores de FET son

$$I_G \cong 0\text{ A} \tag{7.1}$$

y

$$I_D = I_S \tag{7.2}$$

La ecuación de Shockley se aplica a los JFET, a los MOSFET tipo empobrecimiento y a los MESFET para relacionar sus cantidades de entrada y salida:

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2 \tag{7.3}$$

Para los MOSFET tipo enriquecimiento y los MESFET, la siguiente ecuación es aplicable:

$$I_D = k(V_{GS} - V_T)^2 \tag{7.4}$$

Es en particular muy importante darse cuenta que todas las cantidades anteriores son ¡*sólo para el dispositivo*! No cambian con cada configuración de red mientras el dispositivo se encuentre en la región activa. La red simplemente define el nivel de corriente y voltaje asociado con el punto de operación mediante su propio conjunto de ecuaciones. En realidad, la solución de cd de redes con BJT y FET es la solución de ecuaciones simultáneas establecidas por el dispositivo y la red. La solución se obtiene utilizando un método matemático o gráfico: un hecho que se demostrará mediante las primeras redes que analizaremos. Sin embargo, como vimos antes, el método gráfico es el más popular para redes con FET y es el que empleamos en este libro.

Las primeras secciones de este capítulo se limitan a los JFET y el método gráfico para el análisis. Luego examinaremos el MOSFET tipo empobrecimiento con sus diversos puntos de operación, seguido por el MOSFET tipo enriquecimiento. Por último, investigaremos problemas de diseño para someter totalmente a prueba los conceptos y procedimientos presentados en el capítulo.

7.2 CONFIGURACIÓN DE POLARIZACIÓN FIJA

La configuración de polarización más simple para el JFET de canal *n* aparece en la figura 7.1. Conocida como configuración de polarización fija, es una de las pocas configuraciones de FET de un modo directo tanto con un método matemático como con un gráfico. En esta sección se




FIG. 7.1
Configuración de polarización fija.

incluyen ambos métodos para demostrar la diferencia entre las dos filosofías y también para establecer el hecho de que se puede obtener la misma solución con cualquiera de los dos métodos.

La configuración de la figura 7.1 incluye niveles de V_i y V_o y los capacitores de acoplamiento (C_1 y C_2). Recuerde que los capacitores de acoplamiento son "circuitos abiertos" para el análisis de cd y bajas impedancias (en esencia cortorcircuitos) para el análisis de ca. La presencia del resistor R_G garantiza que V_i aparecerá a la entrada del amplificador de FET para el análisis de ca (capítulo 8). Para el análisis de cd,

$$I_G \cong 0\text{ A}$$

y
$$V_{R_G} = I_G R_G = (0\text{ A})R_G = 0\text{ V}$$




FIG. 7.2
Red para el análisis de cd.

La caída de voltaje de cero volts a través de R_G permite reemplazar R_C con un equivalente de cortocircuito, como aparece en la red de la figura 7.2, específicamente dibujada de nuevo para el análisis de cd.

El hecho de que la terminal negativa de la batería esté conectada directamente al potencial positivo definido de V_{GS} deja ver con claridad que la polaridad de V_{GS} es directamente opuesta a la de V_{GG}. La aplicación de la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj de la malla indicada de la figura 7.2 da

$$-V_{GG} - V_{GS} = 0$$

y
$$V_{GS} = -V_{GG} \tag{7.5}$$

Como V_{GG} es una fuente de cd fija, la magnitud del voltaje V_{GS} es fija, de ahí la designación de "configuración de polarización fija".

La ecuación de Shockley controla ahora el nivel resultante de la corriente de drenaje I_D:

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$

Como V_{GS} es una cantidad fija para esta configuración, su magnitud y signo simplemente se sustituyen en la ecuación de Shockley para calcular el nivel de I_D. Ésta es una de las pocas instancias en que la solución matemática de una configuración de FET es bastante directa.

Un análisis gráfico requeriría una gráfica de la ecuación de Shockley como se muestra en la figura 7.3. Recuerde que al seleccionar $V_{GS} = V_p/2$ obtendrá una corriente de drenaje de $I_{DSS}/4$ cuando grafique la ecuación. Para el análisis de este capítulo, los tres puntos definidos por I_{DSS}, V_p y la intersección que acabamos de describir bastarán para trazar la curva.




FIG. 7.3
Representación gráfica de la ecuación de Shockley.

FIG. 7.4
Determinación de la solución para la configuración de polarización fija.

En la figura 7.4, el nivel fijo de V_{GS} se superpuso como una línea vertical trazada por $V_{GS} = -V_{GG}$. En cualquier punto de la línea vertical, el nivel de V_{GS} es $-V_{GG}$: simplemente, el nivel de I_D se determina en esta línea vertical. El punto donde las dos curvas se cortan es la solución común

de la configuración, comúnmente conocido como *punto de operación* o *quiescente*. El subíndice Q se aplicará a la corriente de drenaje y al voltaje de la compuerta a la fuente para identificar sus niveles en el punto Q. Observe en la figura 7.4 que el nivel quiescente de I_D se determina trazando una línea horizontal del punto Q al eje vertical I_D. Es importante darse cuenta que una vez que se construya y opere la red de la figura 7.1, los niveles de I_D y V_{GS} que leerán los medidores de la figura 7.5 son los valores quiescentes definidos por la figura 7.4.




FIG. 7.5
Medición de los valores quiescentes de I_D y V_{GS}.

El voltaje del drenaje a la fuente de la sección de salida se determina al aplicar la ley de voltajes de Kirchhoff como sigue:

$$+V_{DS} + I_D R_D - V_{DD} = 0$$

y

$$V_{DS} = V_{DD} - I_D R_D \qquad \textbf{(7.6)}$$

Recuerde que voltajes de índice único se refieren al voltaje en un punto con respecto a tierra. Para la configuración de la figura 7.2,

$$V_S = 0\text{ V} \qquad \textbf{(7.7)}$$

Con la notación de subíndice doble, tenemos

$$V_{DS} = V_D - V_S$$

o

$$V_D = V_{DS} + V_S = V_{DS} + 0\text{ V}$$

y

$$V_D = V_{DS} \qquad \textbf{(7.8)}$$

Además,

$$V_{GS} = V_G - V_S$$

o

$$V_G = V_{GS} + V_S = V_{GS} + 0\text{ V}$$

y

$$V_G = V_{GS} \qquad \textbf{(7.9)}$$

El hecho de que $V_D = V_{DS}$ y $V_G = V_{GS}$ es muy obvio porque $V_S = 0$, pero las derivaciones anteriores se incluyeron para enfatizar la relación entre la notación de subíndice doble y subíndice único. Como la configuración requiere dos fuentes de cd, su uso es limitado y no se incluirá en la lista venidera de las configuraciones de FET más comunes.

EJEMPLO 7.1 Determine lo siguiente para la red de la figura 7.6:

a. V_{GS_Q}.
b. I_{D_Q}.
c. V_{DS}.
d. V_D.
e. V_G.
f. V_S.




FIG. 7.6
Ejemplo 7.1.

Solución:

Método matemático

a. $V_{GS_Q} = -V_{GG} = \mathbf{-2\ V}$

b. $$I_{D_Q} = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2 = 10\text{ mA}\left(1 - \frac{-2\text{ V}}{-8\text{ V}}\right)^2$$
$$= 10\text{ mA}(1 - 0.25)^2 = 10\text{ mA}(0.75)^2 = 10\text{ mA}(0.5625)$$
$$= \mathbf{5.625\ mA}$$

c. $$V_{DS} = V_{DD} - I_D R_D = 16\text{ V} - (5.625\text{ mA})(2\text{ k}\Omega)$$
$$= 16\text{ V} - 11.25\text{ V} = \mathbf{4.75\ V}$$

d. $V_D = V_{DS} = \mathbf{4.75\ V}$

e. $V_G = V_{GS} = \mathbf{-2\ V}$

f. $V_S = \mathbf{0\ V}$

Método gráfico La curva de Shockley resultante y la línea vertical trazada por $V_{GS} = -2$ V se dan en la figura 7-7. Ciertamente es difícil leer más allá de dos cifras después del punto decimal




FIG. 7.7
Solución gráfica para la red de la figura 7.6.

sin que se incremente significativamente el tamaño de la figura, aunque una solución de 5.6 mA obtenida en la gráfica de la figura 7.7 es bastante aceptable.

a. Por consiguiente

$$V_{GS_Q} = -V_{GG} = \mathbf{-2\ V}$$

b. $I_{D_Q} = \mathbf{5.6\ mA}$

c. $V_{DS} = V_{DD} - I_D R_D = 16\ \text{V} - (5.6\ \text{mA})(2\ \text{k}\Omega)$
$= 16\ \text{V} - 11.2\ \text{V} = \mathbf{4.8\ V}$

d. $V_D = V_{DS} = \mathbf{4.8\ V}$

e. $V_G = V_{GS} = \mathbf{-2\ V}$

f. $V_S = \mathbf{0\ V}$

Los resultados confirman con claridad el hecho de que los métodos matemático y gráfico generan soluciones muy parecidas.

7.3 CONFIGURACIÓN DE AUTOPOLARIZACIÓN

La configuración de autopolarización elimina la necesidad de dos fuentes de cd. El voltaje de control de la compuerta a la fuente ahora lo determina el voltaje a través de un resistor R_S introducido en la rama de la fuente de la configuración como se muestra en la figura 7.8.




FIG. 7.8
Configuración de autopolarización de JFET.

Para el análisis de cd, de nueva cuenta, los capacitores pueden ser reemplazados por "circuitos abiertos" y el resistor R_G por un equivalente de cortocircuito, puesto que $I_G = 0$. El resultado es la red de la figura 7.9 para el importante análisis de cd.

La corriente a través de R_S es la corriente I_S a través de la fuente, pero $I_S = I_D$ y

$$V_{R_S} = I_D R_S$$

Para la malla indicada de la figura 7.9, vemos que

$$-V_{GS} - V_{R_S} = 0$$

y

$$V_{GS} = -V_{R_S}$$

o

$$V_{GS} = -I_D R_S \qquad \textbf{(7.10)}$$

Observe en este caso que V_{GS} es una función de la corriente de salida I_D y no de magnitud fija como ocurrió para la configuración de polarización fija.

La configuración de la red define la ecuación (7.10) y la ecuación de Shockley relaciona las cantidades de entrada y salida del dispositivo. Ambas ecuaciones relacionan las mismas dos variables, lo que permite o una solución matemática o una solución gráfica.




FIG. 7.9
Análisis de cd de la configuración de autopolarización.

Se podría obtener una solución matemática con sólo sustituir la ecuación (7.10) en la ecuación de Shockley como sigue:

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$

$$= I_{DSS}\left(1 - \frac{-I_D R_S}{V_P}\right)^2$$

o

$$I_D = I_{DSS}\left(1 + \frac{I_D R_S}{V_P}\right)^2$$

Al realizar el proceso de elevación al cuadrado indicado y reordenando los términos, obtenemos una ecuación de la siguiente forma:

$$I_D^2 + K_1 I_D + K_2 = 0$$

Por consiguiente, la ecuación cuadrática se resuelve para obtener la solución apropiada para I_D.

La secuencia anterior define el método matemático. El método gráfico requiere que primero establezcamos las características de transferencia del dispositivo como se muestra en la figura 7.10. Como la ecuación (7.10) define una línea recta en la misma gráfica, identifiquemos ahora dos puntos en la gráfica sobre la línea y simplemente tracemos una línea recta entre los dos puntos. La condición más obvia que se debe aplicar es $I_D = 0$ A puesto que da $V_{GS} = -I_D R_S = (0 \text{ A})R_S = 0$ V. Por lo que se refiere a la ecuación (7.10), por consiguiente, $I_D = 0$ A y $V_{GS} = 0$ A definen un punto sobre la línea recta, como se ilustra en la figura 7.10.




FIG. 7.10
Definición de un punto en la línea de autopolarización.

El segundo punto para la ecuación (7.10) requiere que se seleccione un nivel de V_{GS} o I_D y el nivel correspondiente de la otra cantidad se determine con la ecuación (7.10). Los niveles resultantes de I_D e V_{GS} definirán entonces otro punto sobre la línea recta y permitirán trazarla. Suponga, por ejemplo, que seleccionamos un nivel de I_D igual a la mitad del nivel de saturación. Es decir,

$$I_D = \frac{I_{DSS}}{2}$$

Entonces

$$V_{GS} = -I_D R_S = -\frac{I_{DSS} R_S}{2}$$

El resultado es un segundo punto para la línea recta como se muestra en la figura 7.11. Entonces se traza la línea recta definida por la ecuación (7.10) y el punto quiescente se obtiene en la intersección de la gráfica de la línea recta y la curva característica del dispositivo. Los valores quiescentes de I_D y V_{GS} se determinan y utilizan para encontrar las demás cantidades de interés.

El nivel de V_{DS} se determina aplicando la ley de voltajes de Kirchhoff al circuito de salida, con el resultado de que

$$V_{R_S} + V_{DS} + V_{R_D} - V_{DD} = 0$$

y

$$V_{DS} = V_{DD} - V_{R_S} - V_{R_D} = V_{DD} - I_S R_S - I_D R_D$$




FIG. 7.11
Representación gráfica de la línea de autopolarización.

pero
$$I_D = I_S$$


y
$$\boxed{V_{DS} = V_{DD} - I_D(R_S + R_D)} \tag{7.11}$$

Además,
$$\boxed{V_S = I_D R_S} \tag{7.12}$$

$$\boxed{V_G = 0\text{ V}} \tag{7.13}$$

y
$$\boxed{V_D = V_{DS} + V_S = V_{DD} - V_{R_D}} \tag{7.14}$$

EJEMPLO 7.2 Determine lo siguiente para la red de la figura 7.12.



a. V_{GS_Q}.
b. I_{D_Q}.
c. V_{DS}.
d. V_S.
e. V_G.
f. V_D.




FIG. 7.12
Ejemplo 7.2.

Solución:

a. El voltaje de la compuerta a la fuente lo determina
$$V_{GS} = -I_D R_S$$

Con $I_D = 4$ mA, obtenemos
$$V_{GS} = -(4\text{ mA})(1\text{ k}\Omega) = -4\text{ V}$$

El resultado es la gráfica de la figura 7.13 definida por la red.




FIG. 7.13
Representación gráfica de la línea de autopolarización para la red de la figura 7.12.

Si por casualidad seleccionamos $I_D = 8$ mA, el valor resultante de V_{GS} sería de -8 V, como se muestra en la misma gráfica. En cualquiera de los casos se obtendrá la misma línea recta, lo que obviamente demuestra que se puede seleccionar cualquier nivel apropiado de I_D en tanto se emplee el valor correspondiente de V_{GS} determinado por la ecuación (7.10). Además, tenga en cuenta que se podría seleccionar el valor de V_{GS} y calcular el valor de I_D con la misma gráfica resultante.

Para la ecuación de Shockley, si seleccionamos $V_{GS} = V_p/2 = -3$ V, vemos que $I_D = I_{DSS}/4 = 8\text{ mA}/4 = 2$ mA y obtendremos la gráfica de la figura 7.14, que representa las características del dispositivo. La solución se obtiene superponiendo las características de la red definidas por la figura 7.13 sobre las características del dispositivo de la figura 7.14 y encontrando el punto de intersección de las dos como se indica en la figura 7.15. El punto de operación resultante da un valor quiescente del voltaje de la compuerta a la fuente de

$$V_{GS_Q} = \mathbf{-2.6\ V}$$




FIG. 7.14
Gráfica de las características del JFET de la figura 7.12.




FIG. 7.15
Determinación del punto Q para la red de la figura 7.12.

b. En el punto quiescente

$$I_{D_Q} = \mathbf{2.6\ mA}$$

c. Ec. (7.11):
$$\begin{aligned} V_{DS} &= V_{DD} - I_D(R_S + R_D) \\ &= 20\text{ V} - (2.6\text{ mA})(1\text{ k}\Omega + 3.3\text{ k}\Omega) \\ &= 20\text{ V} - 11.18\text{ V} \\ &= \mathbf{8.82\ V} \end{aligned}$$

d. Ec. (7.12):
$$\begin{aligned} V_S &= I_D R_S \\ &= (2.6\text{ mA})(1\text{ k}\Omega) \\ &= \mathbf{2.6\ V} \end{aligned}$$

e. Ec. (7.13): $V_G = \mathbf{0\ V}$
f. Ec. (7.14): $V_D = V_{DS} + V_S = 8.82\text{ V} + 2.6\text{ V} = \mathbf{11.42\ V}$
o $V_D = V_{DD} - I_D R_D = 20\text{ V} - (2.6\text{ mA})(3.3\text{ k}\Omega) = \mathbf{11.42\ V}$

Mathcad

A continuación utilizaremos Mathcad para encontrar las condiciones quiescentes para el ejemplo 7.2 mediante un proceso descrito minuciosamente en la sección 2.2. Las dos ecuaciones simultáneas que definen el punto Q para la red de la figura 7.12 son

$$I_D = -\frac{V_{GS}}{R_S} = -\frac{V_{GS}}{1\text{ k}\Omega}$$

y

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2 = 8\text{ mA}\left(1 - \frac{V_{GS}}{-6\text{ V}}\right)^2$$

Una vez en Mathcad, debemos suponer valores para las dos variables I_D y V_{GS}. Los valores seleccionados son 8 mA y −5 V, respectivamente. Ingrese cada uno empezando por la variable y luego **Shift**. A continuación, ingrese la palabra **Given**, seguida por las dos ecuaciones simultáneas utilizando el signo igual obtenido con **Ctrl =.** Por último, defina las variables que se van a determinar por medio de **Find(ID, VGS)** como se muestra en la figura 7.16. Los resultados aparecerán al ingresar el signo igual.

Mathcad regresa un valor de −2.59 V para **VGS**, el cual se acerca mucho al nivel calculado de −2.6 V. Además, la corriente de 2.59 mA es muy parecida al nivel calculado de 2.6 mA.




FIG. 7.16
Determinación del punto quiescente o de operación para la red del ejemplo 7.2.

EJEMPLO 7.3 Encuentre el punto quiescente para la red de la figura 7.12 si:

a. $R_S = 100\ \Omega$.
b. $R_S = 10\text{ k}\Omega$.

Solución: Observe la figura 7.17.

a. Con la escala I_D,

$$I_{D_Q} \cong \mathbf{6.4\ mA}$$

De la ecuación (7.10),

$$V_{GS_Q} \cong \mathbf{-0.64\ V}$$

b. Con la escala V_{GS},

$$V_{GS_Q} \cong \mathbf{-4.6\ V}$$

De la ecuación (7.10),

$$I_{D_Q} \cong \mathbf{0.46\ mA}$$

En particular, observe que los niveles bajos de R_S acercan la línea de carga de la red al eje I_D, en tanto que los niveles crecientes de R_S la acercan al eje V_{GS}.




FIG. 7.17
Ejemplo 7.3.

7.4 POLARIZACIÓN POR MEDIO DEL DIVISOR DE VOLTAJE

La configuración del divisor de voltaje aplicada a amplificadores con transistores BJT también se aplica a amplificadores con FET como se demuestra en la figura 7.18. La construcción básica es exactamente la misma, pero el análisis de cada una es muy diferente. $I_G = 0$ A para amplificadores con FET, pero la magnitud de I_B para amplificadores con BJT en emisor común puede afectar los niveles de cd de la corriente y voltaje tanto en los circuitos de entrada como en los de salida. Recuerde que I_B vincula los circuitos de entrada y salida para la configuración del divisor de voltaje del BJT, mientras que V_{GS} hace lo mismo para la configuración del FET.




FIG. 7.18
Configuración de polarización por medio del divisor de voltaje.

La red de la figura 7.18 se dibujó de nuevo en la figura 7.19 para el análisis de cd. Observe que todos los capacitores, incluido el de puenteo C_S, fueron reemplazados por un equivalente de "circuito abierto". Además, la fuente V_{DD} se dividió en dos fuentes equivalentes para separar aún más las regiones de entrada y salida de la red. Como $I_G = 0$, la ley de la corrientes de Kirchhoff requiere que $I_{R_1} = I_{R_2}$ y se puede utilizar el circuito equivalente en serie que aparece a la izquierda de la figura para determinar el valor del V_G. El voltaje V_G, igual al voltaje a través de R_2, se determina con la regla del divisor de voltaje como sigue:

$$V_G = \frac{R_2 V_{DD}}{R_1 + R_2} \tag{7.15}$$




FIG. 7.19
Red de la figura 7.18 redibujada para el análisis de cd.

Al aplicar la ley de voltajes de Kirchhoff en el sentido de las manecillas del reloj a la malla indicada de la figura 7.19 obtenemos

$$V_G - V_{GS} - V_{R_S} = 0$$

y

$$V_{GS} = V_G - V_{R_S}$$

Sustituyendo $V_{R_S} = I_S R_S = I_D R_S$, tenemos

$$V_{GS} = V_G - I_D R_S \qquad \textbf{(7.16)}$$

El resultado es una ecuación que continúa incluyendo las mismas dos variables que aparecen en la ecuación de Shockley: V_{GS} e I_D. La construcción de la red fija las cantidades V_G y R_S. La ecuación (7.16) sigue siendo la ecuación para una línea recta, pero el origen ya no es un punto para trazar la línea. El procedimiento para graficar la ecuación (7.16) no es difícil y será como sigue. Como para definir cualquier recta se requieren dos puntos, utilicemos primero el hecho de que en cualquier lugar del eje horizontal de la figura 7.20 la corriente $I_D = 0$ mA. Si por consiguiente seleccionamos el valor de 0 mA para I_D, en esencia estamos afirmando que nos encontramos en algún lugar del eje horizontal. La localización exacta se determina con sólo sustituir $I_D = 0$ mA en la ecuación (7.16) y encontrando el valor resultante de V_{GS} como sigue:

$$V_{GS} = V_G - I_D R_S$$
$$= V_G - (0\text{ mA})R_S$$

y

$$V_{GS} = V_G\big|_{I_D = 0\text{ mA}} \qquad \textbf{(7.17)}$$

El resultado especifica que siempre que grafiquemos la ecuación (7.16) si seleccionamos $I_D = 0$ mA, el valor de V_{GS} para la gráfica será de V_G volts. El punto recién determinado aparece en la figura 7.20.




FIG. 7.20
Gráfica de la ecuación de red para la configuración del divisor de voltaje.

Para el otro punto, empleemos ahora el hecho de que cualquier punto sobre el eje vertical $V_{GS} = 0$ V y resolvamos para el valor resultante de I_D:

$$V_{GS} = V_G - I_D R_S$$
$$0\text{ V} = V_G - I_D R_S$$

y

$$I_D = \frac{V_G}{R_S}\bigg|_{V_{GS} = 0\text{ V}} \qquad \textbf{(7.18)}$$

El resultado especifica que siempre que graficamos la ecuación (7.16), si $V_{GS} = 0$ V, el nivel de I_D está determinado por la ecuación (7.18). Esta intersección también aparece en la figura 7.20.

Los dos puntos previamente definidos permiten trazar una línea recta que representa la ecuación (7.16). La intersección de la línea recta con la curva de transferencia en la región a la izquierda del eje vertical definirá el punto de operación y los niveles correspondientes de I_D y V_{GS}.

Como $I_D = V_G/R_S$ define la intersección en el eje vertical y la red de entrada fija V_G, los valores crecientes de R_S reducirán el nivel de la intersección I_D como se muestra en la figura 7.21.




FIG. 7.21
Efecto de R_S en el punto Q resultante.

En la figura 7.24 es bastante obvio que:

Los valores crecientes de R_S producen valores quiescentes más pequeños de I_D y valores más negativos de V_{GS}.

Con los valores quiescentes de I_{D_Q} y V_{GS_Q} determinados, el análisis restante de la red se realiza como de costumbre. Es decir,

$$V_{DS} = V_{DD} - I_D(R_D + R_S) \tag{7.19}$$

$$V_D = V_{DD} - I_D R_D \tag{7.20}$$

$$V_S = I_D R_S \tag{7.21}$$

$$I_{R_1} = I_{R_2} = \frac{V_{DD}}{R_1 + R_2} \tag{7.22}$$

EJEMPLO 7.4 Determine lo siguiente para la red de la figura 7.22.

a. I_{D_Q} y V_{GS_Q}.
b. V_D.
c. V_S.
d. V_{DS}.
e. V_{DG}.




FIG. 7.22
Ejemplo 7.4.

Solución:

a. Para las características de transferencia, si $I_D = I_{DSS}/4 = 8\text{ mA}/4 = 2\text{ mA}$, entonces $V_{GS} = V_p/2 = -4\text{ V}/2 = -2\text{ V}$. La curva resultante que representa la ecuación de Shockley aparece en la figura 7.23. La ecuación de la red es

$$V_G = \frac{R_2 V_{DD}}{R_1 + R_2}$$
$$= \frac{(270\text{ k}\Omega)(16\text{ V})}{2.1\text{ M}\Omega + 0.27\text{ M}\Omega}$$
$$= 1.82\text{ V}$$

y
$$V_{GS} = V_G - I_D R_S$$
$$= 1.82\text{ V} - I_D(1.5\text{ k}\Omega)$$




FIG. 7.23
Determinación del punto Q para la red de la figura 7.22.

Cuando $I_D = 0$ mA,

$$V_{GS} = +1.82\text{ V}$$

Cuando $V_{GS} = 0\text{ V}$,

$$I_D = \frac{1.82\text{ V}}{1.5\text{ k}\Omega} = 1.21\text{ mA}$$

La línea de polarización resultante aparece en la figura 7.23 con valores quiescentes de

$$I_{D_Q} = \mathbf{2.4\text{ mA}}$$

y
$$V_{GS_Q} = \mathbf{-1.8\text{ V}}$$

b. $V_D = V_{DD} - I_D R_D$
$= 16\text{ V} - (2.4\text{ mA})(2.4\text{ k}\Omega)$
$= \mathbf{10.24\text{ V}}$

c. $V_S = I_D R_S = (2.4\text{ mA})(1.5\text{ k}\Omega)$
$= \mathbf{3.6\text{ V}}$

d. $V_{DS} = V_{DD} - I_D(R_D + R_S)$
$= 16\text{ V} - (2.4\text{ mA})(2.4\text{ k}\Omega + 1.5\text{ k}\Omega)$
$= \mathbf{6.64\text{ V}}$

o $V_{DS} = V_D - V_S = 10.24\text{ V} - 3.6\text{ V}$
$= \mathbf{6.64\text{ V}}$

e. Aunque rara vez se solicita, puede determinar el voltaje V_{DG} fácilmente utilizando

$$V_{DG} = V_D - V_G$$
$$= 10.24\text{ V} - 1.82\text{ V}$$
$$= \mathbf{8.42\ V}$$

7.5 CONFIGURACIÓN EN COMPUERTA COMÚN

En la configuración siguiente la terminal de la compuerta está en contacto a tierra y la señal de entrada que por lo general se aplica a la terminal fuente, así como la señal obtenida en la terminal de drenaje, como se muestra en la figura 7.24a. También puede dibujar la red como se muestra en la figura 7.24b.




FIG. 7.24
Dos versiones de la configuración en compuerta común.




FIG. 7.25
Determinación de la ecuación de red para la configuración de la figura 7.24.

La figura 7.25 puede determinar la ecuación de la red.

Al aplicar la ley de voltajes de Kirchhoff en la dirección que muestra la figura 7.25 resultará

$$-V_{GS} - I_S R_S + V_{SS} = 0$$

y
$$V_{GS} = V_{SS} - I_S R_S$$

pero
$$I_S = I_D$$

de modo que
$$\boxed{V_{GS} = V_{SS} - I_D R_S} \qquad \textbf{(7.23)}$$

Aplicando la condición $I_D = 0\text{mA}$ a la ecuación 7.23 resultará

$$V_{GS} = V_{SS} - (0)R_S$$

y
$$\boxed{V_{GS} = V_{SS}\big|_{I_D = 0\,\text{mA}}} \qquad \textbf{(7.24)}$$

Aplicando la condición $V_{GS} = 0\text{V}$ a la ecuación 7.23 resultará

$$0 = V_{SS} - I_D R_S$$

y
$$\boxed{I_D = \frac{V_{SS}}{R_S}\bigg|_{V_{GS} = 0\,\text{V}}} \qquad \textbf{(7.25)}$$

En la figura 7.25 aparece la recta de carga resultante intersectando la curva de transferencia para el JFET como se muestra en la figura.

La intersección resultante define la corriente de operación I_{D_Q} y el voltaje V_{D_Q} para la red, como también se indicó en la red.




FIG. 7.26
Determinación del punto Q para la red de la figura 7.25.

Aplicando la ley de voltajes de Kirchhoff a través de ambas fuentes de la figura 7.24a o de la figura 7.24b, resulta

$$+V_{DD} - I_D R_D - V_{DS} - I_S R_S + V_{SS} = 0$$

Sustituyendo $I_S = I_D$ tenemos

$$+V_{DD} + V_{SS} - V_{DS} - I_D(R_D + R_S) = 0$$

de modo que

$$V_{DS} = V_{DD} + V_{SS} - I_D(R_D + R_S) \quad \textbf{(7.26)}$$

con

$$V_D = V_{DD} - I_D R_D \quad \textbf{(7.27)}$$

y

$$V_S = -V_{SS} + I_D R_S \quad \textbf{(7.28)}$$

EJEMPLO 7.5 Determine lo siguiente para la configuración en compuerta común de la figura 7.27:




FIG. 7.27
Ejemplo 7.5.

Solución: Aun cuando V_{SS} no aparece en esta configuración en compuerta común, las ecuaciones derivadas con anterioridad se pueden seguir usando con sólo sustituir $V_{SS} = 0$ V en cada ecuación donde aparece.

a. Para las características de transferencia la ecuación 7.23 se escribe

$$V_{GS} = 0 - I_D R_S$$

y $$V_{GS} = -I_D R_S$$

El origen de esta ecuación es un punto en la recta de carga y el otro se debe determinar en algún punto arbitrario. Si selecciona $I_D = 6$ mA y resuelve para V_{GS} se obtendrá lo siguiente

$$V_{GS} = -I_D R_S = -(6 \text{ mA})(680 \ \Omega) = -4.08 \text{ V}$$

Como se muestra en la figura 7.28.




FIG. 7.28
Determinación del punto Q para la red de la figura 7.27.

La curva de transferencia del dispositivo se traza utilizando

$$I_D = \frac{I_{DSS}}{4} = \frac{12 \text{ mA}}{4} = 3 \text{ mA (con } V_P/2)$$

y $$V_{GS} \cong 0.3V_P = 0.3(-6 \text{ V}) = -1.8 \text{ V (con } I_D = I_{DSS}/2)$$

La solución es

$$V_{GS_Q} \cong \mathbf{-2.6 \text{ V}}$$

b. De acuerdo con la figura 7.28,

$$I_{D_Q} \cong \mathbf{3.8 \text{ mA}}$$

c. $V_D = V_{DD} - I_D R_D$
$= 12 \text{ V} - (3.8 \text{ mA})(1.5 \text{ k}\Omega) = 12 \text{ V} - 5.7 \text{ V}$
$= \mathbf{6.3 \text{ V}}$

d. $V_G = \mathbf{0 \text{ V}}$

e. $V_S = I_D R_S = (3.8 \text{ mA})(680 \ \Omega)$

f. $V_{DS} = V_D - V_S$
$= 6.3 \text{ V} - 2.58 \text{ V}$
$= \mathbf{3.72 \text{ V}}$

7.6 CASO ESPECIAL: $V_{GS_Q} = 0$ V

Una red de valor práctico recurrente por su relativa simplicidad es la configuración de la figura 7.29. Observe que la conexión directa de la compuerta y la fuente a tierra produce $V_{GS} = 0$. Especifica que en cualquier condición de cd el voltaje de la compuerta a la fuente debe ser de cero volts. Esto originará una recta de carga vertical trazada por $V_{GS_Q} = 0\text{V}$ como se muestra en la figura 7.30.




FIG. 7.29
Configuración de un caso especial con $V_{GS_Q} = 0$V.

FIG. 7.30
Determinación del punto Q para la red de la figura 7.29.

Como la curva de transferencia de un JFET cruzará el eje vertical en I_{DSS} la corriente de drenaje de la red se ajusta a este nivel.

Por consiguiente,

$$I_{D_Q} = I_{DSS} \tag{7.29}$$

Aplicando la ley de voltajes de Kirchhoff:

$$V_{DD} - I_D R_D - V_{DS} = 0$$

y

$$V_{DS} = V_{DD} - I_D R_D \tag{7.30}$$

con

$$V_D = V_{DS} \tag{7.31}$$

y

$$V_S = 0\text{ V} \tag{7.32}$$

7.7 MOSFET TIPO EMPOBRECIMIENTO

La semejanza entre las curvas de transferencia de los JFET y de los MOSFET tipo empobrecimiento permite analizarlos de la misma manera en el dominio de cd. La diferencia principal entre los dos es que los MOSFET tipo empobrecimiento permiten puntos de operación con valores positivos de V_{GS} y niveles de I_D mayores que I_{DSS}. En realidad, para todas las configuraciones descritas hasta ahora, el análisis es el mismo si al JFET lo reemplaza un MOSFET tipo empobrecimiento.

La única parte indefinida del análisis es cómo trazar la ecuación de Shockley para valores positivos de V_{GS}. ¿Qué tan adentro de la región de valores positivos de V_{GS} y de valor de I_D mayores que I_{DSS} tiene que extenderse la curva de transferencia? En la mayoría de las situaciones, este intervalo requerido quedará bien definido por los parámetros del MOSFET y la línea de polarización resultante de la red. Algunos ejemplos revelarán el efecto de los cambios del dispositivo en el análisis resultante.

EJEMPLO 7.6 Para el MOSFET tipo empobrecimiento de canal *n* de la figura 7.31, determine:

a. I_{D_Q} y V_{GS_Q}.
b. V_{DS}.




FIG. 7.31
Ejemplo 7.6.

Solución:

a. Para las características de transferencia, $I_D = I_{DSS}/4 = 6\text{ mA}/4 = 1.5\text{ mA}$ y $V_{GS} = V_P/2 = -3V/2 = -1.5V$ definen una gráfica. Considerando el nivel de V_p y el hecho de que la ecuación de Shockley define una curva que se eleva con mayor rapidez a medida que V_{GS} se vuelve más positivo, $V_{GS} = +1$ V definirá un punto de la gráfica. Sustituyendo en la ecuación de Shockley resulta

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$
$$= 6\text{ mA}\left(1 - \frac{+1\text{ V}}{-3\text{ V}}\right)^2 = 6\text{ mA}\left(1 + \frac{1}{3}\right)^2 = 6\text{ mA}(1.778)$$
$$= 10.67\text{ mA}$$

La curva de transferencia resultante aparece en la figura 7.32. Procediendo como se describió para los JFET tenemos

Ec. (7.15): $$V_G = \frac{10\text{ M}\Omega(18\text{ V})}{10\text{ M}\Omega + 110\text{ M}\Omega} = 1.5\text{ V}$$

Ec. (7.16): $$V_{GS} = V_G - I_DR_S = 1.5\text{ V} - I_D(750\ \Omega)$$




FIG. 7.32
Determinación del punto Q para la red de la figura 7.31.

Estableciendo $I_D = 0$ mA resulta

$$V_{GS} = V_G = 1.5\text{ V}$$

Estableciendo $V_{GS} = 0$ V resulta

$$I_D = \frac{V_G}{R_S} = \frac{1.5\text{ V}}{750\ \Omega} = 2\text{ mA}$$

Los puntos de la gráfica y la línea de polarización resultante aparecen en la figura 7.32. El punto de operación es

$$I_{D_Q} = \mathbf{3.1\ mA}$$
$$V_{GS_Q} = \mathbf{-0.8\ V}$$

b. Ec. (7.19):

$$\begin{aligned} V_{DS} &= V_{DD} - I_D(R_D + R_S) \\ &= 18\text{ V} - (3.1\text{ mA})(1.8\text{ k}\Omega + 750\ \Omega) \\ &\cong \mathbf{10.1\ V} \end{aligned}$$

EJEMPLO 7.7 Repita el ejemplo 7.6 con $R_S = 150\ \Omega$.

Solución:

a. Los puntos de la gráfica son los mismos para la curva de transferencia mostrada en la figura 7.33. Para la línea de polarización,

$$V_{GS} = V_G - I_D R_S = 1.5\text{ V} - I_D(150\ \Omega)$$

Estableciendo $I_D = 0$ mA obtenemos

$$V_{GS} = 1.5\text{ V}$$

Estableciendo $V_{GS} = 0$ V resulta

$$I_D = \frac{V_G}{R_S} = \frac{1.5\text{ V}}{150\ \Omega} = 10\text{ mA}$$




FIG. 7.33
Ejemplo 7.7.

En la figura 7.33 se incluye la línea de polarización. Observe en este caso que el punto quiescente produce una corriente de drenaje mayor que I_{DSS} con un valor positivo de V_{GS}. El resultado es

$$I_{D_Q} = \mathbf{7.6\ mA}$$
$$V_{GS_Q} = \mathbf{+0.35\ V}$$

b. Ec. (7.19):

$$\begin{aligned} V_{DS} &= V_{DD} - I_D(R_D + R_S) \\ &= 18\text{ V} - (7.6\text{ mA})(1.8\text{ k}\Omega + 150\ \Omega) \\ &= \mathbf{3.18\ V} \end{aligned}$$

EJEMPLO 7.8 Determine lo siguiente para la red de la figura 7.34:

a. I_{D_Q} y V_{GS_Q}.
b. V_D.




FIG. 7.34
Ejemplo 7.8.

Solución:

a. La configuración de autopolarización da

$$V_{GS} = -I_D R_S$$

como se obtuvo para la configuración de JFET, la que indica que V_{GS} debe ser menor que 0 V. No existe por consiguiente ningún requisito para trazar la curva de transferencia con valores positivos de V_{GS}, aunque en esta ocasión de hizo para completar las características de transferencia. Un punto de la curva de las características de transferencia para $V_{GS} < 0$ V es

$$I_D = \frac{I_{DSS}}{4} = \frac{8\text{ mA}}{4} = 2\text{ mA}$$

y
$$V_{GS} = \frac{V_P}{2} = \frac{-8\text{ V}}{2} = -4\text{ V}$$

y con $V_{GS} > 0$ V, puesto que $V_p = -8$ V, seleccionaremos

$$V_{GS} = +2\text{ V}$$

y
$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2 = 8\text{ mA}\left(1 - \frac{+2\text{ V}}{-8\text{ V}}\right)^2$$
$$= 12.5\text{ mA}$$

La curva de transferencia resultante aparece en la figura 7.35. Para la línea de polarización de la red en $V_{GS} = 0$ V, $I_D = 0$ mA. Al seleccionar $V_{GS} = -6$ V obtenemos

$$I_D = -\frac{V_{GS}}{R_S} = -\frac{-6\text{ V}}{2.4\text{ k}\Omega} = 2.5\text{ mA}$$

El punto Q resultante es

$$I_{D_Q} = \mathbf{1.7\text{ mA}}$$
$$V_{GS_Q} = \mathbf{-4.3\text{ V}}$$

b. $V_D = V_{DD} - I_D R_D$
$= 20\text{ V} - (1.7\text{ mA})(6.2\text{ k}\Omega)$
$= \mathbf{9.46\text{ V}}$

El ejemplo siguiente emplea un diseño que también puede ser aplicado a transistores JFET. A primera visita parece un tanto simple, pero en realidad provoca confusiones cuando se analiza por primera vez debido al punto de operación especial.




FIG. 7.35
Determinación del punto Q para la red de la figura 7.34.

EJEMPLO 7.9 Determine V_{DS} para la red de la figura 7.36.

Solución: La conexión directa entre la compuerta y la fuente requiere que

$$V_{GS} = 0\text{ V}$$

Como V_{GS} se mantiene fijo a 0 V, la corriente de drenaje debe ser I_{DSS} (por definición). Es decir,

$$V_{GS_Q} = \mathbf{0\ V}$$

y

$$I_{D_Q} = \mathbf{10\ mA}$$

No se requiere por consiguiente trazar la curva de transferencia, y

$$\begin{aligned} V_D &= V_{DD} - I_D R_D = 20\text{ V} - (10\text{ mA})(1.5\text{ k}\Omega) \\ &= 20\text{ V} - 15\text{ V} \\ &= \mathbf{5\ V} \end{aligned}$$




FIG. 7.36
Ejemplo 7.9.

7.8 MOSFET TIPO ENRIQUECIMIENTO

Las características de transferencia del MOSFET tipo enriquecimiento son bastante diferentes de las del JFET y de los MOSFET tipo empobrecimiento, que llevan a una solución gráfica bastante diferente de las de las secciones precedentes. Ante todo, recuerde que para el MOSFET tipo enriquecimiento de canal *n*, la corriente de drenaje es cero con niveles del voltaje de la compuerta a la fuente menores que el nivel de umbral $V_{GS(Th)}$, como se muestra en la figura 7.37. Para niveles de V_{GS} mayores que $V_{GS(Th)}$, la corriente de drenaje se define como

$$I_D = k(V_{GS} - V_{GS(\text{Th})})^2 \tag{7.33}$$

Como las hojas de especificaciones en general dan el voltaje de umbral y un nivel de la corriente de drenaje ($I_{D(\text{encendido})}$) y su nivel correspondiente de $V_{GS(\text{encendido})}$, se definen dos puntos de inmediato como se muestra en la figura 7.37. Para completar la curva, se debe determinar la constante *k* de la ecuación (7.33) en la hoja de especificaciones y luego sustituyendo en la ecuación (7.33) y resolviendo para *k* como sigue:

$$\begin{aligned} I_D &= k(V_{GS} - V_{GS(\text{Th})})^2 \\ I_{D(\text{encendido})} &= k(V_{GS(\text{encendido})} - V_{GS(\text{Th})})^2 \end{aligned}$$




FIG. 7.37
Características de transferencia de un MOSFET tipo enriquecimiento de canal n.

y
$$k = \frac{I_{D(\text{encendido})}}{(V_{GS(\text{encendido})} - V_{GS(\text{Th})})^2} \qquad (7.34)$$

Con k definida, se pueden determinar otros niveles de I_D con valores seleccionados de V_{GS}. En general, un punto entre $V_{GS(\text{Th})}$ y $V_{GS(\text{encendido})}$ y uno apenas mayor que $V_{GS(\text{encendido})}$ serán suficientes para trazar la ecuación (7.33) (observe I_{D_1} y I_{D_2} en la figura 7.37).

Configuración de polarización por realimentación

La configuración de la figura 7.38 es una configuración de polarización muy popular para los MOSFET tipo enriquecimiento. El resistor R_G aporta un voltaje apropiadamente grande a la compuerta para "encender" el MOSFET. Como $I_G = 0$ mA y $V_{R_G} = 0$ V, la red equivalente aparece como se muestra en la figura 7.39.




FIG. 7.38
Configuración de polarización por realimentación.




FIG. 7.39
Equivalente de cd de la red de la figura 7.38.

Ahora existe una conexión directa entre el drenaje y la compuerta, y el resultado es

$$V_D = V_G$$

y
$$V_{DS} = V_{GS} \qquad (7.35)$$

Para el circuito de salida

$$V_{DS} = V_{DD} - I_D R_D$$

la que se escribe como sigue después de sustituir en la ecuación (7.27):

$$V_{GS} = V_{DD} - I_D R_D \tag{7.36}$$

El resultado es una ecuación que relaciona las mismas dos variables que la ecuación (7.33), el cual permite trazarlas en el mismo sistema de ejes.

Como la ecuación (7.36) es la de una línea recta, se puede emplear el mismo procedimiento antes descrito para determinar los dos puntos que definirán la curva en la gráfica. Sustituyendo $I_D = 0$ mA en la ecuación (7.36) se obtiene

$$V_{GS} = V_{DD}\big|_{I_D = 0\,\text{mA}} \tag{7.37}$$

Sustituyendo $V_{GS} = 0$ V en la ecuación (7.36), tenemos

$$I_D = \frac{V_{DD}}{R_D}\bigg|_{V_{GS} = 0\,\text{V}} \tag{7.38}$$

Las curvas definidas por las ecuaciones (7.33) y (7.36) aparecen en la figura 7.40 con el punto de operación resultante.




FIG. 7.40
Determinación del punto Q para la red de la figura 7.38.

EJEMPLO 7.10 Determine I_{D_Q} y V_{DS_Q} para el MOSFET tipo enriquecimiento de la figura 7.41.




FIG. 7.41
Ejemplo 7.10.

Solución:

Trazo de la curva de transferencia Dos puntos se definen de inmediato como se muestra en la figura 7.42. Resolviendo para k, obtenemos

$$\text{Ec. (7.34):}\quad k = \frac{I_{D(\text{encendido})}}{(V_{GS(\text{encendido})} - V_{GS(\text{Th})})^2} = \frac{6\text{ mA}}{(8\text{ V} - 3\text{ V})^2} = \frac{6\times10^{-3}}{25}\text{ A/V}^2 = \mathbf{0.24\times10^{-3}\ A/V^2}$$




FIG. 7.42
Trazo de la curva de transferencia para el MOSFET de la figura 7.41.

Para $V_{GS} = 6$ V (entre 3 y 8 V)

$$I_D = 0.24\times10^{-3}(6\text{ V} - 3\text{ V})^2 = 0.24\times10^{-3}(9) = 2.16\text{ mA}$$

como se muestra en la figura 7.42. Con $V_{GS} = 10$ V (un poco mayor que $V_{GS(\text{Th})}$),

$$I_D = 0.24\times10^{-3}(10\text{ V} - 3\text{ V})^2 = 0.24\times10^{-3}(49) = 11.76\text{ mA}$$

como también aparece en la figura 7.42. Los cuatro puntos son suficientes para trazar la curva completa para el intervalo de interés como se muestra en la figura 7.42.

Para la línea de polarización de la red

$$V_{GS} = V_{DD} - I_DR_D = 12\text{ V} - I_D(2\text{ k}\Omega)$$

$$\text{Ec. (7.37):}\quad V_{GS} = V_{DD} = 12\text{ V}\big|_{I_D=0\text{ mA}}$$

$$\text{Ec. (7.38):}\quad I_D = \frac{V_{DD}}{R_D} = \frac{12\text{ V}}{2\text{ k}\Omega} = 6\text{ mA}\big|_{V_{GS}=0\text{ V}}$$

La línea de polarización resultante aparece en la figura 7.43.

En el punto de operación,

$$I_{D_Q} = \mathbf{2.75\ mA}$$

y

$$V_{GS_Q} = 6.4\text{ V}$$

con

$$V_{DS_Q} = V_{GS_Q} = \mathbf{6.4\ V}$$




FIG. 7.43
Determinación del punto Q para la red de la figura 7.41.

Configuración de polarización por medio del divisor de voltaje

Una segunda configuración de polarización popular para el MOSFET tipo enriquecimiento aparece en la figura 7.44. El hecho de que $I_G = 0$ mA da por resultado la siguiente ecuación para V_{GG} derivada con la regla del divisor de voltaje:

$$V_G = \frac{R_2 V_{DD}}{R_1 + R_2} \tag{7.39}$$




FIG. 7.44
Configuración de polarización por medio del divisor de voltaje para un MOSFET de enriquecimiento de canal n.

Aplicando la ley de voltajes de Kirchhoff alrededor de la malla indicada de la figura 7.43 se obtiene

$$+V_G - V_{GS} - V_{R_S} = 0$$

y
$$V_{GS} = V_G - V_{R_S}$$

o
$$V_{GS} = V_G - I_D R_S \tag{7.40}$$

Para la sección de salida,

$$V_{R_S} + V_{DS} + V_{R_D} - V_{DD} = 0$$

y
$$V_{DS} = V_{DD} - V_{R_S} - V_{R_D}$$

o
$$V_{DS} = V_{DD} - I_D(R_S + R_D) \tag{7.41}$$

Como las características son una curva de I_D contra V_{GS} y la ecuación (7.40) relaciona las mismas dos variables, las dos curvas se pueden trazar en la misma gráfica y determinar una solución en su intersección. Una vez conocidas I_{D_Q} y V_{GS_Q}, se pueden determinar todas las demás cantidades de la red, tales como V_{DS}, V_D y V_S.



EJEMPLO 7.11 Determine I_{D_Q}, V_{GS_Q}, y V_{DS} para la red de la figura 7.45.

Solución:

Red

$$\text{Ec. (7.39):} \quad V_G = \frac{R_2 V_{DD}}{R_1 + R_2} = \frac{(18\,\text{M}\Omega)(40\,\text{V})}{22\,\text{M}\Omega + 18\,\text{M}\Omega} = 18\,\text{V}$$

$$\text{Ec. (7.40):} \quad V_{GS} = V_G - I_D R_S = 18\,\text{V} - I_D(0.82\,\text{k}\Omega)$$




FIG. 7.45
Ejemplo 7.11.

Cuando $I_D = 0$ mA,

$$V_{GS} = 18\text{ V} - (0\text{ mA})(0.82\text{ k}\Omega) = 18\text{ V}$$

como aparece en la figura 7.46. Cuando $V_{GS} = 0$ V.

$$V_{GS} = 18\text{ V} - I_D(0.82\text{ k}\Omega)$$
$$0 = 18\text{ V} - I_D(0.82\text{ k}\Omega)$$
$$I_D = \frac{18\text{ V}}{0.82\text{ k}\Omega} = 21.95\text{ mA}$$

como aparece en la figura 7.46.




FIG. 7.46
Determinación del punto Q para la red del ejemplo 7.11.

Dispositivo

$$V_{GS(\text{Th})} = 5\text{ V}, \qquad I_{D\,(\text{encendido})} = 3\text{ mA con } V_{GS(\text{encendido})} = 10\text{ V}$$

$$\text{Ec. (7.34):}\quad k = \frac{I_{D\,(\text{encendido})}}{(V_{GS\,(\text{encendido})} - V_{GS\,(\text{Th})})^2}$$
$$= \frac{3\text{ mA}}{(10\text{ V} - 5\text{ V})^2} = 0.12 \times 10^{-3}\text{ A/V}^2$$

y

$$I_D = k(V_{GS} - V_{GS(\text{Th})})^2$$
$$= 0.12 \times 10^{-3}(V_{GS} - 5)^2$$

la que se traza en la misma gráfica de la figura 7.46. De la cual

$$I_{D_Q} \cong \mathbf{6.7\ mA}$$
$$V_{GS_Q} = \mathbf{12.5\ V}$$

Ec. (7.41):
$$\begin{aligned} V_{DS} &= V_{DD} - I_D(R_S + R_D) \\ &= 40\text{ V} - (6.7\text{ mA})(0.82\text{ k}\Omega + 3.0\text{ k}\Omega) \\ &= 40\text{ V} - 25.6\text{ V} \\ &= \mathbf{14.4\ V} \end{aligned}$$

7.9 TABLA DE RESUMEN

Ahora que ya se presentaron las configuraciones más populares para los diversos FET, la tabla 7.1 resume los resultados básicos y demuestra la similitud del método para varias configuraciones. También revela que el análisis general de las configuraciones de cd de los FET no es muy complejo. Una vez que se establecen las características de transferencia, se puede trazar la línea de autopolarización de la red y determinar el punto Q en la intersección de la característica de transferencia del dispositivo y la curva de polarización de la red. El análisis restante es simplemente la aplicación de las leyes básicas de análisis de circuitos.

7.10 REDES COMBINADAS

Con el análisis de cd de varias configuraciones de BJT y FET establecido, se presenta la oportunidad de analizar redes con ambos tipos de dispositivos. Fundamentalmente, para el análisis sólo se requiere que *primero* abordemos el dispositivo que proporcionará un nivel de corriente o voltaje en las terminales. En general luego se abre la puerta para calcular otras cantidades y concentrarse en las incógnitas restantes. Éstos en general son problemas particularmente interesantes por el reto que implica encontrar la puerta y luego utilizar los resultados de las secciones pasadas y el capítulo 4 para determinar las cantidades importantes para cada dispositivo. Las ecuaciones y relaciones utilizadas son las que se emplearon en más de una ocasión; no se requiere desarrollar métodos nuevos de análisis.

EJEMPLO 7.12 Determine los niveles de V_D y V_C para la red de la figura 7.47.




FIG. 7.47
Ejemplo 7.12.

TABLA 7.1
Configuraciones de polarización del FET

Tipo	Configuración	Ecuaciones pertinentes	Solución gráfica
Polarización fija del JFET		$V_{GS_Q} = -V_{GG}$ $V_{DS} = V_{DD} - I_D R_S$	
Autopolarización del JFET		$V_{GS} = -I_D R_S$ $V_{DS} = V_{DD} - I_D(R_D + R_S)$	
Polarización por medio del divisor de voltaje del JFET		$V_G = \frac{R_2 V_{DD}}{R_1 + R_2}$ $V_{GS} = V_G - I_D R_S$ $V_{DS} = V_{DD} - I_D(R_D + R_S)$	
Compuerta común del JFET		$V_{GS} = V_{SS} - I_D R_S$ $V_{DS} = V_{DD} + V_{SS} - I_D(R_D + R_S)$	
JFET $(R_D = 0\ \Omega)$		$V_{GS} = -I_D R_S$ $V_D = V_{DD}$ $V_S = I_D R_S$ $V_{DS} = V_{DD} - I_S R_S$	
JFET caso especial $(V_{GS_Q} = 0\text{ V})$		$V_{GS_Q} = 0\text{ V}$ $I_{D_Q} = I_{DSS}$	
Polarización fija de MOSFET tipo empobrecimiento (y MESFET)		$V_{GS_Q} = +V_{GG}$ $V_{DS} = V_{DD} - I_D R_S$	
Polarización por medio del divisor de voltaje del MOSFET tipo empobrecimiento (y MESFET)		$V_G = \frac{R_2 V_{DD}}{R_1 + R_2}$ $V_{GS} = V_G - I_S R_S$ $V_{DS} = V_{DD} - I_D(R_D + R_S)$	
Configuración por realimentación del MOSFET tipo enriquecimiento (y MESFET)		$V_{GS} = V_{DS}$ $V_{GS} = V_{DD} - I_D R_D$	
Polarización por medio del divisor de voltaje del MOSFET tipo enriquecimiento (y MESFET)		$V_G = \frac{R_2 V_{DD}}{R_1 + R_2}$ $V_{GS} = V_G - I_D R_S$	

Solución: Por experiencia ahora sabemos que V_{GS} en general es una cantidad importante para determinar o escribir una ecuación cuando se analizan redes de JFET. Como V_{GS} es un nivel para el cual una solución intermedia no es obvia, prestemos ahora atención a la configuración de transistor. La configuración del divisor de voltaje es aquella en la que se puede aplicar la técnica aproximada ($\beta R_E = 180 \times 1.6\text{ k}\Omega = 288\ \Omega > 10R_2 = 240\text{ k}\Omega$, y que permite determinar V_B utilizando la regla del divisor de voltaje en el circuito de entrada.

Para V_B,

$$V_B = \frac{24\text{ k}\Omega(16\text{ V})}{82\text{ k}\Omega + 24\text{ k}\Omega} = 3.62\text{ V}$$

Con base en el hecho de que $V_{BE} = 0.7$ V resulta

$$V_E = V_B - V_{BE} = 3.62\text{ V} - 0.7\text{ V}$$
$$= 2.92\text{ V}$$

y
$$I_E = \frac{V_{RE}}{R_E} = \frac{V_E}{R_E} = \frac{2.92\text{ V}}{1.6\text{ k}\Omega} = 1.825\text{ mA}$$

con
$$I_C \cong I_E = 1.825\text{ mA}$$

A continuación, vemos que para esta configuración

$$I_D = I_S = I_C$$

y
$$V_D = 16\text{ V} - I_D(2.7\text{ k}\Omega)$$
$$= 16\text{ V} - (1.825\text{ mA})(2.7\text{ k}\Omega) = 16\text{ V} - 4.93\text{ V}$$
$$= \mathbf{11.07\text{ V}}$$

La pregunta de cómo determinar V_C no es tan obvia. Tanto V_{CE} como V_{DS} son cantidades desconocidas, lo que no nos permite establecer un vínculo entre V_D y V_C o entre V_E y V_D. Un examen más cuidadoso de la figura 7.47 revela que V_C está vinculada a V_B por V_{GS} (suponiendo que $V_{R_G} = 0$ V). Como conocemos V_B si podemos determinar V_{GS}, V_C se determina desde

$$V_C = V_B - V_{GS}$$

Surge entonces la pregunta sobre cómo encontrar el nivel de V_{GS_Q} a partir del valor quiescente de I_D. Los dos están relacionados por la ecuación de Shockley:

$$I_{D_Q} = I_{DSS}\left(1 - \frac{V_{GS_Q}}{V_P}\right)^2$$

y V_{GS_Q} se podría encontrar matemáticamente resolviendo para V_{GS_Q} y sustituyendo valores numéricos. Sin embargo, recurramos al método gráfico y simplemente trabajemos en el orden inverso empleado en las secciones precedentes. Primero tracemos las características de transferencia de JFET como se muestra en la figura 7.48. Luego establecemos el nivel por medio de una línea horizontal como se muestra en la figura. Entonces determinamos V_{GS_Q} trazando una línea descendente del punto de operación al eje horizontal para obtener

$$V_{GS_Q} = \mathbf{-3.7\text{ V}}$$




FIG. 7.48
Determinación del punto Q para la red de la figura 7.47.

El nivel de V_C lo da

$$V_C = V_B - V_{GS_Q} = 3.62\text{ V} - (-3.7\text{ V})$$
$$= \mathbf{7.32\text{ V}}$$

EJEMPLO 7.13 Determine V_D para la red de la figura 7.49.

Solución: En este caso no existe una trayectoria obvia para determinar un nivel de corriente o voltaje para la configuración de transistor. Sin embargo, recurriendo al JFET autopolarizado, podemos derivar una ecuación para V_{GS} y determinar el punto quiescente resultante por medio de técnicas gráficas. Es decir,

$$V_{GS} = -I_D R_S = -I_D(2.4\text{ k}\Omega)$$

que da como resultado la línea de autopolarización que aparece en la figura 7.50, la cual establece un punto quiescente en

$$V_{GS_Q} = -2.6\text{ V}$$
$$I_{D_Q} = 1\text{ mA}$$

16 V
3.6 kΩ
470 kΩ
β = 80
V_D
I_{DSS} = 8 mA
V_P = –4 V
2.4 kΩ

FIG. 7.49
Ejemplo 7.13.

I_D (mA)
8 I_{DSS}
7
6
5
4
3
2
1.67 mA
1
I_{D_Q} = 1 mA
–4 –3 –2 –1 0
V_P
V_{GS_Q} = –2.6 V

FIG. 7.50
Determinación del punto Q para la red de la figura 7.49.

Para el transistor,

$$I_E \cong I_C = I_D = 1\text{ mA}$$

y

$$I_B = \frac{I_C}{\beta} = \frac{1\text{ mA}}{80} = 12.5\,\mu\text{A}$$

$$V_B = 16\text{ V} - I_B(470\text{ k}\Omega)$$
$$= 16\text{ V} - (12.5\,\mu\text{A})(470\text{ k}\Omega) = 16\text{ V} - 5.875\text{ V}$$
$$= 10.125\text{ V}$$

y

$$V_E = V_D = V_B - V_{BE}$$
$$= 10.125\text{ V} - 0.7\text{ V}$$
$$= \mathbf{9.425\text{ V}}$$

7.11 DISEÑO

El proceso de diseño no se limita solamente a condiciones de cd. El área de aplicación, el nivel de amplificación deseado, la intensidad de la señal y las condiciones de operación, son sólo algunas de las condiciones que intervienen en un proceso de diseño total. Sin embargo, primero nos concentramos en establecer las condiciones de cd seleccionadas.

Por ejemplo, si se especifican los niveles de V_D e I_D para la red de la figura 7.51, se puede determinar el nivel de V_{GS_Q} a partir de la curva de transferencia y por tanto R_S se puede determinar a partir de $V_{GS} = -I_D R_S$. Si está especificado V_{DD}, el nivel de R_D se puede calcular entonces a partir de $R_D = (V_{DD} - V_D)/I_D$. Desde luego, los valores de R_S y R_D no pueden ser valores comerciales estándar, ya que se requiere que se empleen los valores comerciales más cercanos. Sin embargo, con la tolerancia (intervalo de valores) normalmente especificada para los parámetros de

V_{DD}
I_D
R_D
V_D
R_S

FIG. 7.51
Configuración de autopolarización que se va a diseñar.

una red, la leve variación debida a la selección de valores estándar, rara vez originará un problema real en el proceso de diseño.

La anterior es sólo una posibilidad para la fase de diseño que implica la red de la figura 7.51. Es posible que sólo se especifiquen V_{DD} y R_D junto con el nivel de V_{DS}. Puede que se tenga que especificar el dispositivo que se va a emplear junto con el nivel de R_S. Parece lógico que el dispositivo seleccionado deba tener un V_{DS} máximo mayor que el valor especificado por un margen seguro.

En general, es una buena práctica de diseño para amplificadores lineales seleccionar puntos de operación que no propicien el nivel de saturación (I_{DSS}) o las regiones de corte (V_p). Los niveles de V_{GS_Q} cercanos a $V_p/2$ o los niveles de I_{D_Q} cercanos a $I_{DSS}/2$ ciertamente son puntos de inicio razonables en el diseño. Desde luego, en todo procedimiento de diseño no se deben exceder los niveles máximos de I_D y V_{DS}, tal como aparecen en la hoja de especificaciones.

Los ejemplos siguientes están orientados al diseño o la síntesis en el sentido de que se proporcionan niveles específicos y que se deben determinar parámetros de red tales como R_D, R_S, V_{DD}, etc. Sea como fuere, el enfoque en muchos aspectos es el opuesto al que se describió en secciones anteriores. En algunos casos, sólo es cuestión de aplicar la ley de Ohm en su forma apropiada. En particular, se solicitan niveles resistivos, el resultado a menudo se obtiene aplicando simplemente la ley de Ohm en la forma siguiente:

$$R_{\text{desconocida}} = \frac{V_R}{I_R} \tag{7.42}$$

donde V_R e I_R a menudo son parámetros que se pueden determinar directamente a partir de los niveles especificados de voltaje y corriente.

EJEMPLO 7.14 Para la red de la figura 7.52, se especifican los niveles de V_{D_Q} y I_{D_Q}. Determine los valores requeridos de R_D y R_S. ¿Cuáles son los valores comerciales estándar más cercanos?




FIG. 7.52
Ejemplo 7.14.

Solución: Cómo se define en la ecuación (7.42),

$$R_D = \frac{V_{R_D}}{I_{D_Q}} = \frac{V_{DD} - V_{D_Q}}{I_{D_Q}}$$

y

$$= \frac{20\text{ V} - 12\text{ V}}{2.5\text{ mA}} = \frac{8\text{ V}}{2.5\text{ mA}} = \mathbf{3.2\ k\Omega}$$

La curva de transferencia en la figura 7.53 y la línea horizontal trazada por $I_{D_Q} = 2.5$ mA determinan $V_{GS_Q} = -1$ V, y aplicando $V_{GS} = -I_D R_S$ establece el nivel de R_S.

$$R_S = \frac{-(V_{GS_Q})}{I_{D_Q}} = \frac{-(-1\text{ V})}{2.5\text{ mA}} = \mathbf{0.4\ k\Omega}$$

Los valores comerciales estándar más cercanos son

$$R_D = 3.2\text{ k}\Omega \Rightarrow \mathbf{3.3\ k\Omega}$$
$$R_S = 0.4\text{ k}\Omega \Rightarrow \mathbf{0.39\ k\Omega}$$




FIG. 7.53
Determinación de V_{GS_Q} para la red de la figura 7.52.

EJEMPLO 7.15 Para la configuración de polarización por medio del divisor de voltaje de la figura 7.54, si $V_D = 12\text{ V}$ y $V_{GS_Q} = -2\text{ V}$, determine el valor de R_S.




FIG. 7.54
Ejemplo 7.15.

Solución: El nivel de V_G se determina como sigue:

$$V_G = \frac{47\text{ k}\Omega(16\text{ V})}{47\text{ k}\Omega + 91\text{ k}\Omega} = 5.44\text{ V}$$

con

$$I_D = \frac{V_{DD} - V_D}{R_D}$$

$$= \frac{16\text{ V} - 12\text{ V}}{1.8\text{ k}\Omega} = 2.22\text{ mA}$$

Luego se escribe la ecuación para V_{GS} y se sustituyen los valores conocidos:

$$V_{GS} = V_G - I_D R_S$$

$$-2\text{ V} = 5.44\text{ V} - (2.22\text{ mA})R_S$$

$$-7.44\text{ V} = -(2.22\text{ mA})R_S$$

y

$$R_S = \frac{7.44\text{ V}}{2.22\text{ mA}} = \mathbf{3.35\text{ k}\Omega}$$

El valor comercial estándar más cercano es 3.3 kΩ.

EJEMPLO 7.16 Los niveles de V_{DS} e I_D se especifican como $V_{DS} = \frac{1}{2}V_{DD}$ e $I_D = I_{D(\text{encendido})}$ para la red de la figura 7.55. Determine los niveles de V_{DD} y R_D.

Solución: Con $I_D = I_{D(\text{encendido})} = 4\text{ mA}$ y $V_{GS} = V_{GS(\text{encendido})} = 6\text{ V}$, para esta configuración.

$$V_{DS} = V_{GS} = \tfrac{1}{2}V_{DD}$$

y

$$6\text{ V} = \tfrac{1}{2}V_{DD}$$

de modo que

$$V_{DD} = \mathbf{12\text{ V}}$$

Aplicando la ecuación (7.42) resulta

$$R_D = \frac{V_{R_D}}{I_D} = \frac{V_{DD} - V_{DS}}{I_{D(\text{encendido})}} = \frac{V_{DD} - \frac{1}{2}V_{DD}}{I_{D(\text{encendido})}} = \frac{\frac{1}{2}V_{DD}}{I_{D(\text{encendido})}}$$

y

$$R_D = \frac{6\text{ V}}{4\text{ mA}} = \mathbf{1.5\text{ k}\Omega}$$

el cual es un valor comercial estándar

FIG. 7.55
Ejemplo 7.16.

7.12 SOLUCIÓN DE FALLAS

Con cuánta frecuencia se construye una red con gran cuidado, sólo para descubrir que cuando se aplica la potencia, la respuesta es totalmente inesperada y no concuerda con los cálculos teóricos. ¿Cuál es el siguiente paso? ¿Es una mala conexión? ¿Una lectura equivocada del código de colores de un elemento resistivo? ¿Un error en el proceso de construcción? La cantidad de posibilidades parece vasta y a menudo frustrante. El proceso de solución de fallas descrito por primera vez en el análisis de configuraciones del transistor de BJT, deberá reducir la lista y aislar el área del problema siguiendo un plan de ataque definido. En general, el proceso se inicia con una reverificación de la construcción de la red y las conexiones terminales. Luego le sigue una comprobación de los niveles de voltaje entre terminales específicas y tierra o entre las terminales de la red. Rara vez se miden los niveles de corriente puesto que tales maniobras requieren perturbar la estructura de la red para insertar el medidor. Por supuesto, una vez que se obtienen los niveles de voltaje, se pueden calcular los niveles de corriente por medio de la ley de Ohm. En todo caso, se debe tener alguna idea del nivel de voltaje o corriente esperado para que la medición tenga alguna importancia. En total, por consiguiente, el proceso de solución de fallas se puede iniciar con alguna esperanza de éxito sólo si entiende la operación básica de la red junto con algunos niveles de voltaje o corriente esperados. Para el amplificador con JFET de canal n, es evidente que el valor quiescente de V_{GS_Q} está limitado a 0 V o a un voltaje negativo. Para la red de la figura 7.56, V_{GS_Q} está limitado a valores negativos en el intervalo de 0 V a V_p. Si se inserta un medidor como se muestra en la figura 7.55 con el cable positivo (normalmente rojo) a la compuerta y el cable negativo (normalmente negro) a la fuente, la lectura resultante deberá tener un signo negativo y una magnitud de algunos volts. Cualquier otra respuesta se considerará sospechosa y tiene que ser investigada.




FIG. 7.56
Verificación de la operación de cd de la configuración de autopolarización del JFET.

Por lo común, el nivel de V_{DS} es de entre 25% y 75% de V_{DD}. Una lectura de 0 V para V_{DS}, claramente indica que o el circuito de salida tiene una "abertura" o el JFET tiene un cortocircuito interno entre el drenaje y la fuente. Si V_D es de V_{DD} voltios, obviamente no existe una caída a través de R_D debido la falta de corriente a través de R_D y habrá que comprobar las conexiones para continuidad.

Si el nivel de V_{DS} parece incorrecto, la continuidad del circuito de salida es fácil de verificar conectando a tierra el cable negativo del voltímetro y midiendo los niveles de voltaje de V_{DD} a tierra con el cable positivo. Si $V_D = V_{DD}$, la corriente a través de R_D puede ser de cero, pero hay continuidad entre V_D y V_{DD}. Si $V_S = V_{DD}$, el dispositivo no está abierto entre el drenaje y la fuente, pero tampoco está "encendido". Sin embargo, se confirma la continuidad a través de V_S. En este caso es posible que haya una conexión deficiente entre R_S y tierra que pudiera no ser detectada. La conexión interna entre el alambre del cable y el conector de terminal puede estar cortada. También hay otras posibilidades, como un dispositivo en cortocircuito del drenaje a la fuente, pero el reparador de fallas simplemente tiene que reducir las posibles causas de un mal funcionamiento.

La continuidad de una red también se puede comprobar midiendo el voltaje a través de cualquier resistor de la red (excepto R_G en la configuración de JFET). Una indicación de 0 V revela de inmediato la ausencia de corriente a través del elemento debido a un circuito abierto en la red.

El elemento más sensible en las configuraciones de BJT y JFET es el amplificador. La aplicación de un voltaje excesivo durante la fase de construcción o prueba, o bien el uso de valores de resistor incorrectos, da lugar a altos niveles de corriente que pueden destruir el dispositivo. Si duda de la condición del amplificador, la mejor prueba para el FET es el trazador de curvas puesto que no sólo revela si el dispositivo está en condiciones de operar, sino también su intervalo de niveles de corriente y voltaje. Algunos probadores pueden revelar que el dispositivo sigue estando fundamentalmente en orden sin que revele si su intervalo de operación se ha reducido severamente.

El desarrollo de buenas técnicas de solución de fallas se deriva sobre todo de la experiencia y de un nivel de confianza sobre qué esperar y por qué. Hay, sin embargo, ocasiones en que las razones de una respuesta extraña parecen desaparecer misteriosamente cuando verifica una red. En esos casos es mejor no confiarse y continuar con la construcción. Es necesario encontrar y corregir la causa de una situación tan sensible de "continuar o detenerse", o puede volver a ocurrir en el momento más inoportuno.

7.13 LOS FET DE CANAL *p*



El análisis realizado hasta ahora se ha limitado a sólo FET de canal n. Para los FET de canal p se emplea una imagen de espejo de las curvas de transferencia y las direcciones de la corriente definidas se invierten como se muestra en la figura 7.57 para los diversos tipos de FET.




FIG. 7.57
Configuración de canal p. (a) JFET; (b) MOSFET tipo empobrecimiento; (c) MOSFET tipo enriquecimiento.

Observe que para cada una de las configuraciones de la figura 7.57 el voltaje de alimentación ahora es un voltaje negativo que absorbe corriente en la dirección indicada. En particular, observe que la notación de subíndice doble para voltajes se sigue utilizando tal como se definió para el dispositivo de canal *n*: V_{GS}, V_{DS}, etc. En este caso, sin embargo, V_{GS} es positivo (positivo o negativo para el MOSFET tipo empobrecimiento) y V_{DS} negativo.

Debido a las semejanzas entre el análisis de un dispositivo de canal *n* y uno de canal *p*, se puede suponer un dispositivo de canal *n* e invertir el voltaje de alimentación y realizar todo el análisis. Al obtener los resultados, la magnitud de cada cantidad será la correcta, aun cuando se tengan que invertir las polaridades de voltaje y la dirección de la corriente. Sin embargo, el si-

guiente ejemplo demostrará que con la experiencia adquirida con el análisis de un dispositivo de canal n, el análisis de dispositivos de canal p es muy sencillo.

EJEMPLO 7.17 Determine I_{D_Q}, V_{GS_Q}, y V_{DS} para el JFET de canal p de la figura 7.58.




FIG. 7.58
Ejemplo 7.17.

Solución: Tenemos

$$V_G = \frac{20\,\text{k}\Omega(-20\text{ V})}{20\,\text{k}\Omega + 68\,\text{k}\Omega} = -4.55\text{ V}$$

Al aplicar la ley de voltajes de Kirchhoff obtenemos

$$V_G - V_{GS} + I_D R_S = 0$$

y

$$V_{GS} = V_G + I_D R_S$$

Seleccionando $I_D = 0$ mA resulta

$$V_{GS} = V_G = -4.55\text{ V}$$

como aparece en la figura 7.59.




FIG. 7.59
Determinación del punto Q para la configuración del JFET de la figura 7.58.

Seleccionando $V_{GS} = 0$ V, obtenemos

$$I_D = -\frac{V_G}{R_S} = -\frac{-4.55\text{ V}}{1.8\,\text{k}\Omega} = 2.53\text{ mA}$$

como también aparece en la figura 7.59.

El punto quiescente obtenido en la figura 7.59 es

$$I_{D_Q} = \mathbf{3.4\ mA}$$
$$V_{GS_Q} = \mathbf{1.4\ V}$$

Para V_{DS}, la ley de voltajes de Kirchhoff da

$$-I_D R_S + V_{DS} - I_D R_D + V_{DD} = 0$$

y

$$\begin{aligned} V_{DS} &= -V_{DD} + I_D(R_D + R_S) \\ &= -20\ \text{V} + (3.4\ \text{mA})(2.7\ \text{k}\Omega + 1.8\ \text{k}\Omega) \\ &= -20\ \text{V} + 15.3\ \text{V} \\ &= \mathbf{-4.7\ V} \end{aligned}$$

7.14 CURVA DE POLARIZACIÓN UNIVERSAL DEL JFET

Como la solución de cd de una configuración de FET requiere que se trace la curva de transferencia para cada análisis, se desarrolló una curva universal la cual se puede utilizar para cualquier nivel de I_{DSS} y V_p. La curva universal para un JFET de canal *n* o MOSFET tipo empobrecimiento (para valores negativos de V_{GS_Q}) aparece en la figura 7.60. Observe que el eje horizontal no es el de V_{GS} sino el de un nivel normalizado definido por $V_{GS}/|V_P|$, el $|V_P|$ cual indica que se tiene que emplear sólo la magnitud de V_p, no su signo. Para el eje vertical, la escala también es un nivel normalizado de I_D/I_{DSS}. El resultado es que cuando $I_D = I_{DSS}$, la relación es 1, y cuando $V_{GS} = V_p$, la relación $V_{GS}/|V_p|$ es -1. Observe también que la escala para I_D/I_{DSS} está situada a la izquierda y no a la derecha, como sucedía para I_D en ejercicios pasados. Las dos escalas adicionales del lado derecho requieren una introducción. Puede utilizar la escala vertical *m* para determinar la solución de configuraciones de polarización fija. La otra escala, *M*, se emplea junto con la escala *m* para determinar la solución de configuraciones del divisor de voltaje. La asigna-




FIG. 7.60
Curva de polarización de JFET universal.

ción de las escalas para m y M se deriva de un desarrollo matemático que implica ecuaciones de red y las escalas normalizadas que se acaban de introducir. La descripción que sigue no se concentrará en por qué la escala m abarca desde 0 hasta 5 con $V_{GS}/|V_P| = -0.2$ y la escala M abarca desde 0 hasta 1 con $V_{GS}/|V_P| = 0$, sino en cómo se utilizan las escalas resultantes para obtener una solución para las configuraciones. Las ecuaciones para m y M son las siguientes con V_G definido por la ecuación (7.15):

$$m = \frac{|V_P|}{I_{DSS}R_S} \tag{7.43}$$

$$M = m \times \frac{V_G}{|V_P|} \tag{7.44}$$

con $$V_G = \frac{R_2 V_{DD}}{R_1 + R_2}$$

Tenga en cuenta que la belleza de este enfoque es que no se requiere trazar la curva de transferencia para cada análisis, que la superposición de la línea de polarización es mucho más fácil y que los cálculos son menos. El uso de los ejes m y M se describe mejor por medio de ejemplos que emplean las escalas. Una vez que el procedimiento se entiende con claridad, el análisis puede ser bastante rápido con un buen grado de precisión.

EJEMPLO 7.18 Determine los valores quiescentes de I_D y V_{GS} para la figura 7.61.




FIG. 7.61
Ejemplo 7.18.

Solución: Calculando el valor de m, obtenemos

$$m = \frac{|V_P|}{I_{DSS}R_S} = \frac{|-3\text{ V}|}{(6\text{ mA})(1.6\text{ k}\Omega)} = 0.31$$

La línea de autopolarización definida por R_S se grafica trazando una línea recta desde el origen a través de un punto definido por $m = 0.31$, como se muestra en la figura 7.62.

El punto Q resultante:

$$\frac{I_D}{I_{DSS}} = 0.18 \quad \text{y} \quad \frac{V_{GS}}{|V_P|} = -0.575$$

Los valores quiescentes de I_D y V_{GS} se pueden determinar entonces como sigue:

$$I_{D_Q} = 0.18 I_{DSS} = 0.18(6\text{ mA}) = \mathbf{1.08\text{ mA}}$$

y $$V_{GS_Q} = -0.575|V_P| = -0.575(3\text{ V}) = \mathbf{-1.73\text{ V}}$$




FIG. 7.62
Curva universal para los ejemplos 7.18 y 7.19.

EJEMPLO 7.19 Determine los valores quiescentes de I_D y V_{GS} para la red de la figura 7.63.




FIG. 7.63
Ejemplo 7.19.

Solución: Calculando m da

$$m = \frac{|V_P|}{I_{DSS}R_S} = \frac{|-6\text{ V}|}{(8\text{ mA})(1.2\text{ k}\Omega)} = 0.625$$

Y V_G se obtiene como

$$V_G = \frac{R_2 V_{DD}}{R_1 + R_2} = \frac{(220\,\text{k}\Omega)(18\,\text{V})}{910\,\text{k}\Omega + 220\,\text{k}\Omega} = 3.5\,\text{V}$$

Para encontrar M tenemos

$$M = m \times \frac{V_G}{|V_P|} = 0.625\left(\frac{3.5\,\text{V}}{6\,\text{V}}\right) = 0.365$$

Con m y M determinadas, puede trazar la línea de polarización en la figura 7.62. En particular, observe que aun cuando el nivel de I_{DSS} y V_p son muy diferentes para las dos redes, puede emplear la misma curva universal. Primero determine M sobre el eje M como se muestra en la figura 7.62. Luego trace una línea horizontal hasta el eje m y, en el punto de intersección, agregue la magnitud de m como se muestra en la figura. Utilizando el punto resultante en el eje m y la intersección M trace la línea recta para cortar la curva de transferencia y definir el punto Q. Es decir,

$$\frac{I_D}{I_{DSS}} = 0.53 \qquad \text{y} \qquad \frac{V_{GS}}{|V_P|} = -0.26$$

y $$I_{D_Q} = 0.53 I_{DSS} = 0.53(8\,\text{mA}) = \mathbf{4.24\,mA}$$

con $$V_{GS_Q} = -0.26|V_P| = -0.26(6\,\text{V}) = \mathbf{-1.56\,V}$$

7.15 APLICACIONES PRÁCTICAS

Las aplicaciones que aquí se describieron aprovecharon al máximo la alta impedancia de entrada de los transistores de efecto de campo, el aislamiento entre los circuitos de compuerta y drenaje, y la región lineal de las características de JFET que permiten simular de forma aproximada el dispositivo con un elemento resistivo entre el drenaje y la fuente.

Resistor controlado por voltaje (amplificador no inversor)

Una de las aplicaciones más comunes del JFET es como resistor variable cuya valor de resistencia lo controla el voltaje de cd aplicado en la terminal de compuerta. En la figura 7.64a se indica con claridad la región lineal de un transistor de JFET. Observe que en esta región todas las curvas se inician en el origen y siguen una trayectoria bastante recta a medida que el voltaje del drenaje a la fuente y la corriente de drenaje se incrementan. Recuerde que en sus cursos básicos de cd se asentaba que **la curva de un resistor fijo no es nada más que una línea recta con su origen en la intersección de los ejes.**

En la figura 7.64b, la región lineal se expandió a un voltaje máximo del drenaje a la fuente de aproximadamente 0.5 V. Observe que aun cuando las líneas tienen cierta curvatura, pueden ser representadas de forma aproximada con facilidad por líneas rectas, todas con su origen en la intersección de los ejes y una pendiente determinada por el voltaje de cd de la compuerta a la fuente. Recuerde por exposiciones anteriores que **para una curva $I-V$ donde la corriente es el eje vertical y el voltaje el horizontal, cuanto más pronunciada sea la pendiente, menor será la resistencia; y, cuanto más horizontal sea la curva mayor será la resistencia**. El resultado es que la resistencia de la línea vertical es de 0 Ω y la de la línea horizontal infinita. Con $V_{GS} = 0$ V, la pendiente es máxima y la resistencia mínima. A medida que el voltaje de la compuerta a la fuente se vuelve cada vez más negativo, la pendiente se reduce hasta que es casi horizontal cerca del voltaje de estrangulamiento.

Es importante recordar que esta región lineal está limitada a niveles de V_{DS} que son relativamente pequeños comparados con el voltaje de estrangulamiento. En general, $\boldsymbol{V_{DS} \ll V_{DS_{\text{máx}}}}$ **y** $\boldsymbol{|V_{GS}| \ll |V_P|}$**. definen la región lineal de un JFET.**

Utilizando la ley de Ohm, calculemos la resistencia asociada con cada una de las curvas de la figura 7.64b y la corriente que se produce con un voltaje del drenaje a la fuente de 0.4 V.

$$V_{GS} = 0\,\text{V}: \qquad R_{DS} = \frac{V_{DS}}{I_{DS}} = \frac{0.4\,\text{V}}{4\,\text{mA}} = \mathbf{100\,\Omega}$$

$$V_{GS} = -0.5\,\text{V}: \qquad R_{DS} = \frac{V_{DS}}{I_{DS}} = \frac{0.4\,\text{V}}{2.5\,\text{mA}} = \mathbf{160\,\Omega}$$

$$V_{GS} = -1\,\text{V}: \qquad R_{DS} = \frac{V_{DS}}{I_{DS}} = \frac{0.4\,\text{V}}{1.5\,\text{mA}} = \mathbf{267\,\Omega}$$




FIG. 7.64
Características del JFET; (a) definición de la región lineal; (b) expansión de la región lineal.

$$V_{GS} = -1.5\text{ V:} \quad R_{DS} = \frac{V_{DS}}{I_{DS}} = \frac{0.4\text{ V}}{0.9\text{ mA}} = \mathbf{444\ \Omega}$$

$$V_{GS} = -2\text{ V:} \quad R_{DS} = \frac{V_{DS}}{I_{DS}} = \frac{0.4\text{ V}}{0.5\text{ mA}} = \mathbf{800\ \Omega}$$

$$V_{GS} = -2.5\text{ V:} \quad R_{DS} = \frac{V_{DS}}{I_{DS}} = \frac{0.4\text{ V}}{0.12\text{ mA}} = \mathbf{3.3\ k\Omega}$$

En particular, observe cómo **se incrementa la resistencia del drenaje a la fuente a medida que el voltaje de la compuerta a la fuente se aproxima al valor de estrangulamiento.**

Estos resultados se pueden comprobar con la ecuación (6.1) utilizndo el voltaje de estrangulamiento de -3 V y $R_o = 100\ \Omega$ con $V_{GS} = 0$ V. Tenemos

$$R_{DS} = \frac{R_o}{\left(1 - \dfrac{V_{GS}}{V_P}\right)^2} = \frac{100\ \Omega}{\left(1 - \dfrac{V_{GS}}{-3\text{ V}}\right)^2}$$

$$V_{GS} = -0.5\text{ V:} \quad R_{DS} = \frac{100\ \Omega}{\left(1 - \dfrac{-0.5\text{ V}}{-3\text{ V}}\right)^2} = \mathbf{144\ \Omega} \quad (\text{contra los } 160\ \Omega \text{ anteriores})$$

$$V_{GS} = -1\text{ V:} \quad R_{DS} = \frac{100\ \Omega}{\left(1 - \dfrac{-1\text{ V}}{-3\text{ V}}\right)^2} = \mathbf{225\ \Omega} \quad (\text{contra los } 267\ \Omega \text{ anteriores})$$

$$V_{GS} = -1.5\text{ V:} \quad R_{DS} = \frac{100\ \Omega}{\left(1 - \dfrac{-1.5\text{ V}}{-3\text{ V}}\right)^2} = \mathbf{400\ \Omega} \quad (\text{contra los } 444\ \Omega \text{ anteriores})$$

$$V_{GS} = -2\text{ V}: \qquad R_{DS} = \frac{100\ \Omega}{\left(1 - \dfrac{-2\text{ V}}{-3\text{ V}}\right)^2} = \mathbf{900\ \Omega} \quad \text{(contra los 800 }\Omega\text{ anteriores)}$$

$$V_{GS} = -2.5\text{ V}: \quad R_{DS} = \frac{100\ \Omega}{\left(1 - \dfrac{-2.5\text{ V}}{-3\text{ V}}\right)^2} = \mathbf{3.6\ k\Omega} \quad \text{(contra los 3.3 k}\Omega\text{ anteriores)}$$

Aun cuando los resultados no coinciden con exactitud, en la mayoría de las aplicaciones la ecuación (6.1) proporciona una excelente aproximación al nivel de resistencia real para R_{DS}.

Tenga en cuenta que **los posibles niveles de V_{GS} entre 0 V y el valor de estrangulamiento son infinitos** lo que da por resultado que los valores del resistor oscilen entre 100 Ω y 3.3 Ω. En general, por consiguiente, el planteamiento anterior se resume en la figura 7.65a. Con $V_{GS} = 0$ V, se obtendría la equivalencia de la figura 7.65b; con $V_{GS} = -1.5$, la equivalencia de la figura 7.65c, etcétera.

(a)

(b)

(c)

FIG. 7.65
Resistencia de drenaje controlada por voltaje de un JFET: (a) equivalencia general; (b) con $V_{GS} = 0$ V; (c) con $V_{GS} = -1.5$ V.

Investiguemos ahora el uso de esta resistencia de drenaje controlada por voltaje en el amplificador no inversor de la figura 7.66a: **no inversor indica que las señales de entrada y salida están en fase**. El amplificador operacional de la figura 7.66a se analiza en detalle en el capítulo 10 y la ecuación para la ganancia se deriva en la sección 10.4.

Si $R_f = R_1$, la ganancia resultante es 2, como se muestra por medio de las señales senoidales en fase de la figura 7.66a. En la figura 7.66b, el resistor variable se reemplazó con un JFET de canal *n*. Si $R_f = 3.3$ kΩ y si se empleara el resistor de la figura 7.64, la ganancia se podría extender desde $1 + 3.3\text{ k}\Omega/3.3.\ \Omega = 2$ hasta $1 + 3.3\text{k}\Omega/100\Omega = 34$ para V_{GS} que varía desde -2.5 V hasta 0 V, respectivamente. En general, por consiguiente, la ganancia del amplificador puede ajustarse a cualquier valor entre 2 y 34 simple controlando el voltaje de polarización de cd aplicado. El efecto de este tipo de control puede ser utilizado en una extensa variedad de aplicaciones. Por ejemplo, si el voltaje de la batería de un radio comienza a reducirse por el uso, el nivel de cd en la compuerta del JFET de control se reducirá y el nivel de R_{DS} también lo hará. Una caída de R_{DS} incrementará la ganancia con el mismo valor de R_f y el volumen del salida del radio se puede mantener. Varios osciladores (redes diseñadas para generar señales senoidales de frecuencias específicas) tienen un factor de resistencia en la ecuación de la frecuencia generada. Si la frecuencia generada comienza a variar, se puede diseñar una red de realimentación que cambie




FIG. 7.66

(a) Configuración de amplificador operacional no inversor; (b) utilizando la resistencia del drenaje a la fuente controlada por voltaje de un JFET en el amplificador no inversor.

el nivel de cd en la compuerta de un JFET y por consiguiente la resistencia de drenaje. Si dicha resistencia forma parte del factor de resistencia en la ecuación de frecuencia, la frecuencia generada puede ser estabilizada o mantenida.

Uno de los factores más importantes que afectan la estabilidad de un sistema es la variación de la temperatura. A medida que un sistema se calienta, la tendencia usual es que se incremente la ganancia, la que a su vez en general producirá mas calentamiento, por lo que a la larga se puede presentar una condición conocida como “desbordamiento térmico”. Mediante un diseño apropiado, se puede utilizar una resistencia térmica que afectará el nivel de polarización de un resistor de JFET variable controlado por voltaje. A medida que la resistencia de la resistencia térmica se reduce con el incremento del calor, el control de polarización del JFET puede ser tal que la resistencia de drenaje cambie el diseño del amplificador para reducir la ganancia, lo que establece un efecto de equilibrio.

Antes de abandonar el tema de los problemas térmicos, observe que algunas especificaciones de diseño (a menudo militares) requieren que los sistemas que son extremadamente sensibles a las variaciones de temperatura se coloquen en una “cámara” u “horno” para establecer un nivel de calor constante. Por ejemplo, puede colocar un resistor de 1 W en un área cerrada con una red de oscilador para establecer un nivel de calentamiento constante en la región. El diseño se concentra entonces en este nivel de calentamiento, el cual sería tan alto comparado con el calentamiento normalmente generado por los componentes, que podría ignorar las variaciones en los niveles de temperatura de los elementos y garantizar una frecuencia de salida constante.

Otras áreas de aplicación incluyen cualquier forma de control de volumen, efectos musicales, medidores, atenuadores, filtros, diseños de estabilidad, etcétera. Una ventaja general de este tipo de estabilidad es que evita la necesidad de reguladores costosos (capítulo 15) en el diseño

total, aunque hay que entender que el propósito de este tipo de mecanismo de control es "realizar una sintonización fina" en lugar de actuar como fuente principal de estabilidad.

Para el amplificador no inversor, **una de las ventajas más importantes asociadas con el uso de un JFET como control es el hecho de que es un control de cd y no uno de ca.** Para la mayoría de los sistemas, el control de cd no sólo reduce la posibilidad de que aparezca ruido indeseable en el sistema, sino también que se presta muy bien para utilizarlo como control remoto. Por ejemplo, en la figura 7.67a, un tablero de control remoto controla la ganancia del amplificador para el altavoz mediante una línea de ca conectada al resistor variable. **La larga lí-**




FIG. 7.67
Demostración de los beneficios del control de cd: sistema con (a) control de ca; (b) control de cd, y (c) captación de ruido de RF.

nea del amplificador puede captar con facilidad del ruido del medio ambiente generado por luces fluorescentes, estaciones de radio locales, equipo en operación (incluso computadoras), motores, generadores, etc. El resultado puede ser una señal de 2 mV en la línea con un nivel de ruido de 1 mV; una terrible relación de señal a ruido, la cual contribuiría a deteriorar más la señal enviada por el micrófono debido a la ganancia de lazo del amplificador. En la figura 7.67b, una línea de cd controla el voltaje en la compuerta del JFET y la resistencia variable del amplificador no inversor. Aun cuando el voltaje de cd en la línea puede ser de sólo -2 V, un rizo de 1 mV captado por la larga línea producirá una relación de señal a ruido muy grande, la cual se podría pasar por alto en el proceso de distorsión. En otras palabras, el ruido en la línea de cd simplemente cambiaría ligeramente de lugar el punto de operación de cd en las características del dispositivo, y casi no tendría efecto en la resistencia de drenaje resultante: un aislamiento entre el ruido en la línea y la respuesta del amplificador sería casi ideal.


Aun cuando las figuras 7.67a y 7.67b tienen una línea de control relativamente larga, la línea de control puede ser de sólo 6 pulgadas de largo, como se muestra en el tablero de control de la figura 7.67c, donde todos los elementos del amplificador están alojados en el mismo contenedor. Considere, sin embargo, **que sólo basta 1 pulgada para captar ruido de RF,** por lo que un control de cd es una característica favorable para casi cualquier sistema. Además, como la resistencia de control en la figura 7.67a suele ser muy grande (cientos de kiloohms), mientras que los resistores de control de voltaje de cd del sistema de cd de la figura 7.67b son en general bastante pequeños (de algunos kiloohms), el resistor de control de volumen del sistema de ca absorberá mucho más ruido de ca que el diseño de cd. Este fenómeno es un resultado del hecho de que las **señales de ruido de RF en el aire tienen una muy alta resistencia interna y, por tanto, a mayor resistencia de captación, mayor será el ruido de RF que absorberá el receptor.** Recuerde el teorema de Thévenin, el cual establece que para una transferencia máxima de potencia, la resistencia de carga deberá ser igual a la resistencia interna de la fuente.

Como vimos anteriormente, **el control de cd se presta para su uso en sistemas de control remoto y por computadora** puesto que operan con niveles de cd específicos. Por ejemplo, cuando un control remoto envía una señal de infrarroja (IR) al receptor de una TV o VCR, la señal pasa a través una secuencia de decodificador-contador para definir un nivel de cd particular en una escala de niveles de voltaje que pueden ser alimentados a la compuerta del JFET. Para un control de volumen, ese voltaje de compuerta puede controlar la resistencia de drenaje de un amplificador no inversor que controla el volumen del sistema.


Voltímetro de JFET

Ahora, el efecto de resistor controlado por voltaje descrito se aprovechará en el voltímetro de JFET de la figura 7.68a. La resistencia de drenaje del JFET constituye una rama de una red en configuración de puente que, cuando está balanceada, producirá una corriente cero a través del movimiento sensible que aparece en el diagrama equivalente de la figura 7.68b. Por la necesidad de polarizar apropiadamente el JFET, el usuario debe ser particularmente cuidadoso al conectar los cables como es muestra a los 8 V que se van a medir. Un diseño más complejo tendría un interruptor de polaridad que invierte la polaridad si las puntas del medidor o la lectura son erróneas. Para los 8 V que se van a medir, se seleccionó la escala de 10 V, y el resultado es una configuración del divisor de voltaje como se muestra en la figura 7.68b, la cual produciría -4 V de la compuerta a la fuente del JFET. La resistencia de drenaje resultante del JFET establecería entonces una condición de desbalance que produciría una corriente a través del movimiento de un aparato sensible y una lectura en el medidor. Desde luego, para que la lectura tenga sentido, primero se tendría que calibrar el medidor (movimiento ajustado a cero en condiciones de operación específicas), pero este análisis rebasa las necesidades de este libro.

Para la situación especial idealizada de la figura 7.68b con los resistores de balanceo ajustados a 0 Ω, una resistencia del drenaje a la fuente del JFET de aproximadamente 4.6 kΩ produciría una corriente en el medidor de aproximadamente 160 μA, o de 80% de la escala completa (200 μA) como se requiere para los 8 V que se van a leer en la escala de 10 V. Además, observe que el voltaje de la compuerta a la fuente de -0.4 V es bastante menor que el voltaje de estrangulamiento de -4 V, y desde luego mucho menor que el valor máximo de V_{DS}, como se requiere en la región lineal del JFET. La red del divisor de voltaje del circuito de entrada que el voltaje de la compuerta a la fuente no sobrepase los límites permitidos por la equivalencia de resistencia variable. En la figura 7.68a, se incluye el capacitor para eliminar cualquier cambio repentino que pudiera desarrollarse cuando se conecta al voltaje de cd que se va a medir y para enviar a tierra cualquier ruido erróneo captado en la fuente. Se incluye el diodo para proteger el movimiento contra voltajes excesivos (de más de 0.7 V). Los resistores variables se incluyen para poner en cero el medidor y calibrarlo utilizando una fuente de voltaje conocido.



(a)



(b)

FIG. 7.68

Voltímetro de JFET: (a) red; (b) equivalente reducido con una lectura de 8 V. (Redibujada de Internacional Rectifier Corporation).

Antes de dejar el medidor, observe que **todos sus movimientos tienen un mecanismo de “amortiguador de aire” diseñado para reducir al mínimo el daño producido por cambios repentinos de corriente y turbulencia externa.** Cuando sacuda un medidor, verá que el movimiento no reacciona al sacudimiento de forma directa, sino que parece responder al movimiento de una manera más lenta, aletargada. La razón es que el aire está siendo empujado hacia fuera por el “contenedor de amortiguamiento de aire” por el movimiento de la aguja, lo que desacelera la respuesta del mecanismo balanceado.

Red de temporización

El alto aislamiento entre los circuitos de compuerta y drenaje permite diseñar un temporizador relativamente sencillo como el de la figura 7.69. El interruptor está normalmente abierto (NO), el cual, cuando se cierra, pondrá el capacitor en cortocircuito y hará que su voltaje se reduzca de inmediato a 0 V. La red de conmutación puede hacerse cargo de la rápida descarga de voltaje a través del capacitor porque los voltajes de trabajo son relativamente bajos y el tiempo de descarga es muy corto. Alguien dirían que es diseño deficiente, pero en la práctica se utiliza con frecuencia y no se ve como un crimen terrible.




FIG. 7.69
Red de temporización con JFET.

Cuando se aplica la potencia por primera vez, el capacitor responderá con su equivalencia de cortocircuito puesto que el **voltaje a través del capacitor no puede cambiar de forma instantánea.** El resultado es que el voltaje de la compuerta a la fuente del JFET se ajusta de inmediato a 0 V, la corriente de drenaje I_D será igual a I_{DSS}, y el foco se encenderá. Sin embargo, con el interruptor en la posición de normalmente abierto, el capacitor comenzará a cargarse a −9 V. **Debido a la alta impedancia de entrada en paralelo del JFET, en esencia no afecta la constante de tiempo de carga del capacitor.** Con el tiempo, cuando éste alcanza el nivel de estrangulamiento, el JFET y el foco se apagarán. En general, por consiguiente, cuando el sistema se enciende por primera vez, el foco se encenderá durante un tiempo muy breve y luego se apagará. Ahora ya está listo para realizar su función de temporización.

Al cerrarse el interruptor, pondrá en cortocircuito el capacitor ($R_3 \ll R_1, R_2$) y establecerá el voltaje en la compuerta a 0 V. La corriente de drenaje resultante es I_{DSS} y el foco brillará más. Al abrirse el interruptor, el capacitor se cargará hacia −9 V, y con el tiempo, cuando alcance el nivel de estrangulamiento, el JFET y el foco se apagarán. El periodo durante el cual el foco está encendido lo determinará la constante de tiempo de la red de carga, establecida por $\tau = (R_1 + R_2)C$ y el nivel del voltaje de estrangulamiento. Cuanto más negativo sea el nivel de estrangulamiento, más tiempo permanecerá encendido del foco. Se incluye el resistor R_1 para asegurarse de que haya alguna resistencia en el circuito de carga cuando se active la potencia. De lo contrario, se produciría una corriente muy intensa que podría dañar la red. El resistor R_2 es un resistor variable, por lo que el tiempo que permanece “encendido” puede ser controlado. Se agregó el resistor R_3 para limitar la corriente de descarga cuando se cierra el interruptor. Cuando se cierra el interruptor a través del capacitor, el tiempo de descarga de éste será de sólo $5\tau = 5RC = 5(1\text{ k}\Omega)(33\ \mu\text{F}) = 165\ \mu\text{s} = 0.165\text{ ms} = 0.000165\text{ s}$. En suma, cuando se oprima el botón y abra el interruptor, el foco se encenderá con mucho brillo, y luego, a medida que pase el tiempo, irá perdiendo brillo hasta que se apague después de un tiempo determinado por la constante de tiempo de la red.

Una de las aplicaciones más prácticas de un sistema de temporización como el descrito es el de un pasillo o un corredor de viaje, donde se requiere luz durante un tiempo breve, de modo que alguien pueda pasar con seguridad y luego la luz se apague por si misma. Cuanto entra o sale de un automóvil, es deseable que se encienda una luz durante un tiempo pero sin tener que preocuparse por apagarla. Hay una infinidad de posibilidades para una red temporizadora como ésta. Sólo considere la diversidad de otros sistemas eléctricos y electrónicos que le gustaría que encendieran durante lapsos específicos de tiempo y la lista de usos crece exponencialmente.

Nos podríamos preguntar por qué un BJT no sería una buena alternativa del JFET para la misma aplicación. En primer lugar, la resistencia de entrada del BJT puede ser de sólo algunos kiloohms. Eso afectaría no sólo la constante de tiempo de la red de carga, sino también el voltaje máximo al cual se podría cargar el capacitor. Sólo trace una red equivalente con el transistor reemplazado por un resistor de 1 kΩ y lo anterior se aclarará de inmediato. Además, se tendrán que diseñar niveles de control con mucho más cuidado, puesto que el transistor BJT se enciende con aproximadamente 0.7 V. La oscilación del voltaje de la situación de apagado a la de encendido

es de sólo 0.7 V en vez de 4 V para la configuración de JFET. Una nota final: Quizás haya notado que no hay un resistor en serie en el circuito de drenaje para la situación en que el foco se encienda por primera vez y que la resistencia del foco sea muy baja. La corriente resultante podría ser muy alta hasta que el foco alcance su intensidad nominal. Sin embargo, una vez más, como se describió antes para el interruptor a través del capacitor, si los niveles de energía son pequeños y la duración del esfuerzo es mínima, a menudo se aceptan tales diseños. Si hubiera alguna preocupación, la adición de un resistor de 0.1 a 1 Ω en serie con el foco ofecería alguna seguridad.

Sistemas de fibra óptica

La introducción de la tecnología de fibra óptica ha tenido un dramático efecto en la industria de las comunicaciones. **La capacidad de transporte de información del cable de fibra óptica es significativamente mayor** que la de los métodos convencionales con pares individuales de alambre. Además, **el tamaño del cable se reduce, es menos costoso, la diafonía producida por efectos electromagnéticos entre los conductores que transportan corriente, y la captación de ruido debido a perturbaciones externas como rayos se eliminan.**

La industria de la fibra óptica se basa en que la información puede ser transmitida en un rayo de luz. Aunque la velocidad de la luz a través del espacio libre es de 3×10^8 metros por segundo, o aproximadamente de 186,000 millas por segundo, su velocidad se reducirá por encuentros con otros medios, lo que causa reflexión y difracción. Cuando la información luminosa pasa a través de un cable de fibra óptica, se espera que rebote en sus paredes. Sin embargo, el ángulo al cual se inyecta la luz en el cable es crítico, al igual que el diseño del cable. En la figura 7.70, se definen los elementos básicos de un cable de fibra óptica. El núcleo de vidrio o plástico puede ser tan pequeño como 8 μm, es decir, más o menos $1/10$ del diámetro de un cabello humano. El núcleo está rodeado por una capa externa llamada *revestimiento*, la cual también es de vidrio o plástico, pero tiene un índice de refracción diferente para garantizar que la luz en el núcleo que choque con la superficie externa de éste se refleje de vuelta a él. Luego se agrega un recubrimiento para proteger las capas contra los efectos ambientales externos.




FIG. 7.70
Elementos básicos de un cable de fibra óptica.

La mayoría de los sistemas de comunicación ópticos funcionan en el intervalo de frecuencia del infrarrojo, el cual abarca desde 3×10^{11} Hz hasta 5×10^{14} Hz. Este espectro se encuentra justo por debajo del espectro de luz visible, el cual se extiende desde 5×10^{14} Hz hasta 7.7×10^{14} Hz. Para la mayoría de los sistemas ópticos se utiliza el intervalo de frecuencia de 1.87×10^{14} Hz hasta 3.75×10^{14} Hz. Debido a las muy altas frecuencias, cada portadora puede ser modulada por cientos o miles de canales de voz al mismo tiempo. Además, **la transmisión por medio de computadoras de muy alta velocidad es una posibilidad, aunque hay que asegurarse de que los componentes eléctricos de los moduladores también operen con éxito a la misma frecuencia.** Para distancias de más de 30 millas náuticas, se deben utilizar repetidoras (una combinación de receptor, amplificador y transmisor), las cuales requieren un conductor eléctrico adicional en el cable que transporta una corriente de aproximadamente 1.5 A a 2500 V.

Los componentes básicos de un sistema de comunicación óptico se muestran en la figura 7.71. La señal de entrada se aplica a un modulador de luz cuyo único propósito es convertir la señal de entrada en una de niveles correspondientes de intensidad luminosa para dirigirla a lo largo del cable de fibra óptica. La información luego se transporta a través del cable hacia la estación receptora, donde el demodulador de luz convierte de nuevo las intensidades de luz variables en niveles de voltaje que coinciden con los de la señal original.





FIG. 7.71
Componentes básicos de un sistema de comunicación óptico.

En la figura 7.72a aparece un equivalente electrónico para la transmisión de información de computadora usando lógica de transistor a transistor (TTL). Con el control Habilitar en estado "encendido" o 1, la información TTL en la entrada de la compuerta AND puede pasar a través de la compuerta de la configuración de JFET. El diseño es tal que los niveles separados de voltaje asociados con la lógica TTL encenderán y apagarán el JFET (tal vez 0 V y −5 V, respectivamente, para un JFET con $V_p = -4$ V). El cambio resultante de los niveles de corriente producirá dos niveles distintos e intensidad luminosa del LED (sección 1.16) en el circuito de drenaje. La luz emitida se dirigirá entonces a través del cable a la estación receptora, donde un fotodiodo (sección 16.6)






FIG. 7.72
Canal de comunicación TTL a través de un cable de fibra óptica; (a) diseño de JFET; (b) transferencia de la señal generada a través de un fotodiodo.

reaccionará a la luz incidente y permitirá el paso de diferentes niveles de corriente establecidos por V y R. La corriente para los fotodiodos es una corriente inversa cuya dirección es la que se muestra en la figura 7.72a, pero el equivalente de ca, el fotodiodo y el resistor R están en paralelo como se muestra en la figura 7.72b, y así se establece la señal deseada con la polaridad mostrada en la compuerta del JFET. El capacitor C es simplemente un circuito abierto ante la cd para aislar la configuración de polarización del fotodiodo del JFET y un cortocircuito para la señal v_s. La señal entrante se amplificará y aparecerá en el drenaje del JFET de salida.

Como ya vimos, todos los elementos del diseño, incluidos los FET, LED, fotodiodo, capacitores, etcétera, deben seleccionarse con cuidado para asegurarse de que funcionen correctamente a la alta frecuencia de transmisión. En realidad, con frecuencia se utilizan diodos láser en lugar de los LED en el modulador porque funcionan con velocidades de transferencia de información y potencias más altas y pérdidas de transmisión y acoplamiento más bajas. Sin embargo, los diodos láser son mucho más caros y más sensibles a la temperatura, y por lo general duran menos que los LED. Para el lado del demodulador, los fotodiodos son o de la variedad de fotodiodo pin o el fotodiodo de avalancha. La abreviatura *pin* se deriva del proceso de construcción p intrínseco n, y el término *avalancha* del proceso de ionización de rápido crecimiento que se desarrolla durante la operación.

En general el JFET es excelente para esta aplicación por su alta capacidad de aislamiento a la entrada y por su capacidad de "cambiar de forma instantánea" de un estado al otro debido a la entrada TTL. En el lado de salida los bloques el aislamiento bloquean cualquier efecto del circuito detector del demodulador en la respuesta de ca y proporciona una cierta ganancia para la señal antes de que pase a la siguiente etapa.

Controlador de relevador con MOSFET

El controlador de relevador con MOSFET que se describirá en esta sección es un excelente ejemplo de cómo se pueden utilizar los FET para **controlar redes de alto voltaje/alta corriente sin absorber corriente o potencia del circuito de control. La alta impedancia de entrada de los FET aísla en esencia las dos partes de la red sin necesitar enlaces ópticos o electromagnéticos.** La red que describiremos puede ser utilizada en varias aplicaciones, pero nuestra aplicación se limitará a un sistema de alarma activado cuando alguien o algo cruza por el plano de la luz trasmitida.

El LED IR (infrarrojo—no visible) de la figura 7.73 dirige su luz a través de un túnel direccional para que choque con la cara de una celda fotoconductora (sección 16.7) de la red de control. La resistencia de la celda fotoconductora varía desde aproximadamente 200 kΩ como su resistencia a oscuras hasta menos de 1 kΩ a niveles de alta iluminación. El resistor R_1 es una resistencia variable que se puede utilizar para ajustar el nivel de umbral del MOSFET tipo empobrecimiento. Se empleó un MOSFET de mediana potencia por su alto nivel de corriente de drenaje que fluye a través de la bobina magnetizante. El diodo se incluye como un dispositivo de protección por las razones descritas en detalle en la sección 2.11.




FIG. 7.73
Controlador de relevador de MOSFET.

Cuando el sistema está encendido y la luz choca de forma consistente con la celda fotoconductora, la resistencia de ésta puede reducirse a 10 kΩ. A este nivel una aplicación de la regla del divisor de voltaje producirá un voltaje de aproximadamente 0.54 V en la compuerta (con el potenciómetro de 50 kΩ ajustado a 0 kΩ). El MOSFET se encenderá, pero no con un nivel de corriente de drenaje que hará que el relevador cambie de estado. Cuando alguien pase, la fuente luminosa se interrumpirá y la resistencia de la celda puede elevarse de inmediato (en microsegundos) a 100 kΩ. El voltaje en la compuerta se elevará entonces a 3 V, el MOSFET se enciende y el relevador se activa, lo cual enciende el sistema de control. Un circuito de alarma tiene su propio diseño de control para garantizar que no se apague cuando la luz regrese a la celda fotoconductora.

Por consiguiente, lo fundamental es que tenemos una red de alta corriente controlada con un nivel de voltaje de cd relativamente pequeño y un diseño no muy caro. La única falla obvia del diseño es que el MOSFET permanecerá encendido aun cuando no haya una intrusión. Esto se puede remediar utiizando un diseño más complejo, pero tenga en cuenta que los **MOSFET en general son dispositivos de bajo consumo de potencia,** por lo que la pérdida de potencia, incluso con el tiempo, no es tan grande.

7.16 RESUMEN

Conclusiones y conceptos importantes

1. Una configuración de polarización fija tiene, como su nombre lo indica, un voltaje de cd **fijo** aplicado de la compuerta a la fuente para establecer un punto de operación.
2. La relación **no lineal** entre el voltaje de la compuerta a la fuente y de la corriente de drenaje de un JFET requiere que se utilice una solución gráfica o matemática (que implique la solución de dos ecuaciones simultáneas) para determinar el punto de operación quiescente.
3. Todos los voltajes con un solo subíndice definen un voltaje de un punto especificado a **tierra.**
4. La configuración de autopolarización está determinada por una ecuación de V_{GS} que *siempre* pasa por el origen. Cualquier otro punto determinado por la ecuación de polarización establecerá una línea **recta** para representar la red de polarización.
5. Para la configuración del divisor de voltaje siempre se puede suponer que la corriente de compuerta es de 0 A para que **aísle** la red del divisor de voltaje de la sección de salida. El voltaje de la compuerta a tierra resultante siempre será **positivo para un JFET de canal *n* y negativo para uno de canal *p***. Los **valores crecientes de R_S** producen **valores quiescentes bajos de I_D** y **valores más negativos de V_{GS} para un JFET de canal *n*.**
6. El método de análisis aplicado a los MOSFET tipo empobrecimiento es igual al que se aplica a JFETs con la única diferencia de un posible punto de operación con un nivel de I_D por **encima** del valor de I_{DSS}.
7. Las características y el método de análisis aplicado a los MOSFET tipo enriquecimiento son **totalmente diferentes** de los de los JFET y los MOSFET tipo empobrecimiento. Para valores de V_{GS} menores que el valor de umbral, la corriente de drenaje es de 0 A.
8. Cuando analice redes con varios dispositivos, primero trabaje con la región de la red que proporcionará un **nivel de voltaje o corriente** mediante las relaciones básicas asociadas con esos dispositivos. Luego utilice ese nivel y las ecuaciones apropiadas para determinar otros niveles de voltaje o corriente de la red en la región circundante del sistema.
9. El proceso de diseño a menudo requiere encontrar un nivel de resistencia para establecer el nivel de voltaje o corriente deseado. Con esto en mente, recuerde que el **voltaje a través de un resistor dividido entre la corriente** define un nivel de resistencia a través de él. En el proceso de diseño, estas dos cantidades a menudo están disponibles para un elemento resistivo particular.
10. La habilidad de solucionar las fallas de una red requiere **entender con claridad** el comportamiento final de cada uno de los dispositivos que integran la red. Dicho conocimiento permitirá **estimar** los niveles de voltaje de trabajo de puntos específicos de la red, los cuales puede verificar con un voltímetro. La sección ohmímetro de un multímetro es en particular útil para asegurarse de que haya una **conexión real** entre todos los elementos de la red.
11. El análisis de los FET de canal *p* es igual al aplicado a los FET de canal *n* excepto que todos los voltajes tendrán la **polaridad opuesta** y las corrientes la **dirección contraria**.

Ecuaciones:

MOSFET tipo empobrecimiento/JFET:

Configuración de polarización fija $V_{GS} = -V_{GG} = V_G$

Configuración de autopolarización: $V_{GS} = -I_D R_S$

Configuración del divisor de voltaje $V_G = \dfrac{R_2 V_{DD}}{R_1 + R_2}$

$V_{GS} = V_G - I_D R_S$

MOSFET tipo enriquecimiento:

Polarización por realimentación: $V_{DS} = V_{GS}$

$V_{GS} = V_{DD} - I_D R_D$

Polarización por medio del divisor de voltaje: $V_G = \dfrac{R_2 V_{DD}}{R_1 + R_2}$

$V_{GS} = V_G - I_D R_S$

7.17 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Configuración del divisor de voltaje de JFET Ahora se comprobarán los resultados del ejemplo 7.19 utilizando Pspice para windows. La red de la figura 7.74 se construye siguiendo los métodos de computación descritos en los capítulos anteriores. El JFET J2N3819 se obtiene en la biblioteca **EVAL** y se utiliza **Edit–PSpice model** para establecer **Beta** a 0.222 mA/V^2 y **Vto** para −6 V. El valor de **Beta** se determina con la ecuación (6.17) y los valores de I_{DSS} y V_p provistos. Los resultados de la simulación **(Simulation)** aparecen en la figura 7.75 con los niveles de voltaje y corriente de polarización de cd. La corriente de drenaje resultante es de 4.231 mA, comparada con el nivel calculado de 4.24 mA: una excelente coincidencia. El voltaje V_{GS} es de 3.504 V−5.077 V = −1.573 V contra el nivel calculado de −1.56 en el ejemplo 7.19 −otra excelente coincidencia.

Red combinada A continuación comprobará el resultado del ejemplo 7.12 tanto con un transistor como con un JFET. Para el transistor **Bf** se ajusta a 180, en tanto que para el JFET, **Beta** se ajusta a 0.333 mA/V^2 y **Vto** a −6 V como se requiere en el ejemplo. Los resultados para todos




FIG. 7.74
Configuración de divisor de voltaje del JFET con los resultados obtenidos con Pspice para Windows a niveles de corriente y voltaje.




FIG. 7.75
Verificación de la solución calculada a mano del ejemplo 7.12 por medio de PSpice para Windows.




FIG. 7.76
Red utilizada para obtener las características del MOSFET IRF150 tipo enriquecimiento de canal n.

los niveles de cd aparecen en la figura 7.75. Observe de nuevo la excelente comparación con la solución obtenida por computadora, con V_D a 11.44 V comparado con 11.07 V, $V_S = V_C$ a 7.138 V comparado con 7.32 V y V_{GS} a -3.758 V comparado con -3.7 V.

MOSFET tipo enriquecimiento A continuación verificará el procedimiento de análisis de la sección 7.6 utilizando el MOSFET de canal *n* tipo enriquecimiento IRF150 que puede encontrar en la biblioteca **EVAL**. En primer lugar, obtendrá las características del dispositivo empleando un procedimiento similar al que se utilizó para obtener las características de transistor y JFET. Como la gráfica consta de una sola curva, no se requiere un barrido secundario o anidado. En la caja de diálogo **Simulation Settings**, seleccione la variable **DC Sweep Voltaje Source** y haga clic en **Linear**. Observe en la figura 7.76 que el voltaje V_{DD} se ajustó a 9 V porque este valor es aproximadamente tres veces el valor de umbral (**Vto**) de 2.831 V. El voltaje de la compuerta a la fuente V_{GS} se barre desde 0 V hasta 20 V. Por consiguiente, **Name** es **VGG**, **Start Value** es **0 V,**




FIG. 7.77
Características del MOSFET IRF500 de la figura 7.76 con una línea de carga definida por la red de la figura 7.78.

End Value es de **20 V** e **Increment** es **0.01 V.** Seleccione el valor final **(End Value)** de 20 V para asegurarse de que haya un espacio entre la curva ascendente y el extremo del eje horizontal. Después de la simulación la secuencia **Trace-AddTrace-ID(M1)** genera una curva como la de la figura 7.77. La diferencia principal es que la respuesta tiene una corriente de drenaje que sobrepasa por mucho los límites del dispositivo. La elevación vertical se puede limitar a 80 A seleccionando **Plot-Axis-Settings-Y-Axis-User Defined** e ingresando **0 A** a **80 A.** Haga clic **OK** para obtener la gráfica de la figura 7.77. Las etiquetas **ID** y **VGS** se agregan utilizando la secuencia **Plot-Label-Text.**

Ahora que ya tenemos las características, construiremos una red para establecer un punto de operación a la mitad de la región de operación. El trazo de la recta de carga mostrada en la figura 7.77 requiere una fuente de voltaje V_{DD} de 20 V como se muestra en la figura 7.78. La intersección con el eje vertical ocurre a 50 A, la cual requiere una resistencia de drenaje de 0.4 Ω como aparece en la figura 7.78. Como se muestra en la figura 7.77, la corriente de drenaje resultante es de cerca de 31.5 A y el voltaje de la compuerta a la fuente o del drenaje a la fuente es de 7.4 V. Una vez que se construye la red de la figura 7.78 los ajustes de simulación **(Simulation Settings)** se pueden ajustar a **Analysis type: Bias Point** seguido de un clic en **OK** y luego en **Simulation** para obtener los resultados de la figura 7.78. Observe que la corriente de drenaje de 31.49 A se acerca mucho a los 31.5 A de la figura 7.77 y el voltaje de la compuerta a la fuente de 7.404 V se acerca mucho a la solución de 7.404 V: una coincidencia perfecta. Cuando utilice **V** e **I** para mostrar corrientes y voltajes, respectivamente, tenga en cuenta que algunas de las etiquetas pueden borrarse con sólo seleccionar y pulsar **Delete**.




FIG. 7.78
Configuración de polarización por realimentación que utiliza un MOSFET IRF150 tipo enriquecimiento.

Multisim

Ahora comprobaremos los resultados del ejemplo 7.2 uilizando Multisim. La construcción de la red de la figura 7.79 en esencia es la misma que aplicó en los capítulos dedicados al BJT. El JFET se obtiene seleccionando **Transistor,** la cuarta tecla de arriba abajo en la primera barra de herramientas vertical. Aparecerá la caja de diálogo **Select a Component**, en el cual puede seleccionar **JFET_N** bajo la lista **Family**. Aparece una larga lista **Component**, en la cual seleccione **2N3821** para esta aplicación. Haga clic en **OK** y lo puede colocar en la pantalla. Después haga doble clic sobre el símbolo en la pantalla y aparecerá el cuadro de diálogo **JFET_N** en el que puede seleccionar **Value**, seguido de **Edit Model**. Aparecerá una caja de diálogo **Edit Model** para establecer **Beta** y **Vto** a **0.222 mA/V²** y **−6 V,** respectivamente. El valor de **Beta** lo determina la ecuación (6.17) y los parámetros de la red como sigue:

$$\text{Beta} = \frac{I_{DSS}}{|V_P|^2} = \frac{8\text{ mA}}{|-6\text{ V}|^2} = \frac{8\text{ mA}}{36\text{ V}^2} = 0.222\text{ mA/V}^2$$




FIG. 7.79
Verificación de los resultados del ejemplo utilizando Multisim.

Una vez hecho el cambio, asegúrese de seleccionar **Change Part Model** antes de salir de la caja de diálogo. Aparecererá de nuevo la caja de diálogo **JFET_N**, pero haga clic en **OK**, y se harán los cambios. Agregue las etiquetas **IDSS = 8 mA** y **Vp = −6 V** utilizando **Place-Text**. Aparecerá una barra vertical parpadeante que señala el lugar donde puede ingresar la etiqueta. Una vez ingresada, la puede cambiar de lugar fácilmente haciendo clic en el área y arrastrándola a la posición deseada mientras mantiene presionado el botón.

Utilizando la opción **Indicator** en la primera barra de herramientas vertical aparecen en la pantalla los voltajes del drenaje a la fuente como se muestra en la figura 7.79. En ambos casos se seleccionó la opción **VOLTMETER_V** en la caja de diálogo **Select a Component.**

Seleccionando **Simulate-Run** o cambiando el interruptor a la posición 1 se obtiene la pantalla de la figura 7.79. Observe que V_{GS} a −2.602 V coincide con exactitud con la solución calculada a mano de −2.6 V. Aunque el indicador está conectado de la fuente a tierra, tenga en cuenta que éste también es el voltaje de la compuerta a la fuente porque se supone que la caída de voltaje a través del resistor de 1 MΩ es de 0 V. El nivel de 11.366 V en el drenaje se acerca mucho a la solución calculada a mano de 11.42 V: en suma, una comprobación completa de los resultados del ejemplo 7.2.

PROBLEMAS

**Nota:* Los asteriscos indican los problemas más difíciles.

7.2 Configuración de polarización fija

1. Para la configuración de polarización fija de la figura 7.80:
- **a.** Trace las características de transferencia del dispositivo.
- **b.** Superponga la ecuación de la red en la misma gráfica.
- **c.** Determine I_{D_Q} y V_{DS_Q}.
- **d.** Utilizando la ecuación de Shockley, resuelva para I_{D_Q} y determine V_{DS_Q}. Compare con las soluciones de la parte (c).




FIG. 7.80
Problemas 1 y 35.

2. Para la configuración de polarización fija de la figura 7.81, determine:
- **a.** I_{D_Q} y V_{GS_Q} utilizando un método puramente matemático.
- **b.** Repita la parte (a) utilizando un método gráfico y compare los resultados.
- **c.** Encuentre V_{DS}, V_D, V_G y V_S utilizando los resultados de la parte (a).

3. Dado el valor medido de V_D en la figura 7.82, determine:
- **a.** = **2.58 V**
- **b.** V_{DS}.
- **c.** V_{GG}.




FIG. 7.81
Problema 2.

FIG. 7.82
Problema 3.

4. Determine V_D para la configuración de polarización fija de la figura 7.83.

5. Determine V_D para la configuración de polarización fija de la figura 7.84.




FIG. 7.83
Problema 4.

FIG. 7.84
Problema 5.




FIG. 7.85
Problemas 6, 7 y 36.

7.3 Configuración de autopolarización

6. Para la configuración de autopolarización de la figura 7.85:
   a. Trace la curva de transferencia para el dispositivo.
   b. Superponga la ecuación de la red en la misma gráfica.
   c. Determine I_{D_Q} y V_{GS_Q}.
   d. Calcule V_{DS}, V_D, V_G y V_S.

*7. Determine I_{D_Q} para la red de la figura 7.84 por medio de n enfoque puramente matemático. Es decir, establezca una ecuación cuadrática para I_D y seleccione la solución compatible con las características de la red. Compare con la solución obtenida en el problema 6.

8. Para la red de la figura 7.86, determine:
   a. V_{GS_Q} y I_{D_Q}.
   b. V_{DS}, V_D, V_G, y V_S.

9. Dada la lectura de V_S = 1.7 V para la red de la figura 7.87, determine:
   a. I_{D_Q}.
   b. V_{GS_Q}.
   c. I_{DSS}.
   d. V_D.
   e. V_{DS}.

*10. Para la red de la figura 7.88, determine:
   a. I_D.
   b. V_{DS}.
   c. V_D.
   d. V_S.

*11. Encuentre V_S para la red de la figura 7.89.




FIG. 7.86
Problema 8.




FIG. 7.87
Problema 9.

FIG. 7.88
Problema 10.




FIG. 7.89
Problema 11.

7.4 Polarización por medio del divisor de voltaje

12. Para la red de la figura 7.90, determine:

a. V_G.
b. I_{D_Q} y V_{GS_Q}.
c. V_D y V_S.
d. V_{DS_Q}.

13. a. Repita el problema 12 con $R_S = 0.51\ \text{k}\Omega$ (aproximadamente 50% del valor del problema 12). ¿Cuál es el efecto de un R_S más pequeño en I_{D_Q} y V_{GS_Q}?
b. ¿Cuál es el valor mínimo posible de R_s para la red de la figura 7.90?

14. Para la red de la figura 7.91, $V_D = 9$ V. Determine:

a. I_D.
b. V_S y V_{DS}.
c. V_G y V_{GS}.
d. V_P.




FIG. 7.90
Problemas 12 y 13.




FIG. 7.91
Problema 14.

7.5 Configuración en compuerta común

***15.** Para la red de la figura 7.92, determine:

a. I_{D_Q} y V_{GS_Q}.
b. V_{DS} y V_S.

***16.** Dado $V_{DS} = 4$ V para la red de la figura 7.93, determine:

a. I_D.
b. V_D y V_S.
c. V_{GS}.




FIG. 7.92
Problemas 15 y 37.




FIG. 7.93
Problema 16.




FIG. 7.94
Problema 17.

7.6 Caso especial: $V_{GS_Q} = 0$V

17. Para la red de la figura 7.94.

a. Encuentre I_{D_Q}.
b. Determine V_{D_Q} y V_{DS_Q}.
c. Encuentre la potencia suministrada por la fuente y disipada por el dispositivo.

18. Para la configuración de autopolarización de la figura 7.95, determine:
a. I_{D_Q} y V_{GS_Q}.
b. V_{DS} y V_D.

***19.** Para la red de la figura 7.96, determine:
a. I_{D_Q} y V_{GS_Q}.
b. V_{DS} y V_S.




FIG. 7.95
Problema 18.

FIG. 7.96
Problema 19.

7.8 MOSFET tipo enriquecimiento

20. Para la red de la figura 7.97, determine:
a. I_{D_Q}.
b. V_{GS_Q} y V_{DS_Q}.
c. V_D y V_S.
d. V_{DS}.

21. Para la configuración del divisor de voltaje de la figura 7.98, determine:
a. I_{D_Q} y V_{GS_Q}.
b. V_D y V_S.




FIG. 7.97
Problema 20.




FIG. 7.98
Problema 21.

7.10 Redes combinadas

***22.** Para la red combinada de la figura 7.99 determine:
a. V_G.
b. V_{GS_Q} y I_{D_Q}.
c. I_E.
d. I_B.
e. V_D.
f. V_C.




FIG. 7.99
Problema 22.

*23. Para la red de la figura 7.100, determine:

a. V_B y V_G.
b. V_E.
c. I_E, I_C, y I_D.
d. I_B.
e. V_C, V_S, y V_D.
f. V_{CE}.
g. V_{DS}.




FIG. 7.100
Problema 23.

7.11 Diseño

*24. Diseñe una red de autopolarización utilizando un transistor JFET con $I_{DSS} = 8$ mA y $V_p = -6$ V para que tenga un punto Q en $I_{D_Q} = 4$ mA utilizando una fuente de 14 V. Suponga que $R_D = 3R_S$ y utilice valores estándar.

*25. Diseñe una red de polarización por medio del divisor de voltaje utilizando un MOSFET tipo empobrecimiento e $I_{DSS} = 10$ mA y $V_p = -4$ V para que tenga un punto Q en $I_{D_Q} = 2.5$ mA utilizando una fuente de 24 V. Además, haga $V_G = 4$ V y use $R_D = 2.5R_S$ con $R_1 = 22$ MΩ. Use valores estándar.

26. Diseñe una red como la que aparece en la figura 7.40 con un MOSFET tipo enriquecimiento con $V_{GS(\text{Th})} = 4$ V y $k = 0.5 \times 10^{-3}$ A/V^2 para que tenga un punto Q de $I_{D_Q} = 6$ mA. Use una fuente de 16 V y valores estándar.

7.12 Solución de fallas

*27. ¿Qué sugieren las lecturas de cada una de las configuraciones de la figura 7.101 acerca de la operación de la red?





FIG. 7.101
Problema 27.



*28. Aun cuando las lecturas de la figura 7.102 inicialmente indican que la red se está comportando de manera correcta, determine una posible causa del estado indeseable de la red.

*29. La red de la figura 7.103 no está funcionando correctamente. ¿Cuál es la causa específica de esta falla?




FIG. 7.102
Problema 28.

FIG. 7.103
Problema 29.

7.13 Los FET de canal *p*

30. Para la red de la figura 7.104, determine:
   a. I_{D_Q} y V_{GS_Q}.
   b. V_{DS}.
   c. V_D.

31. Para la red de la figura 7.105, determine:
   a. I_{D_Q} y V_{GS_Q}.
   b. V_{DS}.
   c. V_D.




FIG. 7.104
Problema 30.

FIG. 7.105
Problema 31.

7.14 Curva de polarización universal del JFET

32. Repita el problema 1 utilizando la curva de polarización universal del JFET.
33. Repita el problema 6 utilizando la curva de polarización universal del JFET.
34. Repita el problema 12 utilizando la curva de polarización universal del JFET.
35. Repita el problema 15 utilizando la curva de polarización universal del JFET.

7.15 Análisis por computadora

36. Analice la red del problema 1 con PSpice para Windows.
37. Analice la red del problema 6 con PSpice para Windows.
38. Analice la red del problema 15 con Multisim.
39. Analice la red del problema 31 con Multisim.

8 Amplificadores con FET

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Familiarizarse con el modelo de ca de señal pequeña para un JFET y un MOSFET.
- Ser capaz de realizar un análisis de señal pequeña de ca de varias configuraciones de JFET y MOSFET.
- Comenzar a apreciar la secuencia de diseño aplicada a configuraciones de FET.
- Entender los efectos de los resistores de la fuente y de carga en las impedancias de entrada, de salida y la ganancia total.
- Ser capaz de analizar configuraciones de amplificadores con FET y/o BJT.

8.1 INTRODUCCIÓN

Los amplificadores con transistores de efecto de campo proporcionan una excelente ganancia de voltaje con la ventaja adicional de una alta impedancia de entrada. También son configuraciones de bajo consumo de potencia con un buen intervalo de frecuencia, y peso y tamaño mínimos. Se pueden utilizar JFET, MOSFET de empobrecimiento y MESFET para diseñar amplificadores con ganancias de voltaje semejantes. El circuito con MOSFET de empobrecimiento, sin embargo, tiene una impedancia de entrada mucho mayor que una configuración con JFET similar.


Mientras un dispositivo BJT controla una gran corriente de salida (del colector) por medio de una corriente de entrada (de la base) relativamente pequeña, el dispositivo FET controla una corriente de salida (del drenaje) por medio de un pequeño voltaje de entrada. En general, por consiguiente, el BJT es un dispositivo *controlado por corriente* y el FET es un *dispositivo controlado por voltaje*. En ambos casos, sin embargo, observe que la corriente de salida es la variable controlada. Por la alta característica de entrada de los FET, en ocasiones un modelo equivalente

de ca es un poco más simple que el que se emplea para los BJT. Mientras que el BJT tiene un factor de amplificación β (beta) el FET tiene un factor de transconductancia, g_m.

Puede utilizar el FET como amplificador lineal o como dispositivo digital en circuitos lógicos. De hecho, el MOSFET de tipo enriquecimiento es bastante popular en circuitos digitales, sobre todo en circuitos CMOS que requieren un muy bajo consumo de potencia. Los dispositivos FET también tienen mucho uso en aplicaciones de alta frecuencia y en aplicaciones de memoria intermedia (interfaz). La tabla 8.1 de la sección 8.13 resume los circuitos amplificadores de señal pequeña de FET y las fórmulas relacionadas.

Aun cuando la configuración en fuente común es la más popular, pues proporciona una señal amplificada invertida, también encontramos circuitos en drenaje común (fuente-seguidor) que proporcionan ganancia unitaria sin inversión y circuitos de compuerta común que proporcionan ganancia sin inversión. Al igual que con los amplificadores con BJT, las características de circuito importantes descritas en este capítulo incluyen la ganancia de voltaje, la impedancia de entrada y la impedancia de salida. Debido a la muy alta impedancia de entrada, la corriente de entrada en general se supone que es de 0 μA y la ganancia de corriente es una cantidad indefinida. Si bien la ganancia de voltaje de un amplificador con FET en general es menor que la que se obtiene empleando un amplificador con BJT, el amplificador con FET proporciona una impedancia de entrada mucho mayor que la de una configuración con BJT. Los valores de la impedancia de entrada son comparables tanto con circuitos BJT como con circuitos FET.

También podemos analizar las redes amplificadoras de ca con FET usando un software de computadora, como PSpice o Multisim, con los cuales puede realizar un análisis de cd para obtener las condiciones de polarización de un circuito y un análisis de ca para determinar la ganancia de voltaje de señal pequeña. Utilizando modelos de transistor PSpice, podemos analizar el circuito utilizando modelos de transistor específicos. Por otra parte, podemos desarrollar un programa mediante un lenguaje como C++ que puede realizar tanto análisis de ca como de cd y proporcionar los resultados en un formato muy especial.



8.2 MODELO DEL JFET DE SEÑAL PEQUEÑA

El análisis de ca de una configuración del JFET requiere el desarrollo de un modelo de ca de señal pequeña para el JFET. Un componente importante del modelo de ca reflejará el hecho de que un voltaje de ca aplicado a las terminales de entrada de la compuerta a la fuente controlará el nivel de corriente del drenaje a la fuente.

El voltaje de la compuerta a la fuente controla la corriente del drenaje a la fuente (canal) de un JFET.

Recuerde que en el capítulo 7 vimos que un voltaje de cd de la compuerta a la fuente controla el nivel de la cd de drenaje mediante una relación conocida como ecuación de Shockley: $I_D = I_{DSS}(1 - V_{GS}/V_p)^2$. El *cambio* en la corriente del denaje que resultará de un *cambio* en el voltaje de la compuerta a la fuente, se determina mediante el factor de transconductancia g_m como sigue:

$$\Delta I_D = g_m \Delta V_{GS} \tag{8.1}$$

El prefijo *trans* en la terminología aplicada a g_m revela que establece una relación entre una cantidad de salida y una cantidad de entrada. Se escogió la palabra raíz *conductancia* porque a g_m lo determina una relación de voltaje a corriente similar a la relación que define la conductancia de un resistor $G = 1/R = I/V$.

Si resolvemos la ecuación (8.1), tenemos

$$g_m = \frac{\Delta I_D}{\Delta V_{GS}} \tag{8.2}$$

Determinación gráfica de g_m

Si ahora examinamos las características de transferencia de la figura 8.1, vemos que g_m es en realidad la pendiente de las características en el punto de operación. Es decir,

$$g_m = m = \frac{\Delta y}{\Delta x} = \frac{\Delta I_D}{\Delta V_{GS}} \tag{8.3}$$

Siguiendo la curvatura de las características de transferencia, es razonablemente evidente que la pendiente y, por consiguiente, g_m se incrementen a medida que avanzamos de V_p a I_{DSS}. En otras palabras, a medida que V_{GS} tiende a 0 V, la magnitud de g_m se incrementa.

La ecuación (8.2) revela que g_m se puede determinar en cualquier punto Q de las características de transferencia con sólo seleccionar un incremento finito de V_{GS} (o de I_D) con respecto al punto Q y luego determinando los cambios de I_D (o V_{GS}, respectivamente). Los cambios de cada una de las cantidades se sustituyen entonces en la ecuación (8.2) para determinar g_m.




FIG. 8.1
Definición de g_m utilizando las características de transferencia.

EJEMPLO 8.1 Determine la magnitud de g_m para un JFET con $I_{DSS} = 8$ mA y $V_p = -4$ V en los siguientes puntos de polarización:

a. $V_{GS} = -0.5$ V.
b. $V_{GS} = -1.5$ V.
c. $V_{GS} = -2.5$ V.

Solución: Las características de transferencia se generan como en la figura 8.2 siguiendo el procedimiento definido en el capítulo 7. Se identifica cada punto de operación y se traza una recta tangente en cada punto para reflejar mejor la pendiente de la curva de transferencia en esta región. A continuación se escoge un incremento para V_{GS} para reflejar una variación a ambos lados de cada punto Q. Se aplica entonces la ecuación (8.2) para determinar g_m.

a. $g_m = \dfrac{\Delta I_D}{\Delta V_{GS}} \cong \dfrac{2.1\text{ mA}}{0.6\text{ V}} = \mathbf{3.5\ mS}$

b. $g_m = \dfrac{\Delta I_D}{\Delta V_{GS}} \cong \dfrac{1.8\text{ mA}}{0.7\text{ V}} \cong \mathbf{2.57\ mS}$

c. $g_m = \dfrac{\Delta I_D}{\Delta V_{GS}} = \dfrac{1.5\text{ mA}}{1.0\text{ V}} = \mathbf{1.5\ mS}$

Observe el decremento de g_m a medida que V_{GS} tiende a V_p.




FIG. 8.2
Cálculo de g_m en varios puntos de polarización.

Definición matemática de g_m

El procedimiento gráfico que acabamos de describir está limitado por la precisión de la curva de transferencia y el cuidado con que se determinen los cambios de cada cantidad. Naturalmente, cuanto más grande es la gráfica, mejor es la precisión, pero esto puede llegar a ser un problema

molesto. Un método alternativo para determinar g_m emplea el método que se utilizó para determinar la resistencia de ca de un diodo en el capítulo 1, donde se estableció que:

La derivada de una función en un punto es igual a la pendiente de la recta tangente trazada en dicho punto.

Si por consiguiente tomamos la derivada de I_D con respecto a V_{GS} (cálculo diferencial) por medio de la ecuación de Shockley, podemos derivar una ecuación para g_m como sigue:

$$g_m = \left.\frac{dI_D}{dV_{GS}}\right|_{\text{pt.-}Q} = \frac{d}{dV_{GS}}\left[I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2\right]$$
$$= I_{DSS}\frac{d}{dV_{GS}}\left(1 - \frac{V_{GS}}{V_P}\right)^2 = 2I_{DSS}\left[1 - \frac{V_{GS}}{V_P}\right]\frac{d}{dV_{GS}}\left(1 - \frac{V_{GS}}{V_P}\right)$$
$$= 2I_{DSS}\left[1 - \frac{V_{GS}}{V_P}\right]\left[\frac{d}{dV_{GS}}(1) - \frac{1}{V_P}\frac{dV_{GS}}{dV_{GS}}\right] = 2I_{DSS}\left[1 - \frac{V_{GS}}{V_P}\right]\left[0 - \frac{1}{V_P}\right]$$

y

$$g_m = \frac{2I_{DSS}}{|V_P|}\left[1 - \frac{V_{GS}}{V_P}\right] \quad \textbf{(8.4)}$$

Donde $|V_p|$ denota sólo magnitud, para garantizar un valor positivo para g_m.

Ya antes establecimos que la pendiente de la curva de transferencia alcanza su valor máximo en $V_{GS} = 0$ V. Al insertar $V_{GS} = 0$ V en la ecuación (8.4)obtendrá la siguiente ecuación para el valor máximo de g_m para un JFET en el cual se especificaron I_{DSS} y V_p:

$$g_m = \frac{2I_{DSS}}{|V_P|}\left[1 - \frac{0}{V_P}\right]$$

y

$$g_{m0} = \frac{2I_{DSS}}{|V_P|} \quad \textbf{(8.5)}$$

donde el subíndice 0 nos recuerda que es el valor de g_m cuando $V_{GS} = 0$ V. La ecuación (8.4) se escribe entonces

$$g_m = g_{m0}\left[1 - \frac{V_{GS}}{V_P}\right] \quad \textbf{(8.6)}$$

EJEMPLO 8.2 Para el JFET cuyas características de transferencia son las del ejemplo 8.1:

a. Encuentre el valor de g_m.
b. Encuentre el valor de g_m en cada punto de operación del ejemplo 8.1 por medio de la ecuación (8.6) y compare con los resultados gráficos.

Solución:

a. $g_{m0} = \dfrac{2I_{DSS}}{|V_P|} = \dfrac{2(8\text{ mA})}{4\text{ V}} = \mathbf{4\ mS}$ (valor máximo posible de g_m)

b. Cuando $V_{GS} = -0.5$ V,

$$g_m = g_{m0}\left[1 - \frac{V_{GS}}{V_P}\right] = 4\text{ mS}\left[1 - \frac{-0.5\text{ V}}{-4\text{ V}}\right] = \mathbf{3.5\ mS}$$ (vs. 3.5 mS gráficamente)

Cuando $V_{GS} = -1.5$ V,

$$g_m = g_{m0}\left[1 - \frac{V_{GS}}{V_P}\right] = 4\text{ mS}\left[1 - \frac{-1.5\text{ V}}{-4\text{ V}}\right] = \mathbf{2.5\ mS}$$ (vs. 2.57 mS gráficamente)

Cuando $V_{GS} = -2.5$ V,

$$g_m = g_{m0}\left[1 - \frac{V_{GS}}{V_P}\right] = 4\text{ mS}\left[1 - \frac{-2.5\text{ V}}{-4\text{ V}}\right] = \mathbf{1.5\ mS}$$ (vs. 1.5 mS gráficamente)

Los resultados del ejemplo 8.2 son obviamente muy parecidos para validar las ecuaciones (8.4) a (8.6) para cuando se requiera utilizar g_m en un futuro.

En las hojas de especificaciones se da g_m como y_{fs}, donde y indica que es parte de un circuito equivalente de admitancia. La f significa parámetro de transferencia en *directa* y la s indica que está conectado a la terminal de la fuente.

En forma de ecuación.

$$g_m = y_{fs} \tag{8.7}$$

Para el JFET de la figura 6.18, y_{fs} varía de 1000 a 5000 μS, o de 1 a 5 mS.

Graficación de g_m contra V_{GS}

Como el factor $\left(1 - \frac{V_{GS}}{V_P}\right)$ de la ecuación (8.6) es menor que 1 con cualquier valor de V_{GS} diferente de 0 V, la magnitud de g_m decrecerá a medida que V_{GS} tiende a V_p y la magnitud de la relación $\frac{V_{GS}}{V_P}$ se incrementa. En $V_{GS} = V_p$, $g_m = g_{m0}(1 - 1) = 0$. La ecuación (8.6) define una línea recta con un valor mínimo de 0 y un valor máximo de g_m, como lo muestra la gráfica de la figura 8.3.

La figura 8.3 también muestra que cuando V_{GS} es la mitad del valor de estrangulamiento, g_m es la mitad del valor máximo.




FIG. 8.3
Gráfica de g_m contra V_{GS}.

EJEMPLO 8.3 Gráfica de g_m contra V_{GS} para el JFET de los ejemplos 8.1 y 8.2.

Solución: Observe la figura 8.4.




FIG. 8.4
Gráfica de g_m contra V_{GS} para un JFET con $I_{DSS} = 8$ mA y $V_p = 24$ V.

Efecto de I_D en g_m

Una relación matemática entre g_m y la corriente de cd de polarización I_D se puede derivar observando que la ecuación de Shockley se escribe de la siguiente forma:

$$1 - \frac{V_{GS}}{V_P} = \sqrt{\frac{I_D}{I_{DSS}}} \tag{8.8}$$

Sustituyendo la ecuación (8.8) en la ecuación (8.6) resulta

$$g_m = g_{m0}\left(1 - \frac{V_{GS}}{V_P}\right) = g_{m0}\sqrt{\frac{I_D}{I_{DSS}}} \tag{8.9}$$

Utilizando la ecuación (8.9) para determinar g_m para algunos valores específicos de I_D, obtenemos los resultados siguientes:

a. Si $I_D = I_{DSS}$,

$$g_m = g_{m0}\sqrt{\frac{I_{DSS}}{I_{DSS}}} = \mathbf{g_{m0}}$$

b. Si $I_D = I_{DSS}/2$,

$$g_m = g_{m0}\sqrt{\frac{I_{DSS}/2}{I_{DSS}}} = \mathbf{0.707g_{m0}}$$

c. Si $I_D = I_{DSS}/4$,

$$g_m = g_{m0}\sqrt{\frac{I_{DSS}/4}{I_{DSS}}} = \frac{g_{m0}}{2} = \mathbf{0.5g_{m0}}$$

EJEMPLO 8.4 Gráfica de g_m contra I_D para el JFET de los ejemplos 8.1 a 8.3.

Solución: Vea la figura 8.5




FIG. 8.5
Gráfica de g_m contra I_D para un JFET con I_{DSS} = 8 mA y V_{GS} = −4 V.

Las gráficas de los ejemplos 8.3 y 8.4 revelan de manera patente que los mayores valores de g_m se obtienen cuado V_{GS} tiende a 0V e I_D tiende a su valor máximo de I_{DSS}.

Impedancia de entrada Z_i del JFET

La impedancia de entrada de todos los JFET comerciales es lo bastante grande para suponer que las terminales de entrada se aproximan a un circuito abierto. En forma de ecuación,

$$Z_i\,(\text{JFET}) = \infty\ \Omega \tag{8.10}$$

Para un JFET un valor práctico de $10^9\ \Omega$ (1000 MΩ) es típico, en tanto que un valor de $10^{12}\ \Omega$ a $10^{15}\ \Omega$ es típico para los MOSFET y MESFET.

Impedancia de salida Z_o del JFET

La magnitud de la impedancia de salida de los JFET es parecida a la de los BJT convencionales. En hojas de especificaciones de los JFET, la impedancia de salida en general aparece como y_{os} con las unidades de μS. El parámetro y_{os} es un componente de un *circuito equivalente de admitancia* donde el subíndice *o* indica que se trata de un parámetro de la red de salida y *s* la terminal (fuente) a la cual está conectado en el modelo. Para el JFET de la figura 6.18, y_{os} oscila entre 10 μS y 50 μS o 20 kΩ ($R = 1/G = 1/50\ \mu$S) a 100 kΩ ($R = 1/G = 1/10\ \mu$S).

En forma de ecuación,

$$Z_o\,(\text{JFET}) = r_d = \frac{1}{y_{os}} \tag{8.11}$$

La impedancia de salida se define en las características de la figura 8.6 como la pendiente de la curva de características horizontal en el punto de operación. Cuanto más horizontal es la curva, mayor es la impedancia de salida. Si es perfectamente horizontal, se tiene la situación ideal con la impedancia de salida infinita (un circuito abierto): una aproximación que se aplica con frecuencia.

En forma de ecuación,

$$r_d = \left.\frac{\Delta V_{DS}}{\Delta I_D}\right|_{V_{GS}=\text{constante}} \tag{8.12}$$




FIG. 8.6
Definición de r_d utilizando las características de drenaje del JFET.

Observe el requisito al aplicar la ecuación (8.12) de que el voltaje V_{GS} permanezca siempre constante cuando r_d esté determinado. Esto se logra trazando una línea recta que se aproxime a la línea V_{GS} en el punto de operación. Luego se selecciona un ΔV_{DS} o ΔI_D y la otra cantidad se lee para usarla en la ecuación.

EJEMPLO 8.5 Determine la impedancia de entrada para el JFET de la figura 8.7 para $V_{GS} = 0$ V y $V_{GS} = -2$ V en $V_{DS} = 8$ V.




FIG. 8.7
Características de drenaje utilizadas para calcular r_d en el ejemplo 8.5.

Solución: Para $V_{GS} = 0$ V, se traza una recta tangente y se selecciona ΔV_{DS} como 5 V, y se obtiene un ΔI_D de 0.2 mA. Sustituyendo en la ecuación (8.12), obtenemos

$$r_d = \left.\frac{\Delta V_{DS}}{\Delta I_D}\right|_{V_{GS}=0\,\text{V}} = \frac{5\text{ V}}{0.2\text{ mA}} = \mathbf{25\ k\Omega}$$

Para $V_{GS} = -2$ V, trace una tangente y seleccione ΔV_{DS} como 8 V con lo que obtendremos un ΔI_D de 0.1 mA. Sustituyendo en la ecuación (8.12), obtenemos

$$r_d = \left.\frac{\Delta V_{DS}}{\Delta I_D}\right|_{V_{GS}=-2\,\text{V}} = \frac{8\text{ V}}{0.1\text{ mA}} = \mathbf{80\ k\Omega}$$

la cual muestra que r_d sí cambia de una región de operación a otra, con sus valores mínimos que normalmente ocurren a valores bajos de V_{GS} (cerca de 0 V).

Circuito equivalente de ca de un JFET

Una vez presentados y analizados los parámetros importantes de un circuito equivalente de ca, podemos construir un modelo del transistor JFET en el dominio de ca. Se incluye el control de I_d por V_{gs} como una fuente de corriente g_mV_{gs} conectada del drenaje a la fuente como se muestra en la figura 8.8. La flecha de la fuente de corriente apunta del drenaje a la fuente para establecer un desfasamiento de 180° entre los voltajes de salida y entrada como ocurre en la operación real.




FIG. 8.8
Circuito equivalente de ca del JFET.

La impedancia de entrada está representada por el circuito abierto en las terminales de entrada y la impedancia de salida por el resistor r_d del drenaje a la fuente. Observe que el voltaje de la compuerta a la fuente ahora está representado por V_{gs} (en subíndices de letras minúsculas) para distinguirlo de los niveles de cd. Además, observe que los circuitos de entrada y salida comparten la fuente, mientras que la compuerta y el drenaje sólo están en "contacto" por conducto de la fuente de corriente controlada g_mV_{gs}.

En situaciones en que se ignora r_d (supuesta suficientemente grande en relación con otros elementos de la red como para ser representada de forma aproximada por un circuito abierto), el circuito equivalente es sólo una fuente de corriente cuya magnitud la controla la señal V_{gs} y el parámetro g_m; desde luego, es un dispositivo controlado por voltaje.

EJEMPLO 8.6 Dadas $y_{fs} = 3.8$ mA y $y_{os} = 20\ \mu$S, trace el modelo equivalente de ca de FET.

Solución:

$$g_m = y_{fs} = 3.8\text{ mS} \quad \text{y} \quad r_d = \frac{1}{y_{os}} = \frac{1}{20\ \mu\text{S}} = 50\text{ k}\Omega$$

y el resultado es el modelo equivalente de ca de la figura 8.9.




FIG. 8.9
Modelo equivalente de ca del JFET para el ejemplo 8.6.

8.3 CONFIGURACIÓN DE POLARIZACIÓN FIJA

Con el circuito equivalente de JFET definido, puede investigar varias configuraciones del JFET de señal pequeña fundamentales. El método es semejante al análisis de ca de amplificadores con BJT, donde se determinan los parámetros importantes de Z_i, Z_o y A_v para cada una de las configuraciones.

La configuración de *polarización fija* de la figura 8.10 incluye los capacitores de acoplamiento C_1 y C_2, los cuales aíslan la configuración de polarización de cd de la señal aplicada y la carga; actúan como equivalentes de cortocircuito para el análisis de ca.




FIG. 8.10
Configuración de polarización fija del JFET.

Una vez que se determinan los niveles de g_m y r_d a partir de la configuración de polarización de cd, la hoja de especificaciones o las características, se puede sustituir el modelo equivalente de ca entre las terminales apropiadas como se muestra en la figura 8.11. Observe que ambos capacitores equivalen a un cortocircuito porque la reactancia $X_C = 1/(2\pi fC)$ es suficientemente pequeña comparada con otros niveles de impedancia de la red y el equivalente de cortocircuito pone a las baterías de cd V_{GG} y V_{DD} en 0 V.

Luego se vuelve a trazar con cuidado la red de la figura 8.11 como se muestra en la figura 8.12. Observe la polaridad definida de V_{gs} la cual define la dirección de g_mV_{gs}. Si V_{gs} es negativo, la dirección de la corriente se invierte. La señal aplicada está representada por V_i y la señal de salida a través de R_D por V_o.




FIG. 8.11
Sustitución del circuito equivalente de ca del JFET en la red de la figura 8.10.




FIG. 8.12
Red de la figura 8.11 vuelta a dibujar.

Z_i La figura 8.12 claramente revela que

$$Z_i = R_G \tag{8.13}$$

por la equivalencia de circuito abierto en las terminales de entrada del JFET.

Z_o Al hacer $V_i = 0$ V como se requiere de acuerdo con la definición de Z_o también se establecerá V_{gs} como 0 V. El resultado es $g_m V_{gs} = 0$ mA y la fuente de corriente puede ser reemplazada por un equivalente de circuito abierto como se muestra en la figura 8.13. La impedancia de salida es

$$Z_o = R_D \| r_d \tag{8.14}$$




FIG. 8.13
Determinación de Z_o.

Si la resistencia r_d es lo bastante grande (por lo menos de 10:1) comparada con R_D, a menudo se puede aplicar la aproximación $r_d \| R_D \cong R_D$ y

$$Z_o \cong R_D \Big|_{r_d \geq 10R_D} \tag{8.15}$$

A_v Resolviendo para V_o en la figura 8.12, obtenemos

$$V_o = -g_m V_{gs}(r_d \| R_D)$$

pero

$$V_{gs} = V_i$$

y

$$V_o = -g_m V_i(r_d \| R_D)$$

de modo que

$$A_v = \frac{V_o}{V_i} = -g_m(r_d \| R_D) \tag{8.16}$$

Si $r_d \geq 10R_D$,

$$A_v = \frac{V_o}{V_i} = -g_m R_D \Big|_{r_d \geq 10R_D} \tag{8.17}$$

Relación de fase El signo negativo en la ecuación resultante para A_v revela con claridad un desfasamiento de 180° entre los voltajes de entrada y salida.

EJEMPLO 8.7 La configuración de polarización fija del ejemplo 7.1 tenía un punto de operación definido por $V_{GS_Q} = -2$ V y $I_{D_Q} = 5.625$ mA, con $I_{DSS} = 10$ mA y $V_p = -8$ V. La red se volvió a dibujar en la figura 8.14 con la señal aplicada V_i. El valor de y_{os} se da como 40 μS.

a. Determine g_m.
b. Encuentre r_d.
c. Determine Z_i.
d. Calcule Z_o.
e. Determine la ganancia de voltaje A_v.
f. Determine A_v ignorando los efectos de r_d.




FIG. 8.14
Configuración del JFET para el ejemplo 8.7.

Solución:

a. $g_{m0} = \dfrac{2I_{DSS}}{|V_P|} = \dfrac{2(10\text{ mA})}{8\text{ V}} = 2.5\text{ mS}$

$$g_m = g_{m0}\left(1 - \frac{V_{GS_Q}}{V_P}\right) = 2.5\text{ mS}\left(1 - \frac{(-2\text{ V})}{(-8\text{ V})}\right) = \mathbf{1.88\text{ mS}}$$

b. $r_d = \dfrac{1}{y_{os}} = \dfrac{1}{40\ \mu\text{S}} = \mathbf{25\text{ k}\Omega}$

c. $Z_i = R_G = \mathbf{1\text{ M}\Omega}$

d. $Z_o = R_D \| r_d = 2\text{ k}\Omega \| 25\text{ k}\Omega = \mathbf{1.85\text{ k}\Omega}$

e. $A_v = -g_m(R_D \| r_d) = -(1.88\text{ mS})(1.85\text{ k}\Omega)$
$= \mathbf{-3.48}$

f. $A_v = -g_m R_D = -(1.88\text{ mS})(2\text{ k}\Omega) = \mathbf{-3.76}$

Como se demuestra en la parte (f), una relación de 25 kΩ:2 kΩ = 12.5:1 entre r_d y R_D origina una diferencia de 8% en la solución.

8.4 CONFIGURACIÓN DE AUTOPOLARIZACIÓN

R_s puenteado

La desventaja de la configuración de polarización fija es que requiere dos fuentes de voltaje de cd. La configuración de *autopolarización* de la figura 8.15 requiere sólo una fuente de cd para establecer el punto de operación deseado.




FIG. 8.15
Configuración de autopolarización del JFET.

El capacitor C_S a través de la resistencia de la fuente asume su equivalencia de circuito abierto en condiciones de cd, lo que permite que R_S defina el punto de operación. En condiciones de ca, el capacitor asume el estado de cortocircuito y "anula" los efectos de R_S. Si se deja en la condición de ca, la ganancia se reducirá, como se demostrará en los párrafos siguientes.

En la figura 8.16 se estableció el circuito equivalente del JFET y se dibujó con cuidado de nuevo en la figura 8.17.

Como la configuración resultante es igual a la que aparece en la figura 8.12, las ecuaciones resultantes para Z_o, Z_i y A_v serán las mismas.




FIG. 8.16
Red de la figura 8.15 después de la sustitución del circuito equivalente de ca del JFET.




FIG. 8.17
Red de la figura 8.16 vuelta a dibujar.

Z_i

$$Z_i = R_G \tag{8.18}$$

Z_o

$$Z_o = r_d \| R_D \tag{8.19}$$

Si $r_d \geq 10R_D$,

$$Z_o \cong R_D \quad _{r_d \geq 10R_D} \tag{8.20}$$

A_v

$$A_v = -g_m(r_d \| R_D) \tag{8.21}$$

Si $r_d \geq 10R_D$,

$$A_v = -g_m R_D \quad _{r_d \geq 10R_D} \tag{8.22}$$

Relación de fase El signo negativo en la solución de A_v de nuevo indica un desfasamiento entre V_i y V_o.

R_S sin puentear

Si se elimina C_S de la figura 8.15, el resistor R_S formará parte del circuito equivalente de ca como se muestra en la figura 8.18. En este caso, no existe una forma obvia de reducir el nivel de complejidad de la red. Al determinar los niveles de Z_i, Z_o y A_v, se debe tener mucho cuidado con la notación y las polaridades y dirección definidas. Inicialmente, la resistencia r_d se dejará fuera del análisis para tener una base de comparación.




FIG. 8.18
Configuración de autopolarización del JFET incluyendo los efectos de R_S con $r_d = \infty\Omega$.

Z_i Por la condición de circuito abierto entre la compuerta y la red de salida, la entrada permanece como sigue:

$$Z_i = R_G \tag{8.23}$$

Z_o La impedancia de salida la define

$$Z_o = \frac{V_o}{I_o}\bigg|_{V_i=0}$$

Al hacer $V_i = 0$ V en la figura 8.18 la compuerta está a un potencial de tierra (0 V). El voltaje a través de R_G es entonces de 0 V y R_G "desaparece" de la imagen.

Al aplicar la ley de corrientes de Kirchhoff obtenemos

$$I_o + I_D = g_m V_{gs}$$

con
$$V_{gs} = -(I_o + I_D)R_S$$

de modo que $$I_o + I_D = -g_m(I_o + I_D)R_S = -g_m I_o R_S - g_m I_D R_S$$

o $$I_o[1 + g_m R_S] = -I_D[1 + g_m R_S]$$

y $I_o = -I_D$ (la fuente de corriente controlada $g_m V_{gs} = 0$ A para las condiciones aplicadas)

Como $$V_o = -I_D R_D$$

entonces, $$V_o = -(-I_o)R_D = I_o R_D$$

y $$\boxed{Z_o = \frac{V_o}{I_o} = R_D}_{r_d = \infty\,\Omega} \qquad \textbf{(8.24)}$$

Si se incluye r_d en la red, aparecerá el equivalente como se muestra en la figura 8.19.




FIG. 8.19
Inclusión de los efectos de r_d en la configuración de autopolarización del JFET.

Como $$Z_o = \left.\frac{V_o}{I_o}\right|_{V_i = 0\,\mathrm{V}} = -\frac{I_D R_D}{I_o}$$

trataremos de encontrar una expresión para I_o en función de I_D.

Al aplicar la ley de corrientes de Kirchhoff, tenemos

$$I_o = g_m V_{gs} + I_{r_d} - I_D$$

pero $$V_{r_d} = V_o + V_{gs}$$

y $$I_o = g_m V_{gs} + \frac{V_o + V_{gs}}{r_d} - I_D$$

o $$I_o = \left(g_m + \frac{1}{r_d}\right)V_{gs} - \frac{I_D R_D}{r_d} - I_D \text{ usando } V_o = -I_D R_D$$

Ahora, $$V_{gs} = -(I_D + I_o)R_S$$

de modo que $$I_o = -\left(g_m + \frac{1}{r_d}\right)(I_D + I_o)R_S - \frac{I_D R_D}{r_d} - I_D$$

con el resultado de que $$I_o\left[1 + g_m R_S + \frac{R_S}{r_d}\right] = -I_D\left[1 + g_m R_S + \frac{R_S}{r_d} + \frac{R_D}{r_d}\right]$$

o $$I_o = \frac{-I_D\left[1 + g_m R_S + \dfrac{R_S}{r_d} + \dfrac{R_D}{r_d}\right]}{1 + g_m R_S + \dfrac{R_S}{r_d}}$$

y $$Z_o = \frac{V_o}{I_o} = \frac{-I_D R_D}{\dfrac{-I_D\left(1 + g_m R_S + \dfrac{R_S}{r_d} + \dfrac{R_D}{r_d}\right)}{1 + g_m R_S + \dfrac{R_S}{r_d}}}$$

y por último

$$Z_o = \frac{\left[1 + g_m R_S + \dfrac{R_S}{r_d}\right]}{\left[1 + g_m R_S + \dfrac{R_S}{r_d} + \dfrac{R_D}{r_d}\right]} R_D \qquad \textbf{(8.25a)}$$

Para $r_d \geq 10R_D$

$$\left(1 + g_m R_S + \frac{R_S}{r_d}\right) \gg \frac{R_D}{r_d} \quad \text{y} \quad 1 + g_m R_S + \frac{R_S}{r_d} + \frac{R_D}{r_d}$$

$$\cong 1 + g_m R_S + \frac{R_S}{r_d}$$

y

$$Z_o \cong R_D \Big|_{r_d \geq 10R_D} \qquad \textbf{(8.25b)}$$

A_v Para la red de la figura 8.19, la aplicación de la ley de voltajes de Kirchhoff al circuito de entrada da como resultado

$$V_i - V_{gs} - V_{R_S} = 0$$

$$V_{gs} = V_i - I_D R_S$$

El voltaje a través de r_d utilizando la ley del voltaje de Kirchhoff es

$$V_{r_d} = V_o - V_{R_S}$$

y

$$I' = \frac{V_{r_d}}{r_d} = \frac{V_o - V_{R_S}}{r_d}$$

de modo que la aplicación de la ley de corrientes de Kirchhoff da

$$I_D = g_m V_{gs} + \frac{V_o - V_{R_S}}{r_d}$$

Sustituyendo V_{gs}, V_o y V_{R_S}, tenemos

$$I_D = g_m[V_i - I_D R_S] + \frac{(-I_D R_D) - (I_D R_S)}{r_d}$$

de modo que

$$I_D\left[1 + g_m R_S + \frac{R_D + R_S}{r_d}\right] = g_m V_i$$

o

$$I_D = \frac{g_m V_i}{1 + g_m R_S + \dfrac{R_D + R_S}{r_d}}$$

El voltaje de salida es entonces

$$V_o = -I_D R_D = -\frac{g_m R_D V_i}{1 + g_m R_S + \dfrac{R_D + R_S}{r_d}}$$

y

$$A_v = \frac{V_o}{V_i} = -\frac{g_m R_D}{1 + g_m R_S + \dfrac{R_D + R_S}{r_d}} \qquad \textbf{(8.26)}$$

De nuevo, si $r_d \geq 10(R_D + R_S)$,

$$A_v = \frac{V_o}{V_i} \cong -\frac{g_m R_D}{1 + g_m R_S}\Big|_{r_d \geq 10(R_D + R_S)} \qquad \textbf{(8.27)}$$

Relación de fase El signo negativo en la ecuación (8.26) de nuevo revela que existirá un desfasamiento de 180º entre V_i y V_o.

EJEMPLO 8.8 La configuración de autopolarización del ejemplo 7.2 tiene un punto de operación definido por $V_{GS_Q} = 22.6$ e $I_{D_Q} = 2.6$ mA con $I_{DSS} = 8$ mA y $V_p = -6$ V. La red se volvió a dibujar como la figura 8.20 con una señal aplicada V_i. El valor de y_{os} se da como 20 μS.

a. Determine g_m.
b. Encuentre r_d.
c. Encuentre Z_i.
d. Calcule Z_o con y sin los efectos de r_d. Compare los resultados.
e. Calcule A_v con y sin los efectos de r_d. Compare los resultados.




FIG. 8.20
Red para el ejemplo 8.8.

Solución:

a. $$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2(8\text{ mA})}{6\text{ V}} = 2.67\text{ mS}$$

$$g_m = g_{m0}\left(1 - \frac{V_{GS_Q}}{V_P}\right) = 2.67\text{ mS}\left(1 - \frac{(-2.6\text{ V})}{(-6\text{ V})}\right) = \mathbf{1.51\text{ mS}}$$

b. $$r_d = \frac{1}{y_{os}} = \frac{1}{20\,\mu\text{S}} = \mathbf{50\text{ k}\Omega}$$

c. $Z_i = R_G = \mathbf{1\text{ M}\Omega}$

d. Con r_d

$$r_d = 50\text{ k}\Omega > 10R_D = 33\text{ k}\Omega$$

Por consiguiente,

$$Z_o = R_D = \mathbf{3.3\text{ k}\Omega}$$

Si $r_d = \infty\Omega$

$$Z_o = R_D = \mathbf{3.3\text{ k}\Omega}$$

e. Con r_d,

$$A_v = \frac{-g_mR_D}{1 + g_mR_S + \dfrac{R_D + R_S}{r_d}} = \frac{-(1.51\text{ mS})(3.3\text{ k}\Omega)}{1 + (1.51\text{ mS})(1\text{ k}\Omega) + \dfrac{3.3\text{ k}\Omega + 1\text{ k}\Omega}{50\text{ k}\Omega}}$$

$$= \mathbf{-1.92}$$

Sin r_d,

$$A_v = \frac{-g_mR_D}{1 + g_mR_S} = \frac{-(1.51\text{ mS})(3.3\text{ k}\Omega)}{1 + (1.51\text{ mS})(1\text{ k}\Omega)} = \mathbf{-1.98}$$

Como antes, el efecto de r_d es mínimo porque se satisface la condición $r_d \geq 10(R_D + R_S)$.

Observe también que la ganancia típica de un amplificador con JFET es menor que la que generalmente se presenta en los BJT de configuraciones semejantes. Tenga en cuenta, sin embargo, que Z_i es mayor que la Z_i típica de un BJT, la cual tendrá un efecto positivo en la ganancia total de un sistema.

Mathcad

La complejidad de algunas de las ecuaciones para resistencia de la fuente sin puentear sugiere que podría ser una buena oportunidad para emplear Mathcad. De hecho, se comprobarán los resultados del ejemplo 8.8 con las ecuaciones presentadas en el capítulo 7 y en este capítulo. El análisis se realizará de modo que permita cambiar con rapidez la lista de parámetros de modo que cualquier red de esta configuración se pueda analizar prontamente. Con este propósito, observe que el primer renglón de la figura 8.21 es una lista de todos los elementos de la red. En el futuro, sólo tendrá que cambiarla y Mathcad generará de inmediato los nuevos resultados sin que deba ingresar de nuevo todas las ecuaciones. El siguiente renglón es una lista de valores **Guess** (supuestos) de las cantidades que se van a calcular los cuales ayudarán en el proceso de iteración. Como se describió en el capítulo 7, luego escriba **Given** seguido de las ecuaciones que generarán las incógnitas deseadas. Por último, la instrucción **Find** en el formato mostrado le indicará al software que determine las cantidades que aparecen entre paréntesis. En cuanto seleccione el signo igual, aparecerán los resultados en un orden que coincide con la lista entre los paréntesis **Find**. Observe que la corriente de drenaje es de 2.588 mA que coincide con el valor de 2.6 mA del ejemplo 8.2 y V_{GS} es de -2.588 para que coincida con el valor de -2.6 V del mismo ejemplo. El valor resultante de g_m es de 1.517 mS que coincide con el valor de 1.51 mS del ejemplo 8.8 y la ganancia total es de -1.923, la cual se compara muy bien con el resultado calculado de -1.98.

Uno de los elementos más confusos de Mathcad puede ser qué signo igual utilizar en qué operación. Todos los parámetros de los primeros dos renglones utilizaron el signo igual generado por **Shift:**, y todos los signos igual en negritas en las ecuaciones definitorias provienen de **Ctrl =.** Después de la instrucción **Find**, emplee el signo igual del teclado.

Sin duda se requiere algo de tiempo para acostumbrarse a ingresar ecuaciones complejas como las que aparecen en la figura 8.21; sin embargo, su habilidad para hacerlo se desarrollará con rapidez. Como se mencionó antes, si tiene que cambiar cualquiera de los parámetros como **IDSS**




FIG. 8.21

Parámetros y ecuaciones para el ejemplo 8.8 usando Mathcad.

y **VP**, todo lo que se tiene que hacer es recuperar el programa de la memoria y cambiar esos dos valores; los nuevos resultados de las cuatro cantidades aparecerán casi de inmediato; una forma real de ahorrar tiempo.

8.5 CONFIGURACIÓN DEL DIVISOR DE VOLTAJE

La popular configuración del divisor de voltaje de los BJT también se puede aplicar a los JFET como se demuestra en la figura 8.22.




FIG. 8.22
Configuración del divisor de voltaje del JFET.

Sustituyendo el modelo equivalente de ca del JFET se obtiene la configuración de la figura 8.23. Reemplazando el V_{DD} de alimentación de cd por un equivalente de cortocircuito un extremo de R_1 o R_D queda conectado a tierra. Como cada red tiene una tierra común, R_1 se puede conectar en paralelo con R_2 como se muestra en la figura 8.24. R_D también se puede conectar a tierra, pero en el circuito de salida a través de r_d. La red equivalente de ca resultante ahora tiene el formato básico de algunas de las redes que ya analizamos.

Z_i R_1 y R_2 están en paralelo con la equivalencia de circuito abierto del JFET y el resultado es

$$Z_i = R_1 \| R_2 \tag{8.28}$$

Z_o Al determinar $V_i = 0$ V, se establecen V_{gs} y $g_m V_{gs}$ a cero, y

$$Z_o = r_d \| R_D \tag{8.29}$$

Para $r_d \geq 10R_D$,

$$Z_o \cong R_D \Big|_{r_d \geq 10R_D} \tag{8.30}$$




FIG. 8.23
Red de la figura 8.22 en condiciones de ca.

FIG. 8.24
Red de la figura 8.23 dibujada de nuevo.

A_v

$$V_{gs} = V_i$$

y
$$V_o = -g_m V_{gs}(r_d \| R_D)$$

de modo que
$$A_v = \frac{V_o}{V_i} = \frac{-g_m V_{gs}(r_d \| R_D)}{V_{gs}}$$

y
$$A_v = \frac{V_o}{V_i} = -g_m(r_d \| R_D) \qquad \textbf{(8.31)}$$

Si $r_d \geq 10R_D$,
$$A_v = \frac{V_o}{V_i} \cong -g_m R_D \Big|_{r_d \geq 10R_D} \qquad \textbf{(8.32)}$$

Observe que las ecuaciones para Z_o y A_v son las mismas que se obtuvieron para las configuraciones de polarización fija y de autopolarización (con R_S puenteada). La única diferencia es la ecuación para Z_i, la cual ahora es sensible a la combinación en paralelo de R_1 y R_2.

8.6 CONFIGURACIÓN DEL JFET EN COMPUERTA COMÚN

La última configuración del JFET que analizaremos con detalle es la configuración en compuerta común de la figura 8.25, la cual es igual a la configuración en base común empleada con transistores BJT.

Sustituyendo el circuito equivalente de JFET obtenemos la figura 8.26. Observe el requisito continuo de que fuente controlada $g_m V_{gs}$ se conecte del drenaje a la fuente con r_d en paralelo. Desde luego, el aislamiento entre los circuitos de entrada y salida se perdió puesto que la compuerta ahora está conectada a la tierra común de la red. Además, el resistor conectado entre las terminales de entrada ya no es R_G, sino el resistor R_S conectado de la fuente a tierra. Observe también la ubicación del voltaje de control V_{gs} y el hecho de que aparece directamente a través del resistor R_S.




FIG. 8.25
Configuración en compuerta común del JFET.




FIG. 8.26
Red de la figura 8.25 después de la sustitución del modelo equivalente de ca del JFET.

Z_i El resistor R_S está directamente a través de las terminales que definen Z_i. Encontremos por consiguiente la impedancia Z_i' de la figura 8.25, la cual simplemente estará en paralelo con R_S cuando se defina Z_i.

La red de interés se volvió a dibujar como la figura 8.27. El voltaje $V' = -V_{gs}$. Al aplicar la ley de voltajes de Kirchhoff alrededor del perímetro de salida de la red obtenemos

$$V' - V_{r_d} - V_{R_D} = 0$$

y
$$V_{r_d} = V' - V_{R_D} = V' - I'R_D$$

Al aplicar la ley de corrientes de Kirchhoff en el nodo *a* obtenemos

$$I' + g_m V_{gs} = I_{r_d}$$

y
$$I' = I_{r_d} - g_m V_{gs} = \frac{(V' - I'R_D)}{r_d} - g_m V_{gs}$$

o
$$I' = \frac{V'}{r_d} - \frac{I'R_D}{r_d} - g_m[-V']$$




FIG. 8.27
Determinación de Z_i' para la red de la figura 8.25.

de modo que
$$I'\left[1 + \frac{R_D}{r_d}\right] = V'\left[\frac{1}{r_d} + g_m\right]$$

y
$$Z_i' = \frac{V'}{I'} = \frac{\left[1 + \dfrac{R_D}{r_d}\right]}{\left[g_m + \dfrac{1}{r_d}\right]} \tag{8.33}$$

o
$$Z_i' = \frac{V'}{I'} = \frac{r_d + R_D}{1 + g_m r_d}$$

y
$$Z_i = R_S \| Z_i'$$

y por consiguiente resulta
$$Z_i = R_S \left\| \left[\frac{r_d + R_D}{1 + g_m r_d}\right]\right. \tag{8.34}$$

Si $R_d \geq 10R_D$, la ecuación (8.33) permite la siguiente aproximación puesto que $R_D/r_d \ll 1$ y $1/r_d \ll g_m$:

$$Z_i' = \frac{\left[1 + \dfrac{R_D}{r_d}\right]}{\left[g_m + \dfrac{1}{r_d}\right]} \cong \frac{1}{g_m}$$

y
$$Z_i \cong R_S \| 1/g_m \quad {}_{r_d \geq 10R_D} \tag{8.35}$$

Z_o Sustituyendo $V_i = 0$ V en la figura 8.26 se “anularán” los efectos de R_S y establecerá V_{gs} a 0 V. El resultado es $g_m V_{gs} = 0$ y r_d estará en paralelo con R_D. Por consiguiente,

$$Z_o = R_D \| r_d \tag{8.36}$$

Para $r_d \geq 10R_D$,

$$Z_o \cong R_D \quad {}_{r_d \geq 10R_D} \tag{8.37}$$

A_v La figura 8.26 revela que

$$V_i = -V_{gs}$$

y
$$V_o = I_D R_D$$

El voltaje a través de r_d es

$$V_{r_d} = V_o - V_i$$

y
$$I_{r_d} = \frac{V_o - V_i}{r_d}$$

Al aplicar la ley de corrientes de Kirchhoff en el nodo b en la figura 8.26 obtenemos

$$I_{r_d} + I_D + g_m V_{gs} = 0$$

y
$$I_D = -I_{r_d} - g_m V_{gs}$$
$$= -\left[\frac{V_o - V_i}{r_d}\right] - g_m[-V_i]$$
$$I_D = \frac{V_i - V_o}{r_d} + g_m V_i$$

de modo que
$$V_o = I_D R_D = \left[\frac{V_i - V_o}{r_d} + g_m V_i\right] R_D$$
$$= \frac{V_i R_D}{r_d} - \frac{V_o R_D}{r_d} + g_m$$

y
$$V_o\left[1 + \frac{R_D}{r_d}\right] = V_i\left[\frac{R_D}{r_d} + g_m R_D\right]$$

con
$$A_v = \frac{V_o}{V_i} = \frac{\left[g_m R_D + \frac{R_D}{r_d}\right]}{\left[1 + \frac{R_D}{r_d}\right]} \qquad \textbf{(8.38)}$$

Para $r_d \geq 10R_D$, puede disminuir el factor R_D/r_d de la ecuación (8.38) como una buena aproximación, y

$$A_v \cong g_m R_D \quad \Big|_{r_d \geq 10R_D} \qquad \textbf{(8.39)}$$

Relación de fase El hecho de que A_v sea un número positivo dará por resultado una relación que indica que V_o y V_i están *en fase* para la configuración de compuerta común.

EJEMPLO 8.9 Aun cuando inicialmente al parecer la red de la figura 8.28 pudiera no ser de la variedad de compuerta común, un examen minucioso revelará que tiene todas las características de la figura 8.25. Si $V_{GS_Q} = -2.2$ V y $I_{D_Q} = 2.03$ mA:

a. Determine g_m.
b. Encuentre r_d.
c. Calcule Z_i con y sin r_d. Compare los resultados.
d. Encuentre Z_o con y sin r_d. Compare los resultados.
e. Determine V_o con y sin r_d. Compare los resultados.




FIG. 8.28
Red para el ejemplo 8.9.

Solución:

a. $$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2(10\text{ mA})}{4\text{ V}} = 5\text{ mS}$$

$$g_m = g_{m0}\left(1 - \frac{V_{GSQ}}{V_P}\right) = 5\text{ mS}\left(1 - \frac{(-2.2\text{ V})}{(-4\text{ V})}\right) = \mathbf{2.25\text{ mS}}$$

b. $$r_d = \frac{1}{y_{os}} = \frac{1}{50\ \mu\text{S}} = \mathbf{20\text{ k}\Omega}$$

c. Con r_d,

$$Z_i = R_S \| \left[\frac{r_d + R_D}{1 + g_m r_d}\right] = 1.1\text{ k}\Omega \| \left[\frac{20\text{ k}\Omega + 3.6\text{ k}\Omega}{1 + (2.25\text{ ms})(20\text{ k}\Omega)}\right]$$
$$= 1.1\text{ k}\Omega \| 0.51\text{ k}\Omega = \mathbf{0.35\text{ k}\Omega}$$

Sin r_d,

$$Z_i = R_S \| 1/g_m = 1.1\text{ k}\Omega \| 1/2.25\text{ ms} = 1.1\text{ k}\Omega \| 0.44\text{ k}\Omega$$
$$= \mathbf{0.31\text{ k}\Omega}$$

Aun cuando la condición $r_d \geq 10R_D$ no se satisface con $r_d = 20\text{ k}\Omega$ y $10R_D = 36\text{ k}\Omega$, ambas ecuaciones dan en esencia el mismo nivel de impedancia. En este caso, $1/g_m$ fue el factor predominante.

d. Con r_d,

$$Z_o = R_D \| r_d = 3.6\text{ k}\Omega \| 20\text{ k}\Omega = \mathbf{3.05\text{ k}\Omega}$$

Sin r_d,

$$Z_o = R_D = \mathbf{3.6\text{ k}\Omega}$$

De nuevo, la condición $r_d \geq 10R_D$ *no* se satisface, pero ambos resultados son razonablemente parecidos. Desde luego, R_D es el factor predominante en este ejemplo.

e. Con r_d,

$$A_v = \frac{\left[g_m R_D + \frac{R_D}{r_d}\right]}{\left[1 + \frac{R_D}{r_d}\right]} = \frac{\left[(2.25\text{ mS})(3.6\text{ k}\Omega) + \frac{3.6\text{ k}\Omega}{20\text{ k}\Omega}\right]}{\left[1 + \frac{3.6\text{ k}\Omega}{20\text{ k}\Omega}\right]}$$
$$= \frac{8.1 + 0.18}{1 + 0.18} = \mathbf{7.02}$$

y $$A_v = \frac{V_o}{V_i} \Rightarrow V_o = A_v V_i = (7.02)(40\text{ mV}) = \mathbf{280.8\text{ mV}}$$

Sin r_d,

$$A_v = g_m R_D = (2.25\text{ mS})(3.6\text{ k}\Omega) = \mathbf{8.1}$$

con $$V_o = A_v V_i = (8.1)(40\text{ mV}) = \mathbf{324\text{ mV}}$$

En este caso, la diferencia es un poco más notable, sin exageraciones.

El ejemplo 8.9 demuestra que aun cuando la condición $r_d \geq 10R_D$ no se satisfizo, los resultados para los parámetros dados no fueron significativamente diferentes utilizando las ecuaciones exactas y aproximadas. De hecho, en la mayoría de los casos se pueden utilizar las ecuaciones aproximadas para tener una idea razonable de niveles particulares con una cantidad de esfuerzo reducida.

8.7 CONFIGURACIÓN DEL JFET EN FUENTE-SEGUIDOR (DRENAJE COMÚN)

El equivalente del JFET de la configuración en emisor-seguidor de BJT es la configuración en fuente-seguidor de la figura 8.29. Observe que la salida se toma de la fuente, y cuando a la fuente de cd la reemplaza su equivalente de cortocircuito el drenaje se pone a tierra (de ahí la terminología en drenaje común).

Sustituyendo el circuito equivalente del JFET obtenemos la configuración de la figura 8.30. La fuente controlada y la impedancia de salida interna del JFET están vinculadas a tierra por un extremo y a R_S por el otro, con V_o a través de R_S. Como $g_m V_{gs}$ y R_S están conectados a la misma




FIG. 8.29
Configuración en fuente-seguidor del JFET.




FIG. 8.30
Red de la figura 8.29 después de sustituir el modelo equivalente de ca del JFET.

terminal y a tierra, se pueden colocar en paralelo como se muestra en la figura 8.31. La fuente de corriente invierte su dirección, pero V_{gs} continúa definido entre la compuerta y las terminales de la fuente.




FIG. 8.31
Red de la figura 8.30 vuelta a dibujar.

Z_i La figura 8.27 revela que Z_i se define por

$$Z_i = R_G \tag{8.40}$$

Z_o Al hacer $V_i = 0$ V la compuerta aparece conectada directamente a tierra como se muestra en la figura 8.32.

El hecho de que V_{gs} y V_o aparezcan a través de la misma red en paralelo da por resultado $V_o = -V_{gs}$.




FIG. 8.32
Determinación de Z_o para la figura 8.29.

Al aplicar la ley de corrientes de Kirchhoff en el nodo S, obtenemos

$$I_o + g_m V_{gs} = I_{r_d} + I_{R_S}$$
$$= \frac{V_o}{r_d} + \frac{V_o}{R_S}$$

El resultado es
$$I_o = V_o\left[\frac{1}{r_d} + \frac{1}{R_S}\right] - g_m V_{gs}$$
$$= V_o\left[\frac{1}{r_d} + \frac{1}{R_S}\right] - g_m[-V_o]$$
$$= V_o\left[\frac{1}{r_d} + \frac{1}{R_S} + g_m\right]$$

y
$$Z_o = \frac{V_o}{I_o} = \frac{V_o}{V_o\left[\frac{1}{r_d} + \frac{1}{R_S} + g_m\right]} = \frac{1}{\frac{1}{r_d} + \frac{1}{R_S} + g_m} = \frac{1}{\frac{1}{r_d} + \frac{1}{R_S} + \frac{1}{1/g_m}}$$

cuyo formato es igual a la resistencia total de tres resistores en paralelo. Por consiguiente,

$$Z_o = r_d \| R_S \| 1/g_m \tag{8.41}$$

Para $r_d \geq 10R_S$,

$$Z_o \cong R_S \| 1/g_m \quad _{r_d \geq 10R_S} \tag{8.42}$$

A_v El voltaje de salida V_o está determinado por

$$V_o = g_m V_{gs}(r_d \| R_S)$$

y aplicando la ley del voltajes de Kirchhoff alrededor del perímetro de la red de la figura 8.31 resulta

$$V_i = V_{gs} + V_o$$
y
$$V_{gs} = V_i - V_o$$
de modo que
$$V_o = g_m(V_i - V_o)(r_d \| R_S)$$

o
$$V_o = g_m V_i(r_d \| R_S) - g_m V_o(r_d \| R_S)$$
y
$$V_o[1 + g_m(r_d \| R_S)] = g_m V_i(r_d \| R_S)$$

de modo que
$$A_v = \frac{V_o}{V_i} = \frac{g_m(r_d \| R_S)}{1 + g_m(r_d \| R_S)} \tag{8.43}$$

Sin r_d o si $r_d = \geq 10R_S$,

$$A_v = \frac{V_o}{V_i} \cong \frac{g_m R_S}{1 + g_m R_S} \quad _{r_d \geq 10R_S} \tag{8.44}$$

Como el denominador de la ecuación (8.43) es mayor que el numerador por un factor de uno, la ganancia nunca puede ser igual a o mayor que uno (como sucede para la red de BJT en emisor-seguidor).

Relación de fase Como A_v de la ecuación (8.43) es una cantidad positiva, V_o y V_i están en fase en la configuración con JFET en fuente-seguidor.

EJEMPLO 8.10 Un análisis de cd de la red en fuente-seguidor de la figura 8.33 da $V_{GS_Q} = -2.86$ V y $I_{D_Q} = 4.56$ mA.

a. Determine g_m.
b. Encuentre r_d.
c. Determine Z_i.
d. Calcule Z_o con y sin r_d. Compare los resultados.
e. Determine A_v con y sin r_d. Compare los resultados.




FIG. 8.33
Red que se analizará en el ejemplo 8.10.

Solución:

a. $g_{m0} = \dfrac{2I_{DSS}}{|V_P|} = \dfrac{2(16\text{ mA})}{4\text{ V}} = 8\text{ mS}$

$$g_m = g_{m0}\left(1 - \frac{V_{GS_Q}}{V_P}\right) = 8\text{ mS}\left(1 - \frac{(-2.86\text{ V})}{(-4\text{ V})}\right) = \mathbf{2.28\text{ mS}}$$

b. $r_d = \dfrac{1}{y_{os}} = \dfrac{1}{25\,\mu\text{S}} = \mathbf{40\text{ k}\Omega}$

c. $Z_i = R_G = \mathbf{1\text{ M}\Omega}$

d. Con r_d,

$$\begin{aligned} Z_o &= r_d \| R_S \| 1/g_m = 40\text{ k}\Omega \| 2.2\text{ k}\Omega \| 1/2.28\text{ mS} \\ &= 40\text{ k}\Omega \| 2.2\text{ k}\Omega \| 438.6\ \Omega \\ &= \mathbf{362.52\ \Omega} \end{aligned}$$

muestra que Z_0 suele ser relativamente pequeña y determinada en principio por $1/g_m$. Sin r_d.

$$Z_o = R_S \| 1/g_m = 2.2\text{ k}\Omega \| 438.6\ \Omega = \mathbf{365.69\ \Omega}$$

la cual muestra a r_d, que por lo común tiene un efecto menor en Z_0.

e. Con r_d,

$$\begin{aligned} A_v &= \frac{g_m(r_d \| R_S)}{1 + g_m(r_d \| R_S)} = \frac{(2.28\text{ mS})(40\text{ k}\Omega \| 2.2\text{ k}\Omega)}{1 + (2.28\text{ mS})(40\text{ k}\Omega \| 2.2\text{ k}\Omega)} \\ &= \frac{(2.28\text{ mS})(2.09\text{ k}\Omega)}{1 + (2.28\text{ mS})(2.09\text{ k}\Omega)} = \frac{4.77}{1 + 4.77} = \mathbf{0.83} \end{aligned}$$

que es menor que 1, como previamente se esperaba.

Sin r_d,

$$A_v = \frac{g_m R_S}{1 + g_m R_S} = \frac{(2.28\text{ mS})(2.2\text{ k}\Omega)}{1 + (2.28\text{ mS})(2.2\text{ k}\Omega)}$$

$$= \frac{5.02}{1 + 5.02} = \mathbf{0.83}$$

La cual muestra que en general el efecto de r_d en la ganancia de la configuración es mínimo.

8.8 LOS MOSFET TIPO EMPOBRECIMIENTO



El hecho de que la ecuación de Shockley también se aplica a los MOSFET tipo empobrecimiento (D-MOSFET) da la misma ecuación para g_m. En realidad, el modelo equivalente de ca para los D-MOSFET es igual al de los JFET, como se muestra en la figura 8.34.

La única diferencia ofrecida por los D-MOSFET es que V_{GS_Q} puede ser positivo para dispositivos de canal *n* y negativos para unidades de canal *p*. El resultado es que g_m puede ser mayor que g_{m0}, como lo demuestra el ejemplo siguiente. El intervalo de r_d es muy semejante al de los JFET.




FIG. 8.34
Modelo equivalente de ca del MOSFET.

EJEMPLO 8.11 La red de la figura 8.35 se analizó como el ejemplo 7.8 y se obtuvieron los resultados $V_{GS_Q} = 0.35$ V e $I_{D_Q} = 7.6$ mA.

a. Determine g_m y compare con g_{m0}.
b. Encuentre r_d.
c. Trace la red equivalente de ca de la figura 8.35.
d. Encuentre Z_i.
e. Calcule Z_o.
f. Encuentre A_v.




FIG. 8.35
Red para el ejemplo 8.11.

Solución:

a. $g_{m0} = \dfrac{2I_{DSS}}{|V_P|} = \dfrac{2(6\text{ mA})}{3\text{ V}} = 4\text{ mS}$

$$g_m = g_{m0}\left(1 - \frac{V_{GS_Q}}{V_P}\right) = 4\text{ mS}\left(1 - \frac{(+0.35\text{ V})}{(-3\text{ V})}\right) = 4\text{ mS}(1 + 0.117) = \mathbf{4.47\text{ mS}}$$

b. $r_d = \dfrac{1}{y_{os}} = \dfrac{1}{10\,\mu\text{S}} = \mathbf{100\text{ k}\Omega}$

c. Vea la figura 8.36. Observe las similitudes con la red de la figura 8.24. Por consiguiente, las ecuaciones (8.28) a (8.32) son aplicables.

d. Ec. (8.28): $Z_i = R_1 \| R_2 = 10\text{ M}\Omega \| 110\text{ M}\Omega = \mathbf{9.17\text{ M}\Omega}$




FIG. 8.36
Circuito equivalente de ca para la figura 8.35.

e. Ec. (8.29): $Z_o = r_d \| R_D = 100\text{ k}\Omega \| 1.8\text{ k}\Omega = \mathbf{1.77\text{ k}\Omega} \cong R_D = \mathbf{1.8\text{ k}\Omega}$

f. $r_d \geq 10R_D \rightarrow 100\text{ k}\Omega \geq 18\text{ k}\Omega$

Ec. (8.32): $A_v = -g_m R_D = -(4.47\text{ mS})(1.8\text{ k}\Omega) = \mathbf{8.05}$

8.9 LOS MOSFET TIPO ENRIQUECIMIENTO

El MOSFET tipo enriquecimiento (E-MOSFET) puede ser un dispositivo tanto de canal *n* (*n*MOS) como de canal *p* (*p*MOS), como se muestra en la figura 8.37. El circuito equivalente de señal pequeña de ca de cualquiera de los dos dispositivos se muestra en la figura 8.37, donde se revela un circuito abierto entre la compuerta y el canal drenaje-fuente y una fuente de corriente del drenaje a una fuente de corriente cuya magnitud depende del voltaje de la compuerta a la fuente. Hay una impedancia de salida del drenaje a la fuente r_d, la cual en general se da en hojas de especificaciones como la admitancia y_{os}. El dispositivo de transconductancia g_m aparece en la hoja de especificaciones como la admitancia de transferencia positiva y_{fs}.

En nuestro análisis de los JFET se derivó una ecuación para g_m a partir de la ecuación de Shockley. Para los MOSFET, la relación entre la corriente de salida y el voltaje de control se define por

$$I_D = k(V_{GS} - V_{GS(\text{Th})})^2$$




FIG. 8.37
Modelo de señal pequeña del MOSFET tipo enriquecimiento.

Como la definición de g_m sigue siendo

$$g_m = \frac{\Delta I_D}{\Delta V_{GS}}$$

podemos tomar la derivada de la ecuación de transferencia para determinar g_m como un punto de operación. Es decir,

$$g_m = \frac{dI_D}{dV_{GS}} = \frac{d}{dV_{GS}} k(V_{GS} - V_{GS(\text{Th})})^2 = k\frac{d}{dV_{GS}}(V_{GS} - V_{GS(\text{Th})})^2$$

$$= 2k(V_{GS} - V_{GS(\text{Th})})\frac{d}{dV_{GS}}(V_{GS} - V_{GS(\text{Th})}) = 2k(V_{GS} - V_{GS(\text{Th})})(1 - 0)$$

y

$$g_m = 2k(V_{GS_Q} - V_{GS(\text{Th})}) \tag{8.45}$$

Recuerde que la constante k se determina con un punto de operación típico en una hoja de especificaciones. En cualquier otro caso, el análisis de ca es el mismo que se usó para los JFET o los D-MOSFET. Tenga en cuenta, sin embargo, que las características de un E-MOSFET son tales que las configuraciones de polarización tienen ciertas limitaciones.

8.10 CONFIGURACIÓN POR REALIMENTACIÓN DE DRENAJE DEL E-MOSFET

La configuración por realimentación de drenaje del E-MOSFET aparece en la figura 8.38. Recuerde por los cálculos de cd que a R_G la podría reemplazar un equivalente de cortocircuito puesto que $I_G = 0$ y por consiguiente $V_{R_G} = 0$ V. Sin embargo, para situaciones de ca proporciona una importante alta impedancia entre V_o y V_i. De lo contrario, las terminales de entrada y salida estarían conectadas directamente y $V_o = V_i$.




FIG. 8.38
Configuración por realimentación de drenaje del MOSFET.

FIG. 8.39
Equivalente de ca de la red de la figura 8.38.

Sustituyendo el modelo equivalente de ca por el dispositivo se obtiene la red de la figura 8.39. Observe que R_F no se encuentra dentro del área sombreada que define el modelo equivalente del dispositivo, pero sí proporciona una conexión directa entre los circuitos de entrada y salida.

Z_i Al aplicar la ley de corrientes de Kirchhoff al circuito de salida (en el nodo D en la figura 8.39) obtenemos

$$I_i = g_m V_{gs} + \frac{V_o}{r_d \| R_D}$$

y

$$V_{gs} = V_i$$

de modo que

$$I_i = g_m V_i + \frac{V_o}{r_d \| R_D}$$

o

$$I_i - g_m V_i = \frac{V_o}{r_d \| R_D}$$

Por consiguiente,

$$V_o = (r_d \| R_D)(I_i - g_m V_i)$$

con

$$I_i = \frac{V_i - V_o}{R_F} = \frac{V_i - (r_d \| R_D)(I_i - g_m V_i)}{R_F}$$

y $$I_iR_F = V_i - (r_d \| R_D)I_i + (r_d \| R_D)g_mV_i$$

de modo que $$V_i[1 + g_m(r_d \| R_D)] = I_i[R_F + r_d \| R_D]$$

y por último,
$$Z_i = \frac{V_i}{I_i} = \frac{R_F + r_d \| R_D}{1 + g_m(r_d \| R_D)} \quad \textbf{(8.46)}$$

En general, $R_F \gg r_d \| R_D$, de modo que

$$Z_i \cong \frac{R_F}{1 + g_m(r_d \| R_D)}$$

Para $r_d \geq 10R_D$,

$$Z_i \cong \frac{R_F}{1 + g_mR_D}\Bigg|_{R_F \gg r_d \| R_D,\ r_d \geq 10R_D} \quad \textbf{(8.47)}$$

Z_o Sustituyendo $V_i = 0$ V resulta $V_{gs} = 0$ V y $g_mV_{gs} = 0$, con una ruta de cortocircuito de la puerta a tierra como se muestra en la fig. 8.40. R_F, r_d y R_D están entonces en paralelo y

$$Z_o = R_F \| r_d \| R_D \quad \textbf{(8.48)}$$




FIG. 8.40
Determinación de Z_0 para la red de la figura 8.38.

Normalmente, R_F es mucho más grande que $r_d \| R_D$, así que

$$Z_o \cong r_d \| R_D$$

y con $r_d \geq 10R_D$,

$$Z_o \cong R_D\Big|_{R_F \gg r_d \| R_D,\ r_d \geq 10R_D} \quad \textbf{(8.49)}$$

A_v Al aplicar la ley de corrientes de Kirchhoff en el nodo D de la figura 8.39 obtenemos

$$I_i = g_mV_{gs} + \frac{V_o}{r_d \| R_D}$$

pero $$V_{gs} = V_i \quad \text{y} \quad I_i = \frac{V_i - V_o}{R_F}$$

de modo que $$\frac{V_i - V_o}{R_F} = g_mV_i + \frac{V_o}{r_d \| R_D}$$

y $$\frac{V_i}{R_F} - \frac{V_o}{R_F} = g_mV_i + \frac{V_o}{r_d \| R_D}$$

de modo que $$V_o\left[\frac{1}{r_d \| R_D} + \frac{1}{R_F}\right] = V_i\left[\frac{1}{R_F} - g_m\right]$$

y $$A_v = \frac{V_o}{V_i} = \frac{\left[\frac{1}{R_F} - g_m\right]}{\left[\frac{1}{r_d \| R_D} + \frac{1}{R_F}\right]}$$

pero $$\frac{1}{r_d \| R_D} + \frac{1}{R_F} = \frac{1}{R_F \| r_d \| R_D}$$

y $$g_m \gg \frac{1}{R_F}$$

de modo que $$A_v = -g_m(R_F \| r_d \| R_D) \qquad (8.50)$$

Puesto que en general R_F es $\gg r_d \| R_D$ y si $r_d \geq 10R_D$

$$A_v \cong -g_m R_D \Big|_{R_F \gg r_d \| R_D,\, r_d \geq 10R_D} \qquad (8.51)$$

Relación de fase El signo negativo de A_v revela que V_o y V_i tienen un desfasamiento de 180°.

EJEMPLO 8.12 En el ejemplo 7.11 analizamos el E-MOSFET de la figura 8.41 con el resultado de que $k = 0.24 \times 10^{-3}\ \text{A/V}^2$, $V_{GS_Q} = 6.4$ V e $I_{D_Q} = 2.75$ mA.

a. Determine g_m.
b. Encuentre r_d.
c. Calcule Z_i con y sin r_d. Compare los resultados.
d. Encuentre Z_o con y sin r_d. Compare los resultados.
e. Encuentre A_v con y sin r_d. Compare los resultados.




FIG. 8.41
Amplificador por realimentación de drenaje a partir del ejemplo 8.11.

Solución:

a. $g_m = 2k(V_{GS_Q} - V_{GS(\text{Th})}) = 2(0.24 \times 10^{-3}\ \text{A/V}^2)(6.4\ \text{V} - 3\ \text{V})$
$= \mathbf{1.63\ mS}$

b. $r_d = \dfrac{1}{y_{os}} = \dfrac{1}{20\ \mu\text{S}} = \mathbf{50\ k\Omega}$

c. Con r_d,

$$Z_i = \frac{R_F + r_d \| R_D}{1 + g_m(r_d \| R_D)} = \frac{10\ \text{M}\Omega + 50\ \text{k}\Omega \| 2\ \text{k}\Omega}{1 + (1.63\ \text{mS})(50\ \text{k}\Omega \| 2\ \text{k}\Omega)}$$
$$= \frac{10\ \text{M}\Omega + 1.92\ \text{k}\Omega}{1 + 3.13} = \mathbf{2.42\ M\Omega}$$

Sin r_d,

$$Z_i \cong \frac{R_F}{1 + g_m R_D} = \frac{10\ \text{M}\Omega}{1 + (1.63\ \text{mS})(2\ \text{k}\Omega)} = \mathbf{2.53\ M\Omega}$$

la cual muestra que como se satisface la condición $r_d \geq 10R_D = 50\ \text{k}\Omega \geq 40\ \text{k}\Omega$, los resultados para Z_o con y sin r_d se parecen mucho.

d. Con r_d,

$$Z_o = R_F \| r_d \| R_D = 10\ \text{M}\Omega \| 50\ \text{k}\Omega \| 2\ \text{k}\Omega = 49.75\ \text{k}\Omega \| 2\ \text{k}\Omega$$
$$= \mathbf{1.92\ k\Omega}$$

Sin r_d,

$$Z_o \cong R_D = \mathbf{2\,k\Omega}$$

proporcionando, una vez más, resultados muy parecidos.

e. Con r_d,

$$\begin{aligned} A_v &= -g_m(R_F \| r_d \| R_D) \\ &= -(1.63\text{ mS})(10\text{ M}\Omega \| 50\text{ k}\Omega \| 2\text{ k}\Omega) \\ &= -(1.63\text{ mS})(1.92\text{ k}\Omega) \\ &= \mathbf{-3.21} \end{aligned}$$

Sin r_d,

$$\begin{aligned} A_v &= -g_m R_D = -(1.63\text{ mS})(2\text{ k}\Omega) \\ &= \mathbf{-3.26} \end{aligned}$$

la cual se parece mucho al resultado anterior

8.11 CONFIGURACIÓN DEL DIVISOR DE VOLTAJE DEL E-MOSFET

La última configuración del E-MOSFET que examinaremos en detalle es la red del divisor de voltaje de la figura 8.42. El formato es exactamente el mismo que aparece en varios de los análisis anteriores.

Sustituyendo la red equivalente de ca para el E-MOSFET se obtiene la configuración de la figura 8.43, la cual es exactamente la misma que en la figura 8.24. El resultado es que las ecuaciones (8.28) a (8.32) son aplicables, como aparecen a continuación para la configuración del E-MOSFET.




FIG. 8.42
Configuración del divisor de voltaje del E-MOSFET.




FIG. 8.43
Red equivalente de ca para la configuración de la figura 8.42.

Z_i

$$Z_i = R_1 \| R_2 \qquad \textbf{(8.52)}$$

Z_o

$$Z_o = r_d \| R_D \qquad \textbf{(8.53)}$$

Para $r_d \geq 10R_D$,

$$Z_o \cong R_d \Big|_{r_d \geq 10R_D} \qquad \textbf{(8.54)}$$

A_v

$$A_v = \frac{V_o}{V_i} = -g_m(r_d \| R_D) \qquad \textbf{(8.55)}$$

y si $r_d \geq 10R_D$,

$$A_v = \frac{V_o}{V_i} \cong -g_m R_D \qquad \textbf{(8.56)}$$

8.12 DISEÑO DE REDES DE AMPLIFICACIÓN CON FET

Los problemas de diseño en esta etapa se limitan a obtener una condición de polarización de cd deseada o una ganancia de voltaje de ca. En la mayoría de los casos, las diversas ecuaciones desarrolladas se utilizan "a la inversa" para definir los parámetros necesarios con el fin de obtener la ganancia deseada, la impedancia de entrada o la de salida. Para evitar la complejidad innecesaria durante las etapas iniciales del diseño, a menudo se emplean las ecuaciones aproximadas porque ocurrirá alguna variación cuando a los resistores calculados los reemplacen valores estándar. Una vez terminado el diseño inicial, se pueden comprobar y refinar los resultados utilizando las ecuaciones completas.

A lo largo del procedimiento de diseño tenga en cuenta que aunque la superposición permite un análisis y diseño de la red distintos, desde un punto de vista de ca y de cd, con frecuencia un parámetro seleccionado en el entorno desempeñará un rol importante en la respuesta de ca. En particular, recuerde que a la resistencia R_S la podría reemplazar un equivalente de cortocircuito en la configuración por realimentación porque $I_G \cong 0$ A para condiciones de cd, pero para el análisis de ca esto presenta una importante ruta de alta impedancia entre V_o y V_i. Además, recuerde que g_m es más grande con puntos de operación cercanos al eje I_D ($V_{GS} = 0$ V), por lo que requiere que R_S sea relativamente pequeña. En la red de R_S sin puentear, una R_S pequeña también contribuirá a una ganancia más alta, pero para la fuente-seguidor, la ganancia se reduce a partir de su valor máximo de 1. En total, simplemente tenga en cuenta que los parámetros de red pueden afectar los niveles de cd y ca de diferentes maneras. Con frecuencia se debe hacer un balance entre un punto de operación particular y su efecto en la respuesta de ca.

En la mayoría de las situaciones, se conoce el voltaje de alimentación de cd disponible, se ha determinado el FET que se va a emplear, y se han definido los capacitores que se usarán a la frecuencia seleccionada. Entonces es necesario determinar los elementos resistivos necesarios para establecer la ganancia o el nivel de impedancia deseado. Los tres ejemplos siguientes determinan los parámetros requeridos para una ganancia específica.

EJEMPLO 8.13 Diseñe la red de polarización fija de la figura 8.44 para tener una ganancia de ca de 10. Es decir, determine el valor de R_D.




FIG. 8.44
Circuito diseñado para obtener la ganancia de voltaje deseada en el ejemplo 8.13.

Solución: Como $V_{GS_Q} = 0$ V, el nivel de g_m es g_{m0}. Por consiguiente, la ganancia la determina

$$A_v = -g_m(R_D \| r_d) = -g_{m0}(R_D \| r_d)$$

con $$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2(10\text{ mA})}{4\text{ V}} = 5\text{ mS}$$

El resultado es $$-10 = -5\text{ mS}(R_D \| r_d)$$

y $$R_D \| r_d = \frac{10}{5\text{ mS}} = 2\text{ k}\Omega$$

De acuerdo con las especificaciones del dispositivo,

$$r_d = \frac{1}{y_{os}} = \frac{1}{20 \times 10^{-6}\,\text{S}} = 50\,\text{k}\Omega$$

Al sustituir, encontramos

$$R_D \| r_d = R_D \| 50\,\text{k}\Omega = 2\,\text{k}\Omega$$

y
$$\frac{R_D(50\,\text{k}\Omega)}{R_D + 50\,\text{k}\Omega} = 2\,\text{k}\Omega$$

o
$$50R_D = 2(R_D + 50\,\text{k}\Omega) = 2R_D + 100\,\text{k}\Omega$$

con
$$48R_D = 100\,\text{k}\Omega$$

y
$$R_D = \frac{100\,\text{k}\Omega}{48} \cong 2.08\,\text{k}\Omega$$

El valor estándar más cercano es **2 kΩ** (apéndice D), el cual se emplearía en este diseño.

El nivel resultante de V_{DS_Q} se determina entonces como sigue:

$$V_{DS_Q} = V_{DD} - I_{D_Q}R_D = 30\,\text{V} - (10\,\text{mA})(2\,\text{k}\Omega) = \mathbf{10\,V}$$

Los niveles de R_G y R_D establecen los niveles de Z_i y Z_o, respectivamente. Es decir,

$$Z_i = R_G = \mathbf{10\,M\Omega}$$
$$Z_o = R_D \| r_d = 2\,\text{k}\Omega \| 50\,\text{k}\Omega = \mathbf{1.92\,k\Omega} \cong R_D = 2\,\text{k}\Omega$$

EJEMPLO 8.14 Seleccione los valores de R_D y R_S para la red de la figura 8.45 que producirá una ganancia de 8 utilizando un nivel de g_m relativamente alto para este dispositivo definido en $V_{GS_Q} = \frac{1}{4}V_P$.




FIG. 8.45
Red para obtener la ganancia de voltaje deseada en el ejemplo 8.14.

Solución: El punto de operación se define por

$$V_{GS_Q} = \frac{1}{4}V_P = \frac{1}{4}(-4\,\text{V}) = -1\,\text{V}$$

y
$$I_D = I_{DSS}\left(1 - \frac{V_{GS_Q}}{V_P}\right)^2 = 10\,\text{mA}\left(1 - \frac{(-1\,\text{V})}{(-4\,\text{V})}\right)^2 = 5.625\,\text{mA}$$

Al determinar g_m obtenemos

$$g_m = g_{m0}\left(1 - \frac{V_{GS_Q}}{V_P}\right)$$
$$= 5\,\text{mS}\left(1 - \frac{(-1\,\text{V})}{(-4\,\text{V})}\right) = 3.75\,\text{mS}$$

La magnitud de la ganancia de voltaje de ca la determina

$$|A_v| = g_m(R_D \| r_d)$$

Sustituyendo los valores conocidos resulta

$$8 = (3.75 \text{ mS})(R_D \| r_d)$$

de modo que $$R_D \| r_d = \frac{8}{3.75 \text{ mS}} = 2.13 \text{ k}\Omega$$

El nivel de r_d lo define

$$r_d = \frac{1}{y_{os}} = \frac{1}{20 \,\mu\text{S}} = 50 \text{ k}\Omega$$

y $$R_D \| 50 \text{ k}\Omega = 2.13 \text{ k}\Omega$$

con el resultado de

$$R_D = \mathbf{2.2 \text{ k}\Omega}$$

el cual es un valor estándar.

Las condiciones de operación determinan el nivel de R_S cd como sigue:

$$V_{GS_Q} = -I_D R_S$$
$$-1 \text{ V} = -(5.625 \text{ mA}) R_S$$

y $$R_S = \frac{1 \text{ V}}{5.625 \text{ mA}} = 177.8 \,\Omega$$

El valor estándar más cercano es **180 Ω.** En este ejemplo, R_S no aparece en el diseño de ca debido al efecto de cortocircuito de C_S.

En el ejemplo siguiente no se puentea R_S y el diseño se complica un poco más.

EJEMPLO 8.15 Determine R_D y R_S para la red de la figura 8.45 con el fin de establecer una ganancia de 8 si se eliminó el capacitor de puenteo C_S.

Solución: V_{GS_Q} y I_{D_Q} siguen siendo de -1 V y 5.625 mA, respectivamente, y puesto que la ecuación $V_{GS} = -I_D R_S$ no ha cambiado, R_S continúa siendo igual al valor estándar de **180 Ω** obtenido en el ejemplo 8.14.

La ganancia de una configuración de autopolarización sin puenteo es

$$A_v = -\frac{g_m R_D}{1 + g_m R_S}$$

Por el momento se supone que $r_d \geq 10(R_D + R_S)$. Utilizar toda la ecuación para A_v en esta etapa del diseño complicaría el proceso sin necesidad.

Al sustituir (para la magnitud especificada de 8 de ganancia), obtenemos

$$|8| = \left| \frac{-(3.75 \text{ mS}) R_D}{1 + (3.75 \text{ mS})(180 \,\Omega)} \right| = \frac{(3.75 \text{ mS}) R_D}{1 + 0.675}$$

y $$8(1 + 0.675) = (3.75 \text{ mS}) R_D$$

de modo que $$R_D = \frac{13.4}{3.75 \text{ mS}} = 3.573 \text{ k}\Omega$$

con el valor estándar más cercano a **3.6 kΩ.**

Ahora podemos poner a prueba la condición

$$r_d \geq 10(R_D + R_S)$$

Tenemos $$50 \text{ k}\Omega \geq 10(3.6 \text{ k}\Omega + 0.18 \text{ k}\Omega) = 10(3.78 \text{ k}\Omega)$$

y $$50 \text{ k}\Omega \geq 37.8 \text{ k}\Omega$$

la cual se satisface: ¡la solución prevalece!

8.13 TABLA DE RESUMEN

Para permitir una comparación rápida entre las configuraciones y ofrecer una lista que pueda ser útil por varias razones, se desarrolló la tabla 8.1. Se dan las ecuaciones exactas y aproximadas para cada uno de los parámetros importantes con intervalo típico de valores para cada uno. Aunque

TABLA 8.1

Z_i, Z_o y A_v para varias configuraciones del FET

Configuración	Z_i	Z_o	$A_v = \frac{V_o}{V_i}$
Polarización fija (JFET o D-MOSFET)	Alta $(10\,\text{M}\Omega)$ $= R_G$	Mediana $(2\,\text{k}\Omega)$ $= R_D \| r_d$ $\cong R_D$ $(r_d \geq 10 R_D)$	Mediana (-10) $= -g_m(r_d \| R_D)$ $\cong -g_m R_D$ $(r_d \geq 10 R_D)$
Autopolarización con R_S evitada (JFET o D-MOSFET)	Alta $(10\,\text{M}\Omega)$ $= R_G$	Mediana $(2\,\text{k}\Omega)$ $= R_D \| r_d$ $\cong R_D$ $(r_d \geq 10 R_D)$	Mediana (-10) $= -g_m(r_d \| R_D)$ $\cong -g_m R_D$ $(r_d \geq 10 R_D)$
Autopolarización con R_S no evitada (JFET o D-MOSFET)	Alta $(10\,\text{M}\Omega)$ $= R_G$	$= \dfrac{\left[1 + g_m R_S + \dfrac{R_S}{r_d}\right] R_D}{\left[1 + g_m R_S + \dfrac{R_S}{r_d} + \dfrac{R_D}{r_d}\right]}$ $= R_D$ $r_d \geq 10 R_D$ o $r_d = \infty\,\Omega$	Baja (-2) $= \dfrac{g_m R_D}{1 + g_m R_S + \dfrac{R_D + R_S}{r_d}}$ $\cong -\dfrac{g_m R_D}{1 + g_m R_S}$ $[r_d \geq 10\,(R_D + R_S)]$
Polarización por medio del divisor de voltaje (JFET o D-MOSFET)	Alta $(10\,\text{M}\Omega)$ $= R_1 \| R_2$	Mediana $(2\,\text{k}\Omega)$ $= R_D \| r_d$ $\cong R_D$ $(r_d \geq 10 R_D)$	Mediana (-10) $= -g_m(r_d \| R_D)$ $\cong -g_m R_D$ $(r_d \geq 10 R_D)$


www.elsolucionario.net

TABLA 8.1
(continuación)

Configuración	Z_i	Z_o	$A_v = \frac{V_o}{V_i}$
Compuerta común (JFET o D-MOSFET)	Baja (1 kΩ) $= R_S \Big\| \left[\frac{r_d + R_D}{1 + g_m r_d}\right]$ $\cong R_S \Big\| \frac{1}{g_m}$ $(r_d \geq 10\,R_D)$	Mediana (2 kΩ) $= R_D \| r_d$ $\cong R_D$ $(r_d \geq 10\,R_D)$	Mediana (+10) $= \dfrac{g_m R_D + \frac{R_D}{r_d}}{1 + \frac{R_D}{r_d}}$ $\cong g_m R_D$ $(r_d \geq 10\,R_D)$
Fuente-seguidor (JFET o D-MOSFET)	Alta (10 MΩ) $= R_G$	Baja (100 kΩ) $= r_d \| R_S \| 1/g_m$ $\cong R_S \| 1/g_m$ $(r_d \geq 10\,R_S)$	Baja (<1) $= \dfrac{g_m (r_d \| R_S)}{1 + g_m (r_d \| R_S)}$ $\cong \dfrac{g_m R_S}{1 + g_m R_S}$ $(r_d \geq 10\,R_S)$
Polarización por realimentación de drenaje (E-MOSFET)	Mediana (1 MΩ) $= \dfrac{R_F + r_d \| R_D}{1 + g_m (r_d \| R_D)}$ $\cong \dfrac{R_F}{1 + g_m R_D}$ $(r_d \geq 10\,R_D)$	Mediana (2 kΩ) $= R_F \| r_d \| R_D$ $\cong R_D$ $(R_F, r_d \geq 10\,R_D)$	Mediana (−10) $= -g_m (R_F \| r_d \| R_D)$ $\cong -g_m R_D$ $(R_F, r_d \geq 10\,R_D)$
Polarización por medio del divisor de voltaje (E-MOSFET)	Mediana (1 MΩ) $= R_1 \| R_2$	Mediana (2 kΩ) $= R_D \| r_d$ $\cong R_D$ $(R_d \geq 10\,R_D)$	Mediana (−10) $= -g_m (r_d \| R_D)$ $\cong -g_m R_D$ $(r_d \geq 10\,R_D)$

no se incluyen todas las configuraciones posibles, sí lo están las de uso más frecuente. En realidad, cualquier configuración que aparezca en la lista probablemente sea una variación de las que aparecen en la tabla, por lo que, al menos, la lista nos dará una idea de los niveles esperados y de qué ruta probablemente generará las ecuaciones deseadas. El formato seleccionado se diseñó para permitir la duplicación de toda la tabla en el frente y el reverso de una hoja de papel tamaño carta.

8.14 EFECTO DE R_L Y R_{sig}



Esta sección será igual a las secciones 5.16 y 5.17 del capítulo de análisis de ca de un BJT de señal pequeña que se ocupa del efecto de la resistencia de la fuente y la resistencia de carga en la ganancia de ca de un amplificador. De nuevo hay dos formas de abordar el análisis. Puede sustituir el modelo de ca del FET de interés y realizar un análisis detallado similar a la situación sin carga, o bien aplicar las ecuaciones de dos puertos que se presentaron en la sección 5.17.

Todas las ecuaciones de bipuertos desarrolladas para el transistor BJT también se aplican a redes con FET porque las cantidades de interés se definen en las terminales de entrada y salida y no en los componentes del sistema.

Algunas de las ecuaciones más importantes se repiten a continuación como una fácil referencia para el análisis de este capítulo y para actualizar su memoria sobre las conclusiones:

$$A_{v_L} = \frac{R_L}{R_L + R_o} A_{v_{\text{NL}}} \qquad \textbf{(8.57)}$$

$$A_{i_L} = -A_{v_L} \frac{Z_i}{R_L} \qquad \textbf{(8.58)}$$

$$A_{v_s} = \frac{V_o}{V_s} = \frac{V_i}{V_s} \cdot \frac{V_o}{V_i} = \left(\frac{R_i}{R_i + R_{\text{sig}}}\right)\left(\frac{R_L}{R_L + R_o}\right) A_{v_{\text{NL}}} \qquad \textbf{(8.59)}$$

Algunas de las conclusiones importantes sobre la ganancia de configuraciones de transistor BJT también se aplican a redes con FET. Incluyen las siguientes afirmaciones:

La ganancia máxima de un amplificador es la ganancia sin carga.

La ganancia con carga siempre es menor que la ganancia sin carga.

Una impedancia de la fuente siempre reducirá la ganancia total por debajo del nivel sin carga o con carga.

En general, por consiguiente,

$$A_{v_{\text{NL}}} > A_{v_L} > A_{v_s} \qquad \textbf{(8.60)}$$

Recuerde por el capítulo 5 que algunas configuraciones son tales que la impedancia de salida es sensible a la impedancia de la fuente o la impedancia de entrada es sensible a la carga aplicada. Para redes con FET, sin embargo:

Debido a la alta impedancia entre la terminal de compuerta y el canal, en general se puede suponer que la impedancia de entrada no se ve afectada por el resistor de carga y que la impedancia de salida no se ve afectada por la resistencia de la fuente.

Siempre debe tener en cuenta, sin embargo, que hay situaciones especiales en las que lo anterior puede no ser del todo cierto. Considere, por ejemplo, la configuración por realimentación que resulta de una conexión directa entre redes de entrada y salida. Aunque el valor del resistor de realimentación es muchas veces el de la resistencia de la fuente, lo que permite considerar que ésta es en esencia de 0 Ω, sí origina una situación en la que la resistencia de la fuente posiblemente podría afectar la resistencia de salida o la resistencia de carga podría afectar la impedancia de entrada. En general, sin embargo, debido al intenso aislamiento provisto entre la compuerta y el drenaje o la fuente, las ecuaciones generales para la ganancia con carga son menos complejas que las utilizadas para transistores BJT. Recuerde que la corriente de base establecía un vínculo directo entre los circuitos de entrada y salida en cualquier configuración de transistor BJT.

Para demostrar cada uno de los métodos, examinemos la configuración de autopolarización de la figura 8-46 con una resistencia de fuente puenteada. Sustituyendo el modelo equivalente de ca en lugar del JFET se obtiene la configuración de la figura 8.47.




FIG. 8.46
Amplificador de JFET con R_{sig} y R_L.

Observe que la resistencia de carga aparece en paralelo con la resistencia de drenaje y la resistencia de la fuente R_{sig} aparece en serie con la resistencia de compuerta R. Para la ganancia de voltaje total el resultado es una forma modificada de la ecuación (8.21):

$$A_{v_L} = \frac{V_o}{V_i} = -g_m(r_d \| R_D \| R_L) \tag{8.61}$$




FIG. 8.47
Red de la figura 8.46 después de la sustitución del circuito equivalente de ca para el JFET.

La impedancia de salida es la misma que se obtuvo en la situación sin carga sin una resistencia de fuente:

$$Z_o = r_d \| R_D \tag{8.62}$$

La impedancia de salida sigue siendo

$$Z_i = R_G \tag{8.63}$$

Para la ganancia total A_{v_S},

$$V_i = \frac{R_G V_S}{R_G + R_{sig}}$$

y

$$A_{v_s} = \frac{V_o}{V_s} = \frac{V_i}{V_s} \cdot \frac{V_o}{V_i} = \left[\frac{R_G}{R_G + R_{\text{sig}}}\right][-\,g_m(r_d \| R_D \| R_L)] \tag{8.64}$$

la cual para la mayoría de las aplicaciones en que $R_G >> R_{sig}$ y $R_D \| R_L << r_d$ resulta

$$A_{v_s} \cong -g_m(R_D \| R_L) \tag{8.65}$$

Si ahora recurrimos al método de los bipuertos para la misma red, la ecuación para la ganancia total se escribe

$$A_{v_L} = \frac{R_L}{R_L + R_o} A_{v_{\text{NL}}} = \frac{R_L}{R_L + R_o}[-g_m(r_d \| R_D)]$$

pero

$$R_o = R_D \| r_d,$$

de modo que

$$A_{v_L} = \frac{R_L}{R_L + R_D \| r_d}[-g_m(r_d \| R_D] = -g_m \frac{(r_d \| R_D)(R_L)}{(r_d \| R_D) + R_L}$$

y

$$A_{v_L} = -g_m(r_d \| R_D \| R_L)$$

que coincide con el resultado anterior.

La derivación anterior se incluyó para demostrar que se obtendrá el mismo resultado con cualquiera de los dos métodos. Si estuvieran disponibles valores numéricos para R_i, R_o y $A_{v_{NL}}$, simplemente se sustituirían los valores en la ecuación (8.57).

Continuando de la misma manera para las configuraciones más comunes se obtienen las ecuaciones de la tabla 8.2.

8.15 CONFIGURACIÓN EN CASCADA

La configuración en cascada del capítulo 5 para los BJT también se puede utilizar con los JFET o los MOSFET, como se muestra para los JFET en la figura 8.48. Recuerde que la salida de una etapa aparece como la entrada de la siguiente. La impedancia de entrada de la segunda etapa es la impedancia de la primera.

La ganancia total es el producto de la ganancia de cada etapa incluidos los efectos de carga de la siguiente etapa.

Con mucha frecuencia se emplea la ganancia sin carga, y la ganancia total es un resultado irreal. Para cada etapa se debe incluir el efecto de carga de la siguiente en los cálculos de la ganancia. Con los resultados de las secciones previas de este capítulo se obtiene la siguiente ecuación para la ganancia total de la configuración de la figura 8.48.

$$A_v = A_{v_1} A_{v_2} = (-g_{m_1} R_{D_1})(-g_{m_2} R_{D_2}) = g_{m_1} g_{m_2} R_{D_1} R_{D_2} \tag{8.66}$$




FIG. 8.48
Amplificador de FET en cascada.

TABLA 8.2

Configuración	$A_{v_L} = V_o/V_i$	Z_i	Z_o
	$-g_m(R_D \| R_L)$	R_G	R_D
	Con r_d: $-g_m(R_D \| R_L \| r_d)$	R_G	$R_D \| r_d$
	$\dfrac{-g_m(R_D \| R_L)}{1 + g_m R_S}$	R_G	$\dfrac{R_D}{1 + g_m R_S}$
	Con r_d: $\dfrac{-g_m(R_D \| R_L)}{1 + g_m R_S + \dfrac{R_D + R_S}{r_d}}$	R_G	$\cong \dfrac{R_D}{1 + g_m R_S}$
	$-g_m(R_D \| R_L)$	$R_1 \| R_2$	R_D
	Con r_d: $-g_m(R_D \| R_L \| r_d)$	$R_1 \| R_2$	$R_D \| r_d$;
	$\dfrac{g_m(R_S \| R_L)}{1 + g_m(R_S \| R_L)}$	R_G	$R_S \| 1/g_m$
	Con r_d: $= \dfrac{g_m r_d(R_S \| R_L)}{r_d + R_D + g_m r_d(R_S \| R_L)}$	R_G	$\dfrac{R_S}{1 + \dfrac{g_m r_d R_S}{r_d + R_D}}$
	$g_m(R_D \| R_L)$	$\dfrac{R_S}{1 + g_m R_S}$	R_D
	Con r_d: $\cong g_m(R_D \| R_L)$	$Z_i = \dfrac{R_S}{1 + \dfrac{g_m r_d R_S}{r_d + R_D \| R_L}}$	$R_D \| r_d$

La impedancia de entrada del amplificador en cascada es la de la etapa 1,

$$Z_i = R_{G_1} \quad \textbf{(8.67)}$$

y la impedancia de salida es la de la etapa 2,

$$Z_o = R_{D_2} \quad \textbf{(8.68)}$$

La función principal de las etapas en cascada es producir la mayor ganancia total. Como la polarización de cd y los cálculos de ca para un amplificador en cascada siguen a los que derivaron para las etapas individuales, un ejemplo demostrará los diversos cálculos para determinar la polarización de cd y la operación de ca.

EJEMPLO 8.16 Calcule la polarización de cd, la ganancia de voltaje, la impedancia de entrada y la de salida, y el voltaje de salida para el amplificador en cascada mostrado en la figura 8.49. Calcule el voltaje sin carga si se conecta una carga de 10 kΩ a través de la salida.




FIG. 8.49
Circuito del amplificador en cascada para el ejemplo 8.16.

Solución: Las dos etapas del amplificador tienen la misma polarización de cd. Aplicando las técnicas de polarización de cd del capítulo 7 resulta

$$V_{GS_Q} = -1.9\text{ V}, \qquad I_{D_Q} = 2.8\text{ mA} \qquad g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2(10\text{ mA})}{|-4\text{ V}|} = 5\text{ mS}$$

y en el punto de polarización de cd,

$$g_m = g_{m0}\left(1 - \frac{V_{GSQ}}{V_P}\right) = (5\text{ mS})\left(1 - \frac{-1.9\text{ V}}{-4\text{ V}}\right) = \mathbf{2.6\text{ mS}}$$

Como la segunda etapa está sin carga

$$A_{v_2} = -g_m R_D = -(2.6\text{ mS})(2.4\text{ k}\Omega) = \mathbf{-6.24}$$

Para la primera etapa $2.4\text{ k}\Omega \| 3.3\text{ M}\Omega \cong 2.4\text{ k}\Omega$ se obtiene la misma ganancia.
La ganancia de voltaje del amplificador en cascada es

$$\text{Eq. (8.66):} \quad A_v = A_{v_1}A_{v_2} = (-6.2)(-6.2) = 38.4$$

Entonces el voltaje de salida es

$$V_o = A_v V_i = (38.4)(10\text{ mV}) = \mathbf{384\text{ mV}}$$

La impedancia de entrada del amplificador en cascada es

$$Z_i = R_G = \mathbf{3.3\text{ M}\Omega}$$

La impedancia de salida del amplificador en cascada (suponiendo que $r_d = \infty\Omega$) es

$$Z_o = R_D = \mathbf{2.4\text{ k}\Omega}$$

Por tanto, el voltaje de salida a través de una carga de 10 kΩ es

$$V_L = \frac{R_L}{Z_o + R_L} V_o = \frac{10\,\text{k}\Omega}{2.4\,\text{k}\Omega + 10\,\text{k}\Omega}(384\,\text{mV}) = \mathbf{310\,mV}$$

También se puede utilizar una combinación de etapas con FET y BJT para obtener una alta ganancia de voltaje y una alta impedancia de entrada, como se demuestra por medio del siguiente ejemplo.

EJEMPLO 8.17 Para el amplificador en cascada de la figura 8.50, utilice la polarización de cd calculada en los ejemplos 5.18 y 8.16 para calcular la impedancia de entrada, la impedancia de salida, la ganancia de voltaje y el voltaje de salida resultante.




FIG. 8.50
Amplificador con JFET-BJT en cascada para el ejemplo 8.17.

Solución: Como R_i (etapa 2) = 15 kΩ‖4.7kΩ‖200(6.5Ω) = 953.6 Ω, la ganancia de la etapa 1 (cuando la etapa 2 la somete a carga) es

$$A_{v_1} = -g_m[R_D \| R_i\,(\text{etapa }2)]$$
$$= -2.6\,\text{mS}(2.4\,\text{k}\Omega \| 953.6\,\Omega) = -1.77$$

Según el ejemplo 5.18, la ganancia de voltaje de la etapa 2 es $A_{v_2} = -338.46$. La ganancia total de voltaje es entonces

$$A_v = A_{v_1}A_{v_2} = (-1.77)(-338.46) = \mathbf{599.1}$$

Por lo que el voltaje de salida es

$$V_o = A_v V_i = (599.1)(1\,\text{mV}) \approx \mathbf{0.6\,V}$$

La impedancia de entrada del amplificador es la de la etapa 1,

$$Z_i = \mathbf{3.3\,M\Omega}$$

y la impedancia de salida es la de la etapa 2,

$$Z_o = R_D = \mathbf{2.2\,k\Omega}$$

8.16 SOLUCIÓN DE FALLAS

Como ya vimos antes, la solución de fallas de un circuito es una combinación de conocimiento de la teoría y de la experiencia en el uso de medidores y de un osciloscopio para verificar el funcionamiento del circuito. Un buen reparador de fallas tiene un “ojo clínico” para determinar el problema –esta capacidad de “ver” lo que está sucediendo se desarrolla en gran medida mediante la construcción, prueba y reparación de muchos circuitos diferentes. Para un amplificador de

señal pequeña con FET, podríamos determinar y solucionar las fallas de un circuito siguiendo varios pasos básicos.

1. Examine la tarjeta del circuito para ver si los problemas son obvios: un área quemada por calentamiento excesivo de un componente; un componente que se siente o parece estar demasiado caliente al tacto; una junta deficientemente soldada; cualquier conexión suelta.
2. Utilice un medidor de cd; tome algunas lecturas indicadas en un manual de reparación que contenga el diagrama esquemático del circuito y una lista de voltajes de cd de prueba.
3. Aplique una señal de prueba de ca; mida las voltajes de ca a partir de la entrada y hacia la salida.
4. Si se identifica el problema en una etapa particular, verifique la señal de ca en varios puntos con un osciloscopio para ver la forma de onda, su polaridad, la amplitud y la frecuencia, así como también cualesquier formas de onda inusuales "defectuosas" que pudieran haber. En particular, observe que la señal esté presente durante todo el ciclo de la señal.

Posibles síntomas y acciones

Si no hay voltaje de ca de salida:

1. Verifique si hay voltaje de alimentación.
2. Verifique si el voltaje de salida en V_D es de entre 0 V y V_{DD}.
3. Verifique si hay alguna señal de ca de entrada en la terminal de la compuerta.
4. Verifique el voltaje de ca en las terminales del capacitor de acoplamiento.

Cuando construya y pruebe un circuito de amplificador con FET en el laboratorio:

1. Verifique el código de colores de valores de los resistores para asegurarse de que son los correctos. Mejor aún, lea los valores del resistor porque los componentes que se usan de manera repetida pueden sobrecalentarse cuando se utilizan incorrectamente, lo que hace que cambie su valor nominal.
2. Compruebe que todos los voltajes de ca estén en las terminales del componente. Asegúrese de que todas las conexiones de tierra sean comunes.
3. Lea la señal de entrada de ca para asegurarse de que se proporcione el valor esperado para el circuito.

8.17 APLICACIONES PRÁCTICAS

Mezclador de audio de tres canales

Los componentes básicos de un mezclador de audio con JFET de tres canales se muestran en la figura 8.51. Las tres señales de entrada pueden provenir de fuentes diferentes como un micrófono, un instrumento musical, generadores de ruido de fondo, etcétera. Todas las señales se pueden




FIG. 8.51
Componentes básicos de un mezclador de audio con JFET de tres canales.

aplicar a la misma terminal de compuerta, porque la impedancia de entrada del JFET es tan alta que un circuito abierto la puede representar de forma aproximada. **En general, la impedancia de entrada es de 1000 MΩ (10^9Ω) o mejor para los JFET y de 100 millones MΩ (10^{14}Ω), e incluso mejor aún para los MOSFET.** Si se emplearan transistores BJT en lugar de JFET, la menor impedancia de entrada requeriría un amplificador de transistor por cada canal o por lo menos un emisor-seguidor como primera etapa para producir una mayor impedancia de entrada.

Los capacitores de 10 μF están allí para impedir que cualquier nivel de polarización de cd presente en la señal de entrada aparezca en la compuerta del JFET y los potenciómetros de 1 MΩ son los controles de volumen de cada canal. La necesidad de los resistores de 100 kΩ en cada canal es menos obvia. Su propósito es garantizar que un canal no descargue a los demás y reduzca o distorsione gravemente la señal en la compuerta. Por ejemplo, en la figura 8.52a, un canal tiene un micrófono de alta impedancia (10 kΩ), en tanto que otro tiene un amplificador de guitarra de baja impedancia (0.5 kΩ). El canal 3 se deja abierto, y por el momento se quitaron los resistores de aislamiento de 100 kΩ. Reemplazando los capacitores con su equivalente de cortocircuito en el intervalo de frecuencia de interés, e ignorando los efectos de los potenciómetros de 1-MΩ en paralelo (ajustados a valor máximo) se obtiene el circuito equivalente de la figura 8.52b en la compuerta del amplificador con JFET. Aplicando el teorema de superposición, determinamos así el voltaje en la compuerta del JFET

$$v_G = \frac{0.5\,\text{k}\Omega(v_{\text{mic}})}{10.5\,\text{k}\Omega} + \frac{10\,\text{k}\Omega(v_{\text{guitarra}})}{10.5\,\text{k}\Omega}$$
$$= 0.047v_{\text{mic}} + 0.95v_{\text{guitarra}} \cong v_{\text{guitarra}}$$




FIG. 8.52
(a) Aplicación de una fuente de alta impedancia y de una de baja impedancia al mezclador de la figura 8.51; (b) equivalente reducido sin los resistores de aislamiento de 100 kΩ; (c) equivalente reducido sin los resistores de 100 kΩ.

donde es evidente que la guitarra dominó a la señal del micrófono. La única respuesta del amplificador de la figura 8.52 será a la guitarra. Ahora, con los resistores de 100 kΩ en su lugar, se obtiene la situación de la figura 8.52c. Utilizando de nuevo el teorema de superposición, obtenemos la siguiente ecuación para el voltaje en la compuerta:

$$v_G = \frac{101\,\text{k}\Omega(v_{\text{mic}})}{211\,\text{k}\Omega} + \frac{110\,\text{k}\Omega(v_{\text{guitarra}})}{211\,\text{k}\Omega}$$
$$\cong 0.48v_{\text{mic}} + 0.52v_{\text{guitarra}}$$

la que muestra que las señales están balanceadas en la compuerta del JFET. **En general, por consiguiente, los resistores de 100 kΩ compensan cualquier diferencia en la impedancia de la señal para asegurarse de que uno no cargue a los demás y de que se desarrolle un nivel de señales mezcladas en el amplificador. Técnicamente, se les conoce como “resistores de aislamiento de señales”.**




FIG. 8.53
Demostración de que con señales en paralelo, el canal con la impedancia interna mínima y mayor potencia controla la situación.

En la figura 8.53 se ilustra una interesante consecuencia de una situación como la descrita en la figura 8.52b, donde una guitarra de baja impedancia tiene un nivel de señal de aproximadamente 150 mV, en tanto que el micrófono cuya impedancia interna es mayor, tiene un intensidad de señal de sólo 50 mV. Como ya vimos antes, la parte principal en el punto de “alimentación” (v_G) es la de la guitarra. La dirección resultante de la corriente y el flujo de potencia es sin duda de la guitarra al micrófono. Además, **como la construcción básica de un micrófono y una bocina**

es bastante parecida, se puede hacer que el micrófono actúe como bocina y que transmita la señal de la guitarra. Las nuevas bandas acústicas a menudo enfrentan este problema a medida que aprenden los fundamentos de un buen amplificador. **En general, para señales en paralelo, el canal con la impedancia interna más pequeña controla la situación.**

Para algunos puede ser bastante extraño que un micrófono sea capaz de comportarse como bocina. Sin embargo, el ejemplo clásico de un cono de voz para que actúe como micrófono o bocina es el sistema de intercomunicación típico como el de la figura 8.54a. La bocina de 16 Ω, 0.5 Ω de la figura 8.54b se puede utilizar como micrófono o bocina, según la posición del interruptor de activación. Es importante hacer notar, sin embargo, como en el ejemplo del micrófono-guitarra anterior, que la mayoría de las bocinas están diseñadas para que manejen niveles de potencia razonables, y que la mayoría de los micrófonos están diseñados para que simplemente acepten la entrada activada por voz, y no son capaces de manejar niveles de potencia normalmente asociados con las bocinas. Basta con que compare el tamaño de cada uno en cualquier sistema de audio. En general, una situación como la previamente descrita, en la que la señal de






FIG. 8.54
Intercomunicador de dos estaciones de batería (9 V): apariencia externa; (b) construcción interna.

la guitarra se oye en el micrófono, finalmente dañará a éste. Para un sistema de intercomunicación la bocina está diseñada para que maneje ambos tipos de excitación sin ninguna dificultad.

En la figura 8.51, la ganancia del JFET autopolarizado está determinada por $-g_m R_D$, la que en esta situación es

$$-g_m R_D = -(1.5\text{ mS})(3.3\text{ k}\Omega) = \mathbf{-4.95}$$

Conmutación silenciosa

Cualquier sistema electrónico que incorpore conmutación mecánica como el de la figura 8.55 tiende a desarrollar ruido en la línea que reducirá la relación señal a ruido. Cuando se abre o cierra el interruptor de la figura 8.55, a menudo se produce un molesto sonido “pfft, pfft” como parte de la señal de salida. Además, los cables largos normalmente asociados con los interruptores mecánicos requerirán que éstos estén lo más cerca posible del amplificador para reducir la captación de ruido en la línea.






FIG. 8.55
Desarrollo de ruido debido a conmutación mecánica.

Un método eficaz de eliminar esta fuente de ruido es utilizar conmutación electrónica como la de la figura 8.56a en una red mezcladora de dos canales. Recuerde por el capítulo 7 que la región del drenaje a la fuente de un JFET con valores bajos de V_{DS} puede ser considerada como una resistencia cuyo valor depende del voltaje aplicado de la compuerta a la fuente como se describe en detalle en la sección 7.13. Además, recuerde que la resistencia es mínima con $V_{GS} = 0$ V y máxima cerca del valor de estrangulamiento. En la figura 8.56a, las señales que se van a mezclar se aplican al drenaje de cada JFET y el control de cd se conecta directamente a la compuerta de cada JFET. Con 0 V en cada terminal de control, ambos JFET se “encienden” en exceso y la resistencia de D_1 a S_1 y de D_2 a S_2 es relativamente pequeña, de, por ejemplo, 100 Ω en este análisis. Aun cuando 100 Ω no son los 0 Ω supuestos con un interruptor ideal, es una resistencia tan pequeña comparada con el resistor de 47 kΩ que con frecuencia puede ser ignorada. Ambos interruptores están por consiguiente en la posición “on” (encendido), y ambas señales de entrada son capaces de llegar a la entrada del amplificador inversor (que se presentará en el capítulo 10) como se muestra en la figura 8.56b. En particular, observe que los valores de resistor seleccionados producen una señal de salida que es simplemente la inversa de la suma de las dos señales. La etapa del amplificador siguiente elevará la suma de los niveles de audio.


Ambos interruptores electrónicos pueden quedar en el estado “apagado” aplicando un voltaje que es más negativo que el nivel de voltaje de estrangulamiento, como lo indican los 10 V en la figura 8.56a. El nivel de resistencia en estado “apagado” puede llegar a 10,000 MΩ, nivel que con toda certeza puede ser representado de forma aproximada por un circuito abierto en la mayoría de las aplicaciones. Como ambos canales están aislados, uno puede estar “encendido” mientras el otro está “apagado”. La velocidad de operación de un interruptor de JFET es controlada por el sustrato (por la construcción del dispositivo) y los niveles de capacitancia parásita, y por la baja resistencia en estado “encendido” del JFET. **Las velocidades máximas para los JFET son aproximadamente de 100 MHz, con 10 MHz como la más común.** Sin embargo, la resistencia de entrada y la capacitancia del diseño reducen esta velocidad a niveles críticos. En la figura 8.56a, el resistor de 1 MΩ y los capacitores de 47 nF tienen una constante de tiempo de $\tau = RC = 47$ ms $= 0.047$ s para la red de carga que controla el voltaje en la compuerta. Si suponemos dos constantes de tiempo para cargar para llevar el voltaje al nivel de estrangulamiento, el tiempo total es de 0.094 s, o una velocidad de conmutación de 1/0.094 s ≅ 10.6 por segundo. Comparada con la velocidad de conmutación típica del JFET de 10 millones de veces en 1 s, este número es extremadamente pequeño. Tenga en cuenta, sin embargo, que la aplicación es una consideración importante y para un mezclador típico, la conmutación no ocurre a velocidades de más de 10.6 por segundo a menos que tengamos algunas señales de entrada radicales. Nos podríamos preguntar por qué se requiere tener



(a)



(b)



(c)

FIG. 8.56

Red de audio de conmutación silenciosa: (a) configuración del JFET; (b) con ambas señales; (c) con una señal activa.


la constante de tiempo *RC* en la compuerta. ¿Por qué no dejar que el nivel de cd aplicado en la compuerta simplemente controle el estado del JFET? En general, la constante de tiempo *RC* garantiza que la señal de control no sea una señal espuria generada por ruido o “anilleo” debido la subida y caída abruptas de los pulsos aplicados en la compuerta. Con una red de carga, nos aseguramos de

que el nivel de cd esté presente durante un lapso de tiempo antes de que se alcance el nivel de estrangulamiento. Cualquier pico de voltaje transitorio en la línea no estará presente durante un tiempo suficientemente largo para cargar el capacitor y cambiar el estado del JFET.

Es importante darse cuenta **que el interruptor de JFET es un interruptor bilateral**. Es decir, las señales en el estado "encendido" pueden pasar a través de la región drenaje-fuente en ambas direcciones. Esto, desde luego, es la forma ordinaria de cómo funcionan los interruptores electrónicos. Recuerde que el diodo no es un interruptor bilateral porque puede conducir corriente a bajos voltajes en sólo una dirección.

Debemos observar que **como un nivel de cd puede controlar el estado de los JFET, el diseño de la figura 8.56a se presta para ser utilizado como control remoto o de computadora** por las mismas razones descritas en el capítulo 7, cuando analizamos el control de cd.

En la figura 8.57 se da la hoja de datos de un interruptor analógico de JFET de bajo costo. Observe, en particular, que el voltaje de estrangulamiento en general es de aproximadamente


ON Semiconductor™

Interruptor de JFET
Canal N - Empobrecimiento


2N5555

VALORES NOMINALES MÁXIMOS

Valor nominal	Símbolo	Valor	Unidad
Voltaje de drenaje a fuente	V_{DS}	25	Vcd
Voltaje de drenaje a compuerta	V_{DG}	25	Vcd
Voltaje de compuerta a fuente	V_{GS}	25	Vcd
Corriente de compuerta directa	I_{GF}	10	mAcd
Disipación total en el dispositivo @ TC = 25°C Reducción a más de 25°C	P_D	350 2.8	mW mW/°C
Intervalo de temperatura de unión	T_J	−65 a +150	°C
Intervalo de temperatura de almacenamiento	T_{stg}	−65 a +150	°C



CÁPSULA 29-11, ESTILO 5
TO–92 (TO–226AA)



CARACTERÍSTICAS ELÉCTRICAS (T_A = 25°C a menos que se especifique de otra manera)

Característica	Símbolo	Mín.	Máx.	Unidad
CARACTERÍSTICAS DE APAGADO				
Voltaje de ruptura de la compuerta a la fuente (IG = 10 °Acd, VDS = 0)	$V_{(BR)GSS}$	25	—	Vcd
Corriente en inversa de compuerta (VGS = 15 Vcd, VDS = 0)	I_{GSS}	—	1.0	nAcd
Corriente de corte de drenaje (V_{DS} = 12 Vdc, V_{GS} = −10 V) (V_{DS} = 12 Vdc, V_{GS} = −10 V, T_A = 100°C)	$I_{D(apagado)}$	— —	10 2.0	nAcd µAcd
CARACTERÍSTICAS DE ENCENDIDO				
Corriente de drenaje con voltaje cero de compuerta (V_{DS} = 15 Vcd, V_{GS} = 0)	I_{DSS}	15	—	mAcd
Voltaje en directa de la compuerta a la fuente ($I_{G(f)}$ = 1.0 mAcd, V_{DS} = 0)	$V_{GS(f)}$	—	1.0	Vcd
Voltaje de encendido del drenaje a la fuente (I_D = 7.0 mAcd, V_{GS} = 0)	$V_{DS\ (encendido)}$	—	1.5	Vcd
Resistencia encendido estática del drenaje a la fuente (I_D = 0.1 mAcd, V_{GS} = 0)	$r_{DS\ (encendido)}$	—	150	Ohms

1. Prueba de pulsos: Ancho de pulso < 300 °s, Ciclo de trabajo < 3.0%

Característica	Símbolo	Mín.	Máx.	Unidad
CARACTERÍSTICAS DE SEÑAL PEQUEÑA				
Resistencia "ENCENDIDO" del drenaje a la fuente de señal pequeña (V_{GS} = 0, I_D = 0, f = 1.0 kHz)	$r_{ds\ (encendido)}$	—	150	Ohms
Capacitancia de entrada (V_{DS} = 15 Vcd, V_{GS} = 0, f = 1.0 MHz)	C_{iss}	—	5.0	pF
Capacitancia de transferencia en inversa (V_{DS} = 0, V_{GS} = 10 Vcd, f = 1.0 MHz)	C_{rss}	—	1.2	pF
CARACTERÍSTICAS DE CONMUTACIÓN				
Tiempo de retardo de encendido (V_{DD} = 10 Vcd, $I_{D(encendido)}$ = 7.0 mAcd, $V_{GS(encendido)}$ = 0, $V_{GS(apagado)}$ = −10 Vcd)	$t_{d(encendido)}$	—	5.0	ns
Tiempo de levantamiento (V_{DD} = 10 Vcd, $I_{D(encendido)}$ = 7.0 mAcd, $V_{GS(encendido)}$ = 0, $V_{GS(apagado)}$ = −10 Vcd)	t_r	—	5.0	ns
Tiempo de retardo de apagado (V_{DD} = 10 Vcd, $I_{D(encendido)}$ = 7.0 mAcd, $V_{GS(encendido)}$ = 0, $V_{GS(apagado)}$ = −10 Vcd)	$t_{d\ (apagado)}$	—	15	ns
Tiempo de caída (V_{DD} = 10 Vcd, $I_{D(encendido)}$ = 7.0 mAcd, $V_{GS(encendido)}$ = 0, $V_{GS(apagado)}$ = −10 Vcd)	t_f	—	10	ns

FIG. 8.57
Hoja de especificaciones de un interruptor de corriente con JFET analógico de bajo costo.
(Derechos reservados de Semiconductor Components Industries, LLC. Utilizada con permiso).

-10 V con un voltaje del drenaje a la fuente de 12 V. Además, se utiliza un nivel de corriente de 10 nA para definir el nivel de estrangulamiento. El nivel de I_{DSS} es de 15 mA, mientras que la resistencia del drenaje a la fuente es bastante baja de 150 Ω con $V_{GS} = 0$ V. El tiempo de encendido es bastante pequeño de 10 ns ($t_d + t_r$) en tanto que el tiempo apagado es de 25 ns.

Redes de desfasamiento

Utilizando las características de resistencia del drenaje a la fuente controlada por voltaje de un JFET, podemos controlar el ángulo de fase de una señal utilizando las configuraciones de la figura 8.58. La red de la figura 8.58a es una red de adelanto de fase, la cual añade un ángulo a la señal aplicada, en tanto que la red de la figura 8.58b es una configuración de atraso de fase, la cual crea un desfasamiento negativo.




FIG. 8.58
Redes de desfasamiento: (a) adelanto; (b) atraso.

Por ejemplo, consideremos el efecto de R_{DS} en una señal de entrada que tiene una frecuencia cercana a 10 kHz si la aplicamos a la red de la figura 8.58a. Para propósitos de análisis, supongamos que la resistencia del drenaje a la fuente es de 2 kΩ debido a un voltaje aplicado de la compuerta a la fuente de -3 V. El trazo de la red equivalente da por resultado la configuración general de la figura 8.59. Resolviendo para el voltaje de salida resulta

$$\mathbf{V}_o = \frac{R_{DS}\angle 0^\circ\, V_i\angle 0^\circ}{R_{DS} - jX_C} = \frac{R_{DS}V_i\angle 0^\circ}{\sqrt{R_{DS}^2 + X_C^2}\angle -\tan^{-1}\dfrac{X_C}{R_{DS}}}$$


$$= \frac{R_{DS}V_i}{\sqrt{R_{DS}^2 + X_C^2}}\angle \tan^{-1}\frac{X_C}{R_{DS}} = \left(\frac{R_{DS}}{\sqrt{R_{DS}^2 + X_C^2}}\right)V_i\angle \tan^{-1}\frac{X_C}{R_{DS}}$$


de modo que

$$\mathbf{V}_o = k_1 V_i \angle \theta_1$$

donde

$$k_1 = \frac{R_{DS}}{\sqrt{R_{DS}^2 + X_C^2}} \quad \text{y} \quad \theta_1 = \tan^{-1}\frac{X_C}{R_{DS}} \qquad \textbf{(8.69)}$$








FIG. 8.59
Red de RC de adelanto de fase.

Sustituyendo los valores numéricos anteriores se obtiene

$$X_C = \frac{1}{2\pi fC} = \frac{1}{2\pi(10\,\text{kHz})(0.01\,\mu\text{F})} = 1.592\,\text{k}\Omega$$

y
$$k_1 = \frac{R_{DS}}{\sqrt{R_{DS}^2 + X_C^2}} = \frac{2\,\text{k}\Omega}{\sqrt{(2\,\text{k}\Omega)^2 + (1.592\,\text{k}\Omega)^2}} = 0.782$$

con
$$\theta_1 = \tan^{-1}\frac{X_C}{R_{DS}} = \tan^{-1}\frac{1.592\,\text{k}\Omega}{2\,\text{k}\Omega} = \tan^{-1} 0.796 = 38.52°$$

de modo que
$$\mathbf{V}_o = 0.782V_i \angle 38.52°$$

y una señal de salida de 78.2% de su señal aplicada pero con un desfasamiento de 38.52°.

En general, por consiguiente, la red de la figura 8.58a puede introducir un desfasamiento positivo que se extiende desde unos cuantos grados (con X_C relativamente pequeña comparada con R_{DS}) hasta casi 90° (con X_C relativamente grande comparada con R_{DS}). Tenga en cuenta, sin embargo, que con valores fijos de R_{DS}, a medida que se incrementa la frecuencia, X_C se reduce y el desfasamiento tiende a 0°. A frecuencias decrecientes y una R_{DS} fija, el desfasamiento tiende a 90°. También es importante darse cuenta que con una R_{DS} fija, un nivel creciente de X_C reduce la magnitud de V_o. Para una red como esa, tendrá que hacer un balance entre la ganancia y el desfasamiento deseado.

Para la red de la figura 8.58b, la ecuación resultante es

$$\mathbf{V}_o = k_2 V_i \angle \theta_2 \quad \textbf{(8.70)}$$

donde

$$k_2 = \frac{X_C}{\sqrt{R_{DS}^2 + X_C^2}} \quad \text{y} \quad \theta_2 = -\tan^{-1}\frac{R_{DS}}{X_C}$$

Sistema de detección de movimiento

Los componentes básicos de un sistema detector infrarrojo pasivo de movimiento (PIR) se muestran en la figura 8.60. El corazón del sistema es **el detector fotoeléctrico; el cual genera un voltaje que varía con la cantidad de calor incidente**. Filtra toda excepto la radiación infrarroja de un área particular y enfoca la energía en el elemento detector de temperatura. Recuerde por el capítulo 7, sección 7.13, que la banda infrarroja es una banda invisible localizada justo debajo del espectro de luz visible. **Los detectores pasivos no emiten una señal de cualquier clase sino que simplemente responden al flujo de energía proveniente del ambiente.**





FIG. 8.60
Sistema de detección infrarrojo pasivo de movimiento (PIR).



Lente núm.	3
Tipo	Mascota
Altura de montaje	4.3 pies (1.3 m)
Cobertura de zona	110°




FIG. 8.61

Unidad de detección de movimiento PIR comercial: (a) apariencia externa; (b) construcción interna; (c) cobertura opcional para mascotas.

En la figura 8.61a y b, aparecen, respectivamente, las vistas externa e interna de una unidad comercial. Incluye cuatro lentes intercambiables para diferentes áreas de cobertura. Para nuestros propósitos se seleccionó la opción "mascota" con cobertura indicada en la figura 8.61c. Observe el espacio debajo de los rayos para detectar el movimiento de mascotas y la distancia máxima de 39.4 pies. La unidad está montada a una altura de 6.6 pies y opera con un voltaje de cd de 9 V a 16 V, por lo que absorbe una corriente de 25 mA con 12 V de cd. En la figura 8.61b, se identifica el detector piroeléctrico Heimann LH1 958 junto con el deflector para detección lateral y el muy prominente interruptor de lengüeta en la "cápsula". Los circuitos integrados de control se encuentran al otro lado de la tarjeta de circuito impreso.

Para enfocar el calor ambiental incidente en el detector piroeléctrico, la unidad de la figura 8.61 utiliza un deflector parabólico. Cuando una persona atraviesa un sensor, interrumpirá los varios campos que aparecen en la figura 8.61c y el detector percibirá los **rápidos cambios** del nivel de calor. **El resultado es un nivel de cd variable afín a una señal de ca de baja frecuencia de impedancia interna relativamente alta que aparece en la compuerta del JFET.** Nos podríamos preguntar entonces por qué si se enciende un sistema de calefacción o una lámpara no se genera una señal de alarma puesto que se generará calor. La respuesta es que ambos generarán un voltaje en el detector que crece de forma constante al incrementarse el nivel de calor del sistema de calefacción o la lámpara incandescente. Recuerde que para la lámpara, el detector es sensible al calor y no a la luz. El voltaje resultante no oscila entre niveles, sino que simplemente se eleva y no activará la alarma: ¡el detector piroeléctrico no generará un voltaje de ca variable!

Observe en la figura 8.60 que se empleó una configuración en fuente-seguidor de JFET para asegurarse de que la muy alta impedancia de entrada capture la mayor parte de la señal piroeléctrica. Luego pasa a través de un amplificador de baja frecuencia, seguido por una red de detección de picos y un comparador para determinar si la alarma debe ser activada. El comparador de voltaje de cd es una red que "captura" el valor pico del voltaje de ca generado y lo compara con un nivel de voltaje de cd conocido. El procesador de salida determina si la diferencia entre los dos niveles es suficiente para indicar al controlador que active la alarma.

8.18 RESUMEN



Conclusiones y conceptos importantes

1. **El parámetro de transconductancia g_m** está determinado por la **relación del cambio de la corriente de drenaje** asociado con un **cambio particular del voltaje de la compuerta a la fuente** en la región de interés. **Cuanto más pronunciada es la pendiente** de la curva de I_D contra V_{GS}, **mayor es** el nivel de g_m. Además, **entre más cerca está el punto o región de interés a la corriente de saturación I_{DSS}, mayor es** el parámetro de transconductancia.
2. En hojas de especificaciones, **g_m** aparece como **y_{fs}.**
3. Cuando V_{GS} **es de la mitad del valor de estrangulamiento, g_m es de la mitad del valor máximo.**
4. Cuando I_D **es de un cuarto del nivel de saturación de I_{DSS}, g_m es de la mitad el valor en condición de saturación.**
5. La magnitud de la **impedancia de salida** es **similar** a la de los **BJT convencionales**.
6. En hojas de especificaciones la **impedancia de salida r_d se da como $1/y_o$. Cuanto más horizontales** son las curvas de características de drenaje, **mayor es la impedancia de salida.**
7. La **ganancia de voltaje** de las configuraciones de polarización fija y de autopolarización (una capacitancia de puenteo en la fuente) del JFET **es la misma**.
8. El **análisis de ca** de los JFET y los MOSFET tipo empobrecimiento **es el mismo.**
9. La **red equivalente de ca** de un MOSFET tipo enriquecimiento **es el misma** que la que se empleó para los FJET y los MOSFET tipo empobrecimiento. La única diferencia es la ecuación para g_m.
10. La **magnitud de la ganancia** de redes con FET en general varía **entre 2 y 20.** La **configuración de autopolarización** (sin capacitancia de puenteo en la fuente) y la de **fuente-seguidor** son **configuraciones de baja ganancia**.
11. No hay **desfasamiento** entre la entrada y la salida de las **configuraciones en fuente-seguidor** y en **compuerta común**. Las otras tienen un desfasamiento de 180°.
12. La **impedancia de salida** de la mayoría de las configuraciones del FET está **determinada principalmente por R_D.** Para la configuración en **fuente-seguidor** está determinada por R_S y g_m.
13. La **impedancia de entrada** para la mayoría de las configuraciones con FET es **bastante alta**. Sin embargo, es **muy baja** para la **configuración en compuerta común.**
14. Cuando **busque fallas en cualquier sistema electrónico o mecánico** siempre busque **primero las causas más obvias.**

Ecuaciones:

$$g_m = y_{fs} = \frac{\Delta I_D}{\Delta V_{GS}}$$

$$g_{m0} = \frac{2I_{DSS}}{|V_P|}$$

$$g_m = g_{m0}\left[1 - \frac{V_{GS}}{V_P}\right]$$

$$g_m = g_{m0}\sqrt{\frac{I_D}{I_{DSS}}}$$

$$r_d = \frac{1}{y_{os}} = \left.\frac{\Delta V_{DS}}{\Delta I_D}\right|_{V_{GS}=\text{constante}}$$

Para las configuraciones de los JFET y los MOSFET tipo empobrecimiento vea las tablas 8.1 y 8.2.

8.19 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Configuración de polarización fija del JFET. La primera configuración del JFET que analizaremos en el dominio de ca será la de polarización fija de la figura 8.62, utilizando un JFET con $V_p = -4$ V e $I_{DSS} = 10$ mA. Se agregó el resistor de 10 MΩ para que actúe como una ruta a




FIG. 8.62
Configuración de polarización fija con una fuente de ca del JFET.

tierra para el capacitor pero en esencia actúa como circuito abierto para el análisis de ca. Se utilizó el JFET de canal *n* **J2N3819** de la biblioteca **EVAL,** y se tiene que determinar el voltaje de ca en cuatro puntos diferentes para propósitos de comparación y revisión.

La constante **Beta** la determina

$$\text{Beta} = \frac{I_{DSS}}{|V_P|^2} = \frac{10\text{ mA}}{4^2\text{V}^2} = 0.625\text{ mA/V}^2$$

y se inserta en la caja de diálogo **Edit Model** obtenido por la secuencia **EDIT-PROPERTIES. Vto** también se cambia a -4 V. Los elementos restantes de la red se establecen como se describe para el transistor en el capítulo 5.

Un análisis de la red da por resultado la hoja impresa de la figura 8.63. La descripción del circuito **(CIRCUIT DESCRIPTION)** incluye todos los elementos de la red junto con sus nodos asignados. En particular, observe que **Vi** se ajustó a **10 mV** en una frecuencia de **10 kHz** y a un ángulo de fase de **0** grados. En la siguiente lista **Junction FET MODEL PARAMETERS** observe que **VTO** es de -4 V y **BETA** es 625E-6 A/V^2 = 0.625 mA/V^2, como se ingresó antes. La solución de polarización de señal pequeña **(SMALL SIGNAL BIAS SOLUTION)** revela que el voltaje en ambos extremos de R_G es de -1.5 V, por lo que $V_{GS} = -1.5$ V. Los niveles de voltaje de esta sección se pueden relacionar con la red original simplemente observando la lista de nodos asignados en **CIRCUIT DESCRIPTION**. El voltaje del drenaje a la fuente (tierra) es de 12 V, que origina una caída de 8 V a través de R_D La lista **AC ANALYSIS** revela que el voltaje en la fuente (NO1707) es de 10 mV como se estableció, pero en el otro extremo del condensador es 3 μV menos debido a la impedancia del capacitor a 10 kHz; ciertamente una caída que se ignorará. Desde luego, la selección de 0.02 μF para esta frecuencia fue buena. Los voltajes antes y después del capacitor a la salida son exactamente los mismos (con tres decimales), lo que revela que cuanto más grande sea el capacitor, más se acercará a las características de un cortocircuito. La salida de 6.275E-2 = 62.75 mV refleja una ganancia de 6.275.

La información de punto de operación **(OPERATING POINT INFORMATION)** revela que I_D es de 4 mA y g_m de 3.2 mS. Calculamos el valor de g_m desde

$$g_m = \frac{2I_{DSS}}{|V_P|}\left(1 - \frac{V_{GS_Q}}{V_P}\right)$$

$$g_m = \frac{2(10\text{ mA})}{4\text{ V}}\left[1 - \frac{(-1.5\text{ V})}{(-4\text{ V})}\right]$$

$$= 3.125\text{ mS}$$

valor que confirma nuestro análisis.

```
*****     CIRCUIT DESCRIPTION
**************************************************************************
*Analysis directives:
.AC LIN 1 10kHz 10kHz
V_VDD         N01252 0 20Vdc
R_RD         N00727 N01252  2k
R_RG         N00754 N01282  10Meg
R_RL         0 N01189  10Meg
.PRINT        AC
+ VM([N01707])
.PRINT        AC
+ VM([N01282])
C_C1         N01707 N01282  0.02uF
C_C2         N00727 N01189  2uF
.PRINT        AC
+ VM([N00727])
V_VGG         0 N00754 1.5Vdc
.PRINT        AC
+ VM([N01189])
J_J1         N00727 N01282 0 J2N3819
V_Vi         N01707 0  AC 10mV
+SIN 0 10mV 10Khz 0 0 0
.END

 ****     Junction FET MODEL PARAMETERS
**************************************************************************
               J2N3819
               NJF
         VTO   -4
        BETA  625.000000E-06
      LAMBDA    2.250000E-03
          IS   33.570000E-15
         ISR  322.400000E-15
       ALPHA  311.700000E-06
          VK  243.6
          RD    1
          RS    1
         CGD    1.600000E-12
         CGS    2.414000E-12
           M     .3622
       VTOTC   -2.500000E-03
      BETATCE   -.5
          KF    9.882000E-18

 ****     SMALL SIGNAL BIAS SOLUTION       TEMPERATURE =   27.000 DEG C
**************************************************************************
 NODE   VOLTAGE     NODE   VOLTAGE     NODE   VOLTAGE     NODE   VOLTAGE
(N00727)   12.0020 (N00754)   -1.5000 (N01189)    0.0000 (N01252)   20.0000
(N01282)   -1.5000 (N01707)    0.0000

    VOLTAGE SOURCE CURRENTS
    NAME         CURRENT
    V_VDD       -3.999E-03
    V_VGG       -1.366E-12
    V_Vi         0.000E+00

 ****     OPERATING POINT INFORMATION      TEMPERATURE =   27.000 DEG C
**************************************************************************
**** JFETS
NAME          J_J1
MODEL         J2N3819
ID            4.00E-03
VGS          -1.50E+00
VDS           1.20E+01
GM            3.20E-03
GDS           8.76E-06
CGS           1.73E-12
CGD           6.07E-13

 ****     AC ANALYSIS                      TEMPERATURE =   27.000 DEG C
**************************************************************************
  FREQ         VM(N01707)
   1.000E+04    1.000E-02

  FREQ         VM(N01282)
   1.000E+04    9.997E-02

  FREQ         VM(N00727)
   1.000E+04    6.275E-02

  FREQ         VM(N01189)
   1.000E+04    6.275E-02
```

FIG. 8.63

Archivo de resultados para la red de la figura 8.62.

Configuración del divisor de voltaje del JFET La siguiente red que analizaremos en el dominio de ca es la configuración de polarización por medio del divisor de voltaje de la figura 8.64. Observe que los parámetros seleccionados son diferentes de los que se emplearon en capítulos anteriores, con V_i de 24 mV y una frecuencia de 5 kHz. Además, se en la misma pantalla se despliegan los niveles de cd y una gráfica de los voltajes de salida y entrada.

Para ejecutar el análisis, seleccione la tecla **New Simulation Profile** para obtener la caja de diálogo **New Simulation**. Después de ingresar **Fig. 8-64** en **Name**, seleccione **Create** y aparecerá la caja de diálogo **Simulation Settings**. Bajo **Análisis Type,** seleccione **AC/Sweep/Noise** y luego bajo **AC Sweep** seleccione **Linear**. La frecuencia inicial **(Start Frequency)** es de **5 kHz** y la frecuencia final **(End Frequency)** es de **5 kHz** y el total de puntos (**Total Points)** es **1.** Haga clic en el botón **OK,** y puede iniciar la simulación seleccionando la tecla **Run PSpice**. Aparecerá un esquema, del cual se puede salir para obtener la pantalla de visualización de la figura 8.64 con todos los valores de voltaje mostrados como controlados por la opción **V**. Los niveles de cd resultantes revelan que V_{GS} es de 1.823 V – 3.636 V $= -1.812$ V, valor que se compara muy bien con el valor de -1.8 V calculado en el ejemplo 7.5. V_D es de 10.18 V, comparado con el nivel calculado de 10.24 V y V_{DS} es 10.18 V – 3.635 V $=$ 6.545 V, comparado con 6.64 V.




FIG. 8.64
Configuración del divisor de voltaje del JFET con una fuente de ca.

Para la solución de ca, podemos seleccionar **View-Output File** y bajo **OPERATING POINT INFORMATION** vemos que g_m es de 2.22 mS, valor muy parecido al valor calculado a mano de 2.2 mS y bajo **AC ANALYSIS** que el voltaje de salida es de 125.8 mV, y de ese modo se obtiene una ganancia de 125.8 mV/24 mV = 5.24. El nivel calculado a mano es $g_m R_D$ = (2.2 mS) = (2.4kΩ) = 5.28.

La forma de onda de ca del voltaje de salida se obtiene volviendo al cuadro de diálogo **Simulation Settings** y seleccionando **Time Domain (Transient)** bajo **Analysis Type**. Entonces, como el periodo de una señal de 5 kHz es de 200 μs, seleccione un tiempo de **Run to** de 1 ms, de modo que aparezcan cinco ciclos de la forma de onda. Deje la opción **Start saving data after** en 0s y bajo **Transient options** ingrese un **Maximum step size** de 2 μs, de modo que tengamos por lo menos 100 puntos para la curva por cada ciclo de la forma de onda. Haga clic en el botón **OK** y aparecerá la pantalla **SCHEMATIC**. Seleccione **Trace-Add Trace-V (J1:d)** y aparece la forma de onda de la parte inferior de la figura 8.65. Si luego selecciona **Plot-Add Plot to Window-Trace-Add-Trace-V (Vi:+)**, en la parte superior de la figura 8.65 aparece la forma de onda del




FIG. 8.65
Voltaje de ca del drenaje y la compuerta para la configuración del divisor de voltaje del JFET de la figura 8.64.

voltaje aplicado. Ahora cambie **SEL>>** a la forma de onda de la parte inferior colocando el cursor abajo a la izquierda de la otra forma de onda y haciendo clic con el botón izquierdo del ratón. Ahora seleccione **Trace-Cursor Display** y aparecerá una línea horizontal al nivel de cd del voltaje de salida de 10.184 V (observe el nivel de **A1** en la caja de diálogo **Probe Cursor** abajo a la derecha de la pantalla). Haga clic con el botón derecho del ratón y aparecerá un segundo conjunto de líneas que se cortan. Seleccione el icono **Cursor Peak** en la barra de herramientas en la parte superior de la ventana y la intersección se desplazará automáticamente al valor pico de la forma de onda (**A2** en la caja de diálogo). Observe que **A2** indica que el valor pico ocurre a los 150 μS y el valor pico instantáneo es de 10.31 V. La opción **dif** es simplemente la diferencia entre las intersecciones **A1** y **A2** de tiempo y amplitud.

Amplificador con JFET en cascada El importante amplificador con JFET de dos etapas de la figura 8.66 se puede crear con los mismos procedimientos descritos en los ejemplos anteriores utilizando PSpice. Para ambos JFET, **Beta** se ajustó a 0.625 mA/V^2 y **Vto** a -4 V como se muestra en la figura 8.67. La frecuencia aplicada es de 10 kHz para asegurarse de que los capacitores se aproximen a un cortocircuito. Se pide la salida de ca a la salida de cada etapa.





FIG. 8.66
Red generada por Design Center para analizar amplificadores con JFET en cascada.



FIG. 8.67
Visualización en pantalla de la definición del modelo del JFET.


Cascade JFET Amplifier

**** Junction FET MODEL PARAMETERS
****

J2N3819
NJF
VTO -4
BETA 625.000000E-06

**** JFETS

NAME	J_J2	J_J1
MODEL	J2N3819	J2N3819
ID	2.78E-03	2.78E-03
VGS	-1.89E+00	-1.89E+00
VDS	1.14E+01	1.14E+01
GM	2.64E-03	2.64E-03

**** AC ANALYSIS
****

FREQ	VM(N00829)
1.000E+04	3.226E-01

FREQ	VM(N00727)
1.000E+04	6.323E-02

FIG. 8.68
Resultados obtenidos con PSpice para la red de la figura 8.66 (editados).

Después de la simulación, se obtiene el archivo de salida de la figura 8.68, donde se ve que la ganancia es de 63.23 mV/10 mV = 6.3 después de la primera etapa y de 332.6 mV/10 mV = 32.3 después de ambas etapas. La ganancia de la segunda etapa es de 322.6 mV/63.23 mV = 5.1. Las ganancias y los voltajes de salida son muy parecidos a los obtenidos en el ejemplo 8.1.




FIG. 8.69
Visualización en pantalla de los niveles de polarización de cd.

En la figura 8.69 se selecciona la opción **V** para obtener los niveles de cd de la red. En particular, observe cuán cerca están los voltajes de compuerta a 0 V, lo que garantiza que el voltaje de polarización de la compuerta a la fuente es en esencia el mismo que a través del resistor de fuente. De hecho, debido al aislamiento ofrecido por el capacitor **C2**, los niveles de polarización de cada configuración son exactamente los mismos.

Multisim

Ahora determinaremos con Multisim la ganancia de ca para la red con JFET de autopolarización de la figura 8.70.Todo el procedimiento para configurar la red y obtener las lecturas deseadas se describió para redes de ca con BJT en el capítulo 5. Esta red particular aparecerá de nuevo en el capítulo 9 como la figura 9.45 cuando prestemos de nuevo atención a la respuesta de frecuencia de un amplificador basado en un JFET con carga. En el capítulo se da una análisis detallado, incluida la determinación de los niveles de cd, el valor de g_m y la ganancia con carga. La corriente de drenaje del ejemplo 9.12 es de 2 mA, que produce un voltaje de drenaje de 10.6 V un voltaje de fuente de 2 V, valores muy parecidos a los 10.552 V y 2.010 V respectivamente de la figura 8.70. Cuando se agrega una carga tal como R_L a la red, aparecerá en paralelo con R_D de




FIG. 8.70
Análisis de una red de autopolarización del JFET usando Multisim.

la red, y la ecuación de la ganancia cambia a $-g_m R_D \| R_L$. En el ejemplo 9.12, g_m es de 2 mS, y la ganancia total es de $(2.2\,\text{k}\Omega \| 4.7\,\text{k}\Omega) = -2.997$. Los medidores de la figura 8.70 dan los valores efectivos de los voltajes en esos puntos. Como utilizamos una fuente de alimentación, la lectura del medidor XMM1 se parece mucho a la de la fuente aplicada. La diferencia se debe únicamente a la caída de ca del voltaje a través de $\mathbf{R_{sig}}$ y **CG**. La magnitud de la ganancia de ca de la configuración es de 2.895 mV/1 mV = 2.895, valor muy parecido a la solución calculada manualmente.

PROBLEMAS

Nota: Los asteriscos indican las preguntas más difíciles.

8.2 Modelo del JFET de señal pequeña

1. Calcule g_m para un JFET cuyos parámetros de dispositivo son $I_{DSS} = 15$ mA y $V_p = -5$ V.

2. Determine el voltaje de estrangulamiento de un JFET con $g_{m0} = 10$mS e $I_{DSS} = 12$ mA.

3. Para un JFET cuyos parámetros de dispositivo son $g_{m0} = 5$ mS y $V_p = -3.5$ V, ¿cuál es la corriente en el dispositivo con $V_{GS} = 0$ V?

4. Calcule el valor de g_m para un JFET ($I_{DSS} = 12$ mA, $V_p = 3.5$ V) en un punto de polarización de $V_{GS} = -1$ V.

5. Para un JFET que tiene $g_m = 6$ mS en $V_{GS_Q} = -1$ V, ¿cuál es el valor de I_{DSS} = si $V_p = -2.5$ V?

6. Un JFET ($I_{DSS} = 10$ mA, $V_p = -5$ V) se polariza en $I_D = I_{DSS}/4$. ¿Cuál es el valor de g_m en ese punto de polarización?

7. Determine el valor de g_m para un JFET ($I_{DSS} = 8$ mA, $V_p = -5$ V) cuando se polariza en $V_{GS_Q} = V_P/4$.

8. Una hoja de especificaciones proporciona los siguientes datos (con una corriente de drenaje de la lista):

$$y_{fs} = 4.5 \text{ mS}, \qquad y_{os} = 25 \text{ mS}$$

En la corriente del drenaje a la fuente que aparece en la lista, determine:

a. g_m.

b. r_d.

9. Para un JFET cuyos valores específicos son $y_{fs} = 4.5$ mS y $y_{os} = 25\ \mu$S, determine la impedancia de salida Z_o (FET) y la ganancia de voltaje ideal A_v (FET).

10. Si un JFET cuyo valor específico es $r_d = 100\text{ k}\Omega$ tiene una ganancia de voltaje de A_v (FET) $= -200$, ¿cuál es el valor de g_m?

11. Utilizando las características de transferencia de la figura 8.71:

a. ¿Cuál es el valor de g_{m0}?

b. Determine gráficamente g_m en $V_{GS} = -1.5$ V.

c. ¿Cuál es el valor de g_m en $V_{GS_Q} = -1.5$ V utilizando la ecuación (8.6)? Compare con la solución de la parte (b).

d. Determine gráficamente g_m en $V_{GS} = -2.5$ V.

e. ¿Cuál es el valor de g_m en $V_{GS_Q} = -2.5$ V utilizando la ecuación (8.6)? Compare con la solución de la parte (d).




FIG. 8.71
Características de transferencia del JFET para el problema 11.

12. Utilizando la característica de drenaje de la figura 8.72:

a. ¿Cuál es el valor de r_d con $V_{GS} = 0$ V?

b. ¿Cuál es el valor de g_{m0} en $V_{DS} = 10$ V?




FIG. 8.72
Características de drenaje del JFET para el problema 12.

13. Para un JFET de canal *n* 2N4220 [y_{fs} (mínima) = 750 μS, y_{os} (máxima) = 10 μS):

a. ¿Cuál es el valor de g_m?

b. ¿Cuál es el valor de r_d?

14. a. Grafique g_m contra V_{GS} para un JFET de canal *n* con $I_{DSS} = 8$ mA y $V_p = -6$ V.

b. Grafique g_m contra I_D para el mismo FJET de canal *n* de la parte (a)

15. Dibuje el modelo de ca equivalente de un JFET si $y_{fs} = 5.6$ mS y $y_{os} = 15$ μS.

16. Dibuje el modelo de ca equivalente de un JFET si $I_{DSS} = 10$ mA, $V_p = -4$ V, $V_{GS_Q} = -2$ V, y $y_{os} = 25$ μS.

8.3 Configuración de polarización fija

17. Determine Z_i, Z_o y A_v para la red de la figura 8.73 si $I_{DSS} = 10$ mA, $V_p = -4$ V y $r_d = 40$ kΩ.

18. Determine Z_i, Z_o y A_v para la red de la figura 8.73 si $I_{DSS} = 12$ mA, $V_p = -6$ V y $y_{os} = 40$ μS.




FIG. 8.73
Amplificador de polarización *fija para los problemas 17 y 18.*

8.4 Configuración de autopolarización

19. Determine Z_i, Z_o y A_v para la red de la figura 8.74 si y_{fs} = 3000 μS y y_{os} = 50 μs.

20. Determine Z_i, Z_o y A_v para la red de la figura 8.75 si I_{DSS} = 6 mA, V_p = −6 V y y_{os} = 40 μS.




FIG. 8.74
Problemas 12, 21, 22 y 46.

FIG. 8.75
Configuración de autopolarización para los problemas 20 y 47.

21. Determine Z_i, Z_o y A_v para la red de la figura 8.74 si se elimina el capacitor de 20 μF y los parámetros de la red son los mismos del problema 19. Compare los resultados con los del problema 19.

22. Repita el problema 19 si y_{os} es de 10 μS. Compare los resultados con los del problema 19.

8.5 Configuración del divisor de voltaje

23. Determine Z_i, Z_o y A_v para la red de la figura 8.76 si V_i = 20 mV.




FIG. 8.76
Problemas 23 a 26 y 48.

24. Determine Z_i, Z_o y A_v para la red de la figura 8.76 si V_i = 20 mV y se elimina el capacitor C_S.

25. Repita el problema 23 si r_d = 20 kΩ y compare los resultados.

26. Repita el problema 24 si r_d = 20 kΩ y compare los resultados.

8.6 Configuración del JFET en compuerta común

27. Determine Z_i, Z_o y A_v para la red de la figura 8.77 si $V_i = 0.1$ mV.

28. Repita el problema 30 si $r_d = 25$ kΩ.

29. Determine Z_i, Z_o y A_v para la red de la figura 8.78 si $r_d = 25$ kΩ.




FIG. 8.77
Problemas 27, 28 y 60.

FIG. 8.78
Problema 29.

8.7 Configuración del JFET en fuente-seguidor

30. Determine Z_i, Z_o y A_v para la red de la figura 8.79.

31. Repita el problema 27 si $r_d = 20$ kΩ.

32. Determine Z_i, Z_o y A_v para la red de la figura 8.80.




FIG. 8.79
Problemas 30 y 31.

FIG. 8.80
Problema 32.

8.8 Los MOSFET tipo empobrecimiento

33. Determine V_i para la red de la figura 8.81 si $y_{os} = 20\ \mu$S.




FIG. 8.81
Problema 33.




FIG. 8.82
Problemas 34, 35 y 50.

34. Determine Z_i, Z_o y A_v para la red de la figura 8.82 si $r_d = 60\ \text{k}\Omega$.

35. Repita el problema 34 si $r_d = 25\ \text{k}\Omega$.

36. Determine V_i para la red de la figura 8.83 si $V_i = 4$ mV.

37. Determine Z_i, Z_o y A_v para la red de la figura 8.84.




FIG. 8.83
Problema 36.

FIG. 8.84
Problema 37.

8.10 Configuración por realimentación de drenaje del E-MOSFET

38. Determine g_m para un MOSFET si $V_{GS(\text{Th})} = 3$ V y está polarizado en $V_{GS_Q} = 8$ V. Suponga que $k = 0.3 \times 10^{-3}$.

39. Determine Z_i, Z_o y A_v para el amplificador de la figura 8.85 si $k = 0.3 \times 10^{-3}$.

40. Repita el problema 39 si k se reduce a 0.2×10^{-3}. Compare los resultados.




FIG. 8.85
Problemas 39, 40 y 51.

41. Determine V_o para la red de la figura 8.86 si $V_i = 20$ mV.

42. Determine V_o para la red de la figura 8.86 si $V_i = 4$ mV, $V_{GS(\text{Th})} = 4$ V e $I_{D(\text{encendido})} = 4$ mA con $V_{GS(\text{encendido})} = 7$ V y $y_{os} = 20\ \mu$S.




FIG. 8.86
Problemas 41 Y 42.

8.11 Configuración del divisor de voltaje del E-MOSFET

43. Determine el voltaje de salida para la red de la figura 8.87 si $V_i = 0.8$ mV y $r_d = 40$ kΩ.




FIG. 8.87
Problema 43.

8.12 Diseño de redes de amplificación con FET

44. Diseñe la red de polarización fija de la figura 8.88 para que tenga una ganancia de 8.

45. Diseñe la red de autopolarización de la figura 8.89 para que tenga una ganancia de 10. El dispositivo se deberá polarizar a $V_{GS_Q} = \frac{1}{3}V_P$.




FIG. 8.88
Problema 44.

FIG. 8.89
Problema 45.

46. Para la red con FJET de autopolarización de la figura 8.90.

a. Determine $A_{v_{NL}}$, Z_i y Z_o.

b. Dibuje el modelo de dos puertos de la figura 5.77 con los parámetros determinados en la parte (a) en el lugar.

c. Determine A_{v_L} y A_{v_s}.

d. Cambie R_L a 6.8 kΩ y R_{sig} a 1 kΩ y calcule los nuevos niveles de A_{v_L} y A_{v_s}. ¿Cómo se ven afectadas las ganancias de voltaje por los cambios de R_{sig} y R_L?

e. Para los mismos cambios como en la parte (d), determine Z_i y Z_o. ¿Cuál fue el efecto en ambas impedancias?




FIG. 8.90
Problema 46.

47. Para la red en fuente-seguidor de la figura 8.91:

a. Determine $A_{v_{NL}}$, Z_i y Z_o.

b. Dibuje el modelo de bipuerto de la figura 5.77 con los parámetros determinados en la parte (a) en el lugar.

c. Determine A_{v_L} y A_{v_s}.

d. Cambie R_L a 4.7 kΩ y calcule A_{v_L} y A_{v_s}. ¿Cuál fue el efecto de los niveles crecientes de R_L en ambas ganancias de voltaje?

e. Cambie R_{sig} a 1 kΩ (con R_L de 2.2 kΩ) y calcule A_{v_L} y A_{v_s}. ¿Cuál fue el efecto de los niveles crecientes de R_{sig} en ambas ganancias de voltaje?

f. Cambie R_L a 4.7 kΩ y R_{sig} a 1 kΩ y calcule Z_i y Z_o. ¿Cuál fue el efecto en ambos parámetros?




FIG. 8.91
Problema 47.

48. Para la configuración en compuerta común de la figura 8.92:

a. Determine $A_{v_{NL}}$, Z_i y Z_o.

b. Trace el modelo de dos puertos de la figura 5.77 con los parámetros determinados en la parte (a) en el lugar.

c. Determine A_{v_L} y A_{v_s}.




FIG. 8.92
Problema 48.

d. Cambie R_L a 2.2 kΩ y calcule A_{v_L} y A_{v_s}. ¿Cuál fue el efecto de cambiar R_L en las ganancias de voltaje?

e. Cambie R_{sig} a 0.5 kΩ (con R_L de 4.7 kΩ) y calcule A_{v_L} y A_{v_s}. ¿Cuál fue el efecto de cambiar R_{sig} en las ganancias de voltaje?

f. Cambie R_L a 2.2 kΩ y R_{sig} a 0.5 kΩ y calcule Z_i y Z_o. ¿Cuál fue el efecto en ambos parámetros?

8.15 Configuración en cascada

49. Para el amplificador con JFET en cascada de la figura 8.93, calcule la condiciones de polarización de cd para las dos etapas idénticas, utilizando los JFET con I_{DSS} = 8 mA y V_p = −4.5 V.

50. Para el amplificador con JFET en cascada de la figura 8.93, utilizando los JFET idénticos con I_{DSS} = 8 mA y V_p = −4.5 V, calcule la ganancia de voltaje de cada etapa, la ganancia total del amplificador y el voltaje de salida V_o.




FIG. 8.93
Problemas 49 a 53.




FIG. 8.94
Problemas 54 a 56.

51. Si ambos JFET del amplificador en cascada de la figura 8.93 se cambian por aquellos cuyas especificaciones son $I_{DSS} = 12$ mA y $V_p = -3$ V, calcule la polarización de cd resultante de cada etapa.

52. Si ambos JFET del amplificador en cascada de la figura 8.93 se cambian por aquellos cuyas especificaciones son $I_{DSS} = 12$ mA y $y_{os} = 25\ \mu$S, calcule la ganancia de voltaje de cada etapa, la ganancia de voltaje total y el voltaje de salida, V_o.

53. Para el amplificador en cascada de la figura 8.93, utilizando los JFET con especificaciones $I_{DSS} = 12$ mA, $V_p = -3$ V y $y_{os} = 25\ \mu$S, calcule la impedancia de entrada del circuito (Z_i) y la impedancia de salida (Z_o).

54. Para el amplificador en cascada de la figura 8.94, calcule los voltajes de polarización y la corriente de colector de cada etapa.

55. Para el circuito amplificador de la figura 8.94, calcule la ganancia de voltaje de cada etapa y la ganancia de voltaje total del amplificador.

56. Calcule la impedancia de entrada (Z_i) y la impedancia de salida (Z_o) para el amplificador de la figura 8.94.

8.19 Análisis por computadora

57. Utilizando Pspice para Windows, determine la ganancia de voltaje para la red de la figura 8.74.

58. Utilizando Multisim, determine la ganancia de voltaje para la red de la figura 8.75.

59. Utilizando PSpice para Windows, determine la ganancia de voltaje para la red de la figura 8.76.

60. Utilizando Multisim, determine la ganancia de voltaje para la red de la figura 8.77.

61. Utilizando PSpice para Windows, determine la ganancia de voltaje para la red de la figura 8.82.

62. Utilizando PSpice para Windows, determine la ganancia de voltaje para la red de la figura 8.85.

***63.** Use Design Center para trazar un circuito esquemático del amplificador con JFET en cascada como en la figura 8.93. Establezca los parámetros del JFET para $I_{DSS} = 12$ mA y $V_p = 3$ V y determine la polarización de cd.

***64.** Use Center Design para trazar el circuito esquemático de un amplificador con JFET en cascada como se muestra en la figura 8.93. Establezca el análisis para calcular el voltaje de salida de ca V_o para $I_{DSS} = 12$ mA y $V_p = -3$ V.



9 Respuesta en frecuencia de los BJT y los JFET

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

- Adquirir confianza en el uso de logaritmos, entender el concepto de decibeles, y ser capaz de leer con precisión una gráfica logarítmica.
- Familiarizarse con la respuesta en frecuencia de un amplificador con BJT y FET.
- Ser capaz de normalizar una gráfica de frecuencia, de establecer la gráfica en dB y de encontrar las frecuencias de corte y el ancho de banda.
- Entender cómo los segmentos de recta y las frecuencias de corte pueden producir una gráfica de Bode que definirá la respuesta en frecuencia de un amplificador.
- Ser capaz de encontrar la capacitancia de efecto Miller en la entrada y la salida de un amplificador debido a un capacitor de realimentación
- Familiarizarse con la prueba de onda cuadrada para determinar la respuesta en frecuencia de un amplificador.

9.1 INTRODUCCIÓN

Los análisis realizados hasta ahora se han limitado a una frecuencia particular. Para el amplificador, fue una frecuencia que normalmente permitía ignorar los efectos de los elementos capacitivos, reducir el análisis a uno que incluía sólo elementos resistivos y diversas fuentes independientes y controladas. A continuación investigaremos los efectos de la frecuencia introducidos por los elementos capacitivos más grandes de la red a bajas frecuencias, y los elementos capacitivos más pequeños del dispositivo activo a altas frecuencias. Como el análisis abarcará un amplio intervalo de frecuencias, definiremos y utilizaremos la escala logarítmica a lo largo del análisis. Además, como la industria en general utiliza una escala de decibeles en sus gráficas de frecuencia, presentamos el concepto de decibel con algún detalle. Las semejanzas entre los análisis de respuesta en frecuencia tanto de los BJT como de los FET permiten la cobertura de ambos en el mismo capítulo.

9.2 LOGARITMOS

En este campo no hay forma de evitar la necesidad de contar con un buen manejo de la función logarítmica. El trazo de una variable entre límites amplios, la comparación de niveles sin tener que tratar con números difíciles de manejar y la identificación de niveles de particular importancia en el diseño, la revisión y los procedimientos de análisis, son características positivas del uso de la función logarítmica.

Como primer paso para aclarar la relación entre las variables de una función logarítmica, considere las siguientes ecuaciones matemáticas:

$$a = b^x, \qquad x = \log_b a \tag{9.1}$$

Las variables a, b y x son las mismas en cada ecuación. Si determinamos a elevando la base b a la potencia x, obtendremos la misma x si tomamos el logaritmo de a en base b. Por ejemplo, si $b = 10$ y $x = 2$,

$$a = b^2 = (10)^2 = 100$$

pero

$$x = \log_b a = \log_{10} 100 = 2$$

En otras palabras, si se le pidiera encontrar la potencia de un número que diera un nivel particular como

$$10{,}000 = 10^x$$

podría determinar el nivel de x por medio de logaritmos. Es decir,

$$x = \log_{10} 10{,}000 = 4$$

En la industria eléctrica/electrónica y en realidad en la mayor parte de la investigación científica, la base en la ecuación logarítmica se elige o como 10 o como el número $e = 2.71828\ldots\ldots$

Los logaritmos en base 10 se conocen como *logaritmos comunes*, en tanto que los logaritmos en base e se conocen como *logaritmos naturales*. En suma:

$$\text{Logaritmo común:} \quad x = \log_{10} a \tag{9.2}$$

$$\text{Logaritmo natural:} \quad y = \log_e a \tag{9.3}$$

Los dos están relacionados por

$$\log_e a = 2.3 \log_{10} a \tag{9.4}$$

En calculadoras científicas, el logaritmo común en general está denotado por la tecla **log**, y el natural por la tecla **ln.**

EJEMPLO 9.1 Utilizando una calculadora, determine los logaritmos de los siguientes números en la base indicada.

a. $\log_{10} 10^6$.
b. $\log_e e^3$.
c. $\log_{10} 10^{-2}$.
d. $\log_e e^{-1}$.

Solución:

a. **6** b. **3** c. **−2** d. **−1**

Los resultados del ejemplo 9.1 demuestran que el logaritmo de un número elevado a una potencia es simplemente la potencia del número si el número coincide con la base del logaritmo. En el ejemplo siguiente, la base y la variable x no están relacionadas por una potencia entera de la base.

EJEMPLO 9.2 Empleando una calculadora, determine el logaritmo de los siguientes números.

a. $\log_{10} 64$.
b. $\log_e 64$.
c. $\log_{10} 1600$.
d. $\log_{10} 8000$.

Solución:

a. **1.806** b. **4.159** c. **3.204** d. **3.903**

Observe en las partes (a) y (b) del ejemplo 9.2 que los logaritmos $\log_{10}a$ y $\log_e a$ sí están relacionados por la ecuación (9.4). Además, observe que el logaritmo de un número no se incrementa linealmente como el número. Es decir, 8000 es 125 veces más grande que 64, pero el logaritmo de 8000 es sólo unas 2.16 veces mayor que la magnitud del logaritmo de 64, lo que muestra una relación muy lineal. En realidad, la tabla 9.1 muestra cómo el logaritmo de un número se incrementa sólo como el exponente del número. Si lo que se desea es el antilogaritmo de un número, se emplea la función 10^x o e^x de la calculadora.


TABLA 9.1

$\log_{10} 10^0$	$= 0$
$\log_{10} 10$	$= 1$
$\log_{10} 100$	$= 2$
$\log_{10} 1{,}000$	$= 3$
$\log_{10} 10{,}000$	$= 4$
$\log_{10} 100{,}000$	$= 5$
$\log_{10} 1{,}000{,}000$	$= 6$
$\log_{10} 10{,}000{,}000$	$= 7$
$\log_{10} 100{,}000{,}000$	$= 8$
etc.	

EJEMPLO 9.3 Utilizando una calculadora, determine el antilogaritmo de las siguientes expresiones:

a. $1.6 = \log_{10}a$.
b. $0.04 = \log_e a$.

Solución:

a. $a = 10^{1.6}$
Teclas de la calculadora:


y $a =$ **39.81**

b. $a = e^{0.04}$
Teclas de la calculadora:
y $a =$ **1.0408**

Como en el resto del análisis de este capítulo se emplea el logaritmo común o decimal, repasaremos algunas propiedades utilizando sólo el logaritmo común. En general, sin embargo, las mismas relaciones son válidas para logaritmos de cualquier base. En primer lugar, observe que

$$\log_{10} 1 = 0 \tag{9.5}$$

como se ve con claridad en la tabla 9.1, porque $10^0 = 1$. A continuación,

$$\log_{10} \frac{a}{b} = \log_{10} a - \log_{10} b \tag{9.6}$$

la cual para el caso especial de $a = 1$ se vuelve

$$\log_{10} \frac{1}{b} = -\log_{10} b \tag{9.7}$$

que a su vez muestra que para cualquier b mayor que 1, el logaritmo de un número menor que 1 siempre es negativo. Por último,

$$\log_{10} ab = \log_{10} a + \log_{10} b \tag{9.8}$$

En cada caso, las ecuaciones que emplean logaritmos naturales tienen el mismo formato.

EJEMPLO 9.4 Utilizando una calculadora, determine los logaritmos de los siguientes números:

a. $\log_{10} 0.5$.

b. $\log_{10} \dfrac{4000}{250}$.

c. $\log_{10} (0.6 \times 30)$.

Solución:

a. $\mathbf{-0.3}$

b. $\log_{10} 4000 - \log_{10} 250 = 3.602 - 2.398 = \mathbf{1.204}$

Comprobación: $\log_{10} \dfrac{4000}{250} = \log_{10} 16 = \mathbf{1.204}$

c. $\log_{10} 0.6 + \log_{10} 30 = -0.2218 + 1.477 = \mathbf{1.255}$

Comprobación: $\log_{10} (0.6 \times 30) = \log_{10} 18 = \mathbf{1.255}$

El uso de escalas logarítmicas puede expandir de forma significativa el intervalo de variación de una variable particular en una gráfica. La mayor parte del papel para graficar con que se cuenta es de la variedad semilogarítmica o doble logarítmica (log-log). El término *semi* (que significa medio) indica que sólo una de las dos escalas es logarítmica, en tanto que el doble log indica que ambas son escalas logarítmicas. En la figura 9.1 aparece una escala semilogarítmica. Observe que la escala vertical es una escala lineal con divisiones iguales. La separación entre las líneas de la curva logarítmica se muestra en la gráfica. El logaritmo de 2 de base 10 es aproximadamente de 0.3. La distancia de 1 ($\log_{10} 1 = 0$) a 2 es, por consiguiente, 30% de la distancia. El logaritmo de 3 de base 10 es 0.4771 o casi de 48% de la distancia (casi la mitad de la distancia entre los incrementos de la potencia de 10 en la escala logarítmica). Esto se debe a que




FIG. 9.1
Papel semilogarítmico.

$\log_{10} 5 \cong 0.7$, se ha marcado en un punto que corresponde a 70% de la distancia. Observe que entre dos dígitos cualesquiera aparece la misma compresión a medida que avanza de izquierda a derecha. Es importante observar el valor numérico resultante y la separación, ya que por lo común, por falta de espacio, las gráficas sólo contarán con las marcas indicadas en la figura 9.2. Las barras más largas en esta figura tienen los valores numéricos de 0.3, 3 y 30 asociados con ellas, mientras que las barras más cortas tienen valores de 0.5, 5 y 50 y las más cortas 0.7, 7 y 70.




FIG. 9.2
Identificación de los valores numéricos de las marcas en una escala logarítmica.




FIG. 9.3
Determinación de un valor en una escala logarítmica.

También por limitaciones de espacio, en muchas gráficas logarítmicas se eliminan las marcas de la mayoría de los niveles intermedios. Podemos utilizar la siguiente ecuación para determinar el nivel logarítmico en un punto particular entre niveles conocidos por medio de una regla o simplemente estimando las distancias. La figura 9.3 define los parámetros.

$$\text{Valor} = 10^x \times 10^{d_1/d_2} \quad \textbf{(9.9)}$$

La derivación de la ecuación (9.9) es una mera extensión de los detalles con respecto a la distancia que aparece en la figura 9.1.




FIG. 9.4
Ejemplo 9.5.

EJEMPLO 9.5 Determine el valor del punto que aparece en la gráfica logarítmica de la figura 9.4 utilizando las mediciones hechas con una regla (lineal).

Solución:

$$\frac{d_1}{d_2} = \frac{7/16''}{3/4''} = \frac{0.438''}{0.750''} = 0.584$$

Utilizando una calculadora:

$$10^{d_1/d_2} = 10^{0.584} = 3.837$$

Aplicando la ecuación (9.9):

$$\text{Valor} = 10^x \times 10^{d_1/d_2} = 10^2 \times 3.837$$
$$= \mathbf{383.7}$$

El trazo de una función en una escala logarítmica puede cambiar la apariencia general de la forma de onda comparada con una gráfica en una escala lineal. Una gráfica de línea recta en una escala lineal puede desarrollar una curva en una escala logarítmica, y una gráfica no lineal en una escala lineal puede adoptar la apariencia de una línea recta en una gráfica logarítmica. Lo importante es que etiquete correctamente los resultados obtenidos en cada nivel para familiarizarse con la separación de las figuras 9.1 y 9.2. Esto es cierto sobre todo para algunas de las gráficas log-log que aparecen más adelante en el libro.

9.3 DECIBELES

El concepto de decibel (dB) y los cálculos asociados cobrará cada vez más importancia en las secciones restantes de este capítulo. El término *decibel* se deriva del hecho de que la potencia y los niveles de audio guardan una relación logarítmica. Esto es, un incremento del nivel de potencia de, por ejemplo, 4 W a 16 W no aumenta el nivel de audio por un factor de $16/4 = 4$, sino por un factor de 2, como se deduce de la potencia de 4 de la manera siguiente: $(4)^2 = 16$. Para un cambio de 4 W a 64 W, el nivel de audio se incrementará por un factor de 3 porque $(4)^3 = 64$. En forma logarítmica, la relación se escribe como $\log_4 64 = 3$.

El término *bel* se deriva del apellido de Alexander Graham Bell. Para estandarización, el bel (B) se define por medio de la siguiente ecuación que relaciona dos niveles de potencia, P_1 y P_2:

$$G = \log_{10}\frac{P_2}{P_1} \quad \text{bel} \tag{9.10}$$

Se encontró, sin embargo, que el bel era una unidad de medición demasiado grande para propósitos prácticos, así que el decibel (dB) se define de modo que 10 decibeles = 1 bel. Por consiguiente,

$$G_{\text{dB}} = 10\log_{10}\frac{P_2}{P_1} \quad \text{dB} \tag{9.11}$$

Por lo común, la capacidad terminal de equipos de comunicación electrónicos (amplificadores, micrófonos, etc.) se da en decibeles. La ecuación (9.11) indica, sin embargo, que la capacidad en decibeles es una medida de la diferencia de la magnitud entre *dos* niveles de potencia. Para una potencia terminal (de salida) especificada (P_2) debe haber un nivel de potencia de referencia (P_1). En general se acepta que el nivel de referencia sea de 1 mW, aunque en ocasiones se aplica el estándar de 6 mW de los primeros años. La resistencia asociada con el nivel de potencia de 1 mW es de 600 Ω, seleccionada porque es la impedancia característica de las líneas de transmisión de audio. Cuando se emplea el nivel de 1 mW como nivel de referencia, suele aparecer el símbolo de decibel como dBm. En forma de ecuación,

$$G_{\text{dBm}} = 10\log_{10}\frac{P_2}{1\text{ mW}}\bigg|_{600\,\Omega} \quad \text{dBm} \tag{9.12}$$

Existe una segunda ecuación para decibeles de uso frecuente, la cual se describe mejor por medio del sistema de la figura 9.5. Para V_i igual a algún valor V_1, $P_1 = V_1^2/R_i$, donde R_i es la resistencia de entrada del sistema de la figura 9.5. Si V_i se tiene que incrementar (o reducir) a algún otro nivel, entonces V_2 es $P_2 = V_2^2/R_i$. Si sustituimos en la ecuación (9.11) para determinar la diferencia resultante en decibeles entre los niveles de potencia, obtenemos




FIG. 9.5
Configuración empleada en la explicación de la ecuación (9.13).

$$G_{\text{dB}} = 10\log_{10}\frac{P_2}{P_1} = 10\log_{10}\frac{V_2^2/R_i}{V_1^2/R_i} = 10\log_{10}\left(\frac{V_2}{V_1}\right)^2$$

y

$$G_{\text{dB}} = 20\log_{10}\frac{V_2}{V_1} \quad \text{dB} \tag{9.13}$$

Con frecuencia, se ignora el efecto de las diferentes impedancias ($R_1 \neq R_2$) y la ecuación (9.13) se aplica simplemente para establecer una base de comparación entre los niveles, de voltaje o de corriente. Para situaciones de este tipo, la ganancia en decibeles se deberá designar de forma más correcta como ganancia de voltaje o corriente en decibeles, para diferenciarla del uso común de decibeles aplicado a niveles de potencia.

Una de las ventajas de la relación logarítmica es la forma en que se puede aplicar a etapas en cascada. Por ejemplo, la magnitud de la ganancia de voltaje total de un sistema en cascada es

$$|A_{v_T}| = |A_{v_1}|\cdot|A_{v_2}|\cdot|A_{v_3}|\cdots|A_{v_n}| \tag{9.14}$$

Aplicando la relación logarítmica apropiada obtenemos

$$G_v = 20\log_{10}|A_{v_T}| = 20\log_{10}|A_{v_1}| + 20\log_{10}|A_{v_2}| + 20\log_{10}|A_{v_3}| + \cdots + 20\log_{10}|A_{v_n}| \quad \text{(db)} \qquad \textbf{(9.15)}$$

En otras palabras, la ecuación establece que la ganancia en decibeles de un sistema en cascada es simplemente la suma de las ganancias en decibeles de cada etapa, es decir,

$$G_{\text{dB}_T} = G_{\text{dB}_1} + G_{\text{dB}_2} + G_{\text{dB}_3} + \cdots + G_{\text{dB}_n} \quad \text{dB} \qquad \textbf{(9.16)}$$

TABLA 9.2

Comparación de $A_v = \dfrac{V_o}{V_i}$ *con dB*

Ganancia de voltaje, V_o/V_i	Nivel de dB
0.5	−6
0.707	−3
1	0
2	6
10	20
40	32
100	40
1000	60
10,000	80
etc.	

La tabla 9.2 muestra la asociación entre los niveles en dB y las ganancias de voltaje. En primer lugar observe que una ganancia de 2 origina un nivel de dB de +6 dB, en tanto que una reducción de $\frac{1}{2}$ da como resultado un nivel de −6 dB. Un cambio de V_o/V_i de 1 a 10, de 10 a 100 o de 100 a 1000 origina el mismo cambio de nivel de 20 dB. Cuando $V_o = V_i$, $V_o/V_i = 1$ y el nivel de dB es 0. Con una ganancia muy alta de 1000, el nivel de dB es 60, mientras que con una ganancia mucho más alta de 10,000 el nivel de dB es de 80 dB, un incremento de sólo 20 dB: un resultado de la relación logarítmica. La tabla 9.2 revela que las ganancias de voltaje de 50 dB o más se deberían considerar de inmediato como muy altas.

EJEMPLO 9.6 Encuentre la ganancia en magnitud correspondiente a una ganancia de voltaje de 100 dB.

Solución: Por la ecuación (9.13),

$$G_{\text{dB}} = 20\log_{10}\frac{V_2}{V_1} = 100\text{ dB} \Rightarrow \log_{10}\frac{V_2}{V_1} = 5$$

de modo que

$$\frac{V_2}{V_1} = \mathbf{10^5 = 100{,}000}$$

EJEMPLO 9.7 La potencia de entrada a un dispositivo es de 10,000 W a un voltaje de 1000 V. La potencia de salida es de 500 W y la impedancia de salida es de 20 Ω.

a. Encuentre la ganancia de potencia en decibeles.
b. Obtenga la ganancia de voltaje en decibeles.
c. Explique por qué las partes (a) y (b) concuerdan o difieren.

Solución:

a. $$G_{\text{dB}} = 10\log_{10}\frac{P_o}{P_i} = 10\log_{10}\frac{500\text{ W}}{10\text{ kW}} = 10\log_{10}\frac{1}{20} = -10\log_{10}20 = -10(1.301) = \mathbf{-13.01\ dB}$$

b. $$G_v = 20\log_{10}\frac{V_o}{V_i} = 20\log_{10}\frac{\sqrt{PR}}{1000} = 20\log_{10}\frac{\sqrt{(500\text{ W})(20\ \Omega)}}{1000\text{ V}} = 20\log_{10}\frac{100}{1000} = 20\log_{10}\frac{1}{10} = -20\log_{10}10 = \mathbf{-20\ dB}$$

c. $$R_i = \frac{V_i^2}{P_i} = \frac{(1\text{ kV})^2}{10\text{ kW}} = \frac{10^6}{10^4} = \mathbf{100\ \Omega} \neq R_o = \mathbf{20\ \Omega}$$

EJEMPLO 9.8 Un amplificador con valor nominal de 40 W de salida está conectado a una bocina de 10 Ω.

a. Calcule la potencia de entrada requerida para una potencia de salida total si la ganancia de potencia es de 25 dB.
b. Calcule el voltaje de entrada para una salida de valor nominal si la ganancia de voltaje del amplificador es de 40 dB.

Solución:

a. Ec. (9.11): $$25 = 10\log_{10}\frac{40\text{ W}}{P_i} \Rightarrow P_i = \frac{40\text{ W}}{\text{antilog}(2.5)} = \frac{40\text{ W}}{3.16\times10^2} = \frac{40\text{ W}}{316} \cong \mathbf{126.5\ mW}$$

b. $G_v = 20\log_{10}\dfrac{V_o}{V_i} \Rightarrow 40 = 20\log_{10}\dfrac{V_o}{V_i}$

$$\frac{V_o}{V_i} = \text{antilog}\,2 = 100$$

$$V_o = \sqrt{PR} = \sqrt{(40\text{ W})(10\text{ V})} = 20\text{ V}$$

$$V_i = \frac{V_o}{100} = \frac{20\text{ V}}{100} = 0.2\text{ V} = \mathbf{200\text{ mV}}$$

Mathcad (logaritmos)

Hay varias formas de obtener el logaritmo de un número o una expresión utilizando Mathcad. La más directa es teclear **log**( ), insertar la cantidad de interés dentro del paréntesis y luego pulsar el signo igual. El resultado aparece de inmediato.

Otro método es utilizar la secuencia **View-Toolbars-Calculator**; en la pantalla aparecerá la calculadora **(Calculator)** con todas sus opciones. Seleccione la opción log y obtendrá **log**( ) que solicita la cantidad a insertar en los paréntesis.

Por último, con la secuencia **Insert-Function** se despliega el cuadro de diálogo **Insert Function**, donde puede seleccionar la opción **Log and Exponential** bajo el menú **Function Category** y luego la opción **Log** bajo el submenú **Function Name.**

Para el ejemplo 9.7, la parte (a) aparecerá como se muestra en la figura 9.6. En el ejemplo 9.8, en la parte (b) se requiere el antilogaritmo. Teniendo en cuenta que si $x = \log_b{}^a$, entonces $a = b^x$, basta que inserte $b = 10$ y $x = 2$ en la ecuación $a = 10^2 = 100$ como se muestra en la figura 9.6. Para obtener la potencia de un número utilizando Mathcad pulse las teclas **Shift + ^** e inserte la potencia seguida del signo igual.




FIG. 9.6
Ejemplo 9.7, parte (a), utilizando Mathcad.

9.4 CONSIDERACIONES GENERALES SOBRE LA FRECUENCIA

La frecuencia de la señal aplicada puede tener un efecto pronunciado en la respuesta de una red de una sola o de múltiples etapas. El análisis realizado hasta ahora ha sido en el espectro de frecuencias medias. A bajas frecuencias, veremos que los capacitores de acoplamiento y de puenteo ya no pueden ser reemplazados por la aproximación de cortocircuito debido al incremento de la reactancia de estos elementos. Los parámetros dependientes de la frecuencia de los circuitos equivalentes de señal pequeña y los elementos capacitivos parásitos (o de interferencia) asociados con el dispositivo activo de la red, limitarán la respuesta de alta frecuencia del sistema. Un incremento del número de etapas de un sistema en cascada también limitará las respuestas tanto de alta como de baja frecuencia.

En la figura 9.7 aparecen las magnitudes de las curvas de respuesta de ganancia de un sistema de amplificador acoplado por transformador, de acoplamiento directo y acoplado por *RC*. Observe que la escala horizontal es una escala logarítmica para permitir que una gráfica se extienda desde las regiones de baja frecuencia hasta las de alta frecuencia. Para cada gráfica se ha definido una región de baja frecuencia, de alta frecuencia y una de media frecuencia. Además, también se han indicado las razones principales de la reducción de la ganancia a bajas y altas frecuencias dentro del paréntesis. Para el amplificador acoplado por *RC*, la reducción a bajas frecuencias se




FIG. 9.7

Ganancia contra frecuencia: (a) amplificadores acoplados por RC; (b) amplificadores acoplados por transformador; (c) amplificadores con acoplamiento directo.

debe al incremento de la reactancia de C_C, C_s, o C_E, en tanto que los elementos capacitivos parásitos de la red o la dependencia en la frecuencia de la ganancia del sistema activo determinan el límite superior de la frecuencia. Para explicar la reducción de la ganancia del sistema acoplado por transformador se requiere un entendimiento básico de la "acción de transformador" y del circuito equivalente de transformador. Por el momento, digamos que sólo se debe al "efecto de cortocircuito" (a través de las terminales de entrada del transformador) de la reactancia inductiva magnetizante a bajas frecuencias ($X_L = 2\pi fL$). Desde luego, la ganancia debe ser cero en $f = 0$ porque en este punto ya no hay un flujo variable a través del núcleo para inducir un voltaje secundario de salida. Como se indica en la figura 9.7, la capacitancia parásita controla la respuesta de alta frecuencia entre las vueltas de los devanados primario y secundario. Para el amplificador de acoplamiento directo no hay capacitores de acoplamiento o puenteo que reduzcan la ganancia a bajas frecuencias. Como se muestra en la figura, es una respuesta plana a la frecuencia de corte superior, la cual está determinada o por las capacitancias parásitas del circuito, o por la dependencia en la frecuencia de la ganancia del dispositivo activo.

Para cada sistema de la figura 9.7, hay una banda de frecuencias en la cual la magnitud de la ganancia es o igual o relativamente parecida al valor de banda media. Para poner en orden los límites de frecuencia de ganancia relativamente alta, se eligió $0.7074_{v_{media}}$ como la ganancia a los niveles de corte. A las frecuencias correspondientes f_1 y f_2 se les suele llamar *frecuencias de esquina*, *de corte*, *de banda*, *de ruptura* o *de media potencia*. Se escogió el multiplicador 0.707 porque a este nivel la potencia de salida es la mitad de la salida de potencia de banda media, es decir, a frecuencias medias,

$$P_{o_{media}} = \frac{|V_o^2|}{R_o} = \frac{|A_{v_{media}}V_i|^2}{R_o}$$

y a las frecuencias de media potencia,

$$P_{o_{HPF}} = \frac{|0.707\,A_{v_{\text{media}}} V_i|^2}{R_o} = 0.5\,\frac{|A_{v_{\text{media}}} V_i|^2}{R_o}$$

y

$$\boxed{P_{o_{HPF}} = 0.5\,P_{o_{\text{media}}}} \qquad \textbf{(9.17)}$$

El ancho de banda (o banda de paso) de cada sistema lo determinan f_1 y f_2, es decir,

$$\boxed{\text{ancho de banda (BW)} = f_2 - f_1} \qquad \textbf{(9.18)}$$

con f_1 y f_2 definidas en cada curva de la figura 9.7.

9.5 PROCESO DE NORMALIZACIÓN

Para aplicaciones de un sistema de comunicación (audio, video) por lo común se da una gráfica en decibeles contra frecuencia en lugar de la gráfica de ganancia contra frecuencia de la figura 9.7. En otras palabras, cuando usted toma una hoja de especificaciones de un amplificador o de un sistema en particular, la gráfica será de dB contra frecuencia, en lugar de ganancia contra frecuencia.

Para obtener una gráfica de dB primero se *normaliza* la curva, un proceso mediante el cual el parámetro vertical se divide entre un nivel o cantidad específica sensible a una combinación de, o a variables del sistema. Para esta área de investigación suele ser la ganancia de banda media o máxima para el rango de frecuencia de interés.

Por ejemplo, en la figura 9.8 la curva de la figura 9.7a se normaliza dividiendo la ganancia de voltaje de salida en cada frecuencia entre el nivel de banda media. Observe que la curva tiene la misma forma, pero ahora las bandas de frecuencia están definidas simplemente por el nivel de 0.707 y no están vinculadas al nivel de banda media real. Obviamente, esto revela que

Las frecuencias de las bandas definen un nivel donde la ganancia o cantidad de interés será 70.7% o su valor máximo.




FIG. 9.8
Gráfica de ganancia normalizada contra frecuencia.

Considere también que la gráfica de la figura 9.8 no es sensible al nivel real de la ganancia de banda media. La ganancia de banda media podría ser de 50, 100 o incluso de 200 y la gráfica resultante de la figura 9.8 sería la misma. Ahora la gráfica de la figura 9.8 define las frecuencias donde se define la ganancia relativa en lugar de la “ganancia real”.

El ejemplo siguiente demostrará el proceso de normalización para una respuesta de amplificador típica.

EJEMPLO 9.9 Dada la respuesta en frecuencia de la figura 9.9:

a. Encuentre las frecuencias de corte f_1 y f_2 utilizando las mediciones dadas.
b. Encuentre el ancho de banda de la respuesta.
c. Trace la respuesta normalizada.




FIG. 9.9
Curva de ganancia del ejemplo 9.8.

Solución:

a. Para f_1: $\frac{d_1}{d_2} = \frac{1/4''}{1''} = 0.25$

$10^{d_1/d_2} = 10^{0.25} = 1.7783$

$\text{Valor} = 10^x \times 10^{d_1/d_2} = 10^2 \times 1.7783 = \mathbf{177.83\ Hz}$

Para f_2: $\frac{d_1}{d_2} = \frac{7/16''}{1''} = 0.438$

$10^{d_1/d_2} = 10^{0.438} = 2.7416$

$\text{Valor} = 10^x \times 10^{d_1/d_2} = 10^4 \times 2.7416 = \mathbf{27{,}416\ Hz}$

b. El ancho de banda:

$BW = f_2 - f_1 = 27{,}416\ \text{Hz} - 177.83\ \text{Hz} \cong \mathbf{27.24\ KHz}$

c. La respuesta normalizada se determina dividiendo cada nivel de la figura 9.9 entre el nivel de banda media de 128, como se muestra en la figura 9.10. El resultado es un valor máximo de 1 y niveles de corte de 0.707.




FIG. 9.10
Gráfica normalizada de la figura 9.9.

Se puede obtener una gráfica en decibeles de la figura 9.8 aplicando la ecuación (9.13) de la siguiente manera:

$$\left.\frac{A_v}{A_{v_{media}}}\right|_{dB} = 20 \log_{10} \frac{A_v}{A_{v_{media}}} \qquad \textbf{(9.19)}$$

A frecuencias de banda media, $20 \log_{10} 1 = 0$ y a las frecuencias de corte, $20 \log_{10} 1/\sqrt{2} = -3$ dB. Ambos valores aparecen con claridad en la gráfica de decibeles resultante de la figura 9.11. Cuanto más pequeño es el cociente, más negativo es el nivel de decibeles.




FIG. 9.11
Gráfica en decibeles de la gráfica de ganancia normalizada contra frecuencia de la figura 9.8.

En la mayor parte del análisis siguiente se trazará una curva de decibeles sólo para las regiones de baja y alta frecuencia. Por consiguiente, tenga en cuenta la figura 9.11 para visualizar la amplia respuesta del sistema.

La mayoría de los amplificadores introducen un desfasamiento en las señales de entrada y salida. Ahora hay que ampliar este hecho para indicar que esto se presenta sólo en la región de banda media. A bajas frecuencias se presenta un desfasamiento de modo que V_o se atrasa con respecto a V_i en un ángulo incrementado. A altas frecuencias, el desfasamiento es de menos de 180°. La figura 9.12 es una gráfica de fase estándar de un amplificador acoplado por *RC*.




FIG. 9.12
Gráfica de fase para un sistema de amplificador acoplado por RC.

9.6 ANÁLISIS EN BAJA FRECUENCIA; GRÁFICA DE BODE

En la región de baja frecuencia del amplificador con BJT o FET de una sola etapa, las combinaciones de *RC* formadas por los capacitores C_C, C_E y C_s y los parámetros resistivos de la red determinan las frecuencias de corte. En realidad, se puede establecer una red *RC* similar a la figura 9.13 por cada elemento capacitivo y se puede determinar la frecuencia a la cual el voltaje de salida se reduce a 0.707 de su valor máximo. Una vez que se determinan las frecuencias de corte producidas por cada capacitor, se comparan para establecer cuál de ellas determinará la frecuencia de corte inferior para el sistema.




FIG. 9.13
Combinación de RC que definirá una frecuencia de corte inferior.

Nuestro análisis, por consiguiente, empezará con la combinación en serie de la figura 9.13 y el desarrollo de un procedimiento dará lugar a una gráfica de la respuesta en frecuencia con un mínimo de tiempo y esfuerzo. A frecuencias muy altas,

$$X_C = \frac{1}{2\pi fC} \cong 0\ \Omega$$

y puede sustituir el equivalente de cortocircuito en lugar del capacitor como se muestra en la figura 9.14. El resultado es que $V_o \cong V_i$ a altas frecuencias. A $f = 0$ Hz.

$$X_C = \frac{1}{2\pi fC} = \frac{1}{2\pi(0)C} = \infty\ \Omega$$

asimismo, puede aplicar la aproximación de circuito abierto como se muestra en la figura 9.15, con el resultado de que $V_o = 0$ V.




FIG. 9.14
Circuito RC de la figura 9.13 a frecuencias muy altas.

Entre los dos extremos, la relación $A_v = V_o/V_i$ variará como se muestra en la figura 9.16. A medida que se incrementa la frecuencia, la reactancia capacitiva se reduce y aparece más del voltaje de entrada a través de las terminales de salida.




FIG. 9.15
Circuito RC de la figura 9.13 en f = 0 Hz.




FIG. 9.16
Respuesta de baja frecuencia para el circuito RC de la figura 9.13.

Los voltajes de salida y entrada están relacionados por la regla del divisor de voltaje como sigue:

$$\mathbf{V_o} = \frac{\mathbf{R V_i}}{\mathbf{R + X_C}}$$

donde los caracteres en negritas representan la magnitud y el ángulo de cada cantidad.

La magnitud de V_o se determina como sigue:

$$V_o = \frac{RV_i}{\sqrt{R^2 + X_C^2}}$$

Para el caso especial en que $X_C = R$,

$$V_o = \frac{RV_i}{\sqrt{R^2 + X_C^2}} = \frac{RV_i}{\sqrt{R^2 + R^2}} = \frac{RV_i}{\sqrt{2R^2}} = \frac{RV_i}{\sqrt{2}R} = \frac{1}{\sqrt{2}} V_i$$

y

$$|A_v| = \frac{V_o}{V_i} = \frac{1}{\sqrt{2}} = 0.707|_{X_C=R} \qquad \textbf{(9.20)}$$

el nivel que se indica en la figura 9.16. En otras palabras, en la frecuencia para la cual $X_C = R$, la salida será de 70.7% de la entrada para la red de la figura 9.13.

La frecuencia a la cual ocurre esto se determina como sigue

$$X_C = \frac{1}{2\pi f_1 C} = R$$

y

$$f_1 = \frac{1}{2\pi RC} \qquad \textbf{(9.21)}$$

En función de logaritmos,

$$G_v = 20 \log_{10} A_v = 20 \log_{10} \frac{1}{\sqrt{2}} = -3 \text{ dB}$$

mientras que cuando $A_v = V_o/V_i = 1$ ó $V_o = V_i$ (el valor máximo).

$$G_v = 20 \log_{10} 1 = 20(0) = 0 \text{ dB}$$

En la figura 9.7, reconocemos que hay una reducción de 3 dB en la ganancia a partir del nivel de banda media cuando $f = f_1$. En un momento veremos que una red de RC determinará el corte en baja frecuencia para un transistor BJT y que f_1 se determinará con la ecuación (9.21).

Si la ecuación de ganancia se escribe como

$$A_v = \frac{V_o}{V_i} = \frac{R}{R - jX_C} = \frac{1}{1 - j(X_C/R)} = \frac{1}{1 - j(1/\omega CR)} = \frac{1}{1 - j(1/2\pi fCR)}$$

obtenemos, utilizando la frecuencia definida con anterioridad,

$$A_v = \frac{1}{1 - j(f_1/f)} \tag{9.22}$$

En forma de magnitud y fase,

$$A_v = \frac{V_o}{V_i} = \underbrace{\frac{1}{\sqrt{1 + (f_1/f)^2}}}_{\text{magnitud de } A_v} \underbrace{\angle \tan^{-1}(f_1/f)}_{\text{fase} \measuredangle \text{ con la cual } V_o \text{ adelanta a } V_i} \tag{9.23}$$

Para la magnitud cuando $f = f_1$,

$$|A_v| = \frac{1}{\sqrt{1 + (1)^2}} = \frac{1}{\sqrt{2}} = 0.707 \Rightarrow -3 \text{ dB}$$

En forma logarítmica, la ganancia en dB es

$$A_{v(\text{dB})} = 20 \log_{10} \frac{1}{\sqrt{1 + (f_1/f)^2}} \tag{9.24}$$

Ampliando la ecuación (9.24):

$$\begin{aligned} A_{v(\text{dB})} &= -20 \log_{10}\left[1 + \left(\frac{f_1}{f}\right)^2\right]^{1/2} \\ &= -\left(\tfrac{1}{2}\right)(20) \log_{10}\left[1 + \left(\frac{f_1}{f}\right)^2\right] \\ &= -10 \log_{10}\left[1 + \left(\frac{f_1}{f}\right)^2\right] \end{aligned}$$

Para frecuencias donde $f << f_1$ o $(f_1/f)^2 >> 1$, la ecuación anterior se puede aproximar por

$$A_{v(\text{dB})} = -10 \log_{10}\left(\frac{f_1}{f}\right)^2$$

y finalmente,

$$A_{v(\text{dB})} = -20 \log_{10}\frac{f_1}{f} \Bigg|_{f \ll f_1} \tag{9.25}$$

Ignorando la condición $f << f_1$ por un momento, encontramos que una gráfica de la ecuación (9.25) en una escala logarítmica de frecuencia da un resultado muy útil para futuras gráficas en decibeles.

$$\text{En } f = f_1: \ \frac{f_1}{f} = 1 \text{ y } -20 \log_{10} 1 = 0 \text{ dB}$$

$$\text{En } f = \tfrac{1}{2} f_1: \ \frac{f_1}{f} = 2 \text{ y } -20 \log_{10} 2 \cong -6 \text{ dB}$$

$$\text{En } f = \tfrac{1}{4} f_1: \ \frac{f_1}{f} = 4 \text{ y } -20 \log_{10} 4 \cong -12 \text{ dB}$$

$$\text{En } f = \tfrac{1}{10} f_1: \ \frac{f_1}{f} = 10 \text{ y } -20 \log_{10} 10 = -20 \text{ dB}$$

En la figura 9.17 se indica una gráfica de estos puntos desde $0.1f_1$ hasta f_1 con una línea recta gris. En la misma figura también se traza una línea recta correspondiente para la condición de 0 dB para $f >> f_1$. Como se estableció antes, los segmentos de línea recta (asíntotas) son precisos sólo para 0 db cuando $f >> f_1$ y la línea inclinada cuando $f_1 >> f$. Sabemos, sin embargo, que cuando $f = f_1$, se presenta una reducción de 3 dB a partir del nivel de banda media. Empleando esta información junto con los segmentos de línea recta se puede tener una gráfica bastante precisa de la respuesta en frecuencia como se indica en la misma figura.




FIG. 9.17
Gráfica de Bode en la región de baja frecuencia.

La gráfica lineal por segmentos de las asíntotas y puntos de ruptura asociados se llama gráfica o traza de Bode de magnitud contra frecuencia.

El profesor Hendrik Bode desarrolló el método en la década de 1940 (figura 9.18).

Los cálculos anteriores y la curva demuestran claramente que:

Un cambio en la frecuencia por un factor de dos, equivalente a una octava, produce un cambio de 6 dB en la relación, como se muestra por el cambio de ganancia de $f_1/2$ a f_1.

Como ya observamos por el cambio de ganancia de $f_1/2$ a f_1:

Para un cambio de frecuencia de 10:1, equivalente a una década, la relación cambia en 20 dB, como se demuestra entre las frecuencias de $f_1/10$ y f_1.

Por tanto, podemos obtener fácilmente una gráfica en decibeles para una función que tenga el formato de la ecuación (9.25). En primer lugar, simplemente, encuentre f_1 a partir de los parámetros del circuito y luego trace dos asíntotas, una a lo largo de la línea de 0 dB y la otra a través de f_1 con una pendiente de 6 dB/octava o de 20 dB/década. Luego, encuentre el punto de 3 dB correspondiente a f_1 y trace la curva.

La ganancia en cualquier frecuencia se determina a partir de la gráfica de frecuencia como sigue:

$$A_{v(\text{dB})} = 20 \log_{10} \frac{V_o}{V_i}$$

pero

$$\frac{A_{v(\text{dB})}}{20} = \log_{10} \frac{V_o}{V_i}$$

y

$$A_v = \frac{V_o}{V_i} = 10^{A_{v(\text{dB})}/20} \tag{9.26}$$

Por ejemplo, si $A_{v(\text{dB})} = -3$ dB,

$$A_v = \frac{V_o}{V_i} = 10^{(-3/20)} = 10^{(-0.15)} \cong 0.707 \qquad \text{como se esperaba}$$

La cantidad $10^{-0.15}$ se determina utilizando la función 10^x que se encuentra en la mayoría de las calculadoras científicas.

El ángulo de fase de θ lo determina

$$\theta = \tan^{-1} \frac{f_1}{f} \tag{9.27}$$

a partir de la ecuación (9.23),



Estadounidense (Madison, WI; Summit, NJ; Cambridge, MA) **(1905-81)**
VP. en los laboratorios Bell
Profesor de ingeniería de sistemas, Universidad de Harvard

En sus primeros años en los laboratorios Bell, Hendrik Bode se involucró con *el diseño de un filtro y ecualizador eléctricos*. Luego fue transferido al Mathematics Research Group, donde se especializó en la investigación de la teoría de redes eléctricas y su aplicación en instalaciones de comunicación de larga distancia. En 1948 recibió el certificado presidencial al mérito por su trabajo en dispositivos electrónicos de control de incendios. Además de la publicación del libro *Network Analysis and Feedback Amplifier Design* en 1945, el cual está considerado como un clásico en su campo, obtuvo 25 patentes en ingeniería eléctrica y diseño de sistemas. Cuando se retiró, Bode fue nombrado profesor Gordon MacKay en la Universidad de Harvard. Fue miembro del IEEE y de la American Academy of Arts and Sciences.

FIG. 9.18
Hendrik Wade Bode. (Cortesía de los archivos de AT&T.).

Para frecuencias $f << f_1$,

$$\theta = \tan^{-1}\frac{f_1}{f} \rightarrow 90°$$

Por ejemplo, si $f_1 = 100f$,

$$\theta = \tan^{-1}\frac{f_1}{f} = \tan^{-1}(100) = 89.4°$$

Para $f = f_1$,

$$\theta = \tan^{-1}\frac{f_1}{f} = \tan^{-1}1 = 45°$$

Para $f >> f_1$

$$\theta = \tan^{-1}\frac{f_1}{f} \rightarrow 0°$$

Por ejemplo, si $f = 100f_1$,

$$\theta = \tan^{-1}\frac{f_1}{f} = \tan^{-1}0.01 = 0.573°$$

En la figura 9.19 se da una gráfica de $\theta = \tan^{-1}(f_1/f)$. Si agregamos el desfasamiento original de 180° introducido por un amplificador, obtenemos la gráfica de fase de la figura 9.12. Ahora ya hemos establecido la magnitud y la respuesta de fase de una combinación de *RC*. En la sección 9.7 dibujaremos de nuevo cada capacitor de importancia en la región de baja frecuencia en un formato de *RC* y determinaremos la frecuencia de corte de cada uno para establecer la respuesta en baja frecuencia para el amplificador con BJT.




FIG. 9.19
Respuesta en fase para el circuito RC de la figura 9.13.

EJEMPLO 9.10 Para la red de la figura 9.20:

a. Determine la frecuencia de corte.
b. Trace las asíntotas y localice el punto −3 dB.
c. Trace la curva de respuesta en frecuencia.
d. Encuentre la ganancia en $A_{v(\text{dB})} = -6$ dB.




FIG. 9.20
Ejemplo 9.10.

Solución:

a. $f_1 = \dfrac{1}{2\pi RC} = \dfrac{1}{(6.28)(5 \times 10^3\ \Omega)(0.1 \times 10^{-6}\ \text{F})}$

$\cong$ **318.5 Hz**

b. y c. Vea la figura 9.21.

d. Ec. (9.26): $A_v = \dfrac{V_o}{V_i} = 10^{A_{v(\text{dB})}/20}$

$= 10^{(-6/20)} = 10^{-0.3} = 0.501$

y $V_o = 0.501V_i$ o aproximadamente 50% de V_i.




FIG. 9.21
Respuesta en frecuencia para el circuito RC de la figura 9.20.

Mathcad (gráfica en dB)

Ahora utilizaremos Mathcad para obtener una gráfica de la ganancia en dB para el ejemplo 9.10 con la ecuación (9.24) sin utilizar las aproximaciones introducidas en el desarrollo de la ecuación (9.25). En otras palabras, la respuesta obtenida será una gráfica punto a punto de la ecuación de ganancia.

Al usar Mathcad, el primer paso es establecer un intervalo para la variable horizontal, la frecuencia (*f*). Esto se hace escribiendo primero ***f*** y luego **Shift:** para obtener los dos puntos y el signo igual que aparecen en la figura 9.22. A continuación, en un intento por igualar la curva de la figura 9.21, seleccionamos la frecuencia de inicio a 10 Hz como también se indica en la figura 9.22. Entonces definimos un intervalo para obtener los dos puntos en secuencia después del 10. Por último, seleccionamos el límite superior de 10 kHz con el 1 seguido de un * para la multiplicación, y el 10 a la cuarta potencia utilizando la tecla **^** seguida del número **4**. De este modo definimos el intervalo de la variable *f* para la ecuación siguiente.




FIG. 9.22
Gráfica de ganancia en dB para el ejemplo 9.10 utilizando Mathcad.

Utilizando la letra mayúscula **A** para representar amplificación (ganancia) **debemos** definir la variable contra la cual hay que determinar la ganancia, ésta es (f). Si no agrega la (f) obtendrá una respuesta sin sentido. A continuación, ingrese la ecuación, prestando una particular atención a los **localizadores de posición.** Usted puede cambiar un **localizador de posición** utilizando las teclas **direccionales** izquierda o derecha ($\leftarrow \quad \rightarrow$). Además, puede retroceder a través de una ecuación con la tecla **backspace**; pero recuerde que al retroceder se pierde la cantidad a la izquierda del componente vertical del **localizador de posición**, lo cual no sucede con las teclas direccionales. la **barra espaciadora** también permitirá algún movimiento de retroceso a través de la ecuación.

Ahora tenemos que generar la gráfica deseada. En primer lugar coloque la retícula en el área donde desea generar la gráfica. Luego escriba **A(f)** y seleccione **Insert-Graph-X-Y Plot** o **View-Toolbars-Graph** para obtener la **Graph palette**, donde puede seleccionar **X-Y Shift + 2**. El resultado es un marco para la gráfica con algunos cuadrados sólidos en varios puntos alrededor de él. Escriba **A(f)** en el lugar del cuadrado negro sólido a la mitad de la línea vertical y **f** en el cuadrado negro sólido en el centro de la línea horizontal para definir las variables que se marcarán en cada eje. Luego simplemente haga clic en cualquier parte de la pantalla, fuera del área definida, y aparecerá la gráfica a una escala seleccionada por Mathcad.

Para cambiar el eje horizontal a una escala logarítmica, primero haga clic en cualquier parte de la gráfica para crear el área rectangular alrededor de la gráfica. Luego utilice la secuencia **Format-Graph-X-Y Plot** para obtener el cuadro de diálogo **Setting-Default Formats for X-Y Plots**. Seleccione el menú **X-Y Axes** y luego haga clic en la opción **X-Axes-Log Scale** para establecer la escala logarítmica y en **Grid Lines** para mostrar dicha escala. Después de seleccionar **OK**, obtendrá la gráfica de la figura 9.22.

Observe que la intersección del nivel de -3 dB y $f = f_1 = 318.5$ Hz verifica los resultados del ejemplo 9.10. Además, observe la correspondencia tan cercana del nivel de -20 dB con $f = f_1/10 = 31.85$ Hz en la figura 9.21. Los resultados corroboran las aproximaciones aplicadas para obtener una respuesta rápida con un mínimo de dificultad matemática.

9.7 RESPUESTA EN BAJA FRECUENCIA; AMPLIFICADOR CON BJT

El análisis de esta sección empleará la configuración de polarización por medio del divisor de voltaje para el BJT, aunque los resultados se pueden aplicar a cualquier configuración de BJT. Basta encontrar la resistencia equivalente apropiada para la combinación *RC*. Los capacitores C_s, C_C y C_E determinarán la respuesta en baja frecuencia de la red de la figura 9.23. A continuación examinaremos el impacto de cada uno de forma independiente del orden mostrado.

C_s Como este capacitor por lo común está conectado entre la fuente aplicada y el dispositivo activo, la red de la figura 9.24 establece la forma general de la configuración *RC*.




FIG. 9.23
Amplificador con BJT sometido a carga con capacitores que afectan la respuesta en baja frecuencia.




FIG. 9.24
Determinación del efecto de C_s en la respuesta en baja frecuencia.

Aplicando la regla del divisor de voltaje:

$$\mathbf{V}_i = \frac{R_i \mathbf{V}_s}{R_s + R_i - jX_{C_s}} \tag{9.28}$$

La frecuencia de corte definida por C_s se establece manipulando la ecuación anterior en forma estándar o utilizando los resultados de la sección 9.6. Como comprobación de los resultados de la sección 9.6, a continuación definimos el proceso de manipulación en detalle. Para redes futuras de *RC*, basta aplicar los resultados de la sección 9.6.

Reescribiendo la ecuación (9.28):

$$\frac{\mathbf{V}_i}{\mathbf{V}_s} = \frac{R_i}{R_s + R_i - jX_{C_s}} = \frac{1}{1 + \dfrac{R_s}{R_i} - j\dfrac{X_{C_s}}{R_i}}$$

$$= \frac{1}{\left(1 + \dfrac{R_s}{R_i}\right)\left[1 - j\dfrac{X_{C_s}}{R_i}\left(\dfrac{1}{1 + \dfrac{R_s}{R_i}}\right)\right]} = \frac{1}{\left(1 + \dfrac{R_s}{R_i}\right)\left(1 - j\dfrac{X_{C_s}}{R_i + R_s}\right)}$$

El factor

$$\frac{X_{C_s}}{R_i + R_s} = \left(\frac{1}{2\pi f C_s}\right)\left(\frac{1}{R_i + R_s}\right) = \frac{1}{2\pi f(R_i + R_s)C_s}$$

Definiendo
$$f_i = \frac{1}{2\pi(R_i + R_s)C_s}$$

tenemos
$$\frac{\mathbf{V}_i}{\mathbf{V}_s} = \frac{1}{\left(\dfrac{1}{1 + \frac{R_s}{R_i}}\right)\left(1 - \dfrac{1}{1 - j\, f_{i/f}}\right)}$$

y por último
$$\mathbf{A}_v = \frac{\mathrm{V}_i}{\mathrm{V}_s} = \left[\frac{R_i}{R_i + R_s}\right]\left[\frac{1}{1 - j(f_i/f)}\right]$$




FIG. 9.25
Equivalente de alta frecuencia de la figura

Para las frecuencias de banda media, la red aparecerá como se muestra en la figura 9.25.

de modo que
$$A_{v_{\text{media}}} = \frac{V_o}{V_i} = \frac{R_i}{R_i + R_s} \tag{9.29}$$

y
$$\frac{A_v}{A_{v_{\text{media}}}} = \frac{1}{1 - j(f_i/f)}$$

Observando las similitudes con la ecuación (9.22) la frecuencia de corte está definida por la f_i anterior y

$$f_{L_s} = \frac{1}{2\pi(R_s + R_i)C_s} \tag{9.30}$$

En f_L, el voltaje V_o será 70.7% del valor de banda media determinado por la ecuación (9.29), suponiendo que C_s es el único elemento capacitivo que controla la respuesta en baja frecuencia.

Para la red de la figura 9.23, cuando analicemos los efectos de C_s tendremos que suponer que C_E y C_C están desempeñando sus función diseñada o el análisis se volverá demasiado engorroso, es decir, que las magnitudes de las reactancias de C_E y C_C permiten emplear un equivalente de cortocircuito en comparación con la magnitud de las otras impedancias en serie. Utilizando esta hipótesis, la red equivalente de ca de la sección de entrada de la figura 9.23 aparecerá como se muestra en la figura 9.26.




FIG. 9.26
Equivalente de ca localizado para C_s.

El valor de R_i para la ecuación (9.30) se determina como

$$R_i = R_1 \| R_2 \| \beta r_e \quad (9.31)$$

C_C Como el capacitor de acoplamiento normalmente se conecta entre la salida del dispositivo activo y la carga, la configuración de *RC* que determina la frecuencia de corte inferior debida a C_C aparece en la figura 9.27. Según la figura 9.27, la resistencia total en serie ahora es $R_o + R_L$ y la frecuencia de corte debido a C_C es

$$f_{L_C} = \frac{1}{2\pi(R_o + R_L)C_C} \quad (9.32)$$

Al ignorar los efectos de C_s y C_E, tenemos que el voltaje de salida será el 70.7% de su valor en la banda de frecuencia media a f_{L_C}. Para la red de la figura 9.23, la red equivalente de ca de la sección de salida con $V_i = 0$ V aparece en la figura 9.28. El valor de R_o resultante en la ecuación (9.32) es simplemente

$$R_o = R_C \| r_o \quad (9.33)$$




FIG. 9.27
Determinación del efecto de C_C en la respuesta en baja frecuencia.




FIG. 9.28
Equivalente de ca localizado para C_C con $V_i = 0$ V.

C_E Para determinar f_{L_E}, debemos definir la red "vista" por C_E como se muestra en la figura 9.29. Una vez establecido el nivel de R_e, podemos determinar la frecuencia de corte producida por C_E utilizando la siguiente ecuación:

$$f_{L_E} = \frac{1}{2\pi R_e C_E} \quad (9.34)$$

Para la red de la figura 9.23, el equivalente de ca "visto" por C_E aparece en la figura 9.30. Por consiguiente, el valor de R_e se determina como

$$R_e = R_E \Big\| \left(\frac{R'_s}{\beta} + r_e\right) \quad (9.35)$$

donde $R'_s = R_s \| R_1 \| R_2$.




FIG. 9.29
Determinación del efecto de C_E en la respuesta en baja frecuencia.




FIG. 9.30
Equivalente de ca localizado de C_E.




FIG. 9.31
Red empleada para describir el efecto de C_E en la ganancia del amplificador.

El efecto de C_E en la ganancia se describe mejor de una manera cuantitativa recordando que la ganancia para la configuración de la figura 9.31 es

$$A_v = \frac{-R_C}{r_e + R_E}$$

Obviamente, la ganancia máxima está disponible cuando R_E es de 0 Ω. A bajas frecuencias, con el capacitor de puenteo C_E en su estado equivalente de "circuito abierto" toda la R_E aparece en la ecuación de la ganancia previa y el resultado es la ganancia mínima. A medida que se incrementa la frecuencia, la reactancia del capacitor C_E se reducirá y también lo hará la impedancia en paralelo de R_E y C_E hasta que el resistor R_E queda "efectivamente en cortocircuito" por C_E. El resultado es una ganancia de banda media o máxima determinada por $A_v = -R_C/r_e$. A f_{L_E} la ganancia será de 3 dB por debajo del valor de banda media determinado con R_E en "cortocircuito".

Antes de continuar, tenga en cuenta que C_s, C_E y C_C afectarán sólo la respuesta en baja frecuencia. Al nivel de frecuencias de banda media, se pueden insertar los equivalentes de cortocircuito de los capacitores. Aunque cada nivel afectará la ganancia $A_v = V_o/V_i$ en un intervalo similar de frecuencia, el corte en baja frecuencia máximo determinado por C_s, C_C o C_E tendrá el impacto máximo porque será el último que se presente antes del nivel de banda media. Si las frecuencias están relativamente separadas, la frecuencia de corte máxima determinará en esencia la frecuencia de corte inferior para todo el sistema. Si hay dos o más frecuencias de corte "superiores", el efecto será incrementar la frecuencia de corte inferior y reducir el ancho de banda resultante del sistema. En otras palabras, hay una interacción entre los elementos capacitivos que puede afectar la frecuencia de corte inferior resultante. Sin embargo si las frecuencias de corte establecidas por cada capacitor están suficientemente separadas, el efecto de una en la otra puede ser ignorado con un alto grado de precisión, un hecho que se demostrará con las impresiones que aparecen en el ejemplo siguiente.

EJEMPLO 9.11

a. Determine la frecuencia de corte inferior para la red de la figura 9.23 utilizando los siguientes parámetros:

$C_s = 10\,\mu\text{F}, \quad C_E = 20\,\mu\text{F}, \quad C_C = 1\,\mu\text{F}$

$R_s = 1\,\text{k}\Omega, \quad R_1 = 40\,\text{k}\Omega, \quad R_2 = 10\,\text{k}\Omega, \quad R_E = 2\,\text{k}\Omega, \quad R_C = 4\,\text{k}\Omega,$

$R_L = 2.2\,\text{k}\Omega$

$\beta = 100, \quad r_o = \infty\,\Omega, \quad V_{CC} = 20\,\text{V}$

b. Trace la respuesta en frecuencia utilizando una gráfica de Bode.

c. Compruebe el resultado utilizando PSpice.

Solución:

a. Para determinar r_e en condiciones de cd, primero aplicamos la ecuación de prueba:

$$\beta R_E = (100)(2\,\text{k}\Omega) = 200\,\text{k}\Omega \gg 10R_2 = 100\,\text{k}\Omega$$

Como se satisface el voltaje de cd en la base, es

$$V_B \cong \frac{R_2 V_{CC}}{R_2 + R_1} = \frac{10\,\text{k}\Omega(20\,\text{V})}{10\,\text{k}\Omega + 40\,\text{k}\Omega} = \frac{200\,\text{V}}{50} = 4\,\text{V}$$

con

$$I_E = \frac{V_E}{R_E} = \frac{4\,\text{V} - 0.7\,\text{V}}{2\,\text{k}\Omega} = \frac{3.3\,\text{V}}{2\,\text{k}\Omega} = 1.65\,\text{mA}$$

de modo que

$$r_e = \frac{26\,\text{mV}}{1.65\,\text{mA}} \cong \mathbf{15.76\,\Omega}$$

y

$$\beta r_e = 100(15.76\,\Omega) = 1576\,\Omega = \mathbf{1.576\,k\Omega}$$

Ganancia en la banda media

$$A_v = \frac{V_o}{V_i} = \frac{-R_C \| R_L}{r_e} = -\frac{(4\,\text{k}\Omega)\|(2.2\,\text{k}\Omega)}{15.76\,\Omega} \cong -90$$

La impedancia de entrada es

$$\begin{aligned} Z_i = R_i &= R_1 \| R_2 \| \beta r_e \\ &= 40\,\text{k}\Omega \| 10\,\text{k}\Omega \| 1.576\,\text{k}\Omega \\ &\cong 1.32\,\text{k}\Omega \end{aligned}$$

y a partir de la figura 9.32,

$$V_i = \frac{R_i V_s}{R_i + R_s}$$

o

$$\frac{V_i}{V_s} = \frac{R_i}{R_i + R_s} = \frac{1.32\,\text{k}\Omega}{1.32\,\text{k}\Omega + 1\,\text{k}\Omega} = 0.569$$

de modo que

$$A_{v_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i} \cdot \frac{V_i}{V_s} = (-90)(0.569)$$
$$= \mathbf{-51.21}$$




FIG. 9.32
Determinación del efecto de R_s en la ganancia A_{v_s}.

C_s

$$R_i = R_1 \| R_2 \| \beta r_e = 40\,\text{k}\Omega \| 10\,\text{k}\Omega \| 1.576\,\text{k}\Omega \cong 1.32\,\text{k}\Omega$$

$$f_{L_s} = \frac{1}{2\pi(R_s + R_i)C_s} = \frac{1}{(6.28)(1\,\text{k}\Omega + 1.32\,\text{k}\Omega)(10\,\mu\text{F})}$$

$$f_{L_s} \cong \mathbf{6.86\,Hz}$$

C_C

$$\begin{aligned} f_{L_C} &= \frac{1}{2\pi(R_C + R_L)C_C} \\ &= \frac{1}{(6.28)(4\,\text{k}\Omega + 2.2\,\text{k}\Omega)(1\,\mu\text{F})} \\ &\cong \mathbf{25.68\,Hz} \end{aligned}$$

C_E

$$R'_s = R_s \| R_1 \| R_2 = 1\,\text{k}\Omega \| 40\,\text{k}\Omega \| 10\,\text{k}\Omega \cong 0.889\,\text{k}\Omega$$

$$\begin{aligned} R_e &= R_E \left\| \left(\frac{R'_s}{\beta} + r_e\right) = 2\,\text{k}\Omega \right\| \left(\frac{0.889\,\text{k}\Omega}{100} + 15.76\,\Omega\right) \\ &= 2\,\text{k}\Omega \| (8.89\,\Omega + 15.76\,\Omega) = 2\,\text{k}\Omega \| 24.65\,\Omega \cong 24.35\,\Omega \end{aligned}$$

$$f_{L_E} = \frac{1}{2\pi R_e C_E} = \frac{1}{(6.28)(24.35\,\Omega)(20\,\mu\text{F})} = \frac{10^6}{3058.36} \cong \mathbf{327\,Hz}$$

b. Ya vimos que en general las gráficas dB se normalizan dividiendo la ganancia de voltaje A_v entre la magnitud de la ganancia de la banda media. De acuerdo con la figura 9.23, la magnitud de la ganancia de banda media es 51.21 y por supuesto la relación $|A_v/A_{v_{\text{media}}}|$ será 1 en la región de banda media. El resultado es una asíntota de 0 dB en la región de banda media como se muestra en la figura 9.33. Al definir f_{L_E} como nuestra frecuencia de corte mas baja f_1, podemos trazar una asíntota a -6 dB/octava como se muestra en la figura 9.33 para formar la gráfica de Bode y la envolvente de la respuesta real. En f_1, la curva real está a -3 dB debajo del nivel de banda media como lo define el nivel $0.707A_{v_{\text{media}}}$, lo que permite trazar la curva de respuesta en frecuencia real como se muestra en la figura 9.33. Se trazó una asíntota de -6 dB/octava a cada frecuencia definida en el análisis anterior para demostrar con claridad que f_{L_E} determinará el punto -3 dB para esta red. Sólo hasta aproximadamente -24 dB cuando f_{L_C} empezará a afectar la forma de la envolvente. La gráfica de la magnitud muestra que la pendiente de la asíntota resultante es la suma de las asíntotas que tienen la misma




FIG. 9.33
Gráfica en baja frecuencia de la red del ejemplo 9.11.

dirección inclinada en el mismo intervalo de frecuencia. Observe en la figura 9.33 que la pendiente se redujo a −12 dB/octava para frecuencias menores que f_{L_C} y podría hacerlo hasta −18 dB/octava si las tres frecuencias de corte definidas estuvieran más cercanas entre sí.

c. *Análisis con PSpice* Los resultados que se acaban de obtener se comprobarán a continuación utilizando PSpice para Windows. La red con sus diversos capacitores aparece en la figura 9.34. Se utilizó la secuencia **Edit-PSpice Model** para establecer I_s a 2E-15a y beta a 100. Se quitaron los parámetros restantes del **PSpice Model** para el transistor para idealizar la respuesta al mayor grado posible. En el cuadro de diálogo **Simulation Settings** se seleccionó la opción **AC Sweep/Noise** bajo el menú **Analysis type** y bajo **AC Sweep Type** se seleccionó la opción **Linear**. La frecuencia de inicio **(Start Frequency)** se estableció a 10 kHz, la frecuencia final **(End Frequency)** a 10 kHz, y el número de puntos **(Points)** en 1. Se obtuvo una simulación **(Simulation)** en los niveles de voltaje de polarización de cd de la figura 9.34. Observe que V_B es de 3.875 V comparado con el nivel calculado de 4 V, y




FIG. 9.34
Red de la figura 9.23 con valores asignados.

que V_E es de 3.166 V, comparado con el nivel calculado de 3.3 V. Estos valores son muy parecidos, si consideramos que se utilizó el modelo aproximado para representar el transistor. El archivo de salida revela que el voltaje de ca a través de la carga a una frecuencia de 10 kHz es de 49.67 mV, por lo que la ganancia resultante es de 49.67, la cual se parece mucho al nivel calculado de 51.21.

A continuación se obtendrá una gráfica de la ganancia contra la frecuencia con sólo C_s como factor determinante. Los otros capacitores, C_C y C_E, se establecerán a valores muy altos, de modo que en esencia son cortocircuitos en cualquiera de las frecuencias de interés. Con C_C y C_E establecidos a 1 F se eliminará cualquier efecto que pudieran tener en la respuesta en la región de baja frecuencia. En este caso, sin embargo, se debe tener cuidado porque el programa no reconoce 1 F como un faradio. Debe ingresarlo como 1E6uF. Dado que la gráfica deseada es de ganancia contra frecuencia, debemos establecer la simulación **(Simulation)** para que se ejecute a varias frecuencias, no como en la primera simulación **(Simulation)** donde la frecuencia se fijó en 10 kHz. Esto se logra seleccionando primero **New Simulation Key** y dándole un nuevo nombre **(Name);** y acceda luego al cuadro de diálogo **Simulation Settings**. En el menú **Analysis type** seleccione la opción **AC Sweep/Noise** y bajo el submenú **AC Sweep Type,** seleccione **Linear,** seguido por una frecuencia de inicio **(Start Frequency)** de 1 Hz, una **Frecuencia final (End Frequency)** de 100 Hz y en puntos **(Points)** seleccione 1000. Establezca la frecuencia de inicio **(Start Frequency)** a 1 Hz porque 0 Hz es una entrada no válida. Si en realidad nos preocupara lo que sucede entre 0 Hz y 1 Hz, podríamos seleccionar la frecuencia de inicio como 0.001 Hz y trabajar a partir de ahí. Sin embargo, 1 Hz es sólo 1/100 de la escala completa y estará bien para este análisis. La frecuencia final **(End Frequency)** se seleccionó a 100 Hz porque nuestro interés se limita al intervalo de baja frecuencia. Con 1000 puntos habrá suficientes puntos de datos para tener una gráfica uniforme a lo largo del intervalo de frecuencia. Una vez que se ejecuta la simulación **(Simulation)** seguida de **Trace-Add Trace-V(RL:1)**, aparece una gráfica que se extiende hasta 120 Hz. Observe también que la computadora seleccionó una escala logarítmica aun cuando pedimos una gráfica **Lineal.** Si elegimos **Plot-Axis Settings-X-Axis-Linear**, obtenemos una gráfica lineal de 120 Hz, pero la curva de interés se encuentra en el extremo inferior; el eje logarítmico, obviamente, proporcionó una gráfica mejor en la región de interés. Volviendo a **Plot-Axis Settings-X-Axis-Log** obtenemos la gráfica original. Nuestro interés radica en la región de 1 Hz a 100 Hz, por lo que hay que eliminar las frecuencias restantes hasta 1 kHz con la secuencia **Plot-Axis Settings-User Defined-1 Hz to 100 Hz-OK.** El eje vertical también se extiende hasta 60 mV y queremos limitar el intervalo a 50 mV para este intervalo de frecuencia. Esto se logra por medio de




FIG. 9.35
Respuesta en baja frecuencia debido a C_s.

la secuencia **Plot-Axis Settings-Y-Axis User Defined-0 V to 50 mV-OK**, tras de lo cual obtendremos la gráfica de la figura 9.35.

Observe cuán cerca está la curva de 50 mV en este intervalo. El nivel de corte está determinado por 0.707(49.67 mV) = 35.12 mV, el cual puede encontrar utilizando la opción **Cursor**. Pase a **Trace-Cursor** para obtener líneas que se cortan (intersectan) cuyos valores horizontal y vertical aparecen en la casilla **Probe-Cursor** en la parte inferior derecha de la curva. Moviendo el cursor (**A1**) a lo largo de la curva hasta acercarnos al nivel de 35.12 lo más posible, obtendremos la intersección mostrada en la figura 9.35 en 35.178 mV. Observe que la frecuencia correspondiente es de 6.7417, la cual se aproxima mucho al valor pronosticado de 6.86 Hz. **A2** se colocó en 1 Hz para obtener un nivel de 7.3077 mV. Las etiquetas se agregaron utilizando la opción **Tools-Label-Text**.

Para investigar los efectos de C_C en la frecuencia de corte más baja, hay que establecer C_s y C_E a 1 F como se describió antes. Siguiendo el procedimiento anterior obtendremos la gráfica de la figura 9.36, con una frecuencia de corte de 26.68 Hz, proporcionando un valor que coincide con el nivel calculado de 25.68 Hz.




FIG. 9.36
Respuesta en baja frecuencia ante C_C.

Podemos examinar el efecto de C_E con PSpice para Windows estableciendo C_s y C_C a 1 F. Además, como el intervalo de frecuencia es más grande, hay que cambiar la frecuencia de inicio a 10 Hz y la frecuencia final a 1 kHz. El resultado es la gráfica de la figura 9.37, con una frecuencia de corte de 321. 37 Hz, la que da un valor exactamente igual al calculado de 327 Hz.

El hecho de que f_{L_E} sea significativamente más alta que f_{L_s} y f_{L_C} indica que será el factor predominante al determinar la respuesta de baja frecuencia de todo el sistema. Para poner a prueba la precisión de nuestra hipótesis, la red se simula con todos los valores iniciales del nivel de capacitancia para obtener los resultados de la figura 9.38. Observe la fuerte similitud con la forma de onda de la figura 9.37, con la única diferencia visible en la ganancia más alta a bajas frecuencias en la figura 9.37. Sin duda, la gráfica apoya el hecho de que la más alta de las frecuencias de corte inferiores tendrá el mayor impacto en la frecuencia de corte inferior para el sistema.

Puede obtener una gráfica en dB de la respuesta en baja frecuencia creando una simulación (**Simulation**) para el intervalo de frecuencia y luego, al desplegarse el cuadro de diálogo **Add Traces**, creamos la **Trace Expression** deseada utilizando las listas proporcionadas. Para




FIG. 9.37
Respuesta en baja frecuencia debido a C_E.




FIG. 9.38
Respuesta en baja frecuencia debido a C_s, C_E y C_C.

obtener una gráfica de 20 $\log_{10}|A_v/A_{v_{\text{media}}}|$ la relación $A_v/A_{v_{\text{media}}}$ también se puede escribir como $(V_o/V_i)/(V_{o_{\text{media}}}/V_i) = V_o/V_{o_{\text{media}}}$, y por tanto se obtiene la siguiente expresión para la ganancia de dB:

$$20 \log_{10} |A_v/A_{v_{\text{media}}}| = 20 \log_{10}|V_o/V_{o_{\text{media}}}| = \text{dB}(V_o/V_{o_{\text{media}}}) = \text{dB}(V_{R_L}/49.7 \text{ mV})$$

Puede crear la **Trace Expression** seleccionando **DB** en la lista **Function** y luego **V(RL:1)** en la lista **Simulation Output Variable**. Observe que la segunda selección aparecerá dentro del paréntesis de la primera. En seguida asegúrese de ingresar el signo de división y el número 0.0497 V = 49.7 mV dentro del paréntesis. Desde luego, puede escribir directamente toda la expresión si prefiere no utilizar las listas. Una vez correctamente escrita la expresión, seleccione **OK** y obtendrá la gráfica de la figura 9.39, la cual muestra con claridad que el cambio de la pendiente de la asíntota en f_{L_C} y cómo sigue la curva real a la envolvente creada por la gráfica de Bode. Además, observe la reducción de 3 dB a f_1.




FIG. 9.39
Gráfica en dB de la respuesta en baja frecuencia del amplificador con BJT de la figura 9.34.

Cuando pasemos a la siguiente sección, tenga en cuenta que el análisis de ésta no se limita a la red de la figura 9.23. Para cualquier configuración de transistor simplemente se requiere aislar cada combinación de *RC* formada por un elemento capacitivo y determinar las frecuencias de corte. Se determinarán entonces las frecuencias resultantes ya sea que haya una fuerte interacción entre los elementos capacitivos al determinar la respuesta total y el elemento que tendrá el mayor efecto al establecer la frecuencia de corte más baja. En realidad, el análisis de la siguiente sección es igual al de ésta cuando determinemos las frecuencias de corte inferiores para el amplificador de FET.

9.8 RESPUESTA EN BAJA FRECUENCIA; AMPLIFICADOR CON FET

El análisis del amplificador con FET en la región de baja frecuencia será muy semejante al del amplificador con BJT de la sección 9.7. De nuevo hay tres capacitores de primordial interés como los de la red de la figura 9.40: C_G, C_C y C_S. Aunque se utilizará la figura 9.40 para establecer las ecuaciones fundamentales, el procedimiento y las conclusiones se pueden aplicar a la mayoría de las configuraciones de los FET.

FIG. 9.40
Elementos capacitivos que afectan la respuesta en baja frecuencia de un amplificador con JFET.

C_G Para el capacitor de acoplamiento entre la fuente y el dispositivo activo, la red equivalente de ca es la que se muestra en la figura 9.41. La frecuencia de corte determinada por C_G es

$$f_{L_G} = \frac{1}{2\pi(R_{\text{sig}} + R_i)C_G} \tag{9.36}$$




FIG. 9.41
Determinación del efecto de C_G en la respuesta en baja frecuencia.

la cual es una réplica exacta de la ecuación (9.30). Para la red de la figura 9.40,

$$R_i = R_G \tag{9.37}$$

En general, $R_G >> R_{\text{sig}}$, y la frecuencia de corte está determinada sobre todo por R_G y C_G. El hecho de que R_G sea tan grande permite un nivel de C_G relativamente bajo, al mismo tiempo que mantiene un bajo nivel de frecuencia de corte para f_{L_G}.

C_C Para el capacitor de acoplamiento entre el dispositivo activo y la carga se obtiene la red de la figura 9.42, la cual también es una réplica exacta de la figura 9.27. La frecuencia de corte resultante es

$$f_{L_C} = \frac{1}{2\pi(R_o + R_L)C_C} \tag{9.38}$$




FIG. 9.42
Determinación del efecto de C_C en la respuesta en baja frecuencia.

Para la red de la figura 9.40,



$$R_o = R_D \| r_d \tag{9.39}$$

Sistema

R_{eg}

C_S

FIG. 9.43
Determinación del efecto de C_S en la respuesta en baja frecuencia.

C_S Para el capacitor de fuente C_S, el nivel de resistencia de importancia lo define la figura 9.43. La frecuencia de corte está definida por

$$f_{L_S} = \frac{1}{2\pi R_{eq} C_S} \tag{9.40}$$

Para la figura 9.40, el valor resultante de R_{eq} es

$$R_{eq} = \frac{R_S}{1 + R_S(1 + g_m r_d)/(r_d + R_D \| R_L)} \tag{9.41}$$

la cual, para $r_d \cong \infty\,\Omega$ se vuelve

$$R_{eq} = R_S \| \frac{1}{g_m} \tag{9.42}$$

EJEMPLO 9.12

a. Determine la frecuencia de corte más baja para la red de la figura 9.40 utilizando los siguientes parámetros.

$$C_G = 0.01\,\mu\text{F}, \quad C_C = 0.5\,\mu\text{F}, \quad C_S = 2\,\mu\text{F}$$
$$R_{sig} = 10\,\text{k}\Omega, \quad R_G = 1\,\text{M}\Omega, \quad R_D = 4.7\,\text{k}\Omega, \quad R_S = 1\,\text{k}\Omega, \quad R_L = 2.2\,\text{k}\Omega$$
$$I_{DSS} = 8\,\text{mA}, \quad V_P = -4\,\text{V} \quad r_d = \infty\,\Omega, \quad V_{DD} = 20\,\text{V}$$

b. Trace la respuesta en frecuencia utilizando una gráfica de Bode.
c. Compruebe los resultados de la parte (b) con PSpice.
d. Realice un análisis completo de la red de la figura 9.40 utilizando Multisim.

Solución:

a. Análisis de cd: Trazando la curva de transferencia $I_D = I_{DSS}(1 - V_{GS}/V_P)^2$ y superponiendo la curva definida por $V_{GS} = -I_D R_S$ se obtiene una intersección en $V_{GS_Q} = -2\,\text{V}$ e $I_{D_Q} = 2\,\text{mA}$. Además,

$$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2(8\,\text{mA})}{4\,\text{V}} = 4\,\text{mS}$$

$$g_m = g_{m0}\left(1 - \frac{V_{GS_Q}}{V_P}\right) = 4\,\text{mS}\left(1 - \frac{-2\,\text{V}}{-4\,\text{V}}\right) = 2\,\text{mS}$$

C_G Ec. (9.36): $f_{L_G} = \dfrac{1}{2\pi(R_{sig} + R_i)C_G} = \dfrac{1}{2\pi(10\,\text{k}\Omega + 1\,\text{M}\Omega)(0.01\,\mu\text{F})} \cong \mathbf{15.8\,Hz}$

C_C Ec. (9.38): $f_{L_C} = \dfrac{1}{2\pi(R_o + R_L)C_C} = \dfrac{1}{2\pi(4.7\,\text{k}\Omega + 2.2\,\text{k}\Omega)(0.5\,\mu\text{F})} \cong \mathbf{46.13\,Hz}$

C_S $R_{eq} = R_S \| \dfrac{1}{g_m} = 1\,\text{k}\Omega \| \dfrac{1}{2\,\text{mS}} = 1\,\text{k}\Omega \| 0.5\,\text{k}\Omega = 333.33\,\Omega$

Ec. (9.40): $f_{L_S} = \dfrac{1}{2\pi R_{eq} C_S} = \dfrac{1}{2\pi(333.33\,\Omega)(2\,\mu\text{F})} = \mathbf{238.73\,Hz}$

Como f_{L_S} es la más grande de las tres frecuencias de corte, define la frecuencia de corte inferior para la red de la figura 9.40.

b. La ganancia de banda media del sistema está determinada por

$$A_{v_{media}} = \frac{V_o}{V_i} = -g_m(R_D \| R_L) = -(2\,\text{mS})(4.7\,\text{k}\Omega \| 2.2\,\text{k}\Omega)$$
$$= -(2\,\text{mS})(1.499\,\text{k}\Omega)$$
$$\cong \mathbf{-3}$$

Utilizando la ganancia de banda media para normalizar la respuesta de la red de la figura 9.40 obtenemos la gráfica de frecuencia de la figura 9.44.




FIG. 9.44
Respuesta en baja frecuencia para la configuración del JFET del ejemplo 9.12.

c. *PSpice para Windows (respuesta en baja frecuencia)* Aplicando PSpice a la red de la figura 9.40 se obtiene la pantalla de la figura 9.45. Los parámetros del JFET se establecieron en **Beta** = 0.5mA/V^2 y **Vto** a −4 V con todos los demás parámetros de la lista de modelo eliminados. La frecuencia de interés es de 10 kHz. Los niveles de cd resultantes confirman que V_{GS} es de −2 V con V_D a 10.60 V, el cual deberá aparecer a la mitad de la región activa lineal porque $V_{GS} = 1/2\ V_D$ y $V_{DS} = 1/2\ V_{DD}$. La respuesta de ca revela que el voltaje de salida es de 2.993 mV con una ganancia de 2.993, la cual en esencia es igual a la ganancia calculada de 3.




FIG. 9.45
Red esquemática para el ejemplo 9.12.

Si establecemos una nueva simulación **(New Simulation)** y ajustamos **Analysis type** a **AC Sweep/Noise**, podemos generar una gráfica para la región de baja frecuencia. Establecemos la frecuencia de inicio **(Start Frequency)** a 10 Hz, la frecuencia final **(End Frequency)** a 10 kHz, y el número de puntos **(Points)** a 1000. La secuencia **Simulation-Trace-Add Trace** permite establecer la **Trace Expression DB(V(RL:1)/2.9993 mV)**, la que, después de hacer clic en la opción **OK,** produce la gráfica de la figura 9.46. La frecuencia de corte inferior de 221. 82 Hz estuvo determinada principalmente por la capacitancia **CS.**




FIG. 9.46
Respuesta en dB para la región de baja frecuencia en la red del ejemplo 9.12.

d. *Multisim (respuesta en magnitud y fase)* Multisim también puede proporcionar una gráfica de frecuencia de las respuestas de la ganancia y de la fase de una red con BJT o JFET construyendo primero la red o solicitando alguna almacenada. Como la red de la figura 9.45 es la misma que se analizó con Multisim en el capítulo 8 (figura 8.64), se recuperó y mostró como la figura 9.47 con sus niveles de cd en el drenaje y la terminal de fuente. A continuación se aplica la secuencia **Simulate-Analyses-AC Analysis** para obtener el cuadro de diálogo **Ac Analysis**. En el menú **Frequency Parameters**, seleccione la opción **(Start Frequency)** como **10 Hz** y **(Stop Frequency)** como **10 kHz** para igualar la gráfica de la figura 9.46. El tipo de barrido **(Sweep Type)** se deja en la selección predeterminada de **decade** y el número de puntos **(Number of points)** se deja en **100.** Por último, la escala vertical se establece en el modo lineal porque es la magnitud del voltaje de salida contra la frecuencia, en lugar de la ganancia en dB como en la figura 9.46.

A continuación, se seleccionan las **Variables de salida (Output variables)** en el cuadro de diálogo. Bajo el menú **Variables in circuit** seleccione la opción **Voltage** para reducir el número de opciones. Como deseamos una gráfica del voltaje de salida contra la frecuencia, seleccionamos **$24** bajo la opción **Variables in circuit**, y en seguida **Add** para colocarlo en **Selected variables for analysis**. Luego seleccionamos la opción **Simulate** y aparece la gráfica de la figura 9.48.

Al principio, la gráfica puede aparecer sin una cuadrícula o malla para ayudar a definir los niveles a cada frecuencia. Esto se corrige por medio de la secuencia **View-Show/Hide Grid** como se muestra en la figura 9.48. Siempre tenga en cuenta que la flecha roja a lo largo de la columna vertical izquierda define la gráfica que se está revisando. Para agregar la cuadrícula a la gráfica de fase, haga clic en cualquier punto de la parte inferior de la gráfica y desaparecerá la flecha roja. Luego siga la misma secuencia como antes para establecer la estructura de la cuadrícula. Si desea que la gráfica llene toda la pantalla, simplemente seleccione la opción de pantalla completa en la esquina superior derecha de las gráficas de análisis **(Analysis Graphs).**

Por último puede agregar cursores para definir el nivel de la función graficada en cualquier frecuencia. Seleccione **View-Show/Hide Cursors** y aparecerán los cursores en la gráfica




FIG. 9.47
Examen de la red de la figura 9.40 (ejemplo 9.12) utilizando Multisim.




FIG. 9.48
Gráfica obtenida con Multisim para el ejemplo 9.12.

seleccionada (la cual es la gráfica de magnitud en la figura 9.48). Luego haga clic en el cursor 1, y el cuadro de diálogo **AC Analysis** que aparece en la pantalla revelará el nivel del voltaje y la frecuencia. Haciendo clic en el cursor 1 y deslizándolo hacia la derecha, podemos encontrar un valor **x1** de 227.03 correspondiente al punto -3 dB de la figura 9.46. A esta frecuencia, el voltaje de salida **(y1)** es de 2.11 V, el cual se aproxima mucho al 0.707 del nivel de la ganancia de 2.93 (en realidad 2.07 V) obtenido en el capítulo 8. El cursor 2 se movió a un valor **x2** de 10 kHz para obtener un voltaje de 2.97 V, el cual de nuevo se aproxima mucho a la ganancia máxima de 2.93 obtenida en el capítulo 8. Antes de dejar la figura 9.48, observe que cuanto más alta es la frecuencia, más se acerca el desfasamiento a 180° a medida que los capacitores de baja frecuencia relativamente grandes pierden su efecto.

9.9 CAPACITANCIA DE EFECTO MILLER

En la región de alta frecuencia, los elementos capacitivos de importancia son las capacitancias entre electrodos (entre terminales) internas al dispositivo activo y la capacitancia de alambrado entre los cables de conexión de la red. Todos los grandes capacitores de la red que controlaban la respuesta en baja frecuencia fueron reemplazados por su equivalente de cortocircuito debido a sus muy bajos niveles de reactancia.

Para amplificadores *inversores* (desfasamiento de 180° entre la salida y la entrada, que produce un valor negativo de A_v), la capacitancia de entrada y salida se incrementa en un nivel de capacitancia sensible a la capacitancia entre electrodos entre las terminales de entrada y salida del dispositivo y la ganancia del amplificador. En la figura 9.49, esta capacitancia de "realimentación" está definida por C_f.




FIG. 9.49
Red empleada en la derivación de una ecuación para la capacitancia de entrada de efecto Miller.

Al aplicar la ley de corrientes de Kirchhoff obtenemos

$$I_i = I_1 + I_2$$

Utilizando la ley de Ohm el resultado es

$$I_i = \frac{V_i}{Z_i}, \quad I_1 = \frac{V_i}{R_i}$$

y $$I_2 = \frac{V_i - V_o}{X_{C_f}} = \frac{V_i - A_vV_i}{X_{C_f}} = \frac{(1 - A_v)V_i}{X_{C_f}}$$

Sustituyendo, obtenemos

$$\frac{V_i}{Z_i} = \frac{V_i}{R_i} + \frac{(1 - A_v)V_i}{X_{C_f}}$$

y $$\frac{1}{Z_i} = \frac{1}{R_i} + \frac{1}{X_{C_f}/(1 - A_v)}$$

pero $$\frac{X_{C_f}}{1 - A_v} = \frac{1}{\omega \underbrace{(1 - A_v)C_f}_{C_M}} = X_{CM}$$

y $$\frac{1}{Z_i} = \frac{1}{R_i} + \frac{1}{X_{C_M}}$$

y así se establece la red equivalente de la figura 9.50. El resultado es una impedancia de entrada equivalente al amplificador de la figura 9.49 que incluye la misma R_i que manejamos en capítulos anteriores, agregando un capacitor de realimentación aumentado por la ganancia del amplificador. Cualquier capacitancia entre electrodos en las terminales de entrada al amplificador simplemente se agregará en paralelo con los elementos de la figura 9.50.

En general, la capacitancia de entrada de efecto Miller se define como

$$C_{M_i} = (1 - A_v)C_f \qquad \textbf{(9.43)}$$




FIG. 9.50
Demostración del efecto de la capacitancia de efecto Miller.

Esto nos demuestra que:

Para cualquier amplificador inversor, la capacitancia de entrada se incrementará por una capacitancia de efecto Miller sensible a la ganancia del amplificador y a la capacitancia (parásita) entre electrodos entre las terminales de entrada y salida del dispositivo activo.

El dilema de una ecuación como la ecuación (9.43) es que a altas frecuencias la ganancia A_v será una función del nivel de C_{M_i}. Sin embargo, como la ganancia máxima es el valor de la banda media, utilizando este valor se obtendrá el nivel más alto de C_{M_i} y el peor de los escenarios. Por consiguiente, el valor de banda media se suele emplear para A_v en la ecuación (9.43).

La razón para la restricción de que el amplificador sea de la variedad de inversor ahora es más aparente al examinar la ecuación (9.43). Un valor positivo de A_v daría una capacitancia negativa (para $A_v > 1$).

El efecto Miller también incrementará el nivel de la capacitancia de salida, la que también hay que considerar cuando se determine la frecuencia de corte superior. En la figura 9.51, los parámetros de importancia para determinar el efecto Miller de salida están en su lugar. Al aplicar la ley de corrientes de Kirchhoff obtenemos

$$I_o = I_1 + I_2$$

con $$I_1 = \frac{V_o}{R_o} \qquad \text{y} \qquad I_2 = \frac{V_o - V_i}{X_{C_f}}$$

La resistencia R_o suele ser lo bastante grande como para ignorar el primer término de la ecuación comparado con el segundo y suponiendo que

$$I_o \cong \frac{V_o - V_i}{X_{C_f}}$$




FIG. 9.51
Red empleada en la derivación de una ecuación para la capacitancia de salida de efecto Miller.

Sustituyendo $V_i = V_o/A_v$ a partir de $A_v = V_o/V_i$ resulta

$$I_o = \frac{V_o - V_o/A_v}{X_{C_f}} = \frac{V_o(1 - 1/A_v)}{X_{C_f}}$$

y $$\frac{I_o}{V_o} = \frac{1 - 1/A_v}{X_{C_f}}$$

o $$\frac{V_o}{I_o} = \frac{X_{C_f}}{1 - 1/A_v} = \frac{1}{\omega C_f(1 - 1/A_v)} = \frac{1}{\omega C_{M_o}}$$

y de ese modo se obtiene la siguiente ecuación para la capacitancia de salida de efecto Miller:

$$C_{M_o} = \left(1 - \frac{1}{A_v}\right)C_f \tag{9.44}$$

Para la situación usual donde $A_v >> 1$, la ecuación (9.44) se reduce a

$$C_{M_o} \cong C_f \Big|_{|A_v|>>1} \tag{9.45}$$

En las dos secciones siguientes aparecen ejemplos del uso de la ecuación (9.44) para cuando investiguemos las respuestas en alta frecuencia de amplificadores con BJT y FET.

9.10 RESPUESTA EN ALTA FRECUENCIA; AMPLIFICADOR CON BJT

En el extremo de alta frecuencia, existen dos factores que definen el punto de corte de −3 dB: la capacitancia de la red (parásita e introducida) y la dependencia de la frecuencia de h_{fe} (β).

Parámetros de la red

En la región de alta frecuencia, la red *RC* de interés tiene la configuración que aparece en la figura 9.52. A medida que la frecuencia se incrementa, la magnitud de la reactancia X_C se reduce, con el resultado de un efecto de cortocircuito a través de la salida y una reducción de la ganancia. La derivación que conduce a la frecuencia de corte de esta configuración *RC* sigue líneas semejantes a las encontradas para la región de baja frecuencia. La diferencia más significativa radica en la siguiente forma general de A_v:




FIG. 9.52
Combinación RC que definirá una frecuencia de corte superior.

$$A_v = \frac{1}{1 + j(f/f_2)} \tag{9.46}$$

Ésta da por resultado una gráfica de magnitud como la de la figura 9.53 que reduce a 6 dB/octava a medida que se incrementa la frecuencia. Observe que f_2 aparece en el denominador de la relación de frecuencia en lugar de en el numerador como ocurrió para f_1 en la ecuación (9.22).




FIG. 9.53
Grágica de asintótica definida por la ecuación (9.46).

En la figura 9.54 se incluyen las diversas capacitancias parásitas (C_{be}, C_{bc}, C_{ce}) del transistor junto con las capacitancias de alambrado (C_{W_i}, C_{W_o}) introducidas durante la construcción. El modelo equivalente de alta frecuencia de la red de la figura 9.54 aparece en la figura 9.55. Observe que faltan los capacitores C_s, C_C y C_E los cuales se supone que se encuentran en estado de cortocircuito en estas frecuencias. La capacitancia C_i incluye la capacitancia de alambrado de entrada C_{W_i}, la capacitancia de transición C_{be} y la capacitancia Miller C_{M_i}. La capacitancia C_o incluye la capacitancia de alambrado de salida C_{W_o}, la capacitancia parásita C_{ce} y la capacitancia de efecto Miller de salida C_{M_o}. En general, la capacitancia C_{be} es la más grande de las capacitancias parásitas, con C_{ce} como la más pequeña. En realidad, la mayoría de las hojas de especificaciones simplemente dan los niveles de C_{be} y C_{bc} y no incluyen C_{ce} a menos que afecte la respuesta de un tipo particular de transistor en un área de aplicación específica.

Al determinar el circuito equivalente de Thévenin de las redes de entrada y salida de la figura 9.55 obtenemos las configuraciones de la figura 9.56. Para la red de entrada, la frecuencia de −3 dB se define como

$$f_{H_i} = \frac{1}{2\pi R_{Th_i} C_i} \tag{9.47}$$




FIG. 9.54
Red de la figura 9.23 con los capacitores que afectan la respuesta en alta frecuencia.




FIG. 9.55
Modelo equivalente de ca de alta frecuencia para la red de la figura 9.54.




FIG. 9.56
Circuitos de Thévenin para las redes de entrada y salida de la red de la figura 9.55.

con

$$R_{Th_i} = R_s \| R_1 \| R_2 \| R_i \tag{9.48}$$

y

$$C_i = C_{W_i} + C_{be} + C_{M_i} = C_{W_i} + C_{be} + (1 - A_v)C_{bc} \tag{9.49}$$

A frecuencias muy altas, el efecto de C_i es reducir la impedancia total de la combinación en paralelo de R_1, R_2, R_i y C_i en la figura 9.55. El resultado es un nivel reducido del voltaje a través de C_i, una reducción de I_b y una ganancia para el sistema.

Para la red de salida,

$$f_{H_o} = \frac{1}{2\pi R_{Th_o} C_o} \tag{9.50}$$

con
$$R_{Th_o} = R_C \| R_L \| r_o \tag{9.51}$$

y
$$C_o = C_{W_o} + C_{ce} + C_{M_o} \tag{9.52a}$$

o,
$$C_o = C_{W_o} + C_{ce} + (1 - 1/A_v)C_{bc}$$

Para A_v, grande (típico): $1 >> 1/A_v$,

y
$$C_o \cong C_{W_o} + C_{ce} + C_{bc} \tag{9.52b}$$

A frecuencias muy altas, la reactancia capacitiva C_o se reducirá y por consiguiente también lo hará la impedancia total de las ramas en paralelo de la figura 9.55. El resultado neto es que V_o también declinará hacia cero a medida que se reduce la reactancia X_C. Cada una de las frecuencias f_{H_i} y f_{H_o} definirá una asíntota de -6 dB/octava, como la ilustrada en la figura 9.53. Si los capacitores parásitos fueran los únicos elementos para determinar la frecuencia de corte superior, la frecuencia más baja sería el factor determinante. Sin embargo, también hay que considerar la reducción de h_{fe} (o β) con la frecuencia en cuanto a si su frecuencia de ruptura es menor que f_{H_i} o f_{H_o}.

Variación de h_{fe} (o β)

La variación de h_{fe} (o β) con la frecuencia se aproximará, con un cierto grado de precisión, a la siguiente relación:

$$h_{fe} = \frac{h_{fe_{\text{media}}}}{1 + j(f/f_\beta)} \tag{9.53}$$

El uso de h_{fe} en lugar de β en una parte de este material descriptivo se debe sobre todo al hecho de que en general los fabricantes utilizan parámetros híbridos cuando se ocupan de este tema en sus hojas de especificaciones, etcétera.

La única cantidad no definida, f_β, está determinada por un conjunto de parámetros empleados en el *modelo híbrido* o *de Giacoletto* presentado en la sección 5.22. Aparece en la figura 9.57. Los diversos parámetros justifican un momento de explicación. La resistencia r_b incluye el contacto de base, la masa de base y una resistencia esparcidora de base. La primera se debe a la conexión real a la base. La segunda incluye la resistencia de la terminal externa a la región activa. Las resistencias r_p, r_o y r_u son las resistencias entre las terminales indicadas cuando el dispositivo se encuentra en la región activa. Lo mismo vale para las capacitancias C_{bc} y C_{be}, aunque la primera es una capacitancia de transición en tanto que la segunda es una capacitancia de difusión. Una explicación más detallada de la dependencia en la frecuencia de cada una se puede encontrar en varios textos fácilmente disponibles.

Si eliminamos la resistencia de base r_b, la resistencia de la base al colector r_u y todas las capacitancias parásitas, el resultado es un circuito equivalente de ca que coincide con el equivalente de señal pequeña de la configuración en emisor común utilizada en el capítulo 5. La resistencia de la base al emisor r_π es βr_e y la resistencia de salida r_o es simplemente un valor dado por el parámetro híbrido h_{oe}. La fuente controlada también es βI_b como se utilizó en el capítulo 5. Sin embargo, si incluimos la resistencia r_u (casi siempre bastante grande $>> \beta r_o$) entre la base




FIG. 9.57
Circuito equivalente de ca de señal pequeña del transistor en alta frecuencia de Giacoletto (o híbrido π).

y el colector, se forma un lazo de realimentación entre los circuitos de entrada y salida que coincide con la contribución de h_{r_e} del circuito equivalente híbrido. Recuerde por el capítulo 5 que el término realimentación normalmente tiene poca importancia en la mayoría de las aplicaciones, pero si una aplicación particular lo pone al frente, entonces el modelo de la figura 9.57 lo pondrá en juego. La resistencia r_u es el resultado del hecho de que la corriente de base es ligeramente sensible a la corriente de base según la ley de Ohm, y el voltaje de salida es igual a la diferencia entre el voltaje de la base al emisor y el voltaje del colector a la base, podemos concluir que la corriente de base es sensible a los cambios del voltaje de salida como lo revela el parámetro híbrido h_{r_e}.

En función de estos parámetros,

$$f_\beta \text{ (en ocasiones aparece como } f_{h_{fe}}) = \frac{1}{2\pi r_\pi (C_\pi + C_u)} \tag{9.54}$$

o, como $r_\pi = \beta r_e = h_{fe_{\text{media}}} r_e$,

$$f_\beta = \frac{1}{h_{fe_{\text{media}}}} \frac{1}{2\pi r_e (C_\pi + C_u)} \tag{9.55}$$

o

$$f_\beta \cong \frac{1}{2\pi \beta_{\text{media}} r_e (C_\pi + C_u)} \tag{9.56}$$

La ecuación (9.56) pone de manifiesto que como r_e es una función del diseño de la red:

f_β es una función de la configuración de polarización.

El formato básico de la ecuación (9.53) es igual al de la ecuación (9.46) si se factoriza $h_{fe_{\text{media}}}$, y revela que h_{fe} se reducirá a partir de su valor de banda media con una pendiente de 6 dB/octava como se muestra en la figura 9.58. La misma figura incluye una gráfica de h_{fb} (o α) contra frecuencia. Observe el pequeño cambio en h_{fb} para el intervalo de frecuencia elegido, lo que indica que la configuración en base común muestra características de alta frecuencia mejoradas sobre la configuración en emisor común. Recuerde también la ausencia de la capacitancia de




FIG. 9.58
h_{fe} y h_{fb} contra frecuencia en la región de alta frecuencia.

efecto Miller debido a las características no inversoras de la configuración en base común. Por eso, a menudo se especifican los parámetros de alta frecuencia en base común en lugar de los aquellos en emisor común para un transistor, sobre todo los que han sido diseñados específicamente para que operen en las regiones de alta frecuencia.

La siguiente ecuación permite una conversión directa para determinar f_B si f_α y α se especifican:

$$f_\beta = f_\alpha(1 - \alpha) \qquad \textbf{(9.57)}$$

La siguiente condición define una cantidad llamada *producto de ganancia por ancho de banda* para el transistor

$$\left|\frac{h_{fe_{\text{media}}}}{1 + j(f/f_\beta)}\right| = 1$$

de modo que $$|h_{fe}|_{\text{dB}} = 20\log_{10}\left|\frac{h_{fe_{\text{media}}}}{1 + j(f/f_\beta)}\right| = 20\log_{10} 1 = 0\text{ dB}$$

La frecuencia a la cual $|h_{fe}|_{\text{dB}} = 0$ dB se indica con claridad por medio de f_T en la figura 9.58. La magnitud de h_{fe} en el punto de la condición definida ($f_T >> f_b$) es

$$\frac{h_{fe_{\text{media}}}}{2\ \overline{1 + (f_T/f_\beta)^2}} \cong \frac{h_{fe_{\text{media}}}}{f_T/f_\beta} = 1$$

de modo que $$f_T \cong h_{fe_{\text{media}}} \underbrace{f_\beta}_{(\cong \text{BW})} \qquad \text{(producto de ganancia por ancho de banda)} \qquad \textbf{(9.58)}$$

o $$f_T \cong \beta_{\text{media}}\, f_\beta \qquad \textbf{(9.59)}$$

con $$f_\beta = \frac{f_T}{\beta_{\text{media}}} \qquad \textbf{(9.60)}$$

Sustituyendo la ecuación (9.56) para f_β en la ecuación (9.58) resulta

$$f_T \cong \beta_{\text{media}} \frac{1}{2\pi\beta_{\text{media}} r_e(C_\pi + C_u)}$$

y $$f_T \cong \frac{1}{2\pi r_e(C_\pi + C_u)} \qquad \textbf{(9.61)}$$

EJEMPLO 9.13 Use la red de la figura 9.54 con los mismos parámetros del ejemplo 9.11, es decir

$$R_s = 1\text{ k}\Omega, R_1 = 40\text{ k}\Omega, R_2 = 10\text{ k}\Omega, R_E = 2\text{ k}\Omega, R_C = 4\text{ k}\Omega, R_L = 2.2\text{ k}\Omega$$
$$C_s = 10\ \mu\text{F}, C_C = 1\ \mu\text{F}, C_E = 20\ \mu\text{F}$$
$$\beta = 100, r_o = \infty\,\Omega, V_{CC} = 20\text{ V}$$

con la adición de

$$C_\pi(C_{be}) = 36\text{ pF}, C_u(C_{bc}) = 4\text{ pF}, C_{ce} = 1\text{ pF}, C_{W_i} = 6\text{ pF}, C_{W_o} = 8\text{ pF}$$

a. Determine f_{H_i} y f_{H_o}.
b. Encuentre f_b y f_T.
c. Trace la respuesta en frecuencia en las regiones de baja y alta frecuencia utilizando los resultados del ejemplo 9.11 y los resultados de las partes (a) y (b).
d. Obtenga la respuesta mediante PSpice para el espectro de frecuencia completa y compare con los resultados de la parte (c).

Solución:

a. A partir del ejemplo 9.11:

$$R_i = 1.32\text{ k}\Omega, \qquad A_{v_{\text{media}}}(\text{amplificador}) = -90$$

y $$R_{\text{Th}_i} = R_s \| R_1 \| R_2 \| R_i = 1\text{ k}\Omega \,\|\, 40\text{ k}\Omega \,\|\, 10\text{ k}\Omega \,\|\, 1.32\text{ k}\Omega$$
$$\cong 0.531\text{ k}\Omega$$

con
$$C_i = C_{W_i} + C_{be} + (1 - A_v)C_{be}$$
$$= 6\text{ pF} + 36\text{ pF} + [1 - (-90)]4\text{ pF}$$
$$= 406\text{ pF}$$
$$f_{H_i} = \frac{1}{2\pi R_{\text{Th}_i}C_i} = \frac{1}{2\pi(0.531\text{ k}\Omega)(406\text{ pF})}$$
$$= \mathbf{738.24\ kHz}$$
$$R_{Th_o} = R_C \| R_L = 4\text{ k}\Omega \,\|\, 2.2\text{ k}\Omega = 1.419\text{ k}\Omega$$
$$C_o = C_{W_o} + C_{ce} + C_{M_o} = 8\text{ pF} + 1\text{ pF} + \left(1 - \frac{1}{-90}\right)4\text{ pF}$$
$$= 13.04\text{ pF}$$
$$f_{H_o} = \frac{1}{2\pi R_{\text{Th}_o}C_o} = \frac{1}{2\pi(1.419\text{ k}\Omega)(13.04\text{ pF})}$$
$$= \mathbf{8.6\ MHz}$$

b. Aplicando la ecuación (9.56) da
$$f_\beta = \frac{1}{2\pi\beta_{\text{media}}r_e(C_{be} + C_{bc})}$$
$$= \frac{1}{2\pi(100)(15.76\ \Omega)(36\text{ pF} + 4\text{ pF})} = \frac{1}{2\pi(100)(15.76\ \Omega)(40\text{ pF})}$$
$$= \mathbf{2.52\ MHz}$$
$$f_T = \beta_{\text{media}}f_\beta = (100)(2.52\text{ MHz})$$
$$= \mathbf{252\ MHz}$$

c. Vea la figura 9.59. Tanto f_β como f_{H_o} reducirán la frecuencia de corte superior por debajo del nivel determinado por f_{H_i}. La frecuencia f_β se aproxima más a f_{H_i} y, por consiguiente, tendrá un mayor efecto que f_{H_o}. En todo caso, el ancho de banda será menor que el definido únicamente por f_{H_i}. En realidad, para los parámetros de esta red la frecuencia de corte superior se aproximará relativamente a 600 kHz.




FIG. 9.59
Respuesta en frecuencia completa para la red de la figura 9.54.

En general, por consiguiente, la menor de las frecuencias de corte superiores define un ancho de banda máximo posible para un sistema.

d. Para obtener un análisis mediante PSpice que comprenda el intervalo completo de frecuencia, se tienen que agregar las capacitancias parásitas a la red como se muestra en la figura 9.60.

La gráfica de la figura 9.61 dará por resultado un análisis **(Analysis)** utilizando la opción **Trace Expression** que aparece en la parte inferior de la gráfica. La escala vertical se cambió de −60 a 0 dB a −30 a 0 dB para resaltar el área de interés con la opción **Y-Axis Settings.** La frecuencia de corte inferior de 320.6 Hz es la determinada principalmente por f_{L_E} y la frecuencia de corte superior es de cerca de 663.7 kHz. Aun cuando f_{H_o} es más de una década más alta que f_{H_i}, tendrá un efecto en la frecuencia de corte superior. En total, sin embargo, el análisis mediante PSpice es una comprobación bienvenida del método a mano.




FIG. 9.60
Red de la figura 9.34 con capacitancias parásitas en su lugar.




FIG. 9.61
Respuesta en frecuencia completa para la red de la figura 9.60.

9.11 RESPUESTA EN ALTA FRECUENCIA; AMPLIFICADOR CON FET

El análisis de la respuesta en alta frecuencia del amplificador con FET es muy parecido al del amplificador con BJT. Como se muestra en la figura 9.62, hay capacitancias entre electrodos y capacitancias de alambrado que determinarán las características de alta frecuencia del amplificador. Los capacitores C_{gs} y C_{gd} en general varían de 1 pF a 10 pF, en tanto que la capacitancia C_{ds} suele ser un poco más pequeña y varía de 0.1 pF a 1 pF.

Como la red de la figura 9.62 es un amplificador inversor, en la red equivalente de ca en alta frecuencia de la figura 9.63 aparecerá una capacitancia de efecto Miller. A altas frecuencias, C_i se aproximará a un equivalente de cortocircuito y el valor de V_{gs} se reducirá y, por tanto, también lo hará la ganancia total. A frecuencias en que C_o tiende a su equivalente de cortocircuito, la magnitud voltaje de salida en paralelo V_o se reducirá.




FIG. 9.62
Elementos capacitivos que afectan la respuesta en alta frecuencia de un amplificador con JFET.




FIG. 9.63
Circuito equivalente de ca de alta frecuencia para la figura 9.62.

Las frecuencias de corte definidas por los circuitos de entrada y salida se obtienen determinando primero los circuitos equivalentes de Thévenin para cada sección, como se muestra en la figura 9.64. Para el circuito de entrada,

$$f_{H_i} = \frac{1}{2\pi R_{\text{Th}_i} C_i} \quad \textbf{(9.62)}$$




FIG. 9.64
Circuitos de Thévenin equivalentes para (a) el circuito de entrada y (b) el circuito de salida.

y
$$R_{\text{Th}_i} = R_{\text{sig}} \| R_G \tag{9.63}$$

con
$$C_i = C_{W_i} + C_{gs} + C_{M_i} \tag{9.64}$$

y
$$C_{M_i} = (1 - A_v)C_{gd} \tag{9.65}$$

para el circuito de salida,

$$f_{H_o} = \frac{1}{2\pi R_{\text{Th}_o} C_o} \tag{9.66}$$

con
$$R_{\text{Th}_o} = R_D \| R_L \| r_d \tag{9.67}$$

y
$$C_o = C_{W_o} + C_{ds} + C_{M_o} \tag{9.68}$$

y
$$C_{M_o} = \left(1 - \frac{1}{A_v}\right) C_{gd} \tag{9.69}$$

EJEMPLO 9.14

a. Determine las frecuencias de corte superiores para la red de la figura 9.62 utilizando los mismos parámetros que en el ejemplo 9.12.

$$C_G = 0.01\ \mu\text{F}, \qquad C_C = 0.5\ \mu\text{F}, \qquad C_S = 2\ \mu\text{F}$$
$$R_{\text{sig}} = 10\ \text{k}\Omega, \quad R_G = 1\ \text{M}\Omega, \quad R_D = 4.7\ \text{k}\Omega, \quad R_S = 1\ \text{k}\Omega, \quad R_L = 2.2\ \text{k}\Omega$$
$$I_{DSS} = 8\ \text{mA}, \qquad V_P = -4\ \text{V}, \qquad r_d = \infty\Omega, \qquad V_{DD} = 20\ \text{V}$$

agregando

$$C_{gd} = 2\ \text{pF}, \quad C_{gs} = 4\ \text{pF}, \quad C_{ds} = 0.5\ \text{pF}, \quad C_{W_i} = 5\ \text{pF}, \quad C_{W_o} = 6\ \text{pF}$$

b. Obtenga una respuesta mediante PSpice que comprenda el intervalo de frecuencia completo y corrobore si ratifica las conclusiones del ejemplo 9.12 y los cálculos anteriores.

Solución:

a. $R_{\text{Th}_i} = R_{\text{sig}} \| R_G = 10\ \text{k}\Omega \| 1\ \text{M}\Omega = 9.9\ \text{k}\Omega$

En el ejemplo 9.12, $A_v = -3$. Tenemos

$$\begin{aligned} C_i &= C_{W_i} + C_{gs} + (1 - A_v)C_{gd} \\ &= 5\ \text{pF} + 4\ \text{pF} + (1 + 3)2\ \text{pF} \\ &= 9\ \text{pF} + 8\ \text{pF} \\ &= 17\ \text{pF} \end{aligned}$$

$$\begin{aligned} f_{H_i} &= \frac{1}{2\pi R_{\text{Th}_i} C_i} \\ &= \frac{1}{2\pi(9.9\ \text{k}\Omega)(17\ \text{pF})} = \mathbf{945.67\ kHz} \end{aligned}$$

$$\begin{aligned} R_{\text{Th}_o} &= R_D \| R_L \\ &= 4.7\ \text{k}\Omega \| 2.2\ \text{k}\Omega \\ &\cong 1.5\ \text{k}\Omega \end{aligned}$$

$$C_o = C_{W_o} + C_{ds} + C_{M_o} = 6\ \text{pF} + 0.5\ \text{pF} + \left(1 - \frac{1}{-3}\right) 2\ \text{pF} = 9.17\ \text{pF}$$

$$f_{H_o} = \frac{1}{2\pi(1.5\ \text{k}\Omega)(9.17\ \text{pF})} = \mathbf{11.57\ MHz}$$

Los resultados anteriores indican con claridad que la capacitancia de entrada junto con su capacitancia de efecto Miller determinarán la frecuencia de corte superior. Éste en general es el caso debido al valor más pequeño de C_{ds} y a los niveles de resistencia que se encuentran en el circuito de salida.

b. Con Pspice para Windows, el esquema de la red aparece en la figura 9.65.

Para la respuesta en frecuencia completa la frecuencia inicial **(Start Frequency)** se establece a 10 Hz y la frecuencia final **(End Frequency)** a 10 MHz y se seleccionan 1000 puntos **(Points)**. La **Trace Expression** se establece como **DB(V(RL:1)/2.993 mV)** para obtener la curva de la figura 9.66. Considere ahora cuánto tiempo le llevaría trazar la curva de la figura 9.66 con una calculadora manual. Con frecuencia se nos olvida que los métodos de computadora nos ahorran una enorme cantidad de tiempo.




FIG. 9.65
Red de la figura 9.62 con valores asignados.




FIG. 9.66
Respuesta en frecuencia para la red del ejemplo 9.14.

Con el cursor encontramos que las frecuencias de corte inferiores y superior son de 224 Hz y 923 kHz, respectivamente, las cuales coinciden con los valores calculados.

Aun cuando el análisis de las últimas secciones se limitó a dos configuraciones, el procedimiento general para determinar las frecuencias de corte deberá servir para analizar cualquier otra configuración del transistor. Tenga en cuenta que la capacitancia de efecto Miller está limitada a amplificadores inversores y que f_α es significativamente mayor que f_β si se trata de la configuración de base común. Hay una gran cantidad de literatura sobre el análisis de amplificadores de una sola etapa que rebasa la cobertura de este capítulo. Sin embargo, el contenido del mismo deberá constituir un fundamento sólido para cualquier análisis de efectos de frecuencia.

9.12 EFECTOS DE LAS FRECUENCIAS ASOCIADAS A MÚLTIPLES ETAPAS

Con una segunda etapa de transistor conectada directamente a la salida de la primera, la respuesta en frecuencia total cambiará de manera significativa. En la región de alta frecuencia, la capacitancia de salida C_o ahora debe incluir la capacitancia de alambrado (C_{W_1}), la capacitancia parásita (C_{be}) y la capacitancia de efecto Miller (C_{M_i}) de la siguiente etapa. Además, habrá niveles de corte en baja frecuencia debido a la segunda etapa, la cual reducirá aún más la ganancia total del sistema en esta región. Para cada etapa adicional, la frecuencia de corte superior estará determinada sobre todo por la etapa que tenga la frecuencia de corte más baja. El corte en baja frecuencia está determinado principalmente por la etapa que tenga la frecuencia de corte mayor en baja frecuencia. Obviamente, por consiguiente, una etapa mal diseñada puede neutralizar un sistema en cascada bien diseñado.

El efecto de incrementar el número de etapas *idénticas* se demuestra considerando las situaciones indicadas en la figura 9.67. En cada caso, las frecuencias de corte superior e inferior de cada una de las etapas en cascada son idénticas. Para una sola etapa, las frecuencias de corte son f_1 y f_2 como se indica. Para dos etapas idénticas en cascada, la tasa de reducción en las regiones de alta y baja frecuencia se incrementó a −12 dB/octava o −40 dB/década. A f_1 y f_2, por consiguiente, la reducción de decibeles ahora es de −6 dB en lugar del nivel de ganancia en la banda de frecuencia de −3 dB. El punto −3 dB se desplazó a f_1' y f_2' como se indicó, con una reducción resultante del ancho de banda. Para un sistema de tres etapas idénticas con la reducción del ancho de banda indicada (f_1'' y f_2'') se obtendrá una pendiente de −18 dB/octava o −60 dB/década.

Suponiendo etapas idénticas, podemos determinar una ecuación para cada banda de frecuencias en función del número de etapas (n) de la siguiente manera: Para la región de baja frecuencia,

$$A_{v_{\text{baja (total)}}} = A_{v_{1_{\text{baja}}}} A_{v_{2_{\text{baja}}}} A_{v_{3_{\text{baja}}}} \cdots A_{v_{n_{\text{baja}}}}$$

pero como las etapas son idénticas, $A_{v_{1_{\text{baja}}}} = A_{v_{2_{\text{baja}}}} =$ etc., y

$$A_{v_{\text{baja (total)}}} = (A_{v_{1_{\text{baja}}}})^n$$

o

$$\frac{A_{v_{\text{baja}}}}{A_{v_{\text{media}}}}(\text{total}) = \left(\frac{A_{v_{\text{baja}}}}{A_{v_{\text{media}}}}\right)^n = \frac{1}{(1 - jf_1/f\,)^n}$$

Estableciendo la magnitud de este resultado igual a $1/\sqrt{2}$ (−3 dB nivel) resulta

$$\frac{1}{\sqrt{[1 + (f_1/f_1')^2]^n}} = \frac{1}{\sqrt{2}}$$




FIG. 9.67
Efecto de un número incrementado de etapas en las frecuencias de corte y el ancho de banda.

o $$\left\{\left[1+\left(\frac{f_1}{f_1'}\right)^{2-}\right]^{1/2}\right\}^n = \left\{\left[1+\left(\frac{f_1}{f_1'}\right)^2\right]^n\right\}^{1/2} = (2)^{1/2}$$

de modo que $$\left[1+\left(\frac{f_1}{f_1'}\right)^2\right]^n = 2$$

y $$1+\left(\frac{f_1}{f_1'}\right)^2 = 2^{1/n}$$

con el resultado de que $$f_1' = \frac{f_1}{\sqrt{2^{1/n}-1}} \qquad \textbf{(9.70)}$$

Del mismo modo, se puede demostrar que en la región de alta frecuencia,

$$f_2' = (\sqrt{2^{1/n}-1})\, f_2 \qquad \textbf{(9.71)}$$

Observe la presencia del mismo factor $\sqrt{2^{1/n}-1}$ en cada ecuación. La magnitud de este factor para varios valores de n se da a continuación.

n	$\sqrt{2^{1/n}-1}$
2	0.64
3	0.51
4	0.43
5	0.39

Para $n = 2$, considere que la frecuencia de corte superior $f_2' = 0.64f_2$ o 64% del valor obtenido para una sola etapa, en tanto que $f_1' = (1/0.64)f_1 = 1.56f_1$. Para $n = 3$, $f_2' = 0.51f_2$ o casi la mitad del valor de una sola etapa y $f_1' = (1/0.51)f_1 = 1.96f_1$ o aproximadamente *dos veces* el valor de una sola etapa.

Para el amplificador con transistor acoplado por *RC*, si $f_2 = f_\beta$ o si su magnitud es muy parecida para ambas de modo que afecten la frecuencia alta de 3 dB, el número de etapas se debe aumentar por un factor de 2 al determinar f_2' debido al número aumentado de factores $1/(1 + jf/f_x)$.

Una reducción del ancho de banda no siempre tiene que ver con un incremento del número de etapas si la ganancia de la banda media puede permanecer fija e independiente del número de etapas. Por ejemplo, si un amplificador de una sola etapa produce una ganancia de 100 con un ancho de banda de 10,000 Hz, el producto de la ganancia por el ancho de banda resultante es $10^2 \times 10^4 = 10^6$. Para un sistema de dos etapas se puede obtener la misma ganancia si la ganancia de cada una de ellas es de 10 porque ($10 \times 10 = 100$). El ancho de banda de cada etapa se incrementaría entonces por un factor de 10 a 100,000 debido al requerimiento de baja ganancia y al producto de la ganancia por el ancho de banda de 10^6. Desde luego, el diseño deber ser tal que permita el ancho de banda incrementado y establezca el nivel de baja ganancia.

9.13 PRUEBA CON UNA ONDA CUADRADA

Se puede tener experimentalmente una idea de la respuesta en frecuencia de un amplificador aplicando una señal que sea una onda cuadrada al amplificador y observando la respuesta de salida. La forma de la onda de salida revelará si las frecuencias altas o bajas se están amplificando correctamente. Aplicar una *prueba con una onda cuadrada* es menos tediosa que una serie de señales senoidales a diferentes frecuencias y magnitudes para probar la respuesta en frecuencia del amplificador.

La razón para seleccionar una señal cuadrada para el proceso de prueba se describe mejor examinando la expansión mediante la *serie de Fourier* de una onda cuadrada compuesta por una serie de componentes senoidales de diferentes magnitudes y frecuencias. La suma de todos los términos de la serie producirá la forma de onda original. En otras palabras, aun cuando puede ser que una forma de onda no sea senoidal, es posible reproducirla por una serie de términos senoidales de diferentes frecuencias y magnitudes.

La expansión mediante la serie de Fourier para la onda cuadrada de la figura 9.62 es

$$v = \frac{4}{\pi}V_m\Big(\underbrace{\text{sen } 2\pi f_s t}_{\text{fundamental}} + \underbrace{\frac{1}{3}\text{sen } 2\pi(3f_s)t}_{\text{tercer armónico}} + \underbrace{\frac{1}{5}\text{sen } 2\pi(5f_s)t}_{\text{quinto armónico}} + \underbrace{\frac{1}{7}\text{sen } 2\pi(7f_s)t}_{\text{séptimo armónico}} + \underbrace{\frac{1}{9}\text{sen } 2\pi(9f_s)t}_{\text{noveno armónico}} + \cdots + \underbrace{\frac{1}{n}\text{sen } 2\pi(nf_s)t}_{n\text{-ésimo armónico}}\Big) \quad \mathbf{(9.72)}$$




FIG. 9.68
Onda cuadrada.




FIG. 9.69
Contenido armónico de una onda cuadrada.

El primer término de la serie se denomina *fundamental* y en este caso tiene la misma frecuencia, f_s que la onda cuadrada. El siguiente término tiene una frecuencia igual a tres veces la fundamental y se conoce como *tercer armónico*. Su magnitud es de un tercio de la magnitud del término fundamental. Las frecuencias de los términos subsecuentes son múltiplos impares del término fundamental y la magnitud se reduce con cada armónico más alto. La figura 9.69 demuestra que la suma de términos de una serie de Fourier puede producir una forma de onda no senoidal. La generación de la onda cuadrada de la figura 9.68 requeriría un número infinito de términos. Sin embargo, es obvio que la suma de sólo el término fundamental y el tercer armónico en la figura 9.69a produce una forma de onda que comienza a tener la apariencia de una onda cuadrada. Si incluimos el quinto y séptimo armónicos como en la figura 9.69b nos acercamos a la forma de onda de la figura 9.68.

Como la magnitud del noveno armónico es de más de 10% del término fundamental $[\frac{1}{9}(100\%) = 11.1\%]$, los términos desde el término fundamental hasta el noveno armónico son los principales contribuyentes a la expansión de la serie de Fourier de la función de onda cuadrada. Por consiguiente, es razonable suponer que si la aplicación de una onda cuadrada de una frecuencia particular produce una onda cuadrada limpia y perfecta a la salida, entonces los términos del fundamental al noveno armónico se están amplificando sin tener una distorsión visual

ocasionada por el amplificador. Por ejemplo, si se va a probar un amplificador de audio con un ancho de banda de 20 kHz (el intervalo de audio es de 20 Hz a 20 kHz), la frecuencia de la señal aplicada deberá ser de por lo menos 20 kHz/9 = 2.22 kHz.

Si la respuesta de un amplificador a una onda cuadrada aplicada es una réplica no distorsionada de la entrada, obviamente la respuesta en frecuencia (o BW) del amplificador es suficiente para la frecuencia aplicada. Si la respuesta es como se muestra en las figuras 9.70a y b, las frecuencias bajas no se están amplificando correctamente, y habrá que investigar la frecuencia de corte inferior. Si la forma de onda tiene la apariencia de la figura 9.70c, los componentes de alta frecuencia no están recibiendo una suficiente amplificación, y entonces hay que revisar la frecuencia de corte superior (o BW).




FIG. 9.70
(a) Respuesta en baja frecuencia pobre; (b) respuesta en baja frecuencia muy pobre; (c) Respuesta en alta frecuencia pobre; (d) Respuesta en alta frecuencia muy pobre.

La frecuencia de corte superior real (o BW) se determina a partir de la forma de onda de salida midiendo con cuidado el tiempo de levantamiento definido entre 10% y 90% de valor pico, como se muestra en la figura 9.71. Sustituyendo en la siguiente ecuación resultará la frecuencia




FIG. 9.71
Definición del tiempo de levantamiento e inclinación de una respuesta a una onda cuadrada.

de corte superior y como BW $= f_{H_i} - f_{L_o} \cong f_{H_i}$, la ecuación también da una idea del ancho de banda del amplificador:

$$\text{BW} \cong f_{H_i} = \frac{0.35}{t_r} \qquad \textbf{(9.73)}$$

La frecuencia de corte inferior se determina a partir de la respuesta de salida leyendo con cuidado la inclinación de la figura 9.71 y sustituyendo en una de las siguientes ecuaciones:

$$\%\ \text{inclinación} = P\% = \frac{V - V'}{V} \times 100\% \qquad \textbf{(9.74)}$$

$$\text{inclinación} = P = \frac{V - V'}{V} \quad \text{(forma decimal)} \qquad \textbf{(9.75)}$$

Entonces la frecuencia de corte inferior se determina a partir de

$$f_{L_o} = \frac{P}{\pi} f_s \qquad \textbf{(9.76)}$$

EJEMPLO 9.15 La aplicación de una onda cuadrada de 1 mV, 5 kHz a un amplificador produjo la forma de onda de salida de la figura 9.72.

a. Escriba la expansión de la serie de Fourier para la onda cuadrada hasta el noveno armónico.
b. Determine el ancho de banda del amplificador.
c. Calcule la frecuencia de corte inferior.

Solución:

a. $$v_i = \frac{4\text{ mV}}{\pi}\left(\text{sen } 2\pi\,(5 \times 10^3)t + \frac{1}{3}\text{sen } 2\pi(15 \times 10^3)t + \frac{1}{5}\text{sen } 2\pi(25 \times 10^3)t + \frac{1}{7}\text{sen } 2\pi(35 \times 10^3)t + \frac{1}{9}\text{sen } 2\pi(45 \times 10^3)t\right)$$

b. $t_r = 18\ \mu\text{s} - 2\ \mu\text{s} = 16\ \mu\text{s}$

$$\text{BW} = \frac{0.35}{t_r} = \frac{0.35}{16\ \mu\text{s}} = \mathbf{21{,}875\ Hz} \cong 4.4 f_s$$

c. $$P = \frac{V - V'}{V} = \frac{50\text{ mV} - 40\text{ mV}}{50\text{ mV}} = 0.2$$

$$f_{L_o} = \frac{P}{\pi} f_s = \left(\frac{0.2}{\pi}\right)(5\text{ kHz}) = \mathbf{318.31\ Hz}$$

FIG. 9.72
Ejemplo 9.15.



9.14 RESUMEN

Conclusiones y conceptos importantes

1. El logaritmo de un número da la **potencia a la cual se debe elevar la base para obtener el mismo número**. Si la base es 10, se conoce como **logaritmo común**; si la base es e = 2.71828…, se conoce como **logaritmo natural.**
2. Como la capacidad nominal de decibeles de cualquier pieza de equipo es una **comparación entre niveles**, se debe seleccionar un nivel de referencia en cada área de aplicación. Para sistemas de audio, el nivel de referencia en general se acepta como **1 mW.** Cuando se utilizan niveles de voltaje para determinar la ganancia en dB entre dos puntos, en general se ignora cualquier diferencia del nivel de resistencia.
3. La ganancia en dB de sistemas en cascada es simplemente la **suma** de las ganancias en dB de cada etapa.
4. Los **elementos capacitivos** de una red determinan el **ancho de banda** de un sistema. Los elementos capacitivos **más grandes** del diseño básico determinan la frecuencia de corte inferior, en tanto que los capacitores parásitos **más pequeños** determinan las frecuencias de **corte superiores.**
5. Las frecuencias a las cuales la ganancia se reduce a 70.7% del valor de banda media se conocen como frecuencias de **corte, esquina, banda, ruptura** o de **media potencia.**
6. Cuanto **más angosto** es el ancho de banda, **más pequeño** es el intervalo de frecuencias que permitirán transferir potencia a la carga que es por lo menos 50% del nivel de banda media.
7. Un cambio en la frecuencia por un factor de **dos**, equivalente a **una octava**, produce un **cambio de ganancia de 6 dB**. Para un cambio de **10:1** en la frecuencia, equivalente a **una década**, se presenta un **cambio de ganancia de 20 dB.**
8. Para cualquier amplificador **inversor**, la capacitancia de entrada se incrementará por causa de una capacitancia de **efecto Miller** determinada por la **ganancia** del amplificador y la capacitancia (parásita) **entre electrodos** entre las terminales de entrada y de salida del dispositivo activo.
9. En la frecuencia definida por f_β, sensible a las **condiciones de operación de cd** del transistor, ocurrirá una **reducción en beta (h_{fe}) de 3 dB**. Esta variación en beta puede definir la frecuencia de corte superior del diseño.
10. Las **frecuencias de corte superior e inferior** de un amplificador se pueden determinar por la respuesta del sistema a una **entrada de onda cuadrada**. La apariencia general revelará de inmediato si la respuesta de en baja o en alta frecuencia está demasiado limitada para la frecuencia aplicada, en tanto que un examen más detallado de la respuesta revelará el ancho de banda real del amplificador.

Ecuaciones:

Logaritmos:

$$a = b^x, \qquad x = \log_b a, \qquad \log_{10}\frac{a}{b} = \log_{10} a - \log_{10} b$$

$$\log_{10} ab = \log_{10} a + \log_{10} b, \qquad G_{dB} = 10\log_{10}\frac{P_2}{P_1} = 20\log_{10}\frac{V_2}{V_1}$$

$$G_{dB_T} = G_{dB_1} + G_{dB_2} + G_{dB_3} + \cdots + G_{dB_n}$$

Respuesta en baja frecuencia:

$$A_v = \frac{1}{1 - j(f_1/f)}, \qquad f_1 = \frac{1}{2\pi RC}$$

Respuesta en baja frecuencia del BJT:

$$f_{L_s} = \frac{1}{2\pi(R_s + R_i)C_s}, \qquad R_i = R_1 \| R_2 \| \beta r_e$$

$$f_{L_C} = \frac{1}{2\pi(R_O + R_L)C_C}, \qquad R_o = R_C \| r_o$$

$$f_{L_E} = \frac{1}{2\pi R_e C_E}, \qquad R_e = R_E \left\| \left(\frac{R_s'}{\beta} + r_e\right)\right., \qquad R_s' = R_s \| R_1 \| R_2$$

Respuesta en baja frecuencia del FET:

$$f_{L_G} = \frac{1}{2\pi(R_{\text{sig}} + R_i)C_G}, \qquad R_i = R_G$$

$$f_{L_C} = \frac{1}{2\pi(R_o + R_L)C_C}, \qquad R_o = R_D \| r_d$$

$$f_{L_S} = \frac{1}{2\pi R_{eq} C_S}, \qquad R_{eq} = \frac{R_S}{1 + R_S(1 + g_m r_d)/(r_d + R_D \| R_L)} \cong R_S \left\| \frac{1}{g_m} \right|_{r_d \cong \infty\Omega}$$

Capacitancia de efecto Miller:

$$C_{M_i} = (1 - A_v)C_f, \qquad C_{M_o} = \left(1 - \frac{1}{A_v}\right)C_f$$

Respuesta en alta frecuencia del BTJ:

$$A_v = \frac{1}{1 + j(f/f_2)}, \qquad f_{H_i} = \frac{1}{2\pi R_{\text{Th}_i} C_i}, \qquad R_{\text{Th}_i} = R_s \| R_1 \| R_2 \| R_i,$$

$$C_i = C_{W_i} + C_{be} + C_{M_i}$$

$$f_{H_o} = \frac{1}{2\pi R_{\text{Th}_o} C_o}, \qquad R_{\text{Th}_o} = R_C \| R_L \| r_o, \qquad C_o = C_{W_o} + C_{ce} + C_{M_o},$$

$$h_{fe} = \frac{h_{fe_{\text{media}}}}{1 + j(f/f_\beta)}$$

$$f_\beta \cong \frac{1}{2\pi \beta_{\text{media}} r_e (C_{be} + C_{bc})}$$

$$f_T \cong h_{fe_{\text{media}}} f_\beta$$

Respuesta en alta frecuencia del FET:

$$f_{H_i} = \frac{1}{2\pi R_{\text{Th}_i} C_i}, \qquad R_{\text{Th}_i} = R_{\text{sig}} \| R_G, \qquad C_i = C_{W_i} + C_{gs} + C_{M_i},$$

$$C_{M_i} = (1 - A_v)C_{gd}$$

$$f_{H_o} = \frac{1}{2\pi R_{\text{Th}_o} C_o}, \qquad R_{\text{Th}_o} = R_D \| R_L \| r_d, \qquad C_o = C_{W_o} + C_{ds} + C_{M_o},$$

$$C_{M_o} = \left(1 - \frac{1}{A_v}\right)C_{gd}$$

Efectos de múltiples etapas:

$$f_1' = \frac{f_1}{\sqrt{2^{1/n} - 1}}, \qquad f_2' = (\sqrt{2^{1/n} - 1})f_2$$

Prueba con una onda cuadrada:

$$\text{BW} \cong f_{H_i} = \frac{0.35}{t_r}, \qquad f_{L_o} = \frac{P}{\pi} f_s, \qquad P = \frac{V - V'}{V}$$

9.15 ANÁLISIS POR COMPUTADORA

El análisis por computadora de este capítulo se integró al texto precedente para enfatizar y demostrar claramente la potencia del paquete de software PSpice. La respuesta en frecuencia completa de un sistema de una sola etapa de múltiples etapas se determina en un tiempo relativamente corto para verificar los cálculos teóricos o para indicar de inmediato las frecuencias de corte superior e inferior del sistema. Los ejercicios incluidos en el capítulo permiten aplicar el programa PSpice a varias redes.

PROBLEMAS

**Nota*: Los asteriscos indican los problemas más difíciles

9.2 Logaritmos

1. **a.** Determine el logaritmo común de los siguientes números: 10^3, 50 y 0.707.
   b. Determine el logaritmo natural de los números de la parte (a).
   c. Compare las soluciones de las partes (a) y (b).

2. a. Determine el logaritmo común del número 2.2×10^3.
b. Determine el logaritmo natural del número de la parte (a) utilizando la ecuación (9.4).
c. Determine el logaritmo natural del número de la parte (a) utilizando logaritmos naturales y compare con la solución de la parte (b).

3. Determine:
a. $20 \log_{10}\frac{40}{8}$ utilizando la ecuación (9.6) y compare con $20 \log_{10}5$.
b. $10 \log_{10}\frac{1}{20}$ utilizando la ecuación (9.7) y compare con $10 \log_{10}0.05$.
c. $\log_{10}(40)(0.125)$ utilizando la ecuación (9.8) y compare con $\log_{10}5$.

4. Calcule la ganancia de potencia en decibeles en cada uno de los siguientes casos:
a. $P_o = 100$ W, $P_i = 5$ W.
b. $P_o = 100$ mW, $P_i = 5$ mW.
c. $P_o = 100$ mW, $P_i = 20\ \mu$W.

5. Determine G_{dBm} para un nivel de potencia de salida de 25 W.

6. Dos lecturas de voltaje de salida tomadas a través de la misma resistencia son $V_1 = 25$ V y $V_2 = 100$ V. Calcule la ganancia de potencia en decibeles de la segunda lectura con respecto a la primera.

7. Se tomaron lecturas de voltaje de entrada y salida de $V_i = 10$ mV y $V_o = 25$ V. ¿Cuál es la ganancia de voltaje en decibeles?

***8. a.** La ganancia total en decibeles de un sistema de tres etapas es de 120 dB. Determine la ganancia en decibeles de cada etapa si la ganancia de la segunda etapa es dos veces la de la primera y la tercera es 2.7 veces la ganancia de la primera.
b. Determine la ganancia de voltaje de cada etapa.

***9.** Si la potencia de ca aplicada a un sistema es de 5 μW con 100 mV y la potencia de salida es de 48 W, determine:
a. La ganancia de potencia en decibeles.
b. La ganancia de voltaje en decibeles si la impedancia de salida es de 40 kΩ.
c. La impedancia de entrada.
d. El voltaje de salida.

9.4 Consideraciones generales sobre la frecuencia

10. Dadas las características de la figura 9.73, trace:
a. La ganancia normalizada.
b. La ganancia en dB normalizada (y determine el ancho de banda y las frecuencias de corte).




FIG. 9.73
Problema 10.

9.6 Análisis en baja frecuencia; gráfica de Bode

11. Para la red de la figura 9.74:
a. Determine la expresión matemática para la magnitud del cociente V_o/V_i.
b. Utilizando los resultados de la parte (a) determine V_o/V_i a 100 Hz, 1 kHz, 2 kHz, 5 kHz y 10 kHz, y grafique la curva resultante para el intervalo de frecuencia de 100 Hz a 10 kHz. Use una escala logarítmica.
c. Determine la frecuencia de ruptura.
d. Trace las asíntotas y localice el punto -3 dB.
e. Trace la respuesta en frecuencia para V_o/V_i y compare con los resultados de la parte (b).




FIG. 9.74
Problemas 11, 12 y 32.

12. Para la red de la figura 9.74:
   a. Determine la expresión matemática para el ángulo de adelanto de V_o con respecto a V_i.
   b. Determine el ángulo de fase en f = 100 Hz, 1 kHz, 2 kHz, 5 kHz y 10 kHz, y grafique la curva resultante para el intervalo de frecuencia de 100 Hz a 10 kHz.
   c. Determine la frecuencia de ruptura.
   d. Trace la respuesta en frecuencia de θ para el espectro de frecuencia de la parte (b) y compare los resultados.

13. a. Qué frecuencia es una octava sobre 5 kHz?
   b. ¿Qué frecuencia es una década por debajo de 10 kHz?
   c. ¿Qué frecuencia es dos octavas por debajo de 20 kHz?
   d. ¿Qué frecuencia es dos décadas sobre 1 kHz?

9.7 Respuesta en baja frecuencia; amplificador con BJT

14. Repita el análisis del ejemplo 9.11 con r_o = 40 kΩ. ¿Cuál es el efecto sobre $A_{v_{\text{media}}}$, f_{L_S}, f_{L_C}, f_{L_E} y la frecuencia de corte resultante?

15. Para la red de la figura 9.75:
   a. Determine r_e.
   b. Encuentre $A_{v_{\text{media}}} = V_o/V_i$.
   c. Calcule Z_i.
   d. Encuentre $A_{v_{S\text{media}}} = V_o/V_s$.
   e. Determine f_{L_S}, f_{L_C}, y f_{L_E}.
   f. Determine la frecuencia de corte inferior.
   g. Trace las asíntotas de la gráfica de Bode definidas por las frecuencias de corte de la parte (e).
   h. Trace la respuesta de baja frecuencia para el amplificador utilizando los resultados de la parte (f).




FIG. 9.75
Problemas 15, 22 y 33.

***16.** Repita el problema 15 para la red estabilizada por emisor de la figura 9.76.

***17.** Repita el problema 15 para la red estabilizada por emisor seguidor de la figura 9.77.

***18.** Repita el problema 15 para la configuración en base común de la figura 9.78. Tenga en cuenta que la configuración en base común es una red no inversora cuando considere el efecto Miller.




FIG. 9.76
Problemas 16 y 23.




FIG. 9.77
Problemas 17 y 24.




FIG. 9.78
Problemas 18, 25 y 34.

9.8 Respuesta en baja frecuencia; amplificador con FET

19. Para la red de la figura 9.79:
- **a.** Determine V_{GS_Q} y I_{D_Q}.
- **b.** Encuentre g_{m0} y g_m.
- **c.** Calcule la ganancia de banda media de $A_v = V_o/V_i$.
- **d.** Determine Z_i.
- **e.** Calcule $A_{v_s} = V_o/V_s$.
- **f.** Determine f_{L_G}, f_{L_C}, y f_{L_S}.
- **g.** Determine la frecuencia de corte inferior.

h. Trace las asíntotas de la gráfica de Bode definida por la parte (f).
i. Trace la respuesta en baja frecuencia para el amplificador utilizando los resultados de la parte (f).




FIG. 9.79
Problemas 19, 20, 26 y 35.

*__20.__ Repita el análisis del problema 19 con r_d = 100 kΩ. ¿Tiene algún efecto de consecuencia en los resultados? De ser así, ¿cuáles elementos?

*__21.__ Repita el análisis del problema 19 para la red de la figura 9.80. ¿Qué efecto tiene la configuración del divisor de voltaje sobre la impedancia de entrada y la ganancia A_{v_s} comparada con la configuración de polarización de la figura 9.79?




FIG. 9.80
Problemas 21 y 27.

9.10 Respuesta en alta frecuencia; amplificador con BJT

*__22.__ Para la red de la figura 9.75:
a. Determine f_{H_i} y f_{H_o}.
b. Encuentre f_β y f_T.
c. Trace la respuesta en frecuencia en la región de alta frecuencia utilizando una gráfica de Bode y determine la frecuencia de corte.

*__23.__ Repita el análisis del problema 22 para la red de la figura. 9.76.

*__24.__ Repita el análisis del problema 22 para la red de la figura. 9.77.

*__25.__ Repita el análisis del problema 22 para la red de la figura. 9.78.

9.11 Respuesta en alta frecuencia; amplificador con FET

26. Para la red de la figura 9.79:
a. Determine g_{mO} y g_m.
b. Encuentre A_v y A_{v_s} en el intervalo de frecuencia media.

c. Determine f_{H_i} y f_{H_o}.
d. Trace la respuesta en frecuencia para la región de alta frecuencia utilizando una gráfica de Bode, y determine la frecuencia de corte.

***27.** Repita el análisis del problema 26 para la red de la figura 9.80.

9.12 Efectos de las frecuencias asociadas a múltiples etapas

28. Calcule la ganancia de voltaje total de cuatro etapas idénticas de un amplificador, si la ganancia de cada una es de 20.

29. Calcule la frecuencia de 3 dB superior total para un amplificador de cuatro etapas donde el valor de cada etapa individual es de $f_2 = 2.5$ MHz.

30. La frecuencia de 3 dB inferior de una etapa individual de un amplificador de cuatro etapas es $f_1 = 40$ Hz. ¿Cuál es el valor de f_1 para todo este amplificador?

9.13 Prueba con una onda cuadrada

***31.** La aplicación de una onda cuadrada de 10 mV, 100 kHz a un amplificador produjo la forma de onda de salida de la figura 9.81.
a. Escriba la expansión de la serie de Fourier para la onda cuadrada hasta el noveno armónico.
b. Determine el ancho de banda del amplificador a la precisión disponible por la forma de onda de la figura 9.81.
c. Calcule la frecuencia de corte inferior.




FIG. 9.81
Problema 31.


9.15 Análisis por computadora

32. Utilizando PSpice para Windows determine la respuesta en frecuencia de V_o/V_i para el filtro pasoaltas de la figura 9.74.

33. Utilizando PSpice para Windows determine la respuesta en frecuencia de V_o/V_i para el amplificador con BJT de la figura 9.75.

34. Repita el problema 33 para la red de la figura 9.78 utilizando Multisim.

35. Repita el problema 33 para la configuración con JFET de la figura 9.79 utilizando Multisim.



10 Amplificadores operacionales

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

En este capítulo aprenderá:

- Qué diferencia hace un amplificador.
- Los fundamentos de un amplificador operacional.
- Qué es la operación en modo común.

10.1 INTRODUCCIÓN

Un amplificador operacional, o amp-op, es un amplificador diferencial de muy alta ganancia con alta impedancia de entrada y baja impedancia de salida. Los usos típicos del amplificador operacional son proporcionar cambios en la amplitud del voltaje (amplitud y polaridad), en osciladores, en circuitos de filtrado y en muchos tipos de circuitos de instrumentación. Un amplificador operacional contiene varias etapas de amplificadores diferenciales para alcanzar una muy alta ganancia de voltaje.

La figura 10.1 muestra un amplificador operacional básico con dos entradas y una salida, que sería el resultado de utilizar una etapa de entrada de un amplificador diferencial. Cada entrada produce ya sea la misma salida o una de polaridad (o fase) opuesta, dependiendo de si la señal se aplica a la entrada positiva (+) o la entrada negativa (−) respectivamente.

Entrada sencilla

La operación de entrada sencilla se obtiene cuando la señal de entrada se conecta a una entrada con la otra entrada conectada a tierra. La figura 10.2 muestra las señales conectadas para esta operación. En la figura 10.2a, la entrada se aplica a la entrada positiva (con la entrada negativa a tierra), lo que produce una salida de la misma polaridad de la señal de entrada aplicada. La figura 10.2b muestra una señal de entrada aplicada a la entrada negativa, y por tanto la fase de salida es la opuesta a la de la señal aplicada.






FIG. 10.1
Amplificador operacional básico.




FIG. 10.2
Operación sencilla.

Entrada doble (diferencial)

Además de utilizar sólo una entrada, es posible aplicar señales en cada entrada, lo que constituye una operación de doble entrada. La figura 10.3a muestra una entrada, V_d, aplicada entre las dos terminales de entrada (recuerde que ninguna entrada está conectada a tierra), con la salida amplificada resultante en fase con la de la señal aplicada entre las entradas positiva y negativa. La figura 10.3b muestra que se obtiene la misma acción cuando se aplican dos señales distintas a las entradas; la diferencia de señal es $V_{i_1} - V_{i_2}$.




FIG. 10.3
Operación doble (diferencial).

Salida doble

Si bien la operación analizada hasta ahora tiene una sola salida, el amplificador operacional también puede ser operado con salidas opuestas, como se muestra en la figura 10.4. Una entrada aplicada a cualquier entrada producirá dos salidas por ambas terminales de salida; estas salidas




FIG. 10.4
Salida doble.

FIG. 10.5
Salida doble con entrada sencilla.

siempre son de polaridad opuesta. La figura 10.5 muestra una entrada sencilla con una salida doble. Como se muestra, la señal aplicada a la entrada positiva produce dos salidas amplificadas de polaridad opuesta. La figura 10.6 muestra la misma operación con una salida sencilla medida entre las terminales de salida (no con respecto a tierra). Esta diferencia de señal de salida es $V_{o_1} - V_{o_2}$. La diferencia de salida también se conoce como *señal flotante* puesto que ninguna terminal de salida es la terminal de tierra (referencia). Observe que la diferencia de salida es dos veces más grande que V_{o_1} o V_{o_2} porque son de polaridad opuesta, y al restarse su amplitud se duplica [por ejemplo, $10\text{ V} - (-10\text{ V}) = 20\text{ V}$]. La figura 10.7 muestra una operación de entrada y salida diferenciales. La entrada se aplica entre las dos terminales de entrada y la salida se toma de entre las dos terminales de salida. Ésta es una operación totalmente diferencial.




FIG. 10.6
Salida doble.

FIG. 10.7
Operación con entrada y salida diferenciales.

Operación en modo común

Cuando se aplican las mismas señales a ambas entradas, se obtiene la operación en modo común, como se muestra en la figura 10.8. Idealmente, las dos entradas se amplifican de la misma manera, y puesto que producen señales de polaridad opuesta a la salida, estas señales se anulan y el resultado es una salida de 0 V. De hecho, se obtendrá una señal de salida pequeña.




FIG. 10.8
Operación en modo común.

Rechazo en modo común

Una característica significativa de una conexión diferencial es que las señales que son opuestas en las entradas están muy amplificadas, mientras que las que son comunes a las dos entradas sólo se amplifican ligeramente —la operación total consiste en amplificar la diferencia de las señales al mismo tiempo que se rechaza la señal común en las dos entradas. Puesto que el ruido (cualquier señal de entrada indeseable) en general es común a ambas entradas, la conexión diferencial tiende a atenuar esta entrada indeseada al mismo tiempo que amplifica la salida de la diferencia de señal aplicada a las entradas. Esta característica de operación se conoce como *rechazo en modo común*.

10.2 CIRCUITO DEL AMPLIFICADOR DIFERENCIAL

El circuito del amplificador diferencial es una conexión de muy grande aceptación y uso en unidades de circuitos integrados. Esta conexión se puede describir considerando el amplificador diferencial básico mostrado en la figura 10.9. Observe que el circuito cuenta con dos entradas y dos salidas distintas, y que los emisores están conectados entre sí. Si bien la mayoría de los circuitos de amplificador utilizan dos fuentes de voltaje distintas, el circuito también puede operar con una sola fuente.




FIG. 10.9
Circuito del amplificador diferencial básico.

Hay varias combinaciones posibles de señal de entrada:

Si se aplica una señal de entrada a cualquiera de las dos entradas con la otra conectada a tierra, la operación se conoce como "sencilla".

Si se aplican dos señales de entrada de polaridad opuesta, la operación se conoce como "doble".

Si la misma señal de entrada se aplica a ambas entradas, la operación se denomina "modo común".

En operación sencilla se aplica una sola señal de entrada. Sin embargo, debido a la conexión común de los emisores, la señal de entrada opera ambos transistores, y el resultado es una salida por *ambos* colectores.

En operación doble se aplican dos señales de entrada, la diferencia de las entradas produce salidas por ambos colectores debido a la diferencia de las señales aplicadas a ambas entradas.

En operación en modo común, la señal de entrada común produce señales opuestas en cada colector; estas señales se anulan, de modo que la señal de salida resultante es cero. En la práctica, las señales opuestas no se anulan por completo y se obtiene una señal pequeña.

La característica principal del amplificador diferencial es la ganancia muy grande cuando se aplican señales opuestas a las entradas, en comparación con la muy pequeña ganancia obtenida con entradas comunes. La relación de esta diferencia de ganancia con la ganancia común se llama *rechazo en modo común*.

Polarización de cd

Primero consideremos la operación de polarización de cd del circuito de la figura 10.9. Con entradas de ca obtenidas de fuentes de voltaje, en esencia el voltaje de cd en cada entrada es de 0 V, como se muestra en la figura 10.10. Con cada voltaje de base a 0 V, el voltaje de polarización de cd del emisor en común es

$$V_E = 0\text{ V} - V_{BE} = -0.7\text{ V}$$




FIG. 10.10
Polarización de cd de un circuito del amplificador diferencial.

La corriente de polarización de cd en el emisor es

$$I_E = \frac{V_E - (-V_{EE})}{R_E} \approx \frac{V_{EE} - 0.7\text{ V}}{R_E} \tag{10.1}$$

Suponiendo que los transistores son apareados (como ocurriría en una unidad de circuito integrado), obtenemos

$$I_{C_1} = I_{C_2} = \frac{I_E}{2} \tag{10.2}$$

y por tanto se obtiene un voltaje en el colector de

$$V_{C_1} = V_{C_2} = V_{CC} - I_C R_C = V_{CC} - \frac{I_E}{2} R_C \tag{10.3}$$

EJEMPLO 10.1 Calcule los voltajes y corrientes de cd en el circuito de la figura 10.11.




FIG. 10.11
Circuito del amplificador diferencial para el ejemplo 10.1.

Solución:

$$\text{Ec. (10.1):}\quad I_E = \frac{V_{EE} - 0.7\text{ V}}{R_E} = \frac{9\text{ V} - 0.7\text{ V}}{3.3\text{ k}\Omega} \approx \mathbf{2.5\text{ mA}}$$

La corriente de colector es, por tanto,

$$\text{Ec. (10.2):}\quad I_C = \frac{I_E}{2} = \frac{2.5\text{ mA}}{2} = \mathbf{1.25\text{ mA}}$$

con un voltaje de colector de

$$\text{Ec. (10.3):}\quad V_C = V_{CC} - I_C R_C = 9\text{ V} - (1.25\text{ mA})(3.9\text{ k}\Omega) \approx \mathbf{4.1\text{ V}}$$

El voltaje del emisor en común es, por tanto, de −0.7 V, mientras el voltaje de polarización del colector es de cerca de 4.1 V para ambas salidas.

Operación de ca de un circuito

En la figura 10.12 se muestra una conexión de ca de un amplificador diferencial. Se aplican señales de entrada distintas como V_{i_1} y V_{i_2}, con salidas resultantes distintas como V_{o_1} y V_{o_2}. Para realizar un análisis de ca, volvemos a dibujar el circuito de la figura 10.13. A cada transistor lo reemplaza su equivalente de ca.

Ganancia de voltaje de ca sencilla Para calcular la ganancia de voltaje de ca sencilla, V_o/V_i, aplicamos una entrada con la otra conectada a tierra, como se muestra en la figura 10.14. El




FIG. 10.12
Equivalente de ca de un circuito del amplificador diferencial.




FIG. 10.13
Conexión de ca del amplificador diferencial.




FIG. 10.14
Conexión para calcular $A_{V_1} = V_{o_1}/V_{i_1}$.




FIG. 10.15
Equivalente de ca del circuito en la figura 10.14.

equivalente de esta conexión se trazó en la figura 10.15. La corriente de base de ca se calcula aplicando la ley de voltajes de Kirchhoff a la entrada 1. Si suponemos que dos transistores son apareados, entonces

$$I_{b_1} = I_{b_2} = I_b$$
$$r_{i_1} = r_{i_2} = r_i = \beta r_e$$

Con R_E muy grande (idealmente infinita), el circuito para obtener la ecuación mediante la ley de voltajes de Kirchhoff (KVL) se simplifica al de la figura 10.16, por lo que podemos escribir

$$V_{i_1} - I_b r_i - I_b r_i = 0$$

de modo que

$$I_b = \frac{V_{i_1}}{2r_i} = \frac{V_i}{2\beta r_e}$$

Si también suponemos que

$$\beta_1 = \beta_2 = \beta$$

entonces

$$I_C = \beta I_b = \beta \frac{V_i}{2\beta r_e} = \frac{V_i}{2r_e}$$

y la magnitud del voltaje de salida en cualquiera de los dos colectores es

$$V_o = I_C R_C = \frac{V_i}{2r_e} R_C = \frac{R_C}{2\,r_e} V_i$$




FIG. 10.16
Circuito parcial para calcular I_b.

para la cual la magnitud de la ganancia de voltaje sencilla en cualquiera de los colectores es

$$A_v = \frac{V_o}{V_i} = \frac{R_C}{2r_e} \quad \textbf{(10.4)}$$

EJEMPLO 10.2 Calcule el voltaje de salida sencillo V_{o_1} para el circuito de la figura 10.17.




FIG. 10.17
Circuito para los ejemplos 10.2 y 10.3.

Solución: Los cálculos de polarización de cd proporcionan

$$I_E = \frac{V_{EE} - 0.7\text{ V}}{R_E} = \frac{9\text{ V} - 0.7\text{ V}}{43\text{ k}\Omega} = 193\ \mu\text{A}$$

La corriente de cd del colector, entonces, es

$$I_C = \frac{I_E}{2} = 96.5\ \mu\text{A}$$

de modo que $\quad V_C = V_{CC} - I_C R_C = 9\text{ V} - (96.5\ \mu\text{A})(47\text{ k}\Omega) = 4.5\text{ V}$

Entonces, el valor de r_e es

$$r_e = \frac{26}{0.0965} \cong 269\ \Omega$$

La magnitud de la ganancia del voltaje de ca se calcula mediante la ecuación (10.31):

$$A_v = \frac{R_C}{2r_e} = \frac{(47\text{ k}\Omega)}{2(269\ \Omega)} = 87.4$$

por lo que la magnitud del voltaje de ca de salida es

$$V_o = A_v V_i = (87.4)(2\text{ mV}) = 174.8\text{ mV} = \mathbf{0.175\ V}$$

Ganancia de voltaje de ca doble Podemos utilizar un análisis semejante para demostrar que cuando se aplican señales a ambas entradas, la magnitud de la ganancia de voltaje diferencial es

$$A_d = \frac{V_o}{V_d} = \frac{R_C}{r_e} \qquad \textbf{(10.5)}$$

donde $V_d = V_{i_1} - V_{i_2}$.

Operación del circuito en modo común

Si bien un amplificador diferencial proporciona en gran medida la amplificación de la diferencia de la señal aplicada a ambas entradas, también deberá proporcionar una amplificación un tanto pequeña de la señal común a ambas entradas. En la figura 10.18 se ilustra una conexión de ca que muestra una entrada común a ambos transistores. El circuito equivalente de ca se muestra en la figura 10.19, por lo que podemos escribir

$$I_b = \frac{V_i - 2(\beta + 1)I_b R_E}{r_i}$$

la que se puede volver a escribir como

$$I_b = \frac{V_i}{r_i + 2(\beta + 1)R_E}$$

La magnitud del voltaje de salida es entonces

$$V_o = I_C R_C = \beta I_b R_C = \frac{\beta V_i R_C}{r_i + 2(\beta + 1)R_E}$$

que proporciona una magnitud de la ganancia de voltaje de

$$A_c = \frac{V_o}{V_i} = \frac{\beta R_C}{r_i + 2(\beta + 1)R_E} \qquad \textbf{(10.6)}$$




FIG. 10.18
Conexión en modo común.

FIG. 10.19
Circuito de ca conectado en modo común.

EJEMPLO 10.3 Calcule la ganancia en modo común para el circuito amplificador de la figura 10.17.

Solución:

$$\text{Ec. (10.6):}\quad A_c = \frac{V_o}{V_i} = \frac{\beta R_C}{r_i + 2(\beta + 1)R_E} = \frac{75(47\text{ k}\Omega)}{20\text{ k}\Omega + 2(76)(43\text{ k}\Omega)} = \mathbf{0.54}$$

Uso de una fuente de corriente constante

Un buen amplificador diferencial tiene una ganancia diferencial muy grande A_d, la cual es mucho mayor que la ganancia en modo común, A_c. La capacidad de rechazo en modo común del circuito se puede mejorar considerablemente haciendo la ganancia en modo común lo más pequeña posible (idealmente, 0). A partir de la ecuación (10.6), podemos ver que cuanto más grande sea R_E, más pequeña será A_c. Un método popular de incrementar el valor de ca de R_E es utilizar un circuito que sea una fuente de corriente constante. La figura 10.20 muestra un amplificador diferencial con una fuente de corriente constante que produce un gran valor de resistencia del emisor en común a tierra de ca. La mejora más importante de este circuito sobre el de la figura 10.9 es la impedancia mucho más grande para R_E obtenida con la fuente de corriente constante. La figura 10.21 muestra el circuito equivalente de ca para el circuito de la figura 10.20. Una fuente de corriente constante práctica aparece como una alta impedancia, en paralelo con la corriente constante.




FIG. 10.20
Amplificador diferencial con fuente de corriente constante.

FIG. 10.21
Equivalente de ca del circuito de la figura 10.20.

EJEMPLO 10.4 Calcule la ganancia en modo común para el amplificador diferencial de la figura 10.22




FIG. 10.22
Circuito para el ejemplo 10.4.

Solución: Utilizando $R_E = r_o = 200\text{ k}\Omega$ resulta

$$A_c = \frac{\beta R_C}{r_i + 2(\beta + 1)R_E} = \frac{75(10\text{ k}\Omega)}{11\text{ k}\Omega + 2(76)(200\text{ k}\Omega)} = \mathbf{24.7 \times 10^{-3}}$$

10.3 CIRCUITOS DE LOS AMPLIFICADORES DIFERENCIALES BiFET, BiMOS Y CMOS

Considerando que la sección anterior proporcionó una introducción al amplificador diferencial que utiliza dispositivos bipolares, unidades comerciales también utilizan transistores JFET y MOSFET para construir este tipo de circuitos. Una unidad de circuito integrado que contiene un amplificador diferencial construido utilizando tanto transistores bipolares (Bi) como transistores de efecto de campo de unión (FET) se conoce como un *circuito BiFET*. Una unidad de circuito integrado hecha de transistores tanto bipolares (Bi) como con transistores MOSFET (MOS) se conoce como *circuito BiMOS*. Por último, un circuito construido con transistores MOSFET de tipo opuesto es un *circuito CMOS*.

El CMOS es una forma de circuitos de gran uso en circuitos digitales y utiliza transistores MOSFET tipo enriquecimiento tanto de canal *n* como de canal *p* (vea la figura 10.23). Este circuito MOSFET complementario, o CMOS, utiliza estos transistores de tipo opuesto (o complementarios). La entrada V_i se aplica a ambas compuertas con la salida tomada de los drenajes conectados. Antes de abordar la operación del circuito CMOS, repasemos la operación de transistores MOSFET tipo enriquecimiento.




FIG. 10.23
Circuito inversor CMOS.

Operación de encendido/apagado de un transistor *n*MOS

La característica de drenaje de un MOSFET tipo enriquecimiento de canal *n* o transistor *n*MOS, se muestra en la figura 10.24a. Con 0 V aplicados de la compuerta a la fuente, no hay corriente de drenaje. No es sino hasta que V_{GS} se eleva más allá del nivel de umbral del dispositivo V_T que resulta alguna corriente. Con una entrada de, por ejemplo, +5 V, el dispositivo *n*MOS está totalmente encendido al haber corriente I_D. En suma:

Una entrada de 0 V deja al nMOS "apagado", en tanto que una entrada de +5 V lo enciende.

Operación de encendido/apagado de un transistor *p*MOS

En la figura 10.24b se muestra la característica del drenaje para un transistor MOSFET de canal *p* o *p*MOS. Cuando se aplican 0 V, el dispositivo se "apaga" (no hay corriente de drenaje), pero




FIG. 10.24
Característica del MOSFET de enriquecimiento que muestra las condiciones de encendido y apagado: (a) nMOS; (b) pMOS.

con una entrada de -5 V (mayor que el voltaje de umbral), el dispositivo se "enciende" al haber corriente de drenaje. En suma:

Con $V_{GS} = 0$ V el pMOS se "apaga"; con $V_{GS} = -5$ V se enciende.

Consideremos a continuación cómo opera el circuito CMOS real de la figura 10.25 para una entrada de 0 V o de $+5$ V.

Entrada de 0 V

Cuando se aplican 0 V como entrada al circuito CMOS, el resultado son 0 V tanto para la compuerta *n*MOS como para la compuerta *p*MOS. La figura 10.25a muestra que

$$\text{Para } n\text{MOS } (Q_1): \quad V_{GS} = V_i - 0\text{ V} = 0\text{ V} - 0\text{ V} = 0\text{ V}$$

$$\text{Para } p\text{MOS } (Q_2): \quad V_{GS} = V_i - (+5\text{ V}) = 0\text{ V} - 5\text{ V} = -5\text{ V}$$

La entrada de 0 V para un transistor *n*MOS "apaga" el dispositivo. La misma entrada de 0 V, sin embargo, produce un voltaje de la compuerta a la fuente de un transistor *p*MOS Q_2 de -5 V (la compuerta a 0 V está a 5 V menos que la fuente a $+5$ V), con el resultado de que el dispositivo se enciende. Por tanto, la salida, V_o, es de $+5$ V.

Entrada de +5 V

Cuando $V_i = +5$ V, proporciona $+5$ V a ambas compuertas. La figura 10.25b muestra que

$$\text{Para } n\text{MOS } (Q_1): \quad V_{GS} = V_i - 0\text{ V} = +5\text{ V} - 0\text{ V} = +5\text{ V}$$

$$\text{Para } p\text{MOS } (Q_2): \quad V_{GS} = V_i - (+5\text{ V}) = +5\text{ V} - 5\text{ V} = 0\text{ V}$$

Esta entrada enciende el transistor Q_1 y el transistor Q_2 permanece apagado, y entonces la salida es de cerca de 0 V, a través del transistor conductor Q_2. La conexión CMOS de la figura 10.23 opera como un inversor lógico con V_o opuesto a V_i, como se muestra en la tabla 10.1.




FIG. 10.25
Operación de un circuito CMOS: (a) salida de +5 V; (b) salida de 0 V.

TABLA 10.1
Operación de un circuito CMOS

V_i (V)	Q_1	Q_2	V_o (V)
0	Apagado	Encendido	+5
+5	Encendido	Apagado	0

Los circuitos utilizados a continuación para ilustrar los diversos circuitos de múltiples dispositivos son en su mayoría simbólicos, puesto que los circuitos reales utilizados en circuitos integrados son mucho más complejos. La figura 10.26 muestra un circuito BiFET con transistores JFET en las entradas y transistores bipolares para proporcionar la fuente de corriente (utilizando un circuito de espejo de corriente). El espejo de corriente garantiza que cada JFET operará con la misma corriente de polarización. Para la operación de ca, el JFET proporciona una alta impedancia de entrada (mucho más alta que la proporcionada cuando se utilizan sólo transistores bipolares).

La figura 10.27 muestra un circuito que utiliza transistores MOSFET de entrada y transistores bipolares para las fuentes de corriente, donde la unidad BiMOS proporciona una impedancia de entrada aún más alta que el BiFET debido al uso de transistores MOSFET.

Por último, se puede construir un circuito de amplificador diferencial con transistores MOSFET complementarios como se muestra en la figura 10.28. Los transistores *p*MOS proporcionan las entradas opuestas, mientras que los transistores *n*MOS operan como fuente de corriente




FIG. 10.26
Circuito del amplificador diferencial BiFET.

FIG. 10.27
Circuito del amplificador diferencial BiMOS.




FIG. 10.28
Amplificador diferencial CMOS.

constante. Se toma una sola salida desde el punto común entre transistores *n*MOS y transistores *p*MOS en un lado del circuito. Este tipo de amplificador diferencial CMOS es muy adecuado para operación con baterías debido a la baja disipación de potencia de un circuito CMOS.

10.4 FUNDAMENTOS DE AMPLIFICADORES OPERACIONALES

Un amplificador operacional es un amplificador de muy alta ganancia que tiene una impedancia de entrada muy alta (por lo general de algunos megaohms) y una impedancia de salida baja (de menos de 100 Ω). El circuito básico se construye utilizando un amplificador diferencial de dos entradas (positiva y negativa) y por lo menos una salida. La figura 10.29 muestra un amplificador operacional básico. Como vimos anteriormente, la entrada (+) produce una salida que está en fase con la señal aplicada, en tanto que la entrada (−) produce una salida de polaridad opuesta. La figura 10.30a muestra el circuito equivalente de ca del amplificador operacional. Como se ve, la señal de entrada aplicada entre las terminales de entrada experimenta una impedancia de entrada R_i que suele ser muy alta. Se muestra que el voltaje de salida debe ser la ganancia del amplificador por la señal de entrada tomada a través de una impedancia de salida R_o, la que por lo general es muy baja. Un circuito de amplificador operacional ideal, como el de la figura 10.30b, tendría una impedancia de entrada infinita, una impedancia de salida cero y una ganancia de voltaje infinita.




FIG. 10.29
Amplificador operacional básico.




FIG. 10.30
Equivalente de ca de un circuito de amplificador operacional: (a) práctico; (b) ideal.

Amplificador operacional básico

La figura 10.31 muestra la conexión de circuito básico utilizando un amplificador operacional. Dicho circuito funciona como un multiplicador de ganancia constante. Se aplica una señal de entrada V_1 a través de un resistor R_1 a la entrada negativa. La salida se conecta de nuevo a la misma entrada negativa por medio de un resistor R_f. La entrada positiva se conecta a tierra. Como la señal V_1 se aplica esencialmente a la entrada negativa, la fase de la salida resultante es la opuesta a la de la señal de entrada. La figura 10.32a muestra el amplificador operacional reemplazado por su circuito equivalente de ca. Si utilizamos el circuito equivalente del amplificador





FIG. 10.31
Conexión de amplificador operacional básico.






FIG. 10.32

Operación de un amplificador operacional como multiplicador de ganancia constante: (a) circuito equivalente de ca de amplificador operacional; (b) circuito equivalente de amplificador operacional ideal; (c) circuito equivalente vuelto a dibujar.

operacional, reemplazando R_i con una resistencia infinita y R_o con una resistencia cero, el circuito equivalente de ca es el que se muestra en la figura 10.32b. El circuito se dibuja otra vez como se muestra en la figura 10.32c, con el cual se realiza el análisis.

Aplicando el principio de superposición, podemos resolver para el voltaje V_1 en función de los componentes producidos por cada una de las fuentes. Para la fuente V_1 únicamente ($-A_vV_i$ establecida a cero),

$$V_{i_1} = \frac{R_f}{R_1 + R_f} V_1$$

Para la fuente $-A_vV_i$ únicamente (V_1 se hace cero),

$$V_{i_2} = \frac{R_1}{R_1 + R_f}(-A_vV_i)$$

Por tanto, el voltaje total V_i es

$$V_i = V_{i_1} + V_{i_2} = \frac{R_f}{R_1 + R_f} V_1 + \frac{R_1}{R_1 + R_f}(-A_vV_i)$$

la cual se puede resolver para V_i como

$$V_i = \frac{R_f}{R_f + (1 + A_v)R_1} V_1 \qquad \textbf{(10.7)}$$

Si $A_v \gg 1$ y $A_vR_1 \gg R_f$, lo que normalmente es cierto, entonces

$$V_i = \frac{R_f}{A_vR_1} V_1$$

Resolviendo para V_o/V_i, obtenemos

$$\frac{V_o}{V_i} = \frac{-A_vV_i}{V_i} = \frac{-A_v}{V_i}\frac{R_fV_1}{A_vR_1} = -\frac{R_f}{R_1}\frac{V_1}{V_i}$$

de modo que

$$\boxed{\frac{V_o}{V_1} = -\frac{R_f}{R_1}} \qquad \textbf{(10.8)}$$

El resultado en la ecuación (10.8) muestra que la relación del voltaje de salida al voltaje de entrada depende sólo de los valores de los resistores R_1 y R_f —siempre que A_v sea muy grande.

Ganancia unitaria

Si $R_f = R_1$, la ganancia es

$$\text{Ganancia de voltaje} = -\frac{R_f}{R_1} = -1$$

de modo que el circuito proporciona una ganancia unitaria de voltaje con una inversión de fase de 180°. Si R_f es exactamente igual a R_1, la ganancia de voltaje es exactamente igual a 1.

Ganancia de magnitud constante

Si R_f es algún múltiplo de R_1, la ganancia total del amplificador es una constante. Por ejemplo, si $R_f = 10R_1$, entonces

$$\text{Ganancia de voltaje} = -\frac{R_f}{R_1} = -10$$

y el circuito proporciona una ganancia de voltaje de exactamente 10 junto con una inversión de fase de 180° con respecto a la señal de entrada. Si seleccionamos valores precisos para R_f y R_1, podemos obtener una amplia variedad de ganancias, con la ganancia tan precisa como los resistores utilizados, la cual se ve levemente afectada por la temperatura y otros factores del circuito.

Tierra virtual

El voltaje de la fuente limita el voltaje de salida, por lo general, a algunos volts. Como previamente se estableció, las ganancias de voltaje son muy altas. Si, por ejemplo, $V_o = -10$ V y $A_v = 20{,}000$, el voltaje de entrada es

$$V_i = \frac{-V_o}{A_v} = \frac{10\text{ V}}{20{,}000} = 0.5\text{ mV}$$

Si la ganancia total del circuito (V_o/V_1) es de, por ejemplo, 1, el valor de V_1 es de 10 V. Comparado con todos los demás voltajes de entrada y salida, el valor de V_i es entonces pequeño y puede ser considerado de 0 V.

Observe que aunque $V_i \approx 0$ V, no es exactamente de 0 V. (El voltaje de salida es de algunos volts debido a la muy pequeña entrada V_i multiplicada por la muy grande ganancia A_v). El hecho de que $V_i \approx 0$ V nos lleva al concepto de que a la entrada de un amplificador existe un cortocircuito virtual o una tierra virtual.

El concepto de un cortocircuito virtual implica que aunque el voltaje es de cerca de 0 V, no fluye corriente de la entrada del amplificador a tierra. La figura 10.33 ilustra el concepto de tierra virtual. La línea gruesa indica que podemos considerar que hay un cortocircuito con $V_i \approx 0$ V pero que éste es un cortocircuito virtual de modo que no fluye corriente a través del cortocircuito en dirección a tierra. La corriente fluye sólo a través de los resistores R_1 y R_f como se muestra.

Utilizando el concepto de tierra virtual, podemos escribir ecuaciones para la corriente I como sigue:

$$I = \frac{V_1}{R_1} = -\frac{V_o}{R_f}$$

la cual se puede resolver para V_o/V_1:

$$\frac{V_o}{V_1} = -\frac{R_f}{R_1}$$




FIG. 10.33
Tierra virtual en un amplificador operacional.

El concepto de tierra virtual, el cual depende de que A_v sea muy grande, permitió una solución simple para determinar la ganancia de voltaje total. Hay que entender que aunque el circuito de la figura 10.33 no es físicamente correcto, sí permite determinar con facilidad la ganancia de voltaje.

10.5 CIRCUITOS PRÁCTICOS DE AMPLIFICADORES OPERACIONALES

El amplificador operacional se puede conectar en una gran cantidad de circuitos para obtener varias características de operación. En esta sección nos ocupamos de algunas de las conexiones más comunes de estos circuitos.

Amplificador inversor

El circuito amplificador de ganancia constante más ampliamente utilizado es el amplificador inversor, como se muestra en la figura 10.34. La salida se obtiene multiplicando la entrada por una ganancia fija o constante establecida por el resistor de entrada (R_1) y el resistor de realimentación (R_f): esta salida también se invierte a partir de la entrada. Utilizando la ecuación (10.8), podemos escribir

$$V_o = -\frac{R_f}{R_1}V_1$$

FIG. 10.34
Multiplicador de ganancia constante inversor.

EJEMPLO 10.5 Si el circuito de la figura 10.34 tiene $R_1 = 100\,\text{k}\Omega$ y $R_f = 500\,\text{k}\Omega$, ¿qué voltaje de salida resulta con una entrada de $V_i = 2\text{ V}$?

Solución:

$$\text{Ec. (10.8):}\quad V_o = -\frac{R_f}{R_1}V_1 = -\frac{500\,\text{k}\Omega}{100\,\text{k}\Omega}(2\text{ V}) = \mathbf{-10\text{ V}}$$

Amplificador no inversor

La conexión de la figura 10.35a muestra un circuito de amplificador operacional que funciona como amplificador no inversor o multiplicador de ganancia constante. Es de notar que la conexión de amplificador inversor se utiliza más porque es más estable en frecuencia (lo cual analizaremos más adelante). Para determinar la ganancia de voltaje del circuito, podemos utilizar la representación equivalente mostrada en la figura 10.35b. Observe que el voltaje a través de R_1 es V_1 puesto que $V_i \approx 0\text{ V}$. Éste debe ser igual al voltaje de salida, a través de un divisor de voltaje de R_1 y R_f, de modo que

$$V_1 = \frac{R_1}{R_1 + R_f}V_o$$

de donde

$$\frac{V_o}{V_1} = \frac{R_1 + R_f}{R_1} = 1 + \frac{R_f}{R_1} \qquad \textbf{(10.9)}$$




FIG. 10.35
Multiplicador de ganancia constante no inversor.

EJEMPLO 10.6 Calcule el voltaje de salida de un amplificador no inversor (como el de la figura 10.35) para valores de $V_1 = 2\text{ V}$, $R_f = 500\text{ k}\Omega$, y $R_1 = 100\text{ k}\Omega$.

Solución:

$$\text{Ec. (10.9):} \quad V_o = \left(1 + \frac{R_f}{R_1}\right)V_1 = \left(1 + \frac{500\text{ k}\Omega}{100\text{ k}\Omega}\right)(2\text{ V}) = 6(2\text{ V}) = \mathbf{+12\text{ V}}$$

Seguidor unitario

El circuito de seguidor unitario, como se muestra en la figura 10.36a, proporciona una ganancia unitaria (1) sin inversión de polaridad o fase. Por el circuito equivalente (vea la figura 10.36b) es evidente que

$$V_o = V_1 \tag{10.10}$$

y que la salida es de la misma polaridad y magnitud que la entrada. El circuito opera como un circuito en emisor —seguidor o en fuente— seguidor, excepto que la ganancia es exactamente unitaria.




FIG. 10.36
(a) Seguidor unitario; (b) circuito equivalente de tierra virtual.

Amplificador sumador

Probablemente el circuito más utilizado de los circuitos de amplificador operacional es el amplificador sumador mostrado en la figura 10.37a. El circuito muestra un circuito de amplificador sumador de tres entradas, el cual permite sumar algebraicamente tres voltajes, cada uno multi-




FIG. 10.37
(a) Amplificador sumador; (b) circuito equivalente de tierra virtual.

plicado por un factor de ganancia constante. Utilizando la representación equivalente mostrada en la figura 10.37b, podemos expresar el voltaje de salida en función de las entradas como

$$V_o = -\left(\frac{R_f}{R_1}V_1 + \frac{R_f}{R_2}V_2 + \frac{R_f}{R_3}V_3\right) \qquad \textbf{(10.11)}$$

En otras palabras, cada entrada agrega un voltaje a la salida multiplicado por su multiplicador de ganancia constante distinta. Si se utilizan más entradas, cada una de ellas agrega un componente adicional a la salida.

EJEMPLO 10.7 Calcule el voltaje de salida de un amplificador sumador con amplificador operacional para los siguientes valores de voltajes y resistores. Use $R_f = 1\ \text{M}\Omega$ en todos los casos.

a. $V_1 = +1\ \text{V}, V_2 = +2\ \text{V}, V_3 = +3\ \text{V}, R_1 = 500\ \text{k}\Omega, R_2 = 1\ \text{M}\Omega, R_3 = 1\ \text{M}\Omega.$
b. $V_1 = -2\ \text{V}, V_2 = +3\ \text{V}, V_3 = +1\ \text{V}, R_1 = 200\ \text{k}\Omega, R_2 = 500\ \text{k}\Omega, R_3 = 1\ \text{M}\Omega.$

Solución: Utilizando la ecuación (10.11), obtenemos

$$\text{a.}\quad V_o = -\left[\frac{1000\ \text{k}\Omega}{500\ \text{k}\Omega}(+1\ \text{V}) + \frac{1000\ \text{k}\Omega}{1000\ \text{k}\Omega}(+2\ \text{V}) + \frac{1000\ \text{k}\Omega}{1000\ \text{k}\Omega}(+3\ \text{V})\right]$$
$$= -[2(1\ \text{V}) + 1(2\ \text{V}) + 1(3\ \text{V})] = \mathbf{-7\ V}$$
$$\text{b.}\quad V_o = -\left[\frac{1000\ \text{k}\Omega}{200\ \text{k}\Omega}(-2\ \text{V}) + \frac{1000\ \text{k}\Omega}{500\ \text{k}\Omega}(+3\ \text{V}) + \frac{1000\ \text{k}\Omega}{1000\ \text{k}\Omega}(+1\ \text{V})\right]$$
$$= -[5(-2\ \text{V}) + 2(3\ \text{V}) + 1(1\ \text{V})] = \mathbf{+3\ V}$$

Integrador

Hasta ahora, los componentes de entrada y realimentación han sido resistores. Si el componente de realimentación utilizado es un capacitor, como se muestra en la figura 10.38a, la conexión resultante se llama *integrador*. El circuito equivalente de tierra virtual (figura 10.38b) muestra que se puede derivar una expresión para el voltaje entre la entrada y la salida en función de la corriente I de la entrada a la salida. Recuerde que tierra virtual implica que podemos considerar que el voltaje en la unión de R y X_C está a tierra (puesto que $V_i \approx 0$ V) pero que no fluye corriente hacia tierra en ese punto. La impedancia capacitiva puede expresarse como

$$X_C = \frac{1}{j\omega C} = \frac{1}{sC}$$

donde $s = j\omega$ está en la notación de Laplace*. Resolviendo para V_o/V_1 resulta

$$I = \frac{V_1}{R} = -\frac{V_o}{X_C} = \frac{-V_o}{1/sC} = -sCV_o$$

*La notación de Laplace permite expresar operaciones de diferenciación o integración, las cuales forman parte del cálculo integral utilizando el operador s en forma algebraica. Si usted no está familiarizado con el cálculo integral no debe continuar con los pasos que conducen a la ecuación (10.13), sino seguir el significado físico utilizado a partir de allí.




FIG. 10.38
Integrador.

$$\frac{V_o}{V_1} = \frac{-1}{sCR} \tag{10.12}$$

Esta expresión puede escribirse de nuevo en el dominio del tiempo como

$$v_o(t) = -\frac{1}{RC}\int v_1(t)\,dt \tag{10.13}$$

La ecuación (10.13) muestra que la salida es la integral de la entrada, con una inversión y un factor de escala de $1/RC$. La capacidad de integrar una señal dada en una computadora analógica le permite resolver ecuaciones diferenciales y por consiguiente resolver eléctricamente análogos de operación de sistemas físicos.

La operación de integración es una operación de suma, ya que para calcularla se suman áreas bajo una forma de onda o curva durante un breve tiempo. Si se aplica un voltaje fijo como entrada a un circuito integrador, la ecuación (10.13) muestra que el voltaje de salida se incrementa durante un tiempo y produce un voltaje con forma de rampa. Podemos entender por tanto que la ecuación (10.13) nos muestra que la rampa de voltaje de salida (con un voltaje de entrada fijo) es de polaridad opuesta al voltaje de entrada y que está multiplicada por el factor $1/RC$. Aunque el circuito de la figura 10.38 puede operar con muchos tipos de señales de entrada, los siguientes ejemplos utilizarán sólo un voltaje de entrada fijo, con el resultado de un voltaje de salida de rampa.

Como un ejemplo, considere un voltaje de entrada $V_1 = 1$V al circuito integrador de la figura 10.39a. El factor de escala de $1/RC$ es

$$-\frac{1}{RC} = \frac{1}{(1\,\text{M}\Omega)(1\,\mu\text{F})} = -1$$




FIG. 10.39
Operación de un integrador con entrada escalón.

de modo que la salida es un voltaje de rampa negativo como se muestra en la figura 10.39b. Si el factor de escala se cambia haciendo $R = 100\ \text{k}\Omega$, por ejemplo,

$$-\frac{1}{RC} = \frac{1}{(100\ \text{k}\Omega)(1\ \mu\text{F})} = -10$$

y la salida es entonces un voltaje de rampa más inclinada, como se muestra en la figura 10.39c.

Se puede aplicar más de una entrada a un integrador, como se muestra en la figura 10.40, con la operación resultante dada por

$$v_o(t) = -\left[\frac{1}{R_1C}\int v_1(t)\,dt + \frac{1}{R_2C}\int v_2(t)\,dt + \frac{1}{R_3C}\int v_3(t)\,dt\right] \qquad \textbf{(10.14)}$$

En la figura 10.40 se da un ejemplo de un integrador sumador utilizado en una computadora analógica. El circuito real se muestra con resistores de entrada y un capacitor de realimentación, mientras que la representación de la computadora analógica indica sólo el factor de escala para cada entrada.




FIG. 10.40
(a) Circuito integrador sumador; (b) valores de componentes; (c) computadora analógica, representación de un circuito integrador.

Diferenciador

En la figura 10.41 se muestra un diferenciador. Aunque no es tan útil como los circuitos antes descritos, sí proporciona una operación util, la relación resultante para el circuito que es

$$v_o(t) = -RC\frac{dv_1(t)}{dt} \qquad \textbf{(10.15)}$$

donde el factor de escala es $-RC$.




FIG. 10.41
Circuito diferenciador.

10.6 ESPECIFICACIONES DE AMPLIFICADORES OPERACIONALES; PARÁMETROS DE COMPENSACIÓN DE CD

Antes de abordar varias aplicaciones prácticas que utilizan amplificadores operacionales, debemos familiarizarnos con algunos de los parámetros utilizados para definir la operación de la unidad. Estas especificaciones incluyen tanto características de operación de cd como transitorias o de frecuencia, como veremos a continuación.

Compensación de corrientes y voltajes

Aun cuando la salida de un amplificador operacional debe ser de 0 V cuando la entrada es de 0 V, en la operación real se presenta un compensación de voltaje a la salida. Por ejemplo, si se conectan 0 V a ambas entradas del amplificador operacional y luego se leen 26 mV(cd) a la salida, esto representaría 26 mV de voltaje no deseado generado por el circuito y no por la señal de entrada. Como el usuario puede conectar el circuito amplificador para varias operaciones de ganancia y polaridad, sin embargo, el fabricante especifica una compensación de voltaje de entrada para el amplificador operacional. La compensación de voltaje de entrada y la ganancia del amplificador, tal como lo conectó el usuario, determinan la compensación de voltaje de salida.

Se puede demostrar que dos condiciones distintas en el circuito afectan la compensación de voltaje de salida: (1) una compensación de voltaje de entrada V_{IO} y (2) una compensación de corriente debido a la diferencia de las corrientes resultantes en las entradas (+) y (−).

Compensación de voltaje de entrada V_{IO} La hoja de especificaciones del fabricante da un valor de V_{IO} para el amplificador operacional. Para determinar el efecto de este voltaje de entrada en la salida, considere la conexión mostrada en la figura 10.42. Utilizando $V_o = AV_i$, podemos escribir

$$V_o = AV_i = A\left(V_{IO} - V_o\frac{R_1}{R_1 + R_f}\right)$$




FIG. 10.42
Operación que muestra el efecto de una compensación de voltaje de entrada V_{IO}.

Resolviendo para V_o, obtenemos

$$V_o = V_{IO}\frac{A}{1 + A\left[R_1/(R_1 + R_f)\right]} \approx V_{IO}\frac{A}{A\left[R_1/(R_1 + R_f)\right]}$$

por lo que podemos escribir

$$V_o(\text{compensación}) = V_{IO}\frac{R_1 + R_f}{R_1} \tag{10.16}$$

La ecuación (10.16) muestra cómo se obtiene una compensación de voltaje de salida con una compensación de voltaje de entrada especificado para una conexión de amplificador típica del amplificador operacional.

EJEMPLO 10.8 Considere la compensación de voltaje de salida del circuito de la figura 10.43. La especificación del amplificador operacional da $V_{IO} = 12$ mV.




FIG. 10.43
Conexión de amplificador operacional para los ejemplos 10.8 y 10.9.

Solución:

$$\text{Ec. (10.16):}\quad V_o(\text{compensación}) = V_{IO}\frac{R_1 + R_f}{R_1} = (1.2\text{ mV})\left(\frac{2\text{ k}\Omega + 150\text{ k}\Omega}{2\text{ k}\Omega}\right) = \mathbf{91.2\text{ mV}}$$

Compensación de voltaje de salida debido a la compensación de corriente de entrada También se obtendrá una compensación de voltaje de salida a consecuencia de cualquier diferencia en las corrientes de polarización de cd en ambas entradas. Como los dos transistores de entrada nunca coinciden con exactitud, cada uno operará con una corriente ligeramente diferente. Para una conexión de amplificador operacional típica, como la de la figura 10.44, se puede determinar una compensación de voltaje de salida como sigue. Si reemplazamos las corrientes de polarización que fluyen a través de los resistores de entrada por la caída de voltaje que cada una desarrolla como se muestra en la figura 10.45, podemos determinar la expresión para la compensación de voltaje




FIG. 10.44
Conexión de amplificador operacional que muestra las corrientes de polarización de entrada.




FIG. 10.45
Circuito de la figura 10.44 dibujado de nuevo.

de salida resultante. Al aplicar superposición, vemos que el voltaje de salida debido la corriente de polarización de entrada I_{IB}^{+}, denotado por V_o^{+}, está dado por

$$V_o^{+} = I_{IB}^{+} R_C \left(1 + \frac{R_f}{R_1}\right)$$

mientras que el voltaje de salida debido sólo a I_{IB}^{-}, denotado por V_o^{-}, está dado por

$$V_o^{-} = I_{IB}^{-} R_1 \left(-\frac{R_f}{R_1}\right)$$

para una compensación de voltaje total de

$$V_o(\text{compensación debida a } I_{IB}^{+} \text{ y } I_{IB}^{-}) = I_{IB}^{+} R_C \left(1 + \frac{R_f}{R_1}\right) - I_{IB}^{-} R_1 \frac{R_f}{R_1} \quad \textbf{(10.17)}$$

Como la consideración principal es la diferencia entre las corrientes de polarización de entrada en lugar de cada valor, definimos la compensación de corriente I_{IO} como

$$I_{IO} = I_{IB}^{+} - I_{IB}^{-}$$

Como la resistencia de compensación R_C suele ser aproximadamente igual al valor de R_1, al usar $R_C = R_1$ en la ecuación (10.17), podemos escribir

$$\begin{aligned} V_o(\text{compensación}) &= I_{IB}^{+}(R_1 + R_f) - I_{IB}^{-} R_f \\ &= I_{IB}^{+} R_f - I_{IB}^{-} R_f = R_f (I_{IB}^{+} - I_{IB}^{-}) \end{aligned}$$

y por tanto

$$\boxed{V_o(\text{compensación debida a } I_{IO}) = I_{IO} R_f} \quad \textbf{(10.18)}$$

EJEMPLO 10.9 Calcule la compensación de voltaje para el circuito de la figura 10.43 para las especificaciones de un amplificador operacional que tiene $I_{IO} = 100$ nA.

Solución: Ec. (10.18): $V_o = I_{IO} R_f = (100\,\text{nA})(150\,\text{k}\Omega) = \mathbf{15\,mV}$

Compensación total debido a V_{IO} e I_{IO} Como la salida de un amplificador operacional puede tener una compensación de voltaje de salida debido a los dos factores previamente descritos, el nivel de voltaje de salida total se puede expresar como

$$|V_o(\text{compensación})| = |V_o(\text{compensación debida a } V_{IO})| + |V_o(\text{compensación debida a } I_{IO})| \quad \textbf{(10.19)}$$

Se utiliza la magnitud absoluta para incluir el hecho de que la compensación de polaridad puede ser o positivo o negativo.

EJEMPLO 10.10 Calcule la compensación de voltaje total para el circuito de la figura 10.46 para un amplificador operacional con valores especificados de compensación de voltaje de entrada $V_{IO} = 4$ mV y una compensación de corriente de entrada $I_{IO} = 150$ nA.




FIG. 10.46
Circuito de amplificador operacional para el ejemplo 10.10.

Solución: La compensación debida a V_{IO} es

$$\text{Ec. (10.16): } V_o(\text{compensación debida a } V_{IO}) = V_{IO}\frac{R_1 + R_f}{R_1} = (4\text{ mV})\left(\frac{5\text{ k}\Omega + 500\text{ k}\Omega}{5\text{ k}\Omega}\right)$$

$$= 404\text{ mV}$$

$$\text{Ec. (10.18): } V_o(\text{compensación debida a } I_{IO}) = I_{IO}R_f = (150\text{ nA})(500\text{ k}\Omega) = 75\text{ mV}$$

y la compensación total es

$$\text{Ec. (10.19): } V_o(\text{compensación total}) = V_o(\text{compensación debida a } V_{IO}) + V_o(\text{compensación debida a } I_{IO})$$

$$= 404\text{ mV} + 75\text{ mV} = \mathbf{479\text{ mV}}$$

Corriente de polarización de entrada, I_{IB} Un parámetro relacionado con I_{IO} y las corrientes de polarización de entrada distintas I_{IB}^+ y I_{IB}^- es la corriente de polarización promedio definida como

$$I_{IB} = \frac{I_{IB}^+ + I_{IB}^-}{2} \qquad \textbf{(10.20)}$$

Podríamos determinar las corrientes de polarización de entrada distintas si utilizáramos los valores especificados I_{IO} e I_{IB}. Podemos demostrar que para $I_{IB}^+ > I_{IB}^-$

$$I_{IB}^+ = I_{IB} + \frac{I_{IO}}{2} \qquad \textbf{(10.21)}$$

$$I_{IB}^- = I_{IB} - \frac{I_{IO}}{2} \qquad \textbf{(10.22)}$$

EJEMPLO 10.11 Calcule las corrientes de polarización de entrada en cada una de las entradas de un amplificador operacional cuyos valores especificados son $I_{IO} = 5$ nA e $I_{IB} = 30$ nA.

Solución: Al utilizar la ecuación (10.21) obtenemos

$$I_{IB}^+ = I_{IB} + \frac{I_{IO}}{2} = 30\text{ nA} + \frac{5\text{ nA}}{2} = \mathbf{32.5\text{ nA}}$$

$$I_{IB}^- = I_{IB} - \frac{I_{IO}}{2} = 30\text{ nA} - \frac{5\text{ nA}}{2} = \mathbf{27.5\text{ nA}}$$

10.7 ESPECIFICACIONES DE AMPLIFICADORES OPERACIONALES; PARÁMETROS DE FRECUENCIA

Un amplificador operacional está diseñado para que funcione como un amplificador de banda ancha de alta ganancia. Esta operación tiende a ser inestable (a oscilar) debido la realimentación positiva (vea el capítulo 14). Para garantizar su operación estable, los amplificadores operacionales se construyen con una circuitería de compensación interna, que también hace que se reduzca la alta ganancia en lazo abierto al incrementarse la frecuencia. Esta reducción de la ganancia se conoce como *pendiente*. En la mayoría de los amplificadores operacionales, la pendiente ocurre a razón de 20 dB por década (−20 dB/década) o 6 dB por octava (−6 dB/octava). (Remítase al capítulo 9 por lo que se refiere a la introducción a los dB y la respuesta en frecuencia).

Observe que aunque las especificaciones del amplificador operacional incluyen una ganancia de voltaje en lazo abierto (A_{VD}), el usuario en general conecta el amplificador operacional con resistores de realimentación para reducir la ganancia de voltaje del circuito a un valor mucho más pequeño (ganancia de voltaje en lazo cerrado, A_{CL}). Con esta reducción de la ganancia se logran varias mejoras del circuito. En primer lugar, la ganancia de voltaje del amplificador es un valor más estable y preciso determinado por los resistores externos; en segundo lugar, la impedancia de entrada del circuito se incrementa con respecto a la del amplificador operacional solo; en tercer lugar, la impedancia de salida del circuito se reduce a partir de la del amplificador operacional solo y, por último, la respuesta en frecuencia del circuito se incrementa con respecto a la del amplificador operacional solo.

Ganancia y ancho de banda

Debido a la circuitería de compensación interna incluida en un amplificador operacional, la ganancia de voltaje se reduce a medida que se incrementa la frecuencia. Las especificaciones del amplificador operacional describen la ganancia contra el ancho de banda. La figura 10.47




FIG. 10.47
Gráfica de ganancia contra frecuencia.

incluye una gráfica de ganancia contra frecuencia para un amplificador típico. A baja frecuencia de operación de cd el valor de la ganancia es el que aparece en la especificación A_{VD} (ganancia de voltaje diferencial) del fabricante, y por lo general es un valor muy grande. A medida que se incrementa la frecuencia de la señal de entrada, la ganancia en lazo abierto se reduce hasta finalmente alcanzar el valor de 1 (unitario). El fabricante especifica la frecuencia con este valor de ganancia como el ancho de banda a ganancia unitaria, B_1. Aun cuando este valor es una frecuencia (vea la figura 10.47) a la cual la ganancia llega a ser 1, se puede considerar como un ancho de banda, puesto que la banda de frecuencia desde 0 Hz hasta la frecuencia de ganancia unitaria también es un ancho de banda. Por consiguiente, nos podríamos referir al punto en que la ganancia se reduce a 1 como frecuencia de ganancia unitaria (f_1) o como ancho de banda de ganancia unitaria (B_1).

Otra frecuencia de interés, como se muestra en la figura 10.47, es aquella a la cual la ganancia se reduce en 3 dB (o a 0.707 de la ganancia de cd, A_{VD}), es decir la frecuencia de corte del amplificador operacional, f_C. En realidad, la frecuencia de ganancia unitaria y la frecuencia de corte están relacionados por

$$f_1 = A_{VD} f_C \qquad \textbf{(10.22a)}$$

La ecuación (10.22a) muestra que a la frecuencia de ganancia unitaria también se le puede denominar producto de la ganancia por el ancho de banda del amplificador operacional.

EJEMPLO 10.12 Determine la frecuencia de corte de un amplificador operacional cuyos valores especificados son B_1 **= 1 MHz** y A_{VD} = 200 V/mV.

Solución: Como $f_1 = B_1 = 1$ MHz, podemos utilizar la ecuación (10.22a) para calcular

$$f_C = \frac{f_1}{A_{VD}} = \frac{1\text{ MHz}}{200\text{ V/mV}} = \frac{1 \times 10^6}{200 \times 10^3} = \mathbf{5\ Hz}$$

Velocidad de razón de cambio (SR)

Otro parámetro que refleja la capacidad del amplificador operacional de manejar señales variables es la velocidad de razón de cambio (Slew Rate), definida como

Velocidad de razón de cambio = velocidad máxima a la cual la salida del amplificador puede cambiar en volts por microsegundo (V/μs)

$$\text{SR} = \frac{\Delta V_o}{\Delta t} \quad \text{V}/\mu\text{s} \qquad \text{con } t \text{ en } \mu\text{s} \qquad \textbf{(10.23)}$$

La velocidad de razón de cambio proporciona un parámetro que especifica la velocidad máxima de cambio del voltaje de salida cuando es excitado por un gran señal de entrada escalón*.

*La ganancia en lazo cerrado es la que se obtiene con la salida conectada de nuevo a la entrada de alguna manera.

Si tratáramos de excitar la salida a una velocidad de cambio del voltaje mayor que la velocidad de razón de cambio, la salida no sería capaz de cambiar con suficiente rapidez y no variaría dentro del intervalo total esperado y el resultado sería el recorte o distorsión de la señal. En todo caso, la salida no sería un duplicado amplificado de la señal de entrada si se excediera la velocidad de razón de cambio del amplificador operacional.

EJEMPLO 10.13 Para un amplificador con una velocidad de razón de cambio de SR $= 2$ V/μs, ¿cuál es la ganancia de voltaje máxima en lazo cerrado que puede usarse cuando la señal de entrada varía 0.5 V en 10 μs?

Solución: Como $V_o = A_{CL}V_i$, podemos utilizar

$$\frac{\Delta V_o}{\Delta t} = A_{CL}\frac{\Delta V_i}{\Delta t}$$

a partir de la cual obtenemos

$$A_{CL} = \frac{\Delta V_o/\Delta t}{\Delta V_i/\Delta t} = \frac{\text{SR}}{\Delta V_i/\Delta t} = \frac{2\text{ V}/\mu\text{s}}{0.5\text{ V}/10\ \mu\text{s}} = \mathbf{40}$$

Cualquier ganancia de voltaje en lazo cerrado de magnitud mayor que 40 excitaría la salida a una razón de cambio mayor a la permitida por la velocidad de razón de cambio, de modo que la ganancia en lazo cerrado máxima es de 40.

Frecuencia máxima de la señal

La frecuencia máxima de la señal a la cual un amplificador operacional puede funcionar depende tanto del ancho de banda (BW) como de la velocidad de razón de cambio del amplificador operacional. Para una señal senoidal de forma general

$$v_o = K\,\text{sen}(2\pi f t)$$

se puede mostrar que la velocidad máxima de cambio del voltaje es

$$\text{velocidad máxima de cambio de señal} = 2\pi f K \qquad \text{V/s}$$

Para evitar la distorsión a la salida, la velocidad de cambio también debe ser menor que la velocidad de razón de cambio, es decir,

$$2\pi f K \leq \text{SR}$$
$$\omega K \leq \text{SR}$$

de modo que

$$f \leq \frac{\text{SR}}{2\pi K} \quad \text{Hz} \qquad \omega \leq \frac{\text{SR}}{K} \quad \text{rad/s} \tag{10.24}$$

Además, la frecuencia máxima f en la ecuación (10.24) también está limitada por el ancho de banda de ganancia unitaria.

EJEMPLO 10.14 Para la señal y el circuito de la figura 10.48, determine la frecuencia máxima que puede utilizarse. La velocidad de razón de cambio del amplificador operacional es SR $= 0.5$ V/μs.




FIG. 10.48
Circuito de amplificador operacional para el ejemplo 10.14.

Solución: Para una ganancia de magnitud

$$A_{CL} = \left|\frac{R_f}{R_1}\right| = \frac{240\ \text{k}\Omega}{10\ \text{k}\Omega} = 24$$

el voltaje de salida proporciona

$$K = A_{CL}V_i = 24(0.02\ \text{V}) = 0.48\ \text{V}$$

$$\text{Ec. (10.24):}\quad \omega \leq \frac{\text{SR}}{K} = \frac{0.5\ \text{V}/\mu\text{s}}{0.48\ \text{V}} = \mathbf{1.1 \times 10^6\ rad/s}$$

Como la frecuencia de señal $\omega = 300 \times 10^3\ \text{rad/s}$ es menor que el valor máximo previamente determinado, no habrá ninguna distorsión de salida.

10.8 ESPECIFICACIÓN DE UNIDADES DE AMPLIFICADORES OPERACIONALES

En esta sección analizamos cómo se leen las especificaciones del fabricante para una unidad de amplificador operacional típico. Un amplificador operacional de circuito integrado bipolar muy aceptado es el 741, descrito por la información proporcionada en la figura 10.49. El amplificador operacional está disponible en varias cápsulas y entre las más comunes se cuentan las de dos en línea (DIP) de 8 terminales y la plana de 10 terminales.

Valores nominales máximos absolutos

Los valores nominales máximos absolutos proporcionan información sobre qué fuentes de voltaje máximos pueden usarse, cuán grande puede ser la excursión de la señal de entrada y a cuánta potencia es capaz de operar el dispositivo. Según la versión particular del amplificador 741 utilizado, el voltaje de alimentación máximo es un voltaje doble de ±18 V o ±22 V. Además, el circuito integrado puede disipar internamente de 310 mW a 570 mW, según el paquete de circuito integrado que se haya utilizado. La tabla 10.2 resume algunos valores típicos a usarse en ejemplos y problemas.

TABLA 10.2
Valores nominales máximos absolutos

Voltaje de alimentación	±22 V
Disipación de potencia interna	500 mW
Voltaje de entrada diferencial	±30 V
Voltaje de entrada	±15 V

EJEMPLO 10.15 Determine la corriente extraída de una fuente de alimentación doble de ±12 V si el circuito integrado disipa 500 mW.

Solución: Si suponemos que cada fuente aporta la mitad de la potencia total al circuito integrado, entonces

$$P = VI$$
$$250\ \text{mW} = 12\ \text{V}(I)$$


de modo que cada fuente de corriente debe suministrar una corriente de

$$I = \frac{250\ \text{mW}}{12\ \text{V}} = \mathbf{20.83\ mA}$$

Características eléctricas

Las características eléctricas incluyen muchos de los parámetros antes descritos en este capítulo. El fabricante proporciona una combinación de valores típicos, mínimos o máximos de varios parámetros que se consideran como los más útiles. En la tabla 10.3 se da un resumen de ellos.

V_{IO} Compensación de voltaje de entrada: Esta compensación suele ser de 1 mV, pero puede llegar a ser tan alto como 6 mV. Entonces, la compensación de voltaje de salida se calcula con base en el circuito utilizado. Si la peor condición posible le es interesante, deberá utilizar el valor máximo. Los valores típicos son los más esperados cuando se utiliza el amplificador operacional.



valores nominales máximos absolutos de operación dentro de un intervalo de temperatura ambiente (a menos que se indique lo contrario)

		uA741M	uA741C	UNIDAD
Voltaje de alimentación VCC + (vea la nota 1)		22	18	V
Voltaje de alimentación VCC − (vea la nota 1)		− 22	− 18	V
Voltaje de entrada diferencial (vea la nota 2)		± 30	± 30	V
Voltaje de entrada por cualquier entrada (vea las notas 1 y 3)		± 15	± 15	V
Voltaje entre cualquiera de las terminales de anulación de compensación (N1/N2) y VCC.		± 0.5	± 0.5	V
Duración del cortocircuito de salida (vea la nota 4)		ilimitado	ilimitado	
Disipación de potencia total continua a (o a menos de) una temperatura ambiente de 25°C (vea la nota 5)		500	500	mW
Intervalo de temperatura ambiente de operación		− 55 a 125	0 a 70	°C
Intervalo de temperatura de almacenamiento		− 65 a 150	− 65 a 150	°C
Temperatura de los alambres de conexión a 1.6 mm. (1/16 pulg.) de la cápsula durante 60 segundos.	FH, FK, J, JG, o paquete U	300	300	°C
Temperatura de los alambres de conexión a 1.6 mm. (1/16 pulg.) de la cápsula durante 10 segundos.	D, N, o paquete P		260	°C

NOTAS: 1. Todos los valores de voltaje, a menos que se indique lo contrario, son con respecto al punto medio entre VCC + y VCC –.
2. Los voltajes diferenciales ocurren en la terminal de entrada no inversora con respecto a la terminal de entrada inversora.
3. La magnitud del voltaje de entrada nunca debe exceder la magnitud del voltaje de alimentación o de 15 volts, cualquiera que sea menor.
4. La salida puede ponerse en cortocircuito a tierra o a cualquier fuente de alimentación. Para el uA741M únicamente, la duración ilimitada del cortocircuito aplica a (o a menos de) 125°C temperatura de la cápsula, o 25°C de temperatura ambiente.
5. Para operación a más de 25°C de temperatura ambiente remítase a las curvas de reducción de la disipación, sección 2. En las cápsulas J y JG, los chips μA741M se montan en aleación; los chips μ741M se montan en vidrio.

FIG. 10.49
Especificaciones del amplificador operacional 741.

I_{IO} **Compensación de corriente de entrada**: Esta compensación suele darse como 20 nA, en tanto que el valor máximo esperado es de 200 nA.

I_{IB} **Corriente de polarización de entrada:** Por lo general, es de 80 nA y puede llegar a ser tan grande como 500 nA.

V_{ICR} **Intervalo de voltaje de entrada en modo común:** Este parámetro da el intervalo dentro del cual el voltaje de entrada puede variar aproximadamente de ± 12 V a ± 13 V (utilizando una fuente de alimentación de ± 15 V). Las entradas de mayor amplitud que este valor quizá distorsionen la salida y deberá evitarlas.

V_{OM} **Oscilación de voltaje de salida de máximo pico:** Este parámetro incluye la cantidad máxima en que la salida puede variar (utilizando una fuente de alimentación de ± 15 V). Dependiendo de la ganancia en lazo cerrado del circuito, habría que limitar la señal de entrada para evitar que la salida varíe en una cantidad no mayor a ± 12 V en el peor de los casos, o bien en ± 14 V.

características eléctricas a una temperatura ambiente especificada, VCC + = 15V, VCC– = – 15V

PARÁMETRO		CONDICIONES DE PRUEBA†		uA741M			uA741C			UNIDAD
				MÍN.	TÍP.	MÁX.	MÍN.	TÍP.	MÁX.	
V_{IO}	Compensación de voltaje de entrada	$V_O = 0$	25°C		1	5		1	6	mV
			Intervalo total			6			7.5	
$\Delta V_{IO(adj)}$	Intervalo de ajuste de compensación de voltaje	$V_O = 0$	25°C		± 15			± 15		mV
I_{IO}	Compensación de corriente de entrada	$V_O = 0$	25°C		20	200		20	200	nA
			Intervalo total			500			300	
I_{IB}	Corriente de polarización de entrada	$V_O = 0$	25°C		80	500		80	500	nA
			Intervalo total			1500			800	
V_{ICR}	Intervalo de voltaje de entrada en modo común		25°C	± 12	± 13		± 12	± 13		V
			Intervalo total	± 12			± 12			
V_{OM}	Excursión de voltaje de salida pico máxima	$R_L = 10\ k\Omega$	25°C	± 12	± 14		± 12	± 14		V
		$R_L \geq 10\ k\Omega$	Intervalo total	± 12			± 12			
		$R_L = 2\ k\Omega$	25°C	± 10	± 13		± 10	± 13		
		$R_L \geq 2\ k\Omega$	Intervalo total	± 10			± 10			
A_{VD}	Amplificación de voltaje diferencial de señal grande	$R_L \geq 2\ k\Omega$	25°C	50	200		20	200		V/mV
		$V_O = \pm 10\ V$	Intervalo total	25			15			
r_i	Resistencia de entrada		25°C	0.3	2		0.3	2		MΩ
r_o	Resistencia de salida	$V_O = 0$ Vea la nota 6	25°C		75			75		Ω
C_i	Capacitancia de entrada		25°C		1.4			1.4		pF
CMRR	Razón de rechazo en modo común	$V_{IC} = V_{ICR}$ mín	25°C	70	90		70	90		dB
			Intervalo total	70			70			
k_{SVS}	Sensibilidad de voltaje de alimentación $\Delta V_{IO}/\Delta V_{CC}$)	$V_{CC} = \pm 9$ V to ± 15 V	25°C		30	150		30	150	μV/V
			Intervalo total			150			150	
I_{OS}	Corriente de salida en cortocircuito		25°C		± 25	± 40		± 25	± 40	mA
I_{CC}	Corriente de alimentación	Sin carga, $V_O = 0$	25°C		1.7	2.8		1.7	2.8	mA
			Intervalo total			3.3			3.3	
P_D	Disipación de potencia total	Sin carga, $V_O = 0$	25°C		50	85		50	85	mW
			Intervalo total			100			100	

características de operación, $V_{CC+} = 15$ V, $V_{CC-} = -15$ V, $T_A = 25°C$

PARÁMETRO		CONDICIONES DE PRUEBA	uA741M			uA741C			UNIDAD
			MÍN.	TÍPICO	MÁX.	MÍN.	TÍPICO	MÁX.	
t_r	Tiempo de levantamiento	$V_I = 20$ mV, $R_L = 2\ k\Omega$,		0.3			0.3		μs
	Factor de sobrepaso	$C_L = 100$ pF, Vea la figura 1		5%			5%		
SR	Velocidad de razón de cambio en ganancia unitaria	$V_I = 10$ V, $R_L = 2\ k\Omega$, $C_L = 100$ pF, Vea la figura 1		0.5			0.5		V/μs

FIG. 10.49
(Continuación.)

A_{VD} **Amplificación de voltaje diferencial de señal grande:** Ésta es la ganancia de voltaje en lazo abierto del amplificador operacional. Aunque aparece un valor mínimo de 20 V/mV o de 20,000 V/V, el fabricante también da un valor típico de 200 V/mV, o de 200,000 V/V.

r_i **Resistencia de entrada:** En general, la resistencia de entrada del amplificador operacional cuando se mide en condiciones en lazo abierto es de 2 MΩ, pero podría ser tan pequeña como de 0.3 MΩ o de 300 kΩ. En un circuito en lazo cerrado, esta impedancia de entrada puede ser mucho más grande, como ya lo analizamos antes.

r_o **Resistencia de salida:** La resistencia de salida del amplificador operacional es en general de 75 Ω. El fabricante no da ningún valor mínimo o máximo para este amplificador

TABLA 10.3
Características eléctricas de un μA741: $V_{CC} = \pm 15\ V, T_A = 25°C$

Característica	Mínimo	Típico	Máximo	Unidad
V_{IO} Compensación de voltaje de entrada		1	6	mV
I_{IO} Compensación de corriente de entrada		20	200	nA
I_{IB} Corriente de polarización de entrada		80	500	nA
V_{ICR} Intervalo de voltaje de entrada en modo común	±12	±13		V
V_{OM} Excursión de salida pico máxima	±12	±14		V
A_{VD} Amplificación de voltaje diferencial de señal grande	20	200		V/mV
r_i Resistencia de entrada	0.3	2		MΩ
r_o resistencia de salida		75		Ω
C_i Capacitancia de entrada		1.4		pF
CMRR Razón de rechazo en modo común	70	90		dB
I_{CC} Corriente de alimentación		1.7	2.8	mA
P_D Disipación de potencia total		50	85	mW

operacional. Una vez más, en un circuito en lazo cerrado la impedancia de salida puede ser más baja, dependiendo de la ganancia del circuito.

C_i **Capacitancia de entrada:** Para consideraciones de alta frecuencia es útil saber que en general la capacitancia de la entrada para el amplificador operacional es de 1.4 pF; un valor pequeño, incluso comparado con la capacitancia parásita de alambrado.

CMRR **Razón de rechazo en modo común:** Este parámetro por lo general es de 90 dB, pero puede reducirse a 70 dB. Como 90 dB equivalen a 31,622.78, el amplificador operacional amplifica ruido (entradas comunes) por más de 30,000 veces menos que las entradas diferenciales.

I_{CC} **Corriente de alimentación:** El amplificador operacional extrae un total de 2.8 mA, en general de la fuente de voltaje doble, pero la corriente extraída podría ser tan pequeña como 1.7 mA. Este parámetro ayuda al usuario a determinar el tamaño de la fuente de voltaje que debe usar. También puede usarse para calcular la potencia disipada por el circuito integrado ($P_D = 2V_{CC}I_{CC}$).

P_D ***Disipación de potencia total:*** La potencia total disipada por el amplificador operacional en general es de 50 mW pero podría llegar a ser tan alta como 85 mW. Recurriendo al parámetro anterior, vemos que el amplificador operacional disipará aproximadamente 50 mW al extraer 1.7 mA de una fuente doble de 15 V. Con voltajes de alimentación más pequeños, la corriente extraída será menor y la potencia total disipada también lo será.

EJEMPLO 10.16 Utilizando las especificaciones que aparecen en la tabla 10.3, calcule la compensación de voltaje de salida normal para el circuito de la figura 10.50.




FIG. 10.50
Circuito de amplificador operacional para los ejemplos 10.16, 10.17 y 10.19.

Solución: La compensación de salida debido a V_{IO} se calcula como

$$\text{Ec. (10.16):}\quad V_o(\text{compensación}) = V_{IO}\frac{R_1 + R_f}{R_1} = (1\text{ mV})\left(\frac{12\text{ k}\Omega + 360\text{ k}\Omega}{12\text{ k}\Omega}\right) = 31\text{ mV}$$

El voltaje de salida debido a I_{IO} se calcula como

$$\text{Ec. (10.18):}\quad V_o(\text{compensación}) = I_{IO}R_f = 20\text{ nA}(360\text{ k}\Omega) = 7.2\text{ mV}$$

Suponiendo que estas dos compensaciones son de la misma polaridad en la salida, obtenemos para la compensación de voltaje de salida total

$$V_o(\text{compensación}) = 31\text{ mV} + 7.2\text{ mV} = \mathbf{38.2\text{ mV}}$$

EJEMPLO 10.17 Para las características típicas del amplificador operacional 741 ($r_o = 75\ \Omega$, $A = 200\text{ k}\Omega$), calcule los siguientes valores para el circuito de la figura 10.50:

a. A_{CL}.
b. Z_i.
c. Z_o.

Solución:

a. Ec. (10.8): $\frac{V_o}{V_i} = -\frac{R_f}{R_1} = -\frac{360\text{ k}\Omega}{12\text{ k}\Omega} = \mathbf{-30} \cong \frac{1}{\beta}$

b. $Z_i = R_1 = \mathbf{12\ k\Omega}$

c. $Z_o = \frac{r_o}{(1 + \beta A)} = \frac{75\ \Omega}{1 + \left(\frac{1}{30}\right)(200\text{ k}\Omega)} = \mathbf{0.011\ \Omega}$

Características de operación

Otro grupo de valores utilizados para describir la operación del amplificador operacional con señales variables se da en la tabla 10.4.

TABLA 10.4
Características de operación: $V_{CC} = \pm 15\ V, T_A = 25°C$

Parámetro	Mínimo	Típico	Máximo	Unidad
B_1 Ancho de banda de ganancia unitaria		1		MHz
t_r Tiempo de levantamiento		0.3		μs

EJEMPLO 10.18 Calcule la frecuencia de corte de un amplificador operacional cuyas características son las de las tablas 10.3 y 10.4.

Solución:

$$\text{Ec. (10.22):} \quad f_C = \frac{f_1}{A_{\text{VD}}} = \frac{B_1}{A_{\text{VD}}} = \frac{1\text{ MHz}}{20{,}000} = \mathbf{50\ Hz}$$

EJEMPLO 10.19 Calcule la frecuencia máxima de la señal de entrada para el circuito de la figura 10.50 con una entrada de $V_i = 25$ mV.

Solución: Para una ganancia en lazo cerrado de $A_{\text{CL}} = 30$ y una entrada de $V_i = 25$ mV, el factor de ganancia de salida se calcula como

$$K = A_{\text{CL}}V_i = 30(25\text{ mV}) = 750\text{ mV} = 0.750\text{ V}$$

Con la ecuación (10.24), obtenemos la frecuencia máxima $f_{\text{máx}}$ de la señal como

$$f_{\text{máx}} = \frac{\text{SR}}{2\pi K} = \frac{0.5\text{ V}/\mu\text{s}}{2\pi(0.750\text{ V})} = \mathbf{106\ kHz}$$

Desempeño del amplificador operacional

El fabricante proporciona varias descripciones gráficas para describir el desempeño del amplificador operacional. La figura 10.51 incluye algunas curvas de desempeño típicas que comparan varias características como una función del voltaje de alimentación. Se ve que la ganancia de voltaje en lazo abierto se incrementa con un valor del voltaje de alimentación incrementado. Mientras que la información tabular anterior proporciona información con un voltaje de alimentación particular, la curva de desempeño muestra cómo se ve afectada la ganancia de voltaje cuando se utiliza un intervalo de valores de voltaje de alimentación.




FIG. 10.51
Curvas de desempeño.


EJEMPLO 10.20 Utilizando la figura 10.51, determine la ganancia de voltaje en lazo abierto con un voltaje de alimentación de $V_{CC} = \pm 12$ V.

Solución: Para la curva de la figura 10.51, $A_{\text{VD}} \approx 104$ dB. Ésta es una ganancia de voltaje lineal de

$$A_{\text{VD}}\,(\text{dB}) = 20 \log_{10} A_{\text{VD}}$$
$$104 \text{ dB} = 20 \log A_{\text{VD}}$$
$$A_{\text{VD}} = \text{antilog} \frac{104}{20} = \mathbf{158.5 \times 10^3}$$

Otra curva de desempeño en la figura 10.51 muestra cómo varía el consumo de potencia en función del voltaje de alimentación. Como se muestra, el consumo de potencia se incrementa con valores mayores de voltaje de alimentación. Por ejemplo, mientras que la disipación de potencia es de alrededor de 50 mA con $V_{CC} = \pm 15$ V, se reduce a aproximadamente 5 mW con $V_{CC} = \pm 5$ V. Otras dos curvas muestran cómo afecta la frecuencia a las resistencias de entrada y salida: la impedancia de entrada se reduce y la resistencia de salida se incrementa a frecuencias más altas.

10.9 OPERACIÓN DIFERENCIAL Y EN MODO COMÚN


Una de las características más importantes de una conexión del circuito diferencial, como se da en un amplificador operacional, es la capacidad del circuito de amplificar en gran medida las señales opuestas en las dos entradas al mismo tiempo que sólo amplifica ligeramente las señales comunes a ambas entradas. Un amplificador operacional proporciona un componente de entrada que se debe a la amplificación de la diferencia de las señales aplicadas a las entradas positiva y negativa, y un componente debido a las señales comunes a ambas entradas. Como la amplificación de las señales de entrada opuestas es mucho mayor que la de las señales de entrada comunes, el circuito proporciona un rechazo en modo común como se describe por medio de un valor numérico llamado razón de rechazo en modo común (CMRR).

Entradas diferenciales

Cuando se aplican señales distintas al amplificador operacional, la diferencia de las señales resultante es la diferencia entre las dos entradas.

$$V_d = V_{i_1} - V_{i_2} \tag{10.25}$$

Entradas comunes

Cuando las dos señales son iguales, se puede definir un elemento de señal común debido a las dos entradas para definir como el promedio de la suma de las dos señales.

$$V_c = \tfrac{1}{2}(V_{i_1} + V_{i_2}) \qquad \textbf{(10.26)}$$

Voltaje de salida

Como cualesquier señales aplicadas a un amplificador operacional tienen en general tanto componentes en fase como desfasadas, la salida resultante se expresa como

$$V_o = A_d V_d + A_c V_c \qquad \textbf{(10.27)}$$

donde $V_d =$ diferencia de voltaje dada por la ecuación (10.25)
$V_c =$ voltaje común dado por la ecuación (10.26)
$A_d =$ ganancia diferencial del amplificador
$A_c =$ ganancia en modo común del amplificador.

Entradas de polaridad opuesta

Si las entradas de polaridad opuesta aplicadas a un amplificador operacional son señales idealmente opuestas, $-V_{i_2} = V_s$, la diferencia de voltaje resultante es

$$\text{Ec. (10.25):} \quad V_d = V_{i_1} - V_{i_2} = V_s - (-V_s) = 2V_s$$

y el voltaje común resultante es

$$\text{Ec. (10.26):} \quad V_c = \tfrac{1}{2}(V_{i_1} + V_{i_2}) = \tfrac{1}{2}[V_s + (-V_s)] = 0$$

de modo que el voltaje de salida resultante es

$$\text{Ec. (10.27):} \quad V_o = A_d V_d + A_c V_c = A_d(2V_s) + 0 = 2A_d V_s$$

Esto demuestra que cuando las entradas son señales opuestas ideales (no un elemento común), la salida es la ganancia diferencial por dos veces la señal de entrada aplicada a una de las entradas.

Entradas de la misma polaridad

Si se aplican entradas de la misma polaridad a un amplificador operacional, $V_{i_1} = V_{i_2} = V_s$, el voltaje diferencial resultante es

$$\text{Ec. (10.25):} \quad V_d = V_{i_1} - V_{i_2} = V_s - V_s = 0$$

y el voltaje común resultante es

$$\text{Ec. (10.26):} \quad V_c = \tfrac{1}{2}(V_{i_1} + V_{i_2}) = \tfrac{1}{2}(V_s + V_s) = V_s$$

de modo que el voltaje de salida resultante es

$$\text{Ec. (10.27):} \quad V_o = A_d V_d + A_c V_c = A_d(0) + A_c V_s = A_c V_s$$

De este modo se demuestra que cuando las entradas son señales en fases ideales (no señales diferenciales), la salida es la ganancia en modo común por la señal de entrada V_i, la cual indica que sólo ocurre operación en modo común.

Rechazo en modo común

Las soluciones anteriores proporcionan las relaciones que se pueden emplear para medir A_d y A_c en circuitos con amplificadores operacionales.

1. *Para medir A_d:* Haga $V_{i_1} = -V_{i_2} = V_s = 0.5$ V, de modo que

$$\text{Ec. (10.25):} \quad V_d = (V_{i_1} - V_{i_2}) = (0.5\text{ V} - (-0.5\text{ V}) = 1\text{ V}$$

y

$$\text{Ec. (10.26):} \quad V_c = \tfrac{1}{2}(V_{i_1} + V_{i_2}) = \tfrac{1}{2}[0.5\text{ V} + (-0.5\text{ V})] = 0\text{ V}$$

En estas condiciones el voltaje de salida es

$$\text{Ec. (10.27):} \quad V_o = A_d V_d + A_c V_c = A_d(1\text{ V}) + A_c(0) = A_d$$

Por tanto, con los voltajes de entrada $V_{i_1} = -V_{i_2} = 0.5$ V, obtenemos un voltaje de salida numéricamente igual al valor de A_d.

2. *Para medir* A_c: Haga $V_{i_1} = V_{i_2} = V_s = 1$ V, de modo que

$$\text{Ec. (10.25):} \quad V_d = (V_{i_1} - V_{i_2}) = (1\text{ V} - 1\text{ V}) = 0\text{ V}$$

y

$$\text{Ec. (10.26):} \quad V_c = \tfrac{1}{2}(V_{i_1} + V_{i_2}) = \tfrac{1}{2}(1\text{ V} + 1\text{ V}) = 1\text{ V}$$

En estas condiciones el voltaje de salida es

$$\text{Ec. (10.27):} \quad V_o = A_dV_d + A_cV_c = A_d(0\text{ V}) + A_c(1\text{ V}) = A_c$$

Por tanto, con los voltajes de entrada $V_{i_1} = V_{i_2} = 1$ V obtenemos un voltaje de salida numéricamente igual al valor de A_c.

Razón de rechazo en modo común

Habiendo obtenido A_d y A_c (como en el procedimiento de medición explicado), ahora podemos calcular un valor para la razón de rechazo en modo común (CMRR), la cual se define mediante la siguiente ecuación:

$$\text{CMRR} = \frac{A_d}{A_c} \tag{10.27a}$$

El valor de la CMRR también se puede expresar en términos logarítmicos como

$$\text{CMRR (log)} = 20 \log_{10} \frac{A_d}{A_c} \quad \text{(dB)} \tag{10.28}$$

EJEMPLO 10.21 Calcule la CMRR para las lecturas del circuito mostradas en la figura 10.52.




FIG. 10.52
Operación (a) diferencial y (b) en modo común.

Solución: A partir de las mediciones mostradas en la figura 10.52a y siguiendo el paso 1 del procedimiento anterior, obtenemos

$$A_d = \frac{V_o}{V_d} = \frac{8\text{ V}}{1\text{ mV}} = 8000$$

La medición mostrada en la figura 10.52b, aplicando el paso 2 del procedimiento anterior, nos da

$$A_c = \frac{V_o}{V_c} = \frac{12\text{ mV}}{1\text{ mV}} = 12$$

Utilizando las ecuaciones (10.27a y 10.28a), obtenemos el valor de la CMRR,

$$\text{CMRR} = \frac{A_d}{A_c} = \frac{8000}{12} = \mathbf{666.7}$$

la cual también se puede expresar como

$$\text{CMRR} = 20\log_{10}\frac{A_d}{A_c} = 20\log_{10}666.7 = \mathbf{56.48\text{ dB}}$$

Debe quedar claro que la operación deseada será con A_d muy grande y A_c muy pequeña. Es decir, los componentes de la señal de polaridad opuesta aparecerán en gran medida amplificadas a la salida, mientras que los componentes de la señal que están en fase en su mayoría se cancelan de modo que la ganancia en modo común A_c es muy pequeña. Idealmente, el valor de la CMRR es infinito. De hecho, cuanto más grande sea el valor de CMRR, mejor será la operación del circuito.

Podemos expresar el voltaje de salida en función del valor de la CMRR como sigue:

$$\text{Ec. (10.27):}\quad V_o = A_dV_d + A_cV_c = A_dV_d\left(1 + \frac{A_cV_c}{A_dV_d}\right)$$

Utilizando la ecuación (10.27a), podemos escribir la anterior como

$$V_o = A_dV_d\left(1 + \frac{1}{\text{CMRR}}\frac{V_c}{V_d}\right) \qquad \textbf{(10.29)}$$

Aun cuando los componentes de la señal V_d y V_c están presentes, la ecuación (10.29) muestra que para valores grandes de la CMRR, el voltaje de salida se deberá principalmente a la señal de diferencia con la componente en modo común reducida o rechazada en gran medida. Algunos ejemplos prácticos aclararán esta idea.

EJEMPLO 10.22 Determine el voltaje de salida de un amplificador operacional para voltajes de entrada de $V_{i_1} = 150\ \mu\text{V}$ y $V_{i_2} = 140\ \mu\text{V}$. La ganancia diferencial del amplificador es $A_d = 4000$ y el valor de la CMRR es:

a. 100.
b. 10^5.

Solución:

$$\text{Ec. (10.25):}\quad V_d = V_{i_1} - V_{i_2} = (150 - 140)\ \mu\text{V} = 10\ \mu\text{V}$$

$$\text{Ec. (10.26):}\quad V_c = \frac{1}{2}(V_{i_1} + V_{i_2}) = \frac{150\ \mu\text{V} + 140\ \mu\text{V}}{2} = 145\ \mu\text{V}$$

a. $$\text{Ec. (10.29):}\quad V_o = A_dV_d\left(1 + \frac{1}{\text{CMRR}}\frac{V_c}{V_d}\right)$$

$$= (4000)(10\ \mu\text{V})\left(1 + \frac{1}{100}\frac{145\ \mu\text{V}}{10\ \mu\text{V}}\right)$$

$$= 40\text{ mV}(1.145) = \mathbf{45.8\text{ mV}}$$

b. $$V_o = (4000)(10\ \mu\text{V})\left(1 + \frac{1}{10^5}\frac{145\ \mu\text{V}}{10\ \mu\text{V}}\right) = 40\text{ mV}(1.000145) = \mathbf{40.006\text{ mV}}$$

El ejemplo 10.22 demuestra que cuanto más grande sea el valor de CMRR, más se acercará el voltaje de salida a la diferencia de las entradas por la ganancia diferencial con la señal en modo común que se está rechazando.

10.10 RESUMEN

Conclusiones y conceptos importantes

1. La operación diferencial implica el uso de entradas de polaridad opuesta.
2. La operación en modo común implica el uso de entradas de la misma polaridad.
3. El rechazo en modo común compara la ganancia para entradas diferenciales con la de entradas comunes.
4. Un amp-op es un **amp**lificador **op**eracional.
5. Las características básicas de un amplificador operacional son:
   Una muy alta impedancia de entrada (por lo general de megaohms).
   Una muy alta ganancia de voltaje (por lo general de algunos cientos de miles y más).
   Una baja impedancia de salida (por lo general de menos de 100 **Ω**).
6. La tierra virtual es un concepto basado en el hecho práctico de que el voltaje de entrada diferencial entre las entradas (+) y (−) es casi (virtualmente) de cero volts, cuando se calcula como el voltaje de salida (cuando mucho, el de la fuente de voltaje) dividido entre la muy alta ganancia de voltaje del amplificador operacional.
7. Las conexiones básicas del amplificador operacional incluyen:
   Amplificador inversor.
   Amplificador no inversor.
   Amplificador de ganancia unitaria.
   Amplificador sumador.
   Amplificador integrador.
8. Las especificaciones del amplificador operacional incluyen:
   Compensación de voltajes y corrientes
   Parámetros de frecuencia
   Ganancia y ancho de banda
   Velocidad de razón de cambio

Ecuaciones:

$$\text{CMRR} = 20 \log_{10} \frac{A_d}{A_c}$$

Amplificador inversor:

$$\frac{V_o}{V_i} = -\frac{R_f}{R_1}$$

Amplificador no inversor:

$$\frac{V_o}{V_i} = 1 + \frac{R_f}{R_1}$$

Seguidor unitario:

$$V_o = V_1$$

Amplificador sumador:


$$V_o = -\left(\frac{R_f}{R_1} V_1 + \frac{R_f}{R_2} V_2 + \frac{R_f}{R_3} V_3\right)$$

Amplificador integrador:

$$v_o(t) = -\frac{1}{RC} \int v_1(t)\, dt$$

$$\text{Velocidad de variación (SR)} = \frac{\Delta V_o}{\Delta t} \qquad \text{V}/\mu\text{s}$$

10.11 ANÁLISIS POR COMPUTADORA



PSpice para Windows

Programa 10.1 Amplificador operacional inversor Primero se considera el amplificador inversor que se muestra en la figura 10.53. Con el desplegado del voltaje en encendido en la pantalla, el resultado después de ejecutar un análisis muestra que para una entrada de 2 V y una ganancia de −5,

$$A_v = -R_F/R_1 = -500\,\text{k}\Omega/100\,\text{k}\Omega = -5$$

La salida es exactamente de −10 V:

$$V_o = A_v V_i = -5(2\text{ V}) = -10\text{ V}$$

La entrada a la terminal negativa es de −50.01 μV, la cual es virtualmente tierra, o 0 V.

En la figura 10.54 aparece dibujado un circuito de amplificador operacional inversor práctico. Utilizando los mismos valores de resistor como en la figura 10.53, con una unidad de amplificador operacional práctico, el μA741, obtenemos la salida resultante de −9.96 V, cercana al valor ideal de −10 V. Esta leve diferencia con respecto al valor ideal se debe a la ganancia y la impedancia de entrada reales de la unidad del amplificador operacional μA741.




FIG. 10.53
Amplificador operacional inversor que utiliza el modelo ideal.

FIG. 10.54
Circuito de amplificador operacional inversor práctico.

Antes de realizar el análisis, al seleccionar el menú **Analysis Setup, Transfer Function** y luego las opciones **Output** de **V(RF:2)** e **Input Source** de V_i obtendremos las características de señal pequeña en la lista de resultados. Se ve que la ganancia del circuito es

$$V_o/V_i = -5$$

$$\text{Resistencia de entrada con } V_i = 1 \times 10^5$$

$$\text{Resistencia de salida con } V_o = 4.95 \times 10^{-3}$$

Programa 10.2 Amplificador operacional no inversor La figura 10.55 muestra un circuito de amplificador operacional no inversor. En la figura se muestran los voltajes de polarización. La ganancia teórica del circuito del amplificador debe ser

$$A_v = (1 + R_F/R_1) = 1 + 500\,\text{k}\Omega/100\,\text{k}\Omega = 6$$

Para una entrada de 2 V, la salida resultante será

$$V_o = A_v V_i = 5(2\text{ V}) = 10\text{ V}$$

La salida no está invertida con respecto a la entrada.

Programa 10-3 Circuito de amplificador operacional sumador En la figura 10.56 se muestra un amplificador operacional sumador como el del ejemplo 10.3. En la figura 10.56 también se muestran los voltajes de polarización, y que la salida es de 3 V, tal como se calculó en el ejemplo 10.3. Observe lo bien que funciona el concepto de tierra virtual con la entrada negativa de sólo 3.791 μV.




FIG. 10.55
Esquema creado por Design Center para un circuito de amplificador operacional no inversor.




FIG. 10.56
Amplificador sumador para el programa 10.3.




FIG. 10.57
Amplificador de ganancia unitaria.

Programa 10.4 Circuito de amplificador operacional de ganancia unitaria La figura 10.57 muestra un circuito de amplificador operacional de ganancia unitaria con los voltajes de polarización desplegados. Para una entrada de +2 V, la salida es exactamente de +2 V.

Programa 10.5 Circuito de amplificador operacional integrador En la figura 10.58 se muestra un integrador de amplificador operacional. La entrada se selecciona como **VPULSE**, la cual se establece como entrada escalonada como sigue: haga **ac** = 0, **dc** = 0, **V1** = 0 V, **V2** = 2 V, **TD** = 0, **TR** = 0, **TF** = 0, **PW** = 10 ms y **PER** = 20 mS. De este modo se obtiene un escalón de 0 a 2 V, sin retardo, tiempo de levantamiento o tiempo de caída, con un periodo de 10 ms y repetición después de un periodo de 20 ms. Para este problema, el voltaje se eleva de forma instantánea a 2 V, luego permanece allí durante un tiempo suficientemente largo para la que salida

FIG. 10.58
Circuito integrador de amplificador operacional.

se reduzca como voltaje de la rampa desde el nivel de alimentación máximo de $+20$ V hasta el nivel más bajo de -20 V. En teoría, la salida para el circuito de la figura 10.58 es

$$v_o(t) = -1/RC \int v_i(t)\, dt$$

$$v_o(t) = -1/(10\,\mathrm{k\Omega})(0.01\,\mu\mathrm{F}) \int 2\, dt = -10{,}000 \int 2\, dt = -20{,}000t$$

Éste es un voltaje de rampa negativo que decae a una velocidad (pendiente) de $-20{,}000$ V/s. Este voltaje de rampa se reducirá desde $+20$ V hasta -20 V en

$$40\,\mathrm{V}/20{,}000 = 2 \times 10^{-3} = 2\,\mathrm{ms}$$

La figura 10.59 muestra la forma de onda escalón de entrada y la resultante forma de onda de rampa de salida obtenidas utilizando **PROBE**.






FIG. 10.59
Forma de onda obtenida utilizando Probe para un circuito integrador.

Multisim

El mismo circuito integrador se puede construir y operar con Multisim. La figura 10.60a muestra el circuito integrador construido con Multisim, con un osciloscopio conectado a la salida del amplificador operacional. La gráfica obtenida con el osciloscopio se muestra en la figura 10.60b; es la forma de onda de salida lineal que va de $+20$ V hasta -20 V en un periodo de aproximadamente 2 ms.



(a)



(b)

FIG. 10.60
Circuito integrador creado con Multisim: (a) circuito; (b) forma de onda.

Programa 10.6 Circuito de amplificador operacional de múltiples etapas En la figura 10.61 se muestra un circuito de amplificador operacional de múltiples etapas. La entrada a la etapa 1 de 200 mV proporciona una salida de 200 mV a las etapas 2 y 3. La etapa 2 es un amplificador inversor con ganancia de $-200\,\text{k}\Omega/20\,\text{k}\Omega = -10$, con una salida de la etapa 2 de $-10(200\text{ mV}) = -2$ V. La etapa 3 es un amplificador no inversor con ganancia de $(1 + 200\,\text{k}\Omega/10\,\text{k}\Omega = 21)$, y el resultado es una salida de 21 (200 mV) = 4.2 V.




FIG. 10.61
Circuito de amplificador operacional de múltiples etapas.

PROBLEMAS

Nota: Los asteriscos indican los problemas más difíciles.

10.5 Circuitos prácticos de amplificadores operacionales

1. ¿Cuál es el voltaje de salida en el circuito de la figura 10.62?




FIG. 10.62
Problemas 1 y 23.

2. ¿Cuál es el intervalo del ajuste de la ganancia de voltaje en el circuito de la figura 10.63?




FIG. 10.63
Problema 2.

3. ¿Qué voltaje de entrada produce una salida de 2 V en el circuito de la figura 10.64?




FIG. 10.64
Problema 3.

4. ¿Cuál es el intervalo del voltaje de salida en el circuito de la figura 10.65, si la entrada puede variar de 0.1 a 0.5 V?




FIG. 10.65
Problema 4.

5. ¿Qué voltaje resulta en el circuito de la figura 10.66 para una entrada de $V_1 = -0.3$ V?




FIG. 10.66
Problemas 5, 6, y 24.

6. ¿Qué entrada se debe aplicar a la entrada de la figura 10.66 para obtener una salida de 2.4 V?

7. ¿Qué intervalo de voltaje de salida se desarrolla en el circuito de la figura 10.67?




FIG. 10.67
Problema 7.

8. Calcule el voltaje de salida desarrollado por el circuito de la figura 10.68 para $R_f = 330\ \text{k}\Omega$.




FIG. 10.68
Problemas 8, 9 y 25.

9. Calcule el voltaje de salida del circuito de la figura 10.68 para $R_f = 68\ \text{k}\Omega$.

10. Trace la forma de onda de salida que resulta en la figura 10.69.




FIG. 10.69
Problema 10.

11. ¿Qué voltaje de salida resulta en el circuito de la figura 10.70 para $V_1 = +0.5$ V?




FIG. 10.70
Problema 11.

12. Calcule el voltaje de salida para el circuito de la figura 10.71.




FIG. 10.71
Problemas 12 y 26.

13. Calcule los voltajes de salida V_1 y V_2 en el circuito de la figura 10.72.




FIG. 10.72
Problema 13.

14. Calcule el voltaje de salida V_o en el circuito de la figura 10.73.




FIG. 10.73
Problemas 14 y 27.

15. Calcule V_o en el circuito de la figura 10.74.




FIG. 10.74
Problema 15.

10.6 Especificaciones de amplificadores operacionales; parámetros de compensación de cd

***16.** Calcule la compensación de voltaje total para el circuito de la figura 10.75 para un amplificador operacional con valores especificados de compensación de voltaje de entrada $V_{IO} = 6$ mV y compensación de corriente de entrada $I_{IO} = 120$ nA.

***17.** Calcule la corriente de polarización de entrada en cada entrada de un amplificador operacional que tiene valores especificados de $I_{IO} = 4$ nA y de $I_{IO} = 20$ nA.




FIG. 10.75
Problemas 16, 20, 21 y 22.

10.7 Especificaciones de amplificadores operacionales; parámetros de frecuencia

18. Determine la frecuencia de corte de un amplificador operacional que tiene valores especificados $B_1 = 800$ kHz y $A_{VD} = 150$ V/mV.

***19.** Para un amplificador con una velocidad de razón de cambio SR = 2.4 V/μs, ¿cuál es la ganancia máxima de voltaje en lazo cerrado que se puede utilizar cuando la señal de entrada varía 0.3 V en 10 μs?

***20.** Para una entrada de $V_1 = 50$ mV en el circuito de la figura 10.75, determine la frecuencia máxima que se puede utilizar. La velocidad de razón de cambio del amplificador operacional es SR = 0.4 V/μs.

***21.** Usando las especificaciones de la tabla 10.3, calcule la compensación de voltaje típico para la conexión del circuito de la figura 10.75.

***22.** Por las características típicas del amplificador operacional 741, calcule los siguientes valores para el circuito de la figura 10.75.

a. A_{CL}.
b. Z_i.
c. Z_o.

10.9 Operación diferencial y en modo común

23. Calcule la CMRR (en dB) con las mediciones del circuito de $V_d = 1$ mV, $V_o = 120$ mV y $V_C = 1$ mV, $V_o = 20\ \mu$V.

24. Determine el voltaje de salida de un amplificador operacional para voltajes de entrada de $V_{i_1} = 200\ \mu$V y $V_{i_2} = 140\ \mu$V. La ganancia diferencial del amplificador es $A_d = 6000$ y el valor de su CMRR es:

a. 200.
b. 10^5.

10.11 Análisis por computadora

***25.** Use Schematic Capture o Multisim y trace un circuito para determinar el voltaje de salida en el circuito de la figura 10.62.

***26.** Use Schematic Capture o Multisim para calcular el voltaje de salida en el circuito de la figura 10.66 para la entrada de $V_1 = 0.5$ V.

***27.** Use Schematic Capture o Multisim para calcular el voltaje de salida en el circuito de la figura 10.68 para $R_f = 68$ kΩ.

***28.** Use Schematic Capture o Multisim para calcular el voltaje de salida en el circuito de la figura 10.71.

***29.** Use Schematic Capture o Multisim para calcular el voltaje de salida en el circuito de la figura 10.73.

***30.** Use Schematic Capture o Multisim para calcular el voltaje de salida en el circuito de la figura 10.74.

***31.** Use Schematic Capture o Multisim para obtener la forma de onda de salida de una entrada escalón de 2 V para un circuito integrador, como se muestra en la figura 10.39 con valores de $R = 40$ kΩ y $C = 0.003\ \mu$F.

Aplicaciones del amplificador operacional

11

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

En este capítulo usted aprenderá:

- Acerca de los amplificadores de ganancia constante, sumadores y aisladores.
- Cómo funciona un filtro activo.

11.1 MULTIPLICADOR DE GANANCIA CONSTANTE

Uno de los circuitos del amplificador operacional más común es el multiplicador de ganancia constante inversor, el cual proporciona una ganancia o multiplicación precisa. La figura 11.1 muestra una conexión de circuito estándar, con la ganancia resultante dada por

$$A = -\frac{R_f}{R_1} \tag{11.1}$$




FIG. 11.1
Amplificador de ganancia fija.

EJEMPLO 11.1 Determine el voltaje de salida para el circuito de la figura 11.2 con una entrada senoidal de 2.5 mV.




FIG. 11.2
Circuito para el ejemplo 11.2.

Solución: El circuito de la figura 11.2 utiliza un amplificador operacional 741 para proporcionar una ganancia constante o fija calculada a partir de la ecuación (11.1) como

$$A = -\frac{R_f}{R_1} = -\frac{200\,\text{k}\Omega}{2\,\text{k}\Omega} = -100$$

El voltaje de salida es por tanto

$$V_o = AV_i = -100(2.5\,\text{mV}) = -250\,\text{mV} = \mathbf{-0.25\,V}$$

El circuito de la figura 11.3 proporciona un multiplicador de ganancia constante no inversor, con la ganancia dada por

$$A = 1 + \frac{R_f}{R_1} \qquad \textbf{(11.2)}$$




FIG. 11.3
Amplificador de ganancia fija no inversor.

EJEMPLO 11.2 Calcule el voltaje de salida del circuito de la figura 11.4 para una entrada de 120 μV.

Solución: La ganancia del circuito del amplificador operacional se calcula usando la ecuación (11.2) como

$$A = 1 + \frac{R_f}{R_1} = 1 + \frac{240\,\text{k}\Omega}{2.4\,\text{k}\Omega} = 1 + 100 = 101$$

El voltaje de salida es por tanto

$$V_o = AV_i = 101(120\,\mu\text{V}) = \mathbf{12.12\,mV}$$




FIG. 11.4
Circuito para el ejemplo 11.2.

Ganancia de múltiples etapas

Cuando varias etapas se conectan en serie, la ganancia total es el producto de las ganancias de cada una de las etapas. La figura 11.5 muestra una conexión de tres etapas. La primera está conectada para que proporcione ganancia no inversora como la de la ecuación (11.1). Las dos etapas siguientes proporcionan una ganancia inversora dada por la ecuación (11.1). La ganancia del circuito total es, por tanto, no inversora y se calcula como

$$A = A_1 A_2 A_3$$

donde $A_1 = 1 + R_f/R_1, A_2 = -R_f/R_2$, y $A_3 = -R_f/R_3$.




FIG. 11.5
Conexión de ganancia constante con múltiples etapas.

EJEMPLO 11.3 Calcule el voltaje de salida valiéndose del circuito de la figura 11.5 con resistores de valor $R_f = 470\ \text{k}\Omega$, $R_1 = 4.3\ \text{k}\Omega$, $R_2 = 33\ \text{k}\Omega$, y $R_3 = 33\ \text{k}\Omega$ para una entrada de 80 μV.

Solución: La ganancia del amplificador se calcula como

$$A = A_1 A_2 A_3 = \left(1 + \frac{R_f}{R_1}\right)\left(-\frac{R_f}{R_2}\right)\left(-\frac{R_f}{R_3}\right)$$
$$= \left(1 + \frac{470\ \text{k}\Omega}{4.3\ \text{k}\Omega}\right)\left(-\frac{470\ \text{k}\Omega}{33\ \text{k}\Omega}\right)\left(-\frac{470\ \text{k}\Omega}{33\ \text{k}\Omega}\right)$$
$$= (110.3)(-14.2)(-14.2) = 22.2 \times 10^3$$

de modo que

$$V_o = AV_i = 22.2 \times 10^3 (80\ \mu\text{V}) = \mathbf{1.78\ V}$$

EJEMPLO 11.4 Muestre la conexión de los amplificadores operacionales contenidos en el paquete cuádruple LM124 como un amplificador de tres etapas con ganancias de +10, −18 y −27. Use un resistor de realimentación de 270 kΩ para los tres circuitos. ¿Qué salida de voltaje resultará para una entrada de 150 μV?

Solución: Para la ganancia de +10,

$$A_1 = 1 + \frac{R_f}{R_1} = +10$$

$$\frac{R_f}{R_1} = 10 - 1 = 9$$

$$R_1 = \frac{R_f}{9} = \frac{270\,\text{k}\Omega}{9} = 30\,\text{k}\Omega$$

Para la ganancia de −18,

$$A_2 = -\frac{R_f}{R_2} = -18$$

$$R_2 = \frac{R_f}{18} = \frac{270\,\text{k}\Omega}{18} = 15\,\text{k}\Omega$$

Para la ganancia de −27,

$$A_3 = -\frac{R_f}{R_3} = -27$$

$$R_3 = \frac{R_f}{27} = \frac{270\,\text{k}\Omega}{27} = 10\,\text{k}\Omega$$

El circuito que muestra las terminales de conexión y todos los componentes utilizados se da en la figura 11.6. Para una entrada de $V_1 = 150\,\mu\text{V}$, el voltaje de salida es

$$V_o = A_1A_2A_3V_1 = (10)(-18)(-27)(150\,\mu\text{V}) = 4860(150\,\mu\text{V})$$
$$= \mathbf{0.729\,V}$$




FIG. 11.6
Circuito para el ejemplo 11.4 (con un LM124).

También se podrían utilizar varias etapas de amplificadores operacionales para obtener ganancias distintas, como se demuestra en el siguiente ejemplo.

EJEMPLO 11.5 Muestre la conexión de tres etapas de amplificadores operacionales utilizando un circuito integrado LM348 para que proporcione salidas de 10, 20 y 50 veces más grandes que la entrada. Use un resistor de realimentación $R_f = 500\,\text{k}\Omega$ en todas las etapas.

Solución: El resistor para cada etapa se calcula como sigue

$$R_1 = -\frac{R_f}{A_1} = -\frac{500\text{ k}\Omega}{-10} = 50\text{ k}\Omega$$

$$R_2 = -\frac{R_f}{A_2} = -\frac{500\text{ k}\Omega}{-20} = 25\text{ k}\Omega$$

$$R_3 = -\frac{R_f}{A_3} = -\frac{500\text{ k}\Omega}{-50} = 10\text{ k}\Omega$$

El circuito resultante se traza en la figura 11.7.




FIG. 11.7
Circuito para el ejemplo 10.5 (con un LM348).

11.2 SUMA DE VOLTAJES

Otro uso preferido de un amplificador operacional es como amplificador sumador. La figura 11.8 muestra la conexión, con la salida como la suma de las tres entradas, cada una multiplicada por una ganancia diferente. El voltaje de salida es

$$V_o = -\left(\frac{R_f}{R_1}V_1 + \frac{R_f}{R_2}V_2 + \frac{R_f}{R_3}V_3\right) \tag{11.3}$$




FIG. 11.8
Amplificador sumador.

EJEMPLO 11.6 Calcule el voltaje de salida del circuito de la figura 11.9. Las entradas son $V_1 = 50$ mV sen(1000*t*) y $V_2 = 10$ mV sen(3000*t*).




FIG. 11.9
Circuito para el ejemplo 11.6.

Solución: El voltaje de salida es

$$V_o = -\left(\frac{330\,\text{k}\Omega}{33\,\text{k}\Omega}V_1 + \frac{330\,\text{k}\Omega}{10\,\text{k}\Omega}V_2\right) = -(10\,V_1 + 33\,V_2)$$

$$= -[10(50\,\text{mV})\,\text{sen}\,(1000t) + 33(10\,\text{mV})\,\text{sen}\,(3000t)]$$

$$= \mathbf{-[0.5\,sen\,(1000\mathit{t}) + 0.33\,sen\,(3000\mathit{t})]}$$

Resta de voltaje

Se pueden restar dos señales una de otra de varias maneras. La figura 11.10 muestra dos etapas del amplificador operacional para restar señales de entrada. La salida resultante la da




FIG. 11.10
Circuito para restar dos señales.

www.elsolucionario.net

$$V_o = -\left[\frac{R_f}{R_3}\left(-\frac{R_f}{R_1}V_1\right) + \frac{R_f}{R_2}V_2\right]$$

$$V_o = -\left(\frac{R_f}{R_2}V_2 - \frac{R_f}{R_3}\frac{R_f}{R_1}V_1\right) \quad \textbf{(11.4)}$$

EJEMPLO 11.7 Determine la salida del circuito de la figura 11.10 con resistores $R_f = 1\ \text{M}\Omega$, $R_1 = 1000\ \text{k}\Omega$, $R_2 = 50\ \text{k}\Omega$, y $R_3 = 500\ \text{k}\Omega$.

Solución: Se calcula que el voltaje de salida es

$$V_o = -\left(\frac{1\ \text{M}\Omega}{50\ \text{k}\Omega}V_2 - \frac{1\ \text{M}\Omega}{500\ \text{k}\Omega}\,\frac{1\ \text{M}\Omega}{100\ \text{k}\Omega}V_1\right) = -(20\,V_2 - 20\,V_1) = \mathbf{-20(V_2 - V_1)}$$

Se ve que la salida es la diferencia de V_2 y V_1 multiplicada por un factor de ganancia de -20.

Otra conexión que resta dos señales se muestra en la figura 11.11. Esta conexión utiliza sólo una etapa del amplificador operacional para restar dos señales de entrada. Si aplicamos superposición podemos demostrar que la salida debe ser

$$V_o = \frac{R_3}{R_1 + R_3}\,\frac{R_2 + R_4}{R_2}V_1 - \frac{R_4}{R_2}V_2 \quad \textbf{(11.5)}$$




FIG. 11.11
Circuito de resta.

EJEMPLO 11.8 Determine el voltaje de salida para el circuito de la figura 11.12.




FIG. 11.12
Circuito para el ejemplo 11.8.

Solución: El voltaje de salida resultante se puede expresar como

$$V_o = \left(\frac{20\,\text{k}\Omega}{20\,\text{k}\Omega + 20\,\text{k}\Omega}\right)\left(\frac{100\,\text{k}\Omega + 100\,\text{k}\Omega}{100\,\text{k}\Omega}\right)V_1 - \frac{100\,\text{k}\Omega}{100\,\text{k}\Omega}V_2$$

$$= \boldsymbol{V_1 - V_2}$$

Se ve que el voltaje de salida resultante debe ser la diferencia de los dos voltajes de entrada.

11.3 SEGUIDOR DE VOLTAJE O AMPLIFICADOR DE ACOPLAMIENTO

Un circuito seguidor de voltaje proporciona los medios para acoplar una señal de entrada de una carga por medio de una etapa con ganancia de voltaje unitaria, sin inversión de fase ni de polaridad y que actúa como un circuito ideal con una muy alta impedancia de entrada y una baja impedancia de salida. La figura 11.13 muestra un amplificador operacional conectado para que funcione como amplificador de acoplamiento o seguidor de voltaje. El voltaje de salida lo determina

$$\boxed{V_o = V_1} \qquad \textbf{(11.6)}$$

FIG. 11.13
Amplificador de ganancia unitaria (acoplador).

La figura 11.14 muestra cómo se puede proporcionar una señal de entrada a dos salidas distintas. La ventaja de esta conexión es que la carga conectada a través de una salida no tiene ningún (o poco) efecto en la otra salida. En realidad, las salidas se aíslan entre sí.




FIG. 11.14
Uso de un amplificador acoplador para proporcionar señales de salida.

EJEMPLO 11.9 Muestre la conexión de un amplificador operacional 741 como circuito de ganancia unitaria.

Solución: La conexión se muestra en la figura 11.15.




FIG. 11.15
Conexión para el ejemplo 11.9.

11.4 FUENTES CONTROLADAS

Podemos utilizar amplificadores operacionales para formar varios tipos de fuentes controladas; inclusive se puede utilizar un voltaje de entrada para controlar un voltaje o corriente de salida, o una corriente de entrada para controlar un voltaje o corriente de salida. Estos tipos de conexión son adecuados para usarse en varios circuitos de instrumentos; a continuación analizaremos una forma de cada tipo.

Fuente de voltaje controlada por voltaje

En la figura 11.16 se muestra una forma ideal de una fuente de voltaje cuya salida V_o la controla un voltaje de entrada V_i. Se ve que el voltaje de salida depende del voltaje de entrada (por un factor de escala k). Este tipo de circuito se puede construir con un amplificador operacional como se muestra en la figura 11.17. Se muestran dos versiones del circuito, una que utiliza la entrada inversora, la otra la entrada no inversora. Con la conexión de la figura 11.17a, el voltaje de salida es

$$V_o = -\frac{R_f}{R_1}V_1 = kV_1 \tag{11.7}$$




FIG. 11.16
Fuente de voltaje controlada por voltaje ideal.




FIG. 11.17
Circuitos prácticos de fuente de voltaje controlada por voltaje.

mientras que la de la figura 11.17b da

$$V_o = \left(1 + \frac{R_f}{R_1}\right)V_1 = kV_1 \tag{11.8}$$




FIG. 11.18
Fuente de corriente controlada por voltaje ideal.

Fuente de corriente controlada por voltaje

Una forma ideal de circuito que proporciona una corriente de salida controlada por un voltaje de entrada es la de la figura 11.18. La corriente de salida depende del voltaje de entrada. Se puede construir un circuito práctico, como en la figura 11.19, con la corriente de salida a través del resistor de carga R_L controlada por el voltaje de entrada V_1. La corriente a través del resistor de carga R_L debe ser

$$I_o = \frac{V_1}{R_1} = kV_1 \tag{11.9}$$




FIG. 11.19
Fuente práctica de corriente controlada por voltaje.




FIG. 11.20
Fuente de voltaje controlada por corriente ideal.

Fuente de voltaje controlada por corriente

En la figura 11.20 se muestra una forma ideal de una fuente de voltaje controlada por una corriente de entrada. El voltaje de salida depende de la corriente de entrada. Una forma práctica del circuito se construye utilizando un amplificador operacional como se muestra en la figura 11.21. Se ve que el voltaje de salida debe ser

$$V_o = -I_1R_L = kI_1 \tag{11.10}$$




FIG. 11.21
Forma práctica de una fuente de voltaje controlada por corriente.

I_1 I_o

kI_1

$I_o = kI_1$

FIG. 11.22
Fuente de corriente controlada por corriente ideal.

Fuente de corriente controlada por corriente

En la figura 11.22 se muestra una forma ideal de un circuito que entrega una corriente de salida dependiente de una corriente de entrada. En este tipo de circuito se proporciona una corriente de salida que depende de la corriente de entrada. La figura 11.23 muestra una forma práctica del circuito. Se puede mostrar que la corriente de entrada I_1 resulta ser la corriente de salida I_0 por lo que




FIG. 11.23
Forma práctica de una fuente de corriente controlada por corriente.

$$I_o = I_1 + I_2 = I_1 + \frac{I_1R_1}{R_2} = \left(1 + \frac{R_1}{R_2}\right)I_1 = kI_1 \qquad \textbf{(11.11)}$$

EJEMPLO 11.10

a. Para el circuito de la figura 11.24a, calcule I_L.
b. Para el circuito de la figura 11.24b, calcule V_o.




FIG. 11.24
Circuitos para el ejemplo 11.10.

Solución:

a. Para el circuito de la figura 11.24a.

$$I_L = \frac{V_1}{R_1} = \frac{8\ \text{V}}{2\ \text{k}\Omega} = \textbf{4 mA}$$

b. Para el circuito de la figura 11.24b,

$$V_o = -I_1R_1 = -(10\ \text{mA})(2\ \text{k}\Omega) = \mathbf{-20\ V}$$

11.5 CIRCUITOS DE INSTRUMENTACIÓN

Un área de frecuente aplicación del amplificador operacional son los circuitos de instrumentación como voltímetros de cd y ca. Algunos ejemplos típicos demostrarán cómo se pueden utilizar los amplificadores operacionales.

Milivoltímetro de cd

La figura 11.25 muestra un amplificador operacional 741 utilizado como amplificador básico en un milivoltímetro de cd. El amplificador proporciona un medidor de alta impedancia de entrada y factores de escala que dependen sólo de la precisión y el valor de un resistor. Observe que la lectura del medidor representa milivolts de señal en el circuito de entrada. Un análisis del circuito del amplificador operacional proporciona la función de transferencia del circuito

$$\left|\frac{I_o}{V_1}\right| = \frac{R_f}{R_1}\left(\frac{1}{R_S}\right) = \left(\frac{100\text{ k}\Omega}{100\text{ k}\Omega}\right)\left(\frac{1}{10\ \Omega}\right) = \frac{1\text{ mA}}{10\text{ mV}}$$




FIG. 11.25
Milivoltímetro de cd de amplificador operacional.

Así pues, una entrada de 10 mV producirá una corriente a través del medidor de 1 mA. Si la entrada es de 5 mV, la corriente a través del medidor será de 0.5 mA, la cual es una deflexión de media escala. Cambiando R_f a 200 k**Ω**, por ejemplo, daría por resultado un factor de escala de circuito de

$$\left|\frac{I_o}{V_1}\right| = \left(\frac{200\text{ k}\Omega}{100\text{ k}\Omega}\right)\left(\frac{1}{10\ \Omega}\right) = \frac{1\text{ mA}}{5\text{ mV}}$$

que muestra que el medidor ahora lee 5 mV, de escala completa. No hay que olvidar que la construcción de un milivoltímetro como ese requiere adquirir un amplificador operacional, algunos resistores, diodos, capacitores y un galvanómetro

Milivoltímetro de ca

Otro ejemplo de un circuito de instrumentación es el milivoltímetro mostrado en la figura 11.26. La función de transferencia del circuito es

$$\left|\frac{I_o}{V_1}\right| = \frac{R_f}{R_1}\left(\frac{1}{R_S}\right) = \left(\frac{100\text{ k}\Omega}{100\text{ k}\Omega}\right)\left(\frac{1}{10\ \Omega}\right) = \frac{1\text{ mA}}{10\text{ mV}}$$

la cual se parece a la del milivoltímetro de cd, excepto que en este caso la señal manejada es una señal de ca. La indicación del medidor proporciona una deflexión de escala completa con un voltaje de entrada de ca de 10 mV, mientras que una entrada de ca de 5 mV producirá una deflexión de media escala con la lectura del medidor interpretada en unidades de milivolts.

Controlador de despliegue en pantalla

La figura 11.27 muestra circuitos de amplificadores operacionales que puede utilizar para controlar una pantalla de visualización de lámpara o una pantalla de LED. Cuando la entrada no inversora al circuito en la figura 11.27a sobrepasa el valor de voltaje en la entrada inversora, la salida en la terminal 1 tiende al nivel de saturación positiva (cerca de +5 V en este ejemplo) y la lámpara se "enciende" cuando el transistor Q_1 conduce. Como se muestra en el circuito, la salida del amplificador operacional proporciona 30 mA de corriente a la base del transistor Q_1,

la cual envía 600 mA a través de un transistor apropiadamente seleccionado (con $\beta > 20$) capaz de manejar esa cantidad de corriente. La figura 11.27b muestra un circuito del amplificador operacional capaz de suministrar 20 mA para controlar una pantalla de LED cuando la entrada no inversora se hace positiva en comparación con la entrada inversora.




FIG. 11.26
Milivoltímetro de cd que utiliza un amplificador operacional.




FIG. 11.27
Circuitos controladores de despliegue en pantalla: (a) controlador de lámpara; (b) controlador de LED.

Amplificador de instrumentación

En la figura 11.28 se muestra un circuito que proporciona una salida basada en la diferencia entre dos entradas (por un factor de escala). Se requiere un potenciómetro que permita ajustar el factor de escala del circuito. Al tiempo que se utilizan tres amplificadores operacionales, todo lo que se requiere es un solo circuito con cuatro amplificadores operacionales (aparte de los resistores). Se puede mostrar que el voltaje de salida debe ser

$$\frac{V_o}{V_1 - V_2} = 1 + \frac{2R}{R_P}$$

de modo que la salida se obtiene a partir de

$$V_o = \left(1 + \frac{2R}{R_P}\right)(V_1 - V_2) = k(V_1 - V_2) \qquad \textbf{(11.12)}$$




FIG. 11.28
Amplificador de instrumentación.

EJEMPLO 11.11 Calcule la expresión del voltaje de salida para el circuito de la figura 11.29.




FIG. 11.29
Circuito para el ejemplo 11.11.

Solución: El voltaje de salida se expresa entonces aplicando la ecuación (11.12) como

$$V_o = \left(1 + \frac{2R}{R_P}\right)(V_1 - V_2) = \left[1 + \frac{2(5000)}{500}\right](V_1 - V_2)$$
$$= \mathbf{21(V_1 - V_2)}$$

11.6 FILTROS ACTIVOS

Una aplicación muy común utiliza amplificadores operacionales para construir circuitos de filtros activos. Podemos construir un circuito de filtrado utilizando componentes pasivos como resistores y capacitores. Un filtro activo utiliza adicionalmente un amplificador que amplifica el voltaje y aísla o acopla la señal.

Un filtro que proporciona una salida constante desde cd hasta una frecuencia de corte f_{OH} y que luego no permite que pase ninguna señal por arriba de dicha frecuencia, se conoce como filtro pasobajas ideal. La respuesta ideal de un filtro pasobajas se muestra en la figura 11.30a. Un filtro que proporciona o deja pasar señales por arriba de una frecuencia de corte f_{OL} es un filtro pasoaltas, idealizado en la figura 11.30b. Cuando el circuito de filtro deja pasar señales por arriba de una frecuencia de corte ideal y por debajo de una segunda frecuencia de corte se llama filtro pasobanda, idealizado en la figura 11.30c.




FIG. 11.30
Respuesta de filtro ideal: (a) pasobajas; (b) pasoaltas; (c) pasobanda.

Filtro pasobajas

Un filtro pasobajas de primer orden que utiliza un resistor y un capacitor como el de la figura 11.31 tiene una pendiente práctica de −20 dB por década, como se muestra en la figura 11.31b (en lugar de la respuesta ideal de la figura 11.30a). La ganancia de voltaje por debajo de la frecuencia de corte se mantiene constante en

$$A_v = 1 + \frac{R_F}{R_G} \tag{11.13}$$

a una frecuencia de corte de

$$f_{OH} = \frac{1}{2\pi R_1 C_1} \tag{11.14}$$




FIG. 11.31
Filtro activo pasobajas de primer orden.

Conectando dos secciones de filtro como en la figura 11.32, se obtiene un segundo filtro pasobajas de segundo orden con corte a −40 dB por década, más cerca de la característica ideal de la figura 11.30a. La ganancia de voltaje del circuito y la frecuencia de corte son las mismas para el circuito de segundo orden que para el circuito de filtro de primer orden, excepto que la respuesta del filtro de primer orden se reduce más rápido que la del filtro de segundo orden.




FIG. 11.32
Filtro activo pasobajas de segundo orden.

EJEMPLO 11.12 Calcule la frecuencia de corte de un filtro pasobajas de primer orden con $R_1 = 12.\ \text{k}\Omega$ y $C_1 = 0.02\ \mu\text{F}$.

Solución:


$$f_{OH} = \frac{1}{2\pi R_1 C_1} = \frac{1}{2\pi(1.2 \times 10^3)(0.02 \times 10^{-6})} = \mathbf{6.63\ kHz}$$

Filtro activo pasoaltas

Se pueden construir filtros activos pasoaltas de primero y segundo orden como se muestra en la figura 11.33. La ganancia del amplificador se calcula usando la ecuación (11.13). La frecuencia de corte del amplificador es

$$f_{OL} = \frac{1}{2\pi R_1 C_1} \qquad (11.15)$$

con un filtro de segundo orden $R_1 = R_2$ y $C_1 = C_2$ se obtiene la misma frecuencia de corte como en la ecuación (11.15).






FIG. 11.33
Filtro pasoaltas: (a) de primer orden; (b) de segundo orden; (c) gráfica de respuesta.

EJEMPLO 11.13 Calcule la frecuencia de corte de un filtro pasoaltas de segundo orden como en la figura 11.33b para $R_1 = R_2 = 2.1\ \text{k}\Omega$, $C_1 = C_2 = 0.005\ \mu\text{F}$ y $R_G = 10\ \text{k}\Omega$, $R_F = 50\ \text{k}\Omega$.

Solución:


$$\text{Ec. (11.13):} \quad A_v = 1 + \frac{R_F}{R_G} = 1 + \frac{50\ \text{k}\Omega}{10\ \text{k}\Omega} = 6$$

La frecuencia de corte es por tanto

$$\text{Ec. (11.15):} \quad f_{OL} = \frac{1}{2\pi R_1 C_1} = \frac{1}{2\pi(2.1 \times 10^3)(0.05 \times 10^{-6})} \approx \mathbf{1.5\ kHz}$$

Filtro pasobanda

La figura 11.34 muestra un filtro pasobanda compuesto de dos etapas; la primera es un filtro pasoaltas y la segunda es un filtro pasobajas, la operación combinada es la respuesta pasobanda deseada.






FIG. 11.34
Filtro activo pasobanda.

EJEMPLO 11.14 Calcule las frecuencias de corte del circuito de filtro pasobanda de la figura 11.34 con $R_1 = R_2 = 10\ \text{k}\Omega$, $C_1 = 0.1\ \mu\text{F}$ y $C_2 = 0.002\ \mu\text{F}$.

Solución:

$$f_{OL} = \frac{1}{2\pi R_1 C_1} = \frac{1}{2\pi(10 \times 10^3)(0.1 \times 10^{-6})} = \mathbf{159.15\ Hz}$$

$$f_{OH} = \frac{1}{2\pi R_2 C_2} = \frac{1}{2\pi(10 \times 10^3)(0.002 \times 10^{-6})} = \mathbf{7.96\ kHz}$$

11.7 RESUMEN

Ecuaciones:

Multiplicador de ganancia constante:

$$A = -\frac{R_f}{R_1}$$

Multiplicador de ganancia constante no inversor:

$$A = 1 + \frac{R_f}{R_1}$$

Amplificador sumador de voltajes:

$$A = -\left[\frac{R_f}{R_1}V_1 + \frac{R_f}{R_2}V_2 + \frac{R_f}{R_3}V_3\right]$$

Seguidor de voltaje:

$$V_o = V_1$$

Frecuencia de corte de filtro activo pasobajas:

$$f_{\text{OH}} = \frac{1}{2\pi R_1 C_1}$$

Frecuencia de corte de filtro activo pasoaltas:

$$f_{\text{OL}} = \frac{1}{2\pi R_1 C_1}$$

11.8 ANÁLISIS POR COMPUTADORA

Muchas de las aplicaciones prácticas del amplificador operacional descritas en este capítulo se pueden analizar utilizando Pspice para Windows. Aplicaremos el análisis de varios problemas para mostrar en pantalla la polarización resultante, o bien utilizaremos **PROBE** para desplegar en pantalla las formas de onda resultantes. Como siempre, primero utilice la herramienta de dibujo **Schematic** para trazar el diagrama del circuito y configurar el análisis deseado, luego utilice **Simulation** para analizar el circuito. Por último, examine la salida **(Output)** resultante o use **PROBE** para ver varias formas de onda.

Programa 11.1 Amplificador operacional sumador

En la figura 11.35 se muestra un amplificador operacional sumador que utiliza un circuito integrado 741. Se suman tres entradas de voltaje de cd, con un voltaje de cd de salida resultante determinado como sigue:

$$\begin{aligned} V_o &= -[(100\,\text{k}\Omega/20\,\text{k}\Omega)(+2\,\text{V}) + (100\,\text{k}\Omega/50\,\text{k}\Omega)(-3\,\text{V}) \\ &\qquad + (100\,\text{k}\Omega/10\,\text{k}\Omega(+1\,\text{V})] \\ &= -[(10\,\text{V}) + (-6\,\text{V}) + (10\,\text{V})] = -[20\,\text{V} - 6\,\text{V}] = -14\,\text{V} \end{aligned}$$




FIG. 11.35

Amplificador sumador que utiliza un amplificador operacional μA741.

Los pasos para trazar el circuito y analizarlo son los siguientes. Utilizando **Get New Part**:

Seleccione **μA741**
Seleccione **R** y coloque tres resistores de entrada y un resistor de realimentación; fije los valores de los resistores y cambie sus nombres, si lo desea.
Seleccione **VDC** y coloque tres voltajes de entrada y dos voltajes de alimentación; fije los valores de los voltajes y cambie sus nombres, si lo desea.
Seleccione **GLOBAL** (conector global) y utilícelo para identificar los voltajes de alimentación y conectarlos a las terminales de entrada de potencia del amplificador operacional (4 y 7).

Con el circuito trazado y todos los nombres y valores de sus componentes establecidos como en la figura 11.35, haga clic en el botón **Simulation** (Run Pspice) para que Pspice analice el circuito. Como no se seleccionó un análisis especifico, sólo se realizará el de polarización de cd.

Haga clic en el botón **Enable Bias Voltage Display** para ver los voltajes de cd en varios puntos del circuito. Los voltajes de polarización que aparecen en la figura 11.35 muestran que la salida es de −13.99 V (comparada con el valor calculado de −14 V anterior).

Programa 11.2 Voltímetro de cd con amplificador operacional

El esquema de la figura 11.36 muestra un voltímetro de cd construido con un amplificador operacional μA741. De acuerdo con el material presentado en la sección 11.5, la función de transferencia del circuito es

$$I_o/V_1 = (R_F/R_1)(1/R_S) = (1\,\text{M}\Omega/1\,\text{M}\Omega)(1/10\,\text{k}\Omega)$$

El ajuste de escala completa de este voltímetro (para I_o de escala completa en 1 mA) es por tanto

$$V_1(\text{escala completa}) = (10\,\text{k}\Omega)(1\text{ mA}) = 10\text{ V}$$




FIG. 11.36
Voltímetro de cd de amplificador operacional.

En consecuencia, una entrada de 10 V producirá una lectura de corriente de 1 mA en el medidor: la deflexión de escala completa del medidor. Cualquier entrada menor que 10 V producirá una deflexión proporcionalmente más pequeña en el medidor.

Los pasos para trazar el circuito y analizarlo son los siguientes. Utilizando **Get New Part:**

Seleccione **μA741**
Seleccione **R** y coloque un resistor de entrada, un resistor de realimentación y un resistor de ajuste del medidor; establezca los valores de los resistores y cambie sus nombres, si lo desea.
Seleccione **VDC** y coloque un voltaje de entrada y dos voltajes de alimentación; establezca los valores de los voltajes y cambie sus nombres, si lo desea.

Seleccione **GLOBAL** (conector global) y utilícelo para identificar los voltajes de alimentación y conectarlos a las terminales de entrada de potencia del amplificador operacional (4 y 7).

Seleccione **IPROBE** y utilícelo como galvanómetro.

Con el circuito trazado y todos los nombres y valores de sus componentes establecidos como en la figura 11.36, haga clic en el botón **Simulation** (Run Pspice) para hacer que Pspice analice el circuito. Como no se seleccionó un análisis especifico, sólo se realizará el de polarización de cd.

La figura 11.36 muestra que una entrada de 5 V producirá una corriente de 0.5 mA, con la lectura del medidor de 0.5 dada como 5 V (puesto que se tendrá una lectura de 1 mA de escala completa con una entrada de 10 V).

Programa 11.3 Filtro activo pasobajas

La figura 11.37 muestra el esquema de un filtro activo pasobajas. El circuito de filtro de primer orden deja pasar frecuencias desde cd hasta la frecuencia de corte determinada por el resistor R_1 y el capacitor C_1 utilizando

$$f_{OH} = 1/(2\pi R_1 C_1)$$




FIG. 11.37
Filtro activo pasobajas.

Para el circuito de la figura 11.37, ésta es

$$f_{OH} = 1/(2\pi R_1 C_1) = 1/(2\pi \cdot 10\,\text{k}\Omega \cdot 0.1\,\mu\text{F}) = 159\,\text{Hz}$$

La figura 11.38 muestra el resultado obtenido con **Analysis Setup−AC frequency** y luego con un barrido de ca de 100 puntos por década desde 1 Hz hasta 10 kHz. Después de ejecutar el análisis, se crea la gráfica del análisis **(Analysis Graph)** como se muestra en la figura 11.38. Se ve que la frecuencia de corte obtenida es de 158.5, muy cerca de la calculada antes.

Programa 11.4 Filtro activo pasoaltas

La figura 11.39 muestra el esquema de un filtro activo pasoaltas. Este circuito de filtro de primer orden deja pasar frecuencias sobre una frecuencia de corte determinada por el resistor R_1 y el capacitor C_1 utilizando

$$f_{OL} = 1/(2\pi R_1 C_1)$$

Para el circuito de la figura 11.39, ésta es

$$f_{OH} = 1/(2\pi R_1 C_1) = 1/(2\pi \cdot 18\,\text{k}\Omega \cdot 0.003\,\mu\text{F}) = 2.95\,\text{kHz}$$

El análisis **(Analysis)** se configura para un barrido de ca de 100 puntos por década desde 10 Hz hasta 100 kHz. Después de ejecutar el análisis, la salida que muestra el voltaje de salida en dB es la que se muestra en la figura 11.40. Se ve que la frecuencia obtenida es de 2.9 kHz, muy cerca de la calculada antes.




FIG. 11.38
Análisis de ca de un filtro pasobajas.




FIG. 11.39
Filtro activo pasoaltas.

Programa 11.5 Filtro activo pasoaltas de segundo orden

La figura 11.41 muestra el esquema de un filtro activo pasoaltas obtenido con Orcad. Este circuito de filtro de segundo orden deja pasar frecuencias sobre una frecuencia de corte determinada por el resistor R_1 y el capacitor C_1 calculada con

$$f_{OL} = 1/(2\pi R_1 C_1)$$

Para el circuito de la figura 11.41, ésta es

$$f_{OL} = 1/(2\pi R_1 C_1) = 1/(2\pi \cdot 18\,\text{k}\Omega \cdot 0.0022\,\mu\text{F}) = 4\,\text{kHz}$$

La opción **Analysis Setup** se configura para un barrido de ca de 20 puntos por década desde 10 Hz hasta 100 kHz, como se muestra en la figura 11.42. Después de ejecutar el análisis, vemos que la salida generada por **PROBE** muestra el voltaje de salida (V_o) como en la figura 11.43. La frecuencia de corte obtenida con **PROBE** es **fL** = 4 kKz, igual a la calculada antes.




FIG. 11.40
Gráfica de salida de dB para el circuito activo de filtro pasoaltas de la figura 11.39.




FIG. 11.41
Filtro pasoaltas de segundo orden.




FIG. 11.42
Configuración del análisis para la figura 11.41.




FIG. 11.43
Gráfica obtenida con PROBE de V_o para un filtro activo pasoaltas de segundo orden.

La figura 11.44 muestra la gráfica creada por **PROBE** de la ganancia en dB contra la frecuencia, mostrando que sobre más de una década (desde aproximadamente 300 Hz hasta casi 3 kHz), el cambio de ganancia es de alrededor de 40 dB, como se esperaba para un filtro de segundo orden.




FIG. 11.44
Gráfica obtenida con PROBE de dB (V_o/V_i) para un filtro activo pasoaltas de segundo orden.

Programa 11.6 Filtro activo pasobanda

La figura 11.45 muestra un filtro activo pasobanda. Con los valores del ejemplo 11.14 obtenemos las frecuencias de los pasobanda

$$f_{OL} = 1/(2\pi R_1 C_1) = 1/(2\pi \cdot 10\,\text{k}\Omega \cdot 0.1\,\mu\text{F}) = 159\,\text{Hz}$$

$$f_{OH} = 1/(2\pi R_2 C_2) = 1/(2\pi \cdot 10\,\text{k}\Omega \cdot 0.002\,\mu\text{F}) = 7.96\,\text{kHz}$$

El barrido se ajusta a 100 puntos por década desde 10 Hz hasta 1 MHz. La gráfica de V_o obtenida con **PROBE** en la figura 11.46 muestra la frecuencia de corte baja a aproximadamente 153 Hz y la alta a casi 8.2 kHz, estos valores concuerdan bastante bien con los que se calcularon antes.

FIG. 11.45
Filtro activo pasobanda.




FIG. 11.46
Gráfica obtenida con PROBE de un filtro activo pasobanda.

PROBLEMAS

**Nota:* Los asteriscos indican los problemas más difíciles.

11.1 Multiplicador de ganancia constante

1. Calcule el voltaje de salida para el circuito de la figura 11.47 para una entrada de $V_i = 3.5$ mV rms.

2. Calcule el voltaje de salida del circuito de la figura 11.48 para una entrada de 150 mV rms.

***3.** Calcule el voltaje de salida en el circuito de la figura 11.49.

***4.** Muestre la conexión de un amplificador operacional cuádruple LM124 como amplificador de tres etapas con ganancias de $+15$, -22 y -30. Use un resistor de realimentación de 420 kΩ para todas las etapas. ¿Cuál es el voltaje de salida para una entrada de $V_1 = 80\ \mu$V?

5. Muestre la conexión del amplificador operacional de dos etapas utilizando un circuito integrado LM358 para obtener salidas de 15 y -30 veces más grandes que la entrada. Use un resistor de realimentación, $R_F = 150$ kΩ en todas las etapas.




FIG. 11.47
Problema 1.

FIG. 11.48
Problema 2.




FIG. 11.49
Problema 3.

11.2 Suma de voltajes

6. Calcule el voltaje de salida para el circuito de la figura 11.50 con entradas de $V_1 = 40$ mV rms y $V_2 = 20$ mV rms.
7. Determine el voltaje de salida par el circuito de la figura 11.51.




FIG. 11.50
Problema 6.

FIG. 11.51
Problema 7.

8. Determine el voltaje de salida para el circuito de la figura 11.52.




FIG. 11.52
Problema 8.

11.3 Seguidor de voltaje o amplificador de acoplamiento

9. Muestre la conexión (incluida la información sobre las terminales de conexión) de un circuito integrado LM124 conectado como amplificador de ganancia unitaria de una etapa.

10. Muestre la conexión (incluida la información sobre las puntas de conexión) de un LM358 de dos etapas conectado como amplificador de ganancia unitaria para proporcionar la misma salida.

11.4 Fuentes controladas

11. Para el circuito de la figura 11.53, calcule I_L.

12. Calcule V_o para el circuito de la figura 11.54.




FIG. 11.53
Problema 11.

FIG. 11.54
Problema 12.

11.5 Circuitos de instrumentación

13. Calcule la corriente de salida I_o en el circuito de la figura 11.55.

***14.** Calcule V_o en el circuito de la figura 11.56.

www.elsolucionario.net




FIG. 11.55
Problema 13.




FIG. 11.56
Problema 14.

11.6 Filtros activos

15. Calcule la frecuencia de corte de un filtro pasobajas de primer grado en el circuito de la figura 11.57.

16. Calcule la frecuencia de corte del circuito del filtro pasoaltas en la figura 11.58.




FIG. 11.57
Problema 15.

FIG. 11.58
Problema 16.

17. Calcule las frecuencias de corte baja y alta del circuito del filtro pasobanda en la figura 11.59.




FIG. 11.59
Problema 17.

11.8 Analisis por computadora

*__18.__ Use Design Center para trazar el esquema de la figura 11.60 y determine V_o.




FIG. 11.60
Problema 18.

*__19.__ Use Design Center para calcular I(VSENSE) en el circuito de la figura 11.61.




FIG. 11.61
Problema 19.

*20. Use Multisim para trazar la gráfica de la respuesta del circuito del filtro pasobajas de la figura 11.62.

*21. Use Multisim para trazar la gráfica de la respuesta del circuito del filtro pasoaltas de la figura 11.63.




FIG. 11.62
Problema 20.

FIG. 11.63
Problema 21.

*22. Use Design Center para trazar la gráfica de la respuesta del filtro pasobanda de la figura 11.64.




FIG. 11.64
Problema 22.

Amplificadores de potencia

12

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

En este capítulo usted aprenderá:

- Las diferencias entre los amplificadores clase A, AB y clase C.
- Qué provoca la distorsión de un amplificador.
- La eficiencia de varias clases de amplificadores.
- Cálculos de potencia para varias clases de amplificadores.

12.1 INTRODUCCIÓN; DEFINICIONES Y TIPOS DE AMPLIFICADOR

Un amplificador recibe una señal proveniente de algún transductor de detección u otra fuente de entrada, y entrega una versión amplificada de la señal a algún dispositivo de salida o a otra etapa del amplificador. En general, la señal de un transductor de entrada es pequeña (de algunos milivolts provenientes de la entrada de un reproductor de casetes, CDs o cualquier otro dispositivo de almacenamiento, o bien de una antena) y necesita ser amplificada lo suficiente para que funcione un dispositivo de salida (bocina u otro dispositivo de manejo de potencia). En amplificadores de señal pequeña, los factores principales suelen ser la linealidad de la amplificación y la magnitud de la ganancia. Como la corriente y el voltaje de la señal son pequeños en un amplificador de señal pequeña, la cantidad de capacidad de manejo de potencia y la eficiencia en relación con la potencia no son determinantes. Un amplificador de voltaje amplifica el voltaje sobre todo para incrementar el voltaje de la señal de entrada. Los amplificadores de potencia o de gran señal, por otra parte, proporcionan la suficiente potencia a una carga de salida para excitar una bocina u otro dispositivo de potencia, por lo general desde algunos watts hasta decenas de watts. En este capítulo nos concentramos en los circuitos de amplificadores que se utilizan para el manejo de señales de gran voltaje con niveles de corriente que van de moderados a altos. Las características principales de un amplificador de gran señal son la eficiencia de potencia del circuito, la máxima cantidad de potencia que el circuito es capaz de manejar y el acoplamiento de impedancia con el dispositivo de salida.

Un método utilizado para categorizar amplificadores es por clase. Básicamente, las clases de amplificadores representan la cantidad de variación de la señal de salida en un ciclo de operación durante el ciclo completo de la señal de entrada. A continuación veremos una descripción breve de las clases de amplificador.




FIG. 12.1
Clases de operación de amplificador.

Clase A: La señal de salida varía a lo largo de los 360° del ciclo. La figura 12.1a muestra que esto requiere que el punto Q se polarice a un nivel de modo que cuando menos la mitad de la excursión de la señal de salida pueda variar hacia arriba y hacia abajo sin que llegue a ser un voltaje suficientemente alto como para ser limitado por el nivel de alimentación de voltaje, o demasiado bajo como para que se aproxime al nivel de alimentación bajo, o 0 V en esta descripción.

Clase B: Un circuito clase B proporciona una señal que varía durante la mitad del ciclo de la señal de entrada, o durante 180° de la señal, como se muestra en la figura 12.1b. El punto de polarización de cd de la clase B es por consiguiente de 0 V, con la salida que varía entonces a partir de este punto de polarización durante medio ciclo. Obviamente, la salida no es una reproducción fiel de la entrada si sólo hay un semiciclo. Se requieren dos operaciones de clase B: una para que proporcione una salida en el semiciclo de salida positiva y la otra para que haya operación en el semiciclo de salida negativa. Entonces, los semiciclos combinados proporcionan salida durante los 360° de operación. Este tipo de conexión se conoce como *operación equilibrada (push-pull),* la cual analizaremos más adelante en este capítulo. Observe que la operación B por sí misma crea un señal de salida muy distorsionada, puesto que la reproducción de la entrada ocurre durante sólo 180° de la excursión de la señal de salida.

Clase AB: Un amplificador se puede polarizar a un nivel de cd sobre el nivel de corriente de base cero de la clase B y por sobre la mitad del nivel de voltaje de alimentación de la clase A; esta condición de polarización es la clase AB. No obstante, la operación clase AB requiere una conexión push-pull para lograr un ciclo completo de salida, pero el nivel de polarización de cd suele estar más cerca del nivel de corriente de base cero para una mejor eficiencia de la potencia, como se describirá en breve. Para la operación clase AB, la excursión de la señal de salida ocurre entre 180° y 360° y no es ni operación clase A ni operación clase B.

Clase C: La salida de un amplificador clase C se polariza para que opere a menos de 180° del ciclo y funcionará sólo con un circuito sintonizado (resonante), el cual proporciona un ciclo completo de operación a la frecuencia sintonizada o resonante. Por consiguiente, esta clase de operación se utiliza en áreas especiales de circuitos sintonizados, como radio o comunicaciones.

Clase D: Esta clase de operación es una forma de un amplificador que utiliza señales de pulsos (digitales), las cuales se activan durante un intervalo corto y se desactivan durante un intervalo más largo. La aplicación de técnicas digitales permite obtener una señal que varíe durante el ciclo completo (mediante circuitos de muestreo y retención) para recrear la salida de muchas piezas de la señal de entrada. La ventaja principal de la operación clase D es que el amplificador se "activa" (utilizando potencia) sólo durante intervalos cortos y la eficiencia total puede ser prácticamente muy alta, como se describe a continuación.

Eficiencia de un amplificador

La eficiencia de potencia de un amplificador, definida como la relación entre la potencia de salida y la potencia de entrada, mejora (se hace mayor) cuando va de la clase A a la clase D. En términos generales, vemos que un amplificador clase A, con polarización de cd a la mitad del nivel del voltaje de alimentación, utiliza bastante potencia para mantener la polarización, incluso sin señal de entrada aplicada. Lo anterior da como resultado una eficiencia muy pobre, en especial con señales de entrada pequeñas, cuando se suministra muy poca potencia de cd a la carga. En realidad, la eficiencia máxima de un circuito de clase A, la cual ocurre durante la excursión

TABLA 12.1

Comparación de clases de amplificadores

	Clase A	Clase AB	Clase B	Clase C[a]	Clase D
Ciclo de operación	360°	180° a 360°	180°	Menos de 180°	Operación pulsante en general más de 90%
Eficiencia de potencia	25% to 50%	Entre 25% (50%) y 78.5%	78.5%		

[a]En general, la clase C no se utiliza para suministrar grandes cantidades de potencia y por tanto esta eficiencia no se da aquí.

de corriente y voltaje máxima, es de sólo 25% con una conexión de carga directa o alimentado en serie, y de 50% con una conexión de transformador con la carga. Se puede demostrar que la operación clase B con potencia de polarización de cd, sin señal de entrada, proporciona una eficiencia máxima de 78.5%. La operación clase D puede alcanzar una eficiencia de potencia de más de 90% y es la operación más eficiente de todas las clases de operación. Como la clase AB se encuentra entre las clases A y B en cuanto a polarización, también cae entre sus valores de eficiencia: entre 25% (o 50%) y 78.5%. La tabla 12.1 resume la operación de las diversas clases de amplificadores. Esta tabla proporciona una comparación relativa de la operación del ciclo de salida y la eficiencia de potencia de los diversos tipos de clases. En la operación clase B, una conexión push-pull se obtiene o con un acoplamiento de transformador o mediante una operación en simetría complementaria (o casi complementaria) con transistores *npn* y *pnp* para proporcionar operación en ciclos de polaridad opuesta. Aun cuando la operación con transformador proporciona señales en ciclos opuestos, el transformador en sí mismo es bastante grande en muchas aplicaciones. Un circuito sin transformador que utiliza transistores en simetría complementaria opera de la misma manera en un paquete mucho más pequeño. Más adelante en este capítulo se dan ejemplos y circuitos.

12.2 AMPLIFICADOR CLASE A ALIMENTADO EN SERIE

Podemos utilizar la conexión de circuito de polarización fija simple mostrada en la figura 12.2 para analizar las características principales de un amplificador clase A alimentado en serie. Las únicas diferencias entre este circuito y la versión de señal pequeña ya antes considerada son que las señales manejadas por el circuito de gran señal se encuentran en el orden de volts, y el transistor utilizado es un transistor de potencia que es capaz de operar en un rango que va desde algunos watts hasta decenas. Como se demostrará en esta sección, este circuito no es el mejor a utilizar como amplificador de señal grande debido a su baja eficiencia de potencia. En general, la beta de un transistor de potencia es menor de 100, el circuito de amplificador total que utiliza transistores de potencia capaces de manejar grandes cantidades de corriente o potencia aunque no proporcionen mucha ganancia de voltaje.




FIG. 12.2
Amplificador de señal grande clase A alimentado en serie.

Operación con polarización de cd

La polarización de cd establecida por V_{CC} y R_B fija la corriente de polarización de base de cd en

$$I_B = \frac{V_{CC} - 0.7\text{ V}}{R_B} \tag{12.1}$$

de modo que la corriente del colector es

$$I_C = \beta I_B \tag{12.2}$$

y el voltaje de colector a emisor es

$$V_{CE} = V_{CC} - I_C R_C \tag{12.3}$$

Para apreciar la importancia de la polarización de cd en la operación del amplificador de potencia, considere la característica de colector mostrada en la figura 12.3. Se traza una recta de carga de cd con los valores de V_{CC} y R_C. La intersección del valor de polarización de cd de I_B con la recta de carga de cd determina entonces el punto de operación (punto Q) para el circuito. Los valores de punto quiescente son los calculados con las ecuaciones (12.1) a (12.3). Si la corriente de colector de polarización de cd se establece a la mitad de la posible excursión de la señal (entre 0 y V_{CC}/R_C), se podrá dar la máxima excursión de la corriente de colector. Además, si el voltaje quiescente de colector a emisor se establece a la mitad del voltaje de alimentación, será posible la mayor excursión del voltaje. Con el punto Q establecido en este punto de polarización óptima, las consideraciones de potencia para el circuito de la figura 12.2 se determinan como se describe a continuación.




FIG. 12.3
Característica de transistor que muestra la recta de carga y el punto Q.

Operación en ca

Cuando se aplica una señal de entrada de ca al amplificador de la figura 12.2, la salida variará a partir de su voltaje y corriente de operación de polarización de cd. Una señal de entrada pequeña como la de la figura 12.4 hará que la corriente de base varíe por arriba y por debajo del punto de polarización de cd, la cual hará entonces que la corriente de colector (salida) varíe a partir del punto de polarización de cd establecido, así como también que el voltaje de colector a emisor varíe en torno a su valor de polarización de cd. A medida que la señal de entrada se haga más grande, la salida variará aún más en torno al punto de polarización de cd establecido hasta que la corriente o el voltaje alcance una condición limitante. Para la corriente, esta condición limitante es o una corriente cero en el extremo bajo, o V_{CC}/R_C en el extremo alto de su excursión. Para el voltaje de colector a emisor, el límite es o bien 0 V o el voltaje de alimentación, V_{CC}.




FIG. 12.4
Variación de las señales de entrada y salida de un amplificador.

Consideraciones sobre la potencia

La potencia que entra a un amplificador la proporciona la fuente. Sin señal de entrada, la corriente de cd absorbida es la corriente de polarización de colector I_{C_Q}. Por tanto, la potencia extraída de la fuente es

$$P_i(\text{cd}) = V_{CC}I_{C_Q} \qquad \textbf{(12.4)}$$

Incluso con una señal de ca aplicada, la corriente promedio extraída de la fuente no cambia, de modo que la ecuación (12.4) representa la potencia de entrada suministrada al amplificador clase A alimentado en serie.

Potencia de salida La corriente y voltaje de salida que varían alrededor del punto de polarización entregan potencia de ca a la carga. Esta potencia de ca se suministra a la carga R_C en el circuito de la figura 12.2. La señal de ca V_i hace que la corriente de base varíe alrededor de la corriente de polarización de cd y que la corriente de colector lo haga alrededor de su nivel quiescente I_{C_Q}. Como se muestra en la figura 12.4, la señal de entrada de ca genera señales de corriente y voltaje de ca. Cuanto más grande es la señal de entrada mayor es la excursión de salida, hasta el valor máximo establecido por el circuito. La potencia de ca entregada a la carga (R_C) se expresa de diferentes maneras.

Con señales RMS. La potencia de ca entregada a la carga (R_C) se puede expresar como sigue

$$P_o(\text{ca}) = V_{CE}(\text{rms})I_C(\text{rms}) \tag{12.5}$$

$$P_o(\text{ca}) = I_C^2(\text{rms})R_C \tag{12.6}$$

$$P_o(\text{ca}) = \frac{V_C^2(\text{rms})}{R_C} \tag{12.7}$$

Eficiencia

La eficiencia de un amplificador representa la cantidad de potencia de ca suministrada (transferida) desde la fuente de cd. La eficiencia del amplificador se calcula con

$$\% \, \eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% \tag{12.8}$$

Eficiencia máxima Para el amplificador clase A alimentado en serie, la eficiencia máxima se determina con las oscilaciones de voltaje y corriente máximas. Para la excursión de voltaje es

$$V_{CE}(\text{p-p})\text{máximo} = V_{CC}$$

Para la excursión de corriente es

$$I_C(\text{p-p})\text{máxima} = \frac{V_{CC}}{R_C}$$

Con la excursión de voltaje máxima en la ecuación (12.7) obtenemos

$$P_o(\text{ca})\text{máxima} = \frac{V_{CC}(V_{CC}/R_C)}{8} = \frac{V_{CC}^2}{8R_C}$$

Calculamos la entrada de potencia máxima con la corriente de polarización de cd establecida a la mitad del valor máximo:

$$P_i\,\text{máxima}(\text{cd}) = V_{CC}(I_C\,\text{máxima}) = V_{CC}\frac{V_{CC}/R_C}{2} = \frac{V_{CC}^2}{2R_C}$$

Podemos utilizar entonces la ecuación (12.8) para calcular la eficiencia máxima:

$$\% \text{ de } \eta \text{ máximo} = \frac{P_o\,\text{máxima}(\text{ca})}{P_i\,\text{máxima}(\text{dc})} \times 100\% = \frac{V_{CC}^2/8R_C}{V_{CC}^2/2R_C} \times 100\% = 25\%$$

La eficiencia máxima de un amplificador clase A alimentado en serie es por tanto de 25%. Como esta eficiencia máxima ocurrirá sólo en condiciones ideales tanto de excursión de voltaje como de excursión de corriente, la mayoría de los circuitos alimentados en serie proporcionarán potencias de mucho menos que 25%.

EJEMPLO 12.1 Calcule la potencia de entrada, la potencia de salida y la eficiencia del circuito de amplificador de la figura 12.5 para un voltaje de entrada que produce una corriente de base de 10 mA pico.




FIG. 12.5
Operación de un circuito alimentado en serie para el ejemplo 12.1.

Solución: Usando las ecuaciones (12.1) a (12.3) podemos determinar el punto Q como

$$I_{B_Q} = \frac{V_{CC} - 0.7\text{ V}}{R_B} = \frac{20\text{ V} - 0.7\text{ V}}{1\text{ k}\Omega} = 19.3\text{ mA}$$

$$I_{C_Q} = \beta I_B = 25(19.3\text{ mA}) = 482.5\text{ mA} \cong 0.48\text{ A}$$

$$V_{CE_Q} = V_{CC} - I_C R_C = 20\text{ V} - (0.48\ \Omega)(20\ \Omega) = 10.4\text{ V}$$

Este punto de polarización se marca en la característica de colector de transistor de la figura 12.5b. La variación de ca de la señal de salida se obtiene gráficamente con la recta de carga trazada en la figura 12.5b al conectar $V_{CE} = V_{CC} = 20$ V con $I_C = V_{CC}/R_C = 1000$ mA $= 1$ A, como se muestra. Cuando la corriente de base de ca se incrementa a partir de su nivel de polarización de cd, la corriente de colector se eleva

$$I_C(\text{p}) = \beta I_B(\text{p}) = 25(10\text{ mA pico}) = 250\text{ mA pico}$$

Con la ecuación (12.6) obtenemos

$$P_o(\text{ca}) = I_C^2(rms)R_C = \frac{I_C^2(\text{p})}{2}R_C = \frac{(250 \times 10^{-3}\text{ A})^2}{2}(20\ \Omega) = \mathbf{0.625\ W}$$

Con la ecuación (12.4) obtenemos

$$P_i(\text{cd}) = V_{CC}I_{C_Q} = (20\text{ V})(0.48\text{ A}) = \mathbf{9.6\ W}$$

Para calcular la eficiencia de potencia del amplificador podemos utilizar la ecuación (12.8):

$$\%\ \eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% = \frac{0.625\text{ W}}{9.6\text{ W}} \times 100\% = \mathbf{6.5\%}$$

12.3 AMPLIFICADOR CLASE A ACOPLADO POR TRANSFORMADOR

Una forma de amplificador clase A con eficiencia máxima de 50% utiliza un transformador para acoplar la señal de salida a la carga, como se muestra en la figura 12.6. Ésta es una forma de circuito simple que utilizaremos para presentar algunos conceptos. Más adelante estudiaremos la mayoría de las versiones de circuito prácticos. Dado que el circuito utiliza un transformador para escalonar el voltaje o la corriente, a continuación repasaremos la elevación y reducción de voltaje y corriente.




FIG. 12.6
Amplificador de potencia de audio acoplado por transformador.

Acción de transformador

Un transformador puede elevar o reducir los niveles de voltaje y corriente, de acuerdo con la relación de vueltas, como explicaremos a continuación. Además, la impedancia conectada a un lado de un transformador puede hacerse que aparezca o más grande o más pequeña (elevada o reducida) en el otro lado del transformador, dependiendo del cuadrado de la relación de vueltas de los devanados del transformador. El siguiente análisis supone una transferencia de potencia ideal (100%) del primario al secundario; es decir, no se consideran pérdidas de potencia.

Transformación de voltaje Como se muestra en la figura 12.7a, el transformador puede elevar o reducir un voltaje aplicado a un lado directamente como la relación de vueltas (o número de devanados) en cada lado. La transformación del voltaje la da

$$\frac{V_2}{V_1} = \frac{N_2}{N_1} \tag{12.9}$$

La ecuación (12.9) muestra que si el número de vueltas de alambre en el secundario es mayor que el número de vueltas en el primario, el voltaje en el secundario es mayor que el voltaje en el primario.

Transformación de corriente La corriente en el devanado secundario es inversamente proporcional al número de vueltas en los devanados. La transformación de corriente la da

$$\frac{I_2}{I_1} = \frac{N_1}{N_2} \tag{12.10}$$

Esta relación se muestra en la figura 12.7b. Si el número de vueltas de alambre en el secundario es mayor que en el primario, la corriente en el secundario será menor que en el primario.

Transformación de impedancia Como un transformador puede cambiar el voltaje o la corriente, también se puede cambiar una impedancia “vista” desde cualquiera de los dos lados (primario




FIG. 12.7
Operación de un transformador: (a) transformación de voltaje; (b) transformación de corriente; (c) transformación de impedancia.

o secundario). Como se muestra en la figura 12.7c, una impedancia R_L está conectada a través del secundario del transformador. Esta impedancia está cambiada por el transformador cuando aparece en el lado primario (R'_L). Esto se puede demostrar como sigue:

$$\frac{R_L}{R'_L} = \frac{R_2}{R_1} = \frac{V_2/I_2}{V_1/I_1} = \frac{V_2}{I_2}\frac{I_1}{V_1} = \frac{V_2}{V_1}\frac{I_1}{I_2} = \frac{N_2}{N_1}\frac{N_2}{N_1} = \left(\frac{N_2}{N_1}\right)^2$$

Si definimos $a = N_1/N_2$, donde a es la relación de vueltas del transformador, la ecuación anterior se escribe

$$\boxed{\frac{R'_L}{R_L} = \frac{R_1}{R_2} = \left(\frac{N_1}{N_2}\right)^2 = a^2} \qquad \textbf{(12.11)}$$

Podemos expresar la resistencia de carga reflejada en el lado primario como

$$\boxed{R_1 = a^2 R_2} \quad \text{o} \quad \boxed{R'_L = a^2 R_L} \qquad \textbf{(12.12)}$$

donde R'_L es la impedancia reflejada. Como se muestra en la ecuación (12.12), la impedancia reflejada guarda una relación directa con el cuadrado de la relación de vueltas. Si el número de vueltas en el secundario es menor que el del primario, la impedancia que ve hacia el primario es mayor que la del secundario por el cuadrado de la relación de vueltas.

EJEMPLO 12.2 Calcule la resistencia efectiva vista desde el primario de un transformador 15:1 conectado a una carga de 8 **Ω**.

Solución: Ec. (12.22):

$$R'_L = a^2 R_L = (15)^2(8\ \Omega) = 1800\ \Omega = \mathbf{1.8\ k\Omega}$$

EJEMPLO 12.3 ¿Qué relación de vueltas en el transformador se requiere para igualar la carga de una bocina de 16 Ω, de modo que la resistencia de carga efectiva vista en el primario sea de 10 kΩ?

Solución: Ec. (12.11):

$$\left(\frac{N_1}{N_2}\right)^2 = \frac{R'_L}{R_L} = \frac{10\text{ k}\Omega}{16\ \Omega} = 625$$

$$\frac{N_1}{N_2} = \sqrt{625} = \mathbf{25{:}1}$$

Operación de una etapa de amplificación

Recta de carga de cd La resistencia del devanado (cd) de un transformador determina la recta de carga de cd para el circuito de la figura 12.6. En general, esta resistencia de cd es pequeña (idealmente de 0 Ω) y, como se muestra en la figura 12.8, una recta de carga de cd de 0 Ω es una línea recta vertical. La resistencia del devanado de un transformador práctico sería de algunos ohms, pero en este análisis sólo consideraremos el caso ideal. No hay caída de voltaje de cd a través de la resistencia de carga de cd de 0 Ω, y la recta de carga se traza verticalmente recta a partir del punto de voltaje, $V_{CE_Q} = V_{CC}$.

Punto de operación quiescente El punto de operación en la curva de características de la figura 12.8 se obtiene gráficamente en el punto de intersección de la recta de carga de cd y la corriente de base establecida por el circuito. La corriente quiescente de colector se obtiene entonces a partir del punto de operación. En operación clase A, tenga en cuenta que el punto de polarización de cd establece las condiciones para la excursión de la señal no distorsionada máxima tanto de la corriente de colector como del voltaje de colector a emisor. Si la señal de entrada origina una excursión de voltaje menor que la máxima posible, la eficiencia del circuito en ese momento será menor que 25%. Por consiguiente, el punto de polarización de cd es importante al establecer la operación de un amplificador clase A alimentado en serie.

Recta de carga de ca Para realizar un análisis de ca, es necesario calcular la resistencia de carga de ca “vista” al examinar el lado primario del transformador, y luego trazar la recta de carga de ca en la característica de colector. La resistencia de carga reflejada (R'_L) se calcula con la ecuación (12.12), el valor de la carga conectada a través del secundario (R_L) y la relación de vueltas del transformador. La técnica del análisis gráfico procede entonces como sigue. Trace la recta




FIG. 12.8
Rectas de carga para un amplificador clase A acoplado por transformador.

de carga de modo que pase por el punto de operación con una pendiente igual a $-1/R'_L$ (la resistencia de carga reflejada), con la pendiente de la recta de carga como el recíproco negativo de la resistencia de carga de ca. Observe que la recta de carga de ca muestra que la excursión de la señal de salida puede exceder el valor de V_{CC}. De hecho, el voltaje desarrollado a través del primario del transformador puede ser bastante grande. Por tanto, una vez que se obtiene la recta de carga es necesario verificar que la posible excursión de voltaje no exceda los valores nominales máximos del transistor.

Excursión de la señal y potencia de ca de salida La figura 12.9 muestra las excursiones de la señal de voltaje y corriente del circuito de la figura 12.6. A partir de las variaciones de la señal mostradas en la figura 12.9, los valores de las excursiones de la señal pico a pico son

$$V_{CE}(\text{p-p}) = V_{CE_{\text{máx}}} - V_{CE_{\text{mín}}}$$
$$I_C(\text{p-p}) = I_{C_{\text{máx}}} - I_{C_{\text{mín}}}$$




FIG. 12.9
Operación gráfica de un amplificador clase A acoplado por transformador.

La potencia de ca desarrollada a través del primario del transformador se calcula entonces con

$$P_o(\text{ca}) = \frac{(V_{CE_{\text{máx}}} - V_{CE_{\text{mín}}})(I_{C_{\text{máx}}} - I_{C_{\text{mín}}})}{8} \qquad \textbf{(12.13)}$$

La potencia de ca calculada es la que se desarrolla a través del primario del transformador. Si suponemos un transformador ideal (un transformador altamente eficiente tiene una eficiencia de más de 90%), vemos que la potencia entregada por el secundario a la carga es casi la que se calculó a con la ecuación (12.13). La potencia de ca de salida también se determina con el voltaje suministrado a la carga.

Para el transformador ideal, el voltaje suministrado a la carga se calcula con la ecuación (12.9):

$$V_L = V_2 = \frac{N_2}{N_1}V_1$$

Entonces la potencia a través de la carga se expresa como

$$P_L = \frac{V_L^2(\text{rms})}{R_L}$$

y es igual a la potencia calculada con la ecuación (12.5c).

Al aplicar la ecuación (12.10) para calcular la corriente de la carga obtenemos

$$I_L = I_2 = \frac{N_1}{N_2}I_C$$

con la potencia de ca de salida calculada entonces

$$P_L = I_L^2(\text{rms})R_L$$

EJEMPLO 12.4 Calcule la potencia de ca entregada a la bocina de 8 Ω para el circuito de la figura 12.10. Los valores de los componentes del circuito dan lugar a una corriente de base de 6 mA, y la señal de entrada (V_i) produce una excursión de la corriente de base pico de 4 mA.




FIG. 12.10
Amplificador clase A acoplado por transformador para el ejemplo 12.4.

Solución: La recta de carga de cd se traza verticalmente (vea la figura 12.11) a partir del punto de voltaje:

$$V_{CE_Q} = V_{CC} = 10 \text{ V}$$

Para $I_B = 6$ mA, el punto de operación en la figura 12.11 es

$$V_{CE_Q} = 10 \text{ V} \qquad \text{y} \qquad I_{C_Q} = 140 \text{ mA}$$

La resistencia de ca efectiva vista en el primario es

$$R'_L = \left(\frac{N_1}{N_2}\right)^2 R_L = (3)^2(8) = 72 \ \Omega$$

Entonces la recta de carga de ca se traza con una pendiente de $-1/72$ a través del punto de operación indicado. Como ayuda para trazar la recta de carga, considere el siguiente procedimiento. Para una excursión de corriente de

$$I_C = \frac{V_{CE}}{R'_L} = \frac{10 \text{ V}}{72 \ \Omega} = 139 \text{ mA}$$




FIG. 12.11
Característica de transistor clase A acoplado por transformador para los ejemplos 12.4 y 12.5: (a) característica de dispositivo; (b) rectas de carga de cd y ca.

marque un punto A:

$$I_{CE_Q} + I_C = 140 \text{ mA} + 139 \text{ mA} = 279 \text{ a lo largo del eje } y$$

Conecte el punto A por el punto Q para obtener la recta de carga de ca. Para la excursión de la corriente de base pico de 4 mA dada, la corriente de colector y el voltaje de colector a emisor máximos y mínimos obtenidos en la figura 12.11, son, respectivamente,

$$V_{CE_{\text{mín}}} = 1.7 \text{ V} \qquad I_{C_{\text{mín}}} = 25 \text{ mA}$$

$$V_{CE_{\text{máx}}} = 18.3 \text{ V} \qquad I_{C_{\text{máx}}} = 255 \text{ mA}$$

La potencia de ca entregada a la carga se calcula entonces con la ecuación (12.13):

$$P_o(\text{ca}) = \frac{(V_{CE_{\text{máx}}} - V_{CE_{\text{mín}}})(I_{C_{\text{máx}}} - I_{C_{\text{mín}}})}{8}$$

$$= \frac{(18.3 \text{ V} - 1.7 \text{ V})(255 \text{ mA} - 25 \text{ mA})}{8} = \mathbf{0.477 \text{ W}}$$

Eficiencia

Hasta ahora hemos considerado calcular la potencia de ca entregada a la carga. A continuación consideramos la potencia de entrada de la batería, las pérdidas de potencia en el amplificador y la eficiencia de potencia total del amplificador clase A acoplado por transformador.

La potencia (cd) de entrada producida por la fuente se calcula a partir del voltaje de alimentación de cd y la potencia promedio extraída de la fuente:

$$P_i(\text{cd}) = V_{CC} I_{C_Q} \qquad \textbf{(12.14)}$$

Para el amplificador acoplado por transformador, la potencia disipada por éste es pequeña (debido a la resistencia mínima de cd de una bobina) y la omitiremos en estos cálculos. Así pues, la única pérdida de potencia considerada en este caso es la disipada por el transistor de potencia y calculada con

$$P_Q = P_i(\text{cd}) - P_o(\text{ca}) \qquad \textbf{(12.15)}$$

donde P_Q es la potencia disipada como calor. Aunque la ecuación es simple, no obstante es significativa cuando se opera un amplificador clase A. La cantidad de potencia disipada por el transistor es la diferencia entre la extraída de la fuente de cd (establecida por el punto de polarización) y la cantidad entregada a la carga de ca. Cuando la señal de entrada es muy pequeña, con muy poca potencia de ca entregada a la carga, la potencia máxima es la disipada por el transistor. Cuando la señal de entrada es grande y la potencia entregada a la carga también lo es, el transistor disipa menos potencia. En otras palabras, el transistor de un amplificador clase A tiene que trabajar más duro (disipar casi toda la potencia) cuando se desconecta la carga del amplificador y el transistor disipa el mínimo de potencia cuando la carga extrae la potencia máxima del circuito.

EJEMPLO 12.5 Para el circuito de la figura 12.10 y los resultados del ejemplo 12.4, calcule la potencia de entrada de cd, la potencia disipada por el transistor y la eficiencia del circuito con la señal de entrada del ejemplo 12.4.

Solución: Ec. (12.14):

$$P_i(\text{cd}) = V_{CC} I_{C_Q} = (10 \text{ V})(140 \text{ mA}) = \mathbf{1.4 \text{ W}}$$

Ec. (12.15):

$$P_Q = P_i(\text{cd}) - P_o(\text{ca}) = 1.4 \text{ W} - 0.477 \text{ W} = \mathbf{0.92 \text{ W}}$$

La eficiencia del amplificador es entonces

$$\%\,\eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% = \frac{0.477 \text{ W}}{1.4 \text{ W}} \times 100\% = \mathbf{34.1\%}$$

Eficiencia teórica máxima Para un transformador clase A, la eficiencia teórica máxima llega a ser de 50%. Con base en las señales obtenidas al utilizar el amplificador, la eficiencia se puede expresar como

$$\% \eta = 50\left(\frac{V_{CE_{\text{máx}}} - V_{CE_{\text{mín}}}}{V_{CE_{\text{máx}}} + V_{CE_{\text{mín}}}}\right)^2 \% \tag{12.16}$$

Cuanto más grande es el valor de $V_{CE_{\text{máx}}}$ y más pequeño es el valor de $V_{CE_{\text{mín}}}$, más se acerca la eficiencia al límite teórico de 50%.

EJEMPLO 12.6 Calcule la eficiencia de un amplificador clase A acoplado por transformador con una alimentación de 12 V y salidas de:

a. $V(\text{p}) = 12\text{ V}$.
b. $V(\text{p}) = 6\text{ V}$.
c. $V(\text{p}) = 2\text{ V}$.

Solución:

a. Como $V_{CE_Q} = V_{CC} = 12\text{ V}$, las excursiones de voltaje máxima y mínima son, respectivamente,

$$V_{CE_{\text{máx}}} = V_{CE_Q} + V(\text{p}) = 12\text{ V} + 12\text{ V} = 24\text{ V}$$
$$V_{CE_{\text{mín}}} = V_{CE_Q} - V(\text{p}) = 12\text{ V} - 12\text{ V} = 0\text{ V}$$

y por consiguiente

$$\% \eta = 50\left(\frac{24\text{ V} - 0\text{ V}}{24\text{ V} + 0\text{ V}}\right)^2 \% = \mathbf{50\%}$$

b.

$$V_{CE_{\text{máx}}} = V_{CE_Q} + V(\text{p}) = 12\text{ V} + 6\text{ V} = 18\text{ V}$$
$$V_{CE_{\text{mín}}} = V_{CE_Q} - V(\text{p}) = 12\text{ V} - 6\text{ V} = 6\text{ V}$$

y por consiguiente

$$\% \eta = 50\left(\frac{18\text{ V} - 6\text{ V}}{18\text{ V} + 6\text{ V}}\right)^2 \% = \mathbf{12.5\%}$$

c.

$$V_{CE_{\text{máx}}} = V_{CE_Q} + V(\text{p}) = 12\text{ V} + 2\text{ V} = 14\text{ V}$$
$$V_{CE_{\text{mín}}} = V_{CE_Q} - V(\text{p}) = 12\text{ V} - 2\text{ V} = 10\text{ V}$$

y por consiguiente

$$\% \eta = 50\left(\frac{14\text{ V} - 10\text{ V}}{14\text{ V} + 10\text{ V}}\right)^2 \% = \mathbf{1.39\%}$$

Observe cuán dramáticamente se reduce la eficiencia del amplificador desde un máximo de 50% con $V(\text{p}) = V_{CC}$ hasta un poco más de 1% con $V(\text{p}) = 2\text{ V}$.

12.4 OPERACIÓN DE UN AMPLIFICADOR CLASE B

La operación clase B se da cuando la polarización de cd deja el transistor polarizado apagado; el transistor se enciende cuando se aplica la señal de ca. Esto en esencia no es polarización, y el transistor conduce corriente de sólo la mitad del ciclo de la señal. Para obtener salida durante el ciclo completo de la señal se requieren dos transistores y hacer que cada uno conduzca durante semiciclos opuestos; la operación combinada completa un ciclo de la señal de salida. Como una parte del circuito empuja (push) la señal hacia arriba durante medio ciclo y la otra parte jala (pull) la señal hacia abajo durante el otro semiciclo, el circuito se conoce como *circuito push-pull*. La figura 12.12 muestra un diagrama de la operación push-pull. Se aplica una señal de entrada de ca al circuito push-pull, con cada una de las mitades operando durante semiciclos alternos, y




FIG. 12.12
Representación por medio de bloques de la operación push-pull.

la carga recibe entonces una señal durante el ciclo completo de ca. Los transistores de potencia utilizados en el circuito push-pull son capaces de suministrar la potencia deseada a la carga, y la operación clase B de estos transistores proporciona una mayor eficiencia que la que era posible con un solo transistor en la operación clase A.

Potencia de entrada (cd)

La potencia entregada a la carga por un amplificador se extrae de la fuente de alimentación (o fuentes de alimentación; vea la figura 12.3) que proporciona la entrada o potencia de cd. La cantidad de esta potencia de entrada se calcula con

$$P_i(\text{cd}) = V_{CC}I_{\text{cd}} \tag{12.17}$$




FIG. 12.13
Conexión de un amplificador push-pull a una carga: (b) con dos fuentes de voltaje; (b) con una fuente de voltaje.

donde I_{cd} es la corriente de cd o promedio extraída de las fuentes de alimentación. En la operación clase B, la corriente extraída de una sola fuente de alimentación tiene la forma de una señal rectificada de onda completa, mientras que la extraída de dos fuentes de alimentación tiene la forma de una señal rectificada de media onda de cada una de las fuentes. En cualquiera de los dos casos, el valor de la corriente promedio extraída se expresa como

$$I_{\text{cd}} = \frac{2}{\pi} I(\text{p}) \tag{12.18}$$

donde$I(\text{p})$ es el valor pico de la forma de onda de corriente de salida. Al utilizar la ecuación (12.18) en la ecuación de entrada de potencia (12.17) obtenemos

$$P_i(\text{cd}) = V_{CC}\left(\frac{2}{\pi}\, I(\text{p})\right) \tag{12.19}$$

Potencia de salida (ca)

Podemos calcular la potencia entregada a la carga (normalmente conocida como resistencia R_L) con cualquiera de varias ecuaciones. Si utilizamos un medidor rms para leer el voltaje a través de la carga, calculamos la potencia como

$$P_o(\text{ca}) = \frac{V_L^2(\text{rms})}{R_L} \tag{12.20}$$

Si utilizamos un osciloscopio, podemos utilizar el voltaje de salida leído pico, o de pico a pico:

$$P_o(\text{ca}) = \frac{V_L^2(\text{p-p})}{8R_L} = \frac{V_L^2(\text{p})}{2R_L} \tag{12.21}$$

Cuanto mayor sea el voltaje rms o de salida pico, más grande será la potencia entregada a la carga.

Eficiencia

La eficiencia del amplificador clase B se calcula con la ecuación básica

$$\%\,\eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\%$$

Con las ecuaciones (12.19) y (12.21) en la ecuación de eficiencia se obtiene

$$\%\,\eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% = \frac{V_L^2(\text{p})/2R_L}{V_{CC}[(2/\pi)I(\text{p})]} \times 100\% = \frac{\pi}{4}\frac{V_L(\text{p})}{V_{CC}} \times 100\% \tag{12.22}$$

[con $I(\text{p}) = V_L(\text{p})/R_L$]. La ecuación (12.22) muestra que cuanto más grande es el voltaje pico, más alta es la eficiencia del circuito, hasta un valor máximo cuando $V_L(\text{p}) = V_{CC}$, y esta eficiencia máxima es entonces

$$\text{eficiencia máxima} = \frac{\pi}{4} \times 100\% = 78.5\%$$

Potencia disipada por los transistores de salida La potencia disipada (como calor) por los transistores de potencia de salida es la diferencia entre la potencia de entrada suministrada por las fuentes y la potencia de salida entregada a la carga,

$$P_{2Q} = P_i(\text{cd}) - P_o(\text{ca}) \tag{12.23}$$

donde P_{2Q} es la potencia disipada por los dos transistores de potencia de salida. La potencia disipada manejada por cada transistor es entonces

$$P_Q = \frac{P_{2Q}}{2} \tag{12.24}$$

EJEMPLO 12.7 Para un amplificador clase B que proporciona una señal pico de 20 V a una carga de 16 Ω (bocina) y una fuente de alimentación de $V_{CC} = 30$ V, determine la potencia de entrada, la potencia de salida y la eficiencia del circuito.

Solución: Una señal pico de 20 V a través de una carga de 16 Ω produce una corriente de carga pico de

$$I_L(\text{p}) = \frac{V_L(\text{p})}{R_L} = \frac{20\text{ V}}{16\ \Omega} = 1.25\text{ A}$$

El valor de cd de la corriente extraída de la fuente de corriente es entonces

$$I_{\text{cd}} = \frac{2}{\pi}I_L(\text{p}) = \frac{2}{\pi}(1.25\text{ A}) = 0.796\text{ A}$$

y la potencia de entrada suministrada por el voltaje de alimentación es

$$P_i(\text{cd}) = V_{CC}I_{\text{cd}} = (30\text{ V})(0.796\text{ A}) = \mathbf{23.9\ W}$$

La potencia de salida entregada a la carga es

$$P_o(\text{ca}) = \frac{V_L^2(\text{p})}{2R_L} = \frac{(20\text{ V})^2}{2(16\ \Omega)} = \mathbf{12.5\ W}$$

para una eficiencia resultante de

$$\%\ \eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% = \frac{12.5\text{ W}}{23.9\text{ W}} \times 100\% = \mathbf{52.3\%}$$

Consideraciones acerca de la potencia máxima

Para operación clase B, la potencia de salida máxima se entrega a la carga cuando $V_L(\text{p}) = V_{CC}$:

$$P_o\,\text{máxima(ca)} = \frac{V_{CC}^2}{2R_L} \tag{12.25}$$

La corriente de ca pico correspondiente $I(\text{p})$ es entonces

$$I(\text{p}) = \frac{V_{CC}}{R_L}$$

de modo que el valor máximo de la corriente de salida de la fuente de alimentación es

$$I_{\text{cd}}\,\text{máxima} = \frac{2}{\pi}I(\text{p}) = \frac{2V_{CC}}{\pi R_L}$$

Con esta corriente para calcular el valor máximo de la potencia de entrada, el resultado es

$$P_i\,\text{máxima(cd)} = V_{CC}(I_{\text{cd}}\,\text{máxima}) = V_{CC}\left(\frac{2V_{CC}}{\pi R_L}\right) = \frac{2V_{CC}^2}{\pi R_L} \tag{12.26}$$

La eficiencia máxima del circuito para operación clase B es entonces

$$\%\ \eta\ \text{máxima} = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% = \frac{V_{CC}^2/2R_L}{V_{CC}[(2/\pi)(V_{CC}/R_L)]} \times 100\%$$

$$= \frac{\pi}{4} \times 100\% = \mathbf{78.54\%} \tag{12.27}$$

Cuando la señal de entrada resulta menor que la excursión de la señal de salida máxima, la eficiencia del circuito es de menos de 78.5%.

Para la operación clase B, la potencia máxima disipada por los transistores de salida no ocurre en la condición de entrada o salida de potencia máxima. La potencia máxima disipada por los dos transistores de salida ocurre cuando el voltaje de salida a través de la carga es

$$V_L(\text{p}) = 0.636V_{CC} \qquad \left(= \frac{2}{\pi}V_{CC}\right)$$

para una disipación de potencia del transistor máxima de

$$P_{2Q}\,\text{máxima} = \frac{2V_{CC}^2}{\pi^2 R_L} \tag{12.28}$$

EJEMPLO 12.8 Para un amplificador clase B que utiliza una fuente de $V_{CC} = 30$ V y que excita la carga de 16 Ω, determine la potencia de entrada máxima y la disipación del transistor.

Solución: La potencia de salida máxima es

$$P_o(\text{ca})\text{máxima} = \frac{V_{CC}^2}{2R_L} = \frac{(30\text{ V})^2}{2(16\ \Omega)} = \mathbf{28.125\ W}$$

La potencia de entrada máxima extraída de la fuente de voltaje es

$$P_i(\text{cd})\text{máxima} = \frac{2V_{CC}^2}{\pi RL} = \frac{2(30\text{ V})^2}{\pi(16\ \Omega)} = \mathbf{35.81\ W}$$

La eficiencia del circuito es por tanto

$$\%\ \eta\ \text{máxima} = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% = \frac{28.125\text{ W}}{35.81\text{ W}} \times 100\% = 78.54\%$$

como se esperaba. La potencia máxima disipada por cada transistor es

$$P_Q\,\text{máxima} = \frac{P_{2Q}\ \text{máxima}}{2} = 0.5\left(\frac{2V_{CC}^2}{\pi^2 R_L}\right) = 0.5\left[\frac{2(30\text{ V})^2}{\pi^2 16\ \Omega}\right] = \mathbf{5.7\ W}$$

En condiciones máximas un par de transistores que maneja cada uno 5.7 W, al menos pueden entregar una carga de 28.125 W a 16-Ω mientras que extraen 35.81 W de la fuente.

La eficiencia máxima de un amplificador clase B también se puede expresar como sigue:

$$P_o(\text{ca}) = \frac{V_L^2(\text{p})}{2R_L}$$

$$P_i(\text{cd}) = V_{CC}I_{\text{cd}} = V_{CC}\left[\frac{2V_L(\text{p})}{\pi R_L}\right]$$

de modo que

$$\%\ \eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\% = \frac{V_L^2(\text{p})/2R_L}{V_{CC}[(2/\pi)(V_L(\text{p})/R_L)]} \times 100\%$$

$$\%\ \eta = 78.54\frac{V_L(\text{p})}{V_{CC}}\% \qquad \mathbf{(12.29)}$$

EJEMPLO 12.9 Calcule la eficiencia de un amplificador clase B para un voltaje de alimentación de $V_{CC} = 24$ V con voltajes de salida pico de:

a. $V_L(\text{p}) = 22$ V.
b. $V_L(\text{p}) = 6$ V.

Solución: Con la ecuación (12.29) obtenemos

a. $$\%\ \eta = 78.54\frac{V_L(\text{p})}{V_{CC}}\% = 78.54\left(\frac{22\text{ V}}{24\text{ V}}\right) = \mathbf{72\%}$$

b. $$\%\ \eta = 78.54\left(\frac{6\text{ V}}{24\text{ V}}\right)\% = \mathbf{19.6\%}$$

Observe que un voltaje cercano al máximo [22 V en la parte (a)] origina una eficiencia cercana a la máxima, en tanto que una excursión de voltaje pequeña [6 V en la parte (b)] sigue proporcionando una eficiencia de cerca de 20%. Excursiones de señal y de alimentación de potencia similares producirían una eficiencia mucho más pobre en un amplificador clase A.

12.5 CIRCUITOS DEL AMPLIFICADOR CLASE B

Hay varias configuraciones posibles de circuito para obtener operación clase B. En esta sección consideraremos las ventajas y desventajas de varios de los circuitos de más uso. Las señales de entrada al amplificador podrían ser una señal única, y entonces el circuito proporcionaría dos

etapas de salida diferentes, cada una operando durante la mitad del ciclo. Si la entrada está en la forma de dos señales de polaridad opuesta, podríamos utilizar dos etapas similares, con cada una operando en el ciclo alterno debido a la señal de entrada. Una forma de invertir la polaridad o fase es utilizar un transformador y durante mucho tiempo se ha preferido el amplificador acoplado por transformador. Se pueden obtener fácilmente entradas de polaridad opuesta mediante un amplificador operacional con dos salidas opuestas, o utilizando algunas etapas del amplificador operacional para obtener dos señales de polaridad opuesta. También se puede lograr una operación de polaridad opuesta con una sola entrada y transistores complementarios (*npn* y *pnp*, o *n*MOS y *p*MOS).

La figura 12.14 muestra formas diferentes de obtener señales de fase invertida a partir de una sola señal de entrada. La figura 12.14a muestra un transformador con derivación central para proporcionar señales de fase opuesta. Si el transformador es exactamente de derivación central, las dos señales son de igual manera de fase opuesta de la misma magnitud. El circuito de la figura 12.14b




FIG. 12.14
Circuitos divisores de fase.

utiliza una etapa de BJT con salida en fase por el emisor y salida de fase opuesta por el colector. Si la ganancia es de casi 1 para cada salida, se obtiene la misma magnitud. Probablemente lo más común sería utilizar etapas de amplificador operacional, una para proporcionar ganancia unitaria invertida y la otra una ganancia unitaria sin inversión de fase, para proporcionar dos salidas de la misma magnitud pero de fase opuesta.

Circuitos push-pull acoplados por transformador

El circuito de la figura 12.15 utiliza un transformador con derivación central para producir señales de polaridad opuesta a las entradas de dos transistores y un transformador de salida para excitar la carga en un modo de operación push-pull que describimos a continuación.

Durante el primer semiciclo de operación, se hace que el transistor Q_1 conduzca, en tanto que el transistor Q_2 se apaga. La corriente I_1 a través del transformador da como resultado el primer semiciclo de la señal entregada a la carga. Durante el segundo semiciclo de la señal de entrada, Q_2 conduce, en tanto que Q_1 permanece apagado, y la corriente I_2 a través del transformador produce el segundo semiciclo de la carga. Entonces toda la señal desarrollada a través de la carga varía durante el ciclo completo de la operación de la señal.





FIG. 12.15
Circuito push-pull.


Circuitos de simetría complementaria

Al usar transistores complementarios (*npn* y *pnp*) podemos obtener una salida de ciclo completo a través de una carga con los semiciclos de operación de cada transistor, como se muestra en la figura 12.16a. En tanto se aplique una sola señal de entrada a la base de ambos transistores de tipo opuesto, conducirán durante los semiciclos opuestos de la entrada. El transistor *npn* se polarizará para que conduzca por el semiciclo positivo de la señal, con un semiciclo de la señal a través de la carga como se muestra en la figura 12.16b. Durante el semiciclo negativo de la señal, el transistor *pnp* se polariza para que conduzca cuando la entrada se haga negativa, como se muestra en la figura 12.16c.


Durante un ciclo completo de entrada, a través de la carga se desarrolla un ciclo completo de la señal de salida. Una desventaja del circuito es que necesita dos fuentes de voltaje distintas. Otra menos obvia con el circuito complementario se muestra en la distorsión de cruce en la señal de salida (vea la figura 12.16d). El término *distorsión de cruce* se refiere a que durante el cruce de la señal de positiva a negativa (o viceversa) no hay linealidad en la señal de salida. Esto se deriva de que el circuito no proporciona una conmutación exacta de un transistor apagado y del otro encendido en la condición de voltaje cero. Ambos transistores pueden estar parcialmente apagados, de modo que el voltaje de salida no sigue la entrada en torno a la condición de voltaje cero. La polarización de los transistores en la clase B mejora esta operación al polarizar ambos transistores para que permanezcan encendidos durante más de medio ciclo.



(a)



(b)



(c) (d)

FIG. 12.16

Circuito push-pull de simetría complementaria.

Una versión más práctica de un circuito push-pull que utiliza transistores complementarios se muestra en la figura 12.17. Observe que la carga se excita como la salida de un emisor seguidor, de modo que la resistencia de la carga es igual a la baja resistencia de salida de la fuente de control. El circuito utiliza transistores de conexión Darlington complementarios para proporcionar una alta corriente de salida y una baja resistencia de salida.

Amplificador push-pull casi complementario

En circuitos de amplificador de potencia prácticos, es preferible utilizar transistores *npn* para ambos dispositivos de alta corriente de salida. Como la conexión push-pull requiere dispositivos complementarios, se debe utilizar un transistor *pnp* de alta potencia. Una forma práctica de obtener operación complementaria al utilizar los mismos transistores *npn* apareados a la salida




FIG. 12.17
Circuito push-pull de simetría complementaria que utiliza transistores Darlington.




FIG. 12.18
Amplificador de potencia push-pull casi complementario sin transformador.

la proporciona un circuito casi complementario, como se muestra en la figura 12.18. La operación push-pull se logra por medio de transistores complementarios (Q_1 y Q_2) antes de los transistores concordantes *npn* de salida (Q_3 y Q_4). Observe que los transistores Q_1 y Q_3 forman una conexión Darlington que proporciona salida a través de un emisor seguidor de baja impedancia. La conexión de los transistores Q_2 y Q_4 forma un par de realimentación, cuya semejanza proporciona un

control de baja impedancia a la carga. El resistor R_2 se puede ajustar para reducir al mínimo la distorsión de cruce con la condición de polarización de cd. La señal de entrada única aplicada a la etapa push-pull produce entonces una salida de ciclo completo para la carga. El amplificador push-pull casi complementario es la forma más usual de amplificador de potencia.

EJEMPLO 12.10 Para el circuito de la figura 12.19, calcule la potencia de entrada, la potencia de salida y la potencia manejada por cada transistor de salida, así como la eficiencia del circuito con una entrada de 12 V rms.




FIG. 12.19
Amplificador de potencia clase B para los ejemplos 12.10 a 12.12.

Solución: El voltaje de entrada pico es

$$V_i(\text{p}) = \sqrt{2}\,V_i\,(\text{rms}) = \sqrt{2}\,(12\text{ V}) = 16.97\text{ V} \approx 17\text{ V}$$

Como el voltaje que resulta a través de la carga es idealmente el mismo de la señal de entrada (el amplificador tiene, del mismo modo, una ganancia de voltaje unitaria),

$$V_L(\text{p}) = 17\text{ V}$$

y la potencia de salida desarrollada a través de la carga es

$$P_o(\text{ca}) = \frac{V_L^2(\text{p})}{2R_L} = \frac{(17\text{ V})^2}{2(4\,\Omega)} = \mathbf{36.125\text{ W}}$$

La corriente pico a través de la carga es

$$I_L(\text{p}) = \frac{V_L(\text{p})}{R_L} = \frac{17\text{ V}}{4\,\Omega} = 4.25\text{ A}$$

a partir de la cual la corriente de cd extraída de las fuentes se calcula que sea

$$I_{\text{cd}} = \frac{2}{\pi}I_L(\text{p}) = \frac{2(4.25\text{ A})}{\pi} = 2.71\text{ A}$$

de modo que la potencia suministrada al circuito es

$$P_i(\text{cd}) = V_{CC}I_{\text{cd}} = (25\text{ V})(2.71\text{ A}) = \mathbf{67.75\text{ W}}$$

La potencia disipada por cada transistor de salida es

$$P_Q = \frac{P_{2Q}}{2} = \frac{P_i - P_o}{2} = \frac{67.75\text{ W} - 36.125\text{ W}}{2} = \mathbf{15.8\text{ W}}$$

La eficiencia del circuito (para la entrada de 12 V, rms) es por tanto

$$\%\,\eta = \frac{P_o}{P_i} \times 100\% = \frac{36.125\text{ W}}{67.75\text{ W}} \times 100\% = \mathbf{53.3\%}$$

EJEMPLO 12.11 Para el circuito de la figura 12.19, calcule la potencia de entrada máxima, la potencia de salida máxima, el voltaje de entrada para operación máxima y la potencia disipada por los transistores de salida a este voltaje.

Solución: La potencia de entrada máxima es

$$P_i(\text{cd})\text{máxima} = \frac{2V_{CC}^2}{\pi R_L} = \frac{2(25\text{ V})^2}{\pi 4\ \Omega} = \mathbf{99.47\ W}$$

La potencia de salida máxima es

$$P_o(\text{ca})\text{máxima} = \frac{V_{CC}^2}{2R_L} = \frac{(25\text{ V})^2}{2(4\ \Omega)} = \mathbf{78.125\ W}$$

[Observe que la máxima eficiencia se logra:

$$\%\ \eta = \frac{P_o}{P_i} \times 100\% = \frac{78.125\text{ W}}{99.47\text{ W}} 100\% = 78.54\%]$$

Para alcanzar la operación de potencia máxima el voltaje de salida debe ser

$$V_L(\text{p}) = V_{CC} = 25\text{ V}$$

y entonces la potencia disipada por los transistores de salida es

$$P_{2Q} = P_i - P_o = 99.47\text{ W} - 78.125\text{ W} = \mathbf{21.3\ W}$$

EJEMPLO 12.12 Para el circuito de la figura 12.19, determine la potencia máxima disipada por los transistores de salida y el voltaje de entrada en donde ocurra esto.

Solución: La potencia máxima disipada por ambos transistores de salida es

$$P_{2Q}\text{máxima} = \frac{2V_{CC}^2}{\pi^2 R_L} = \frac{2(25\text{ V})^2}{\pi^2 4\ \Omega} = \mathbf{31.66\ W}$$

Esta disipación de potencia máxima se presenta en

$$V_L = 0.636 V_L(\text{p}) = 0.636(25\text{ V}) = \mathbf{15.9\ V}$$

(Observe que en V_L = 15.9 V el circuito requirió que los transistores disiparan 31.66 W, mientras que en V_L = 25 V sólo tuvieron que disipar 21.3 W.)

12.6 DISTORSIÓN DE UN AMPLIFICADOR

Una señal senoidal pura tiene una sola frecuencia a la cual el voltaje varía de positivo a negativo en cantidades iguales. Cualquier señal que varíe durante menos del ciclo completo de 360° se considera que tiene distorsión. Un amplificador ideal es capaz de amplificar una señal senoidal pura para transformarla en una versión más grande, y la forma de onda resultante es una señal senoidal pura de una sola frecuencia. Cuando ocurra la distorsión, la salida no será un duplicado exacto (excepto por lo que se refiere a la magnitud) de la señal de entrada.

La distorsión puede presentarse porque la característica es no lineal, en cuyo caso se presenta distorsión no lineal o de amplitud. Esto puede ocurrir con todas las clases de operación de un amplificador. La distorsión también puede presentarse porque los elementos y dispositivos del circuito responden a la señal de entrada de forma diferente en varias frecuencias, y esto es lo que se conoce como distorsión de frecuencia.

Una técnica para describir formas de onda distorsionadas excepto las periódicas utiliza el análisis de Fourier, un método que describe cualquier forma de onda periódica en función de su componente de frecuencia fundamental y componentes de frecuencia en múltiplos enteros; estos componentes se llaman *componentes armónicos,* o simplemente *armónicos*. Por ejemplo, una señal que originalmente es de 1000 Hz podría transformarse, después de la distorsión, en un componente de frecuencia de 1000 Hz (1 kHz) y componentes armónicos de 2 kHz (2 × 1 kHz), 3 kHz (3 × 1 kHz), 4 kHz (4 × 1 kHz), etc. La frecuencia original de 1 kHz se llama *frecuencia fundamental*; las de múltiplos enteros son los *armónicos*. El componente que está a 2 kHz se llama, por consiguiente, *segundo armónico*, el que está a 3 kHz es el *tercer armónico*, etc. La frecuencia fundamental no se considera como un armónico. El análisis de Fourier no permite frecuencias armónicas fraccionarias, sólo múltiplos enteros de la fundamental.

Distorsión armónica

Se considera que una señal sufre distorsión armónica cuando hay componentes armónicos de frecuencia (no sólo el componente fundamental). Si la amplitud de la frecuencia fundamental es A_1 y la amplitud del componente n-ésimo de la frecuencia es A_n, una distorsión armónica se puede definir como

$$\%\text{ de la } n\text{-ésima distorsión armónica} = \%\, D_n = \frac{|A_n|}{|A_1|} \times 100\% \qquad \textbf{(12.30)}$$

En general, el componente fundamental es mayor que cualquier componente armónico.

EJEMPLO 12.13 Calcule los componentes de distorsión armónica para una señal de salida cuya amplitud fundamental es de 2.5 V, la amplitud del segundo armónico es de 0.25 V, la amplitud del tercer armónico es de 0.1 V y la amplitud del cuarto armónico es de 0.05 V.

Solución: Con la ecuación (12.30) obtenemos

$$\%\, D_2 = \frac{|A_2|}{|A_1|} \times 100\% = \frac{0.25\text{ V}}{2.5\text{ V}} \times 100\% = \mathbf{10\%}$$

$$\%\, D_3 = \frac{|A_3|}{|A_1|} \times 100\% = \frac{0.1\text{ V}}{2.5\text{ V}} \times 100\% = \mathbf{4\%}$$

$$\%\, D_4 = \frac{|A_4|}{|A_1|} \times 100\% = \frac{0.05\text{ V}}{2.5\text{ V}} \times 100\% = \mathbf{2\%}$$

Distorsión armónica total Cuando una señal de salida tiene varios componentes de distorsión armónica individuales, se puede considerar que la señal tiene una distorsión armónica total basada en los elementos individuales combinados por medio de la relación de la siguiente ecuación:

$$\%\text{ THD} = \sqrt{D_2^2 + D_3^2 + D_4^2 + \cdots} \times 100\% \qquad \textbf{(12.31)}$$

donde THD es la distorsión armónica total.

EJEMPLO 12.14 Calcule la distorsión armónica total de los componentes de amplitud dados en el ejemplo 12.13.

Solución: Con los valores calculados de $D_2 = 0.10$, $D_3 = 0.04$ y $D_4 = 0.02$ en la ecuación (12.31), obtenemos

$$\begin{aligned}\%\text{ THD} &= \sqrt{D_2^2 + D_3^2 + D_4^2} \times 100\% \\ &= \sqrt{(0.10)^2 + (0.04)^2 + (0.02)^2} \times 100\% = 0.1095 \times 100\% \\ &= \mathbf{10.95\%}\end{aligned}$$

Un instrumento como un analizador de espectros permite la lectura de los armónicos presentes en la señal y mostrar en pantalla el componente fundamental de una señal y varios de sus armónicos. Asimismo, un instrumento analizador de ondas permite una lectura más precisa de los componentes armónicos de una señal distorsionada al filtrar cada uno de estos componentes y proporcionar una lectura de éstos. En cualquier caso, la técnica de considerar que cualquier señal distorsionada contiene un componente fundamental y componentes armónicos es práctica y útil. En el caso de una señal que ocurre en clase AB o clase B, la distorsión puede ser principalmente de armónicos pares, de los cuales el segundo es el mayor. Por tanto, aunque en teoría la señal distorsionada contiene todos los componentes armónicos a partir del segundo en adelante, el más importante en función de la cantidad de distorsión en las clases presentadas es el segundo armónico.




FIG. 12.20
Forma de onda para obtener la distorsión del segundo armónico.

Distorsión del segundo armónico La figura 12.20 muestra una forma de onda utilizada para obtener la distorsión del segundo armónico. Se muestra una forma de onda de corriente de colector con los niveles de señal quiescente, mínimo y máximo, y el tiempo en el cual se presentan marcados en la forma de onda. La señal mostrada indica que hay algo de distorsión. Una ecuación que describe de forma aproximada la forma de onda de la señal distorsionada es

$$i_C \approx I_{C_Q} + I_0 + I_1 \cos \omega t + I_2 \cos \omega t \qquad \textbf{(12.32)}$$

La forma de onda actual contiene la corriente quiescente original I_{C_Q}, la cual ocurre con una señal de entrada cero; una corriente cd adicional I_O originada por el promedio no cero de la señal distorsionada; el componente fundamental de la señal de ca distorsionada I_1, y un segundo componente armónico I_2, a dos veces la frecuencia fundamental. Aunque los demás armónicos también están presentes, aquí sólo consideramos el segundo. Si se iguala la corriente obtenida con la ecuación (12.32) en algunos puntos del ciclo con la que se muestra en la forma de onda de corriente se obtienen las tres relaciones siguientes:

En el punto 1 $(\omega t = 0)$,

$$i_C = I_{C_{máx}} = I_{C_Q} + I_0 + I_1 \cos 0 + I_2 \cos 0$$
$$I_{C_{máx}} = I_{C_Q} + I_0 + I_1 + I_2$$

En el punto 2 $(\omega t = \pi/2)$,

$$i_C = I_{C_Q} = I_{C_Q} + I_0 + I_1 \cos \frac{\pi}{2} + I_2 \cos \frac{2\pi}{2}$$
$$I_{C_Q} = I_{C_Q} + I_0 - I_2$$

En el punto 3 $(\omega t = \pi)$,

$$i_C = I_{C_{mín}} = I_{C_Q} + I_0 + I_1 \cos \pi + I_2 \cos 2\pi$$
$$I_{C_{mín}} = I_{C_Q} + I_0 - I_1 + I_2$$

Resolviendo las tres ecuaciones precedentes simultáneamente se obtienen los siguientes resultados:

$$I_0 = I_2 = \frac{I_{C_{máx}} + I_{C_{mín}} - 2I_{C_Q}}{4}, \qquad I_1 = \frac{I_{C_{máx}} - I_{C_{mín}}}{2}$$

Recurriendo a la ecuación (12.30), podemos expresar la definición de la distorsión del segundo armónico como

$$D_2 = \left|\frac{I_2}{I_1}\right| \times 100\%$$

Con la inserción de los valores de I_1 e I_2 antes determinados se obtiene

$$D_2 = \left|\frac{\frac{1}{2}(I_{C_{máx}} + I_{C_{mín}}) - I_{C_Q}}{I_{C_{máx}} - I_{C_{mín}}}\right| \times 100\% \qquad \textbf{(12.33)}$$

Del mismo modo, la distorsión del segundo armónico se puede expresar en función de los voltajes de colector a emisor leídos:

$$D_2 = \left|\frac{\frac{1}{2}(V_{CE_{máx}} + V_{CE_{mín}}) - V_{CE_Q}}{V_{CE_{máx}} - V_{CE_{mín}}}\right| \times 100\% \qquad \textbf{(12.34)}$$

EJEMPLO 12.15 Calcule la distorsión del segundo armónico si una forma de onda de salida mostrada en la pantalla de un osciloscopio proporciona las siguientes lecturas.

a. $V_{CE_{\text{mín}}} = 1\text{ V}, V_{CE_{\text{máx}}} = 22\text{ V}, V_{CE_Q} = 12\text{ V}.$

b. $V_{CE_{\text{mín}}} = 4\text{ V}, V_{CE_{\text{máx}}} = 20\text{ V}, V_{CE_Q} = 12\text{ V}.$

Solución: Con la ecuación (12.34), obtenemos

$$\text{a. } D_2 = \left|\frac{\frac{1}{2}(22\text{ V} + 1\text{ V}) - 12\text{ V}}{22\text{ V} - 1\text{ V}}\right| \times 100\% = \mathbf{2.38\%}$$

$$\text{b. } D_2 = \left|\frac{\frac{1}{2}(20\text{ V} + 4\text{ V}) - 12\text{ V}}{20\text{ V} - 4\text{ V}}\right| \times 100\% = \mathbf{0\%} \qquad \text{sin distorsión}$$

Potencia de una señal distorsionada

Cuando ocurre la distorsión, la potencia de salida calculada para la señal no distorsionada ya no es correcta.En estos casos, la potencia de salida entregada al resistor de carga R_C producida por el componente fundamental de la señal distorsionada es

$$P_1 = \frac{I_1^2 R_C}{2} \tag{12.35}$$

La potencia total producida por todos los componentes armónicos de la señal distorsionada se calcula entonces con

$$P = (I_1^2 + I_2^2 + I_3^2 + \cdots)\frac{R_C}{2} \tag{12.36}$$

La potencia total también se puede expresar en función de la distorsión armónica total,

$$P = (1 + D_2^2 + D_3^2 + \cdots)I_1^2\frac{R_C}{2} = (1 + \text{THD}^2)P_1 \tag{12.37}$$

EJEMPLO 12.16 Para una lectura de distorsión armónica de $D_2 = 0.1$, $D_3 = 0.02$ y $D_4 = 0.01$, $I_1 = 4$ A y $R_C = 8\ \Omega$, calcule la distorsión armónica total, el componente de potencia fundamental y la potencia total.

Solución: La distorsión armónica total es

$$\text{THD} = \sqrt{D_2^2 + D_3^2 + D_4^2} = \sqrt{(0.1)^2 + (0.02)^2 + (0.01)^2} \approx \mathbf{0.1}$$

La potencia fundamental calculada con la ecuación (12.35) es

$$P_1 = \frac{I_1^2 R_C}{2} = \frac{(4\text{ A})^2(8\ \Omega)}{2} = \mathbf{64\text{ W}}$$

La potencia total calculada con la ecuación (12.37) es por tanto

$$P = (1 + \text{THD}^2)P_1 = [1 + (0.1)^2]64 = (1.01)64 = \mathbf{64.64\text{ W}}$$

(Observe que la potencia total se debe principalmente al componente fundamental incluso con 10% de distorsión del segundo armónico.)

Descripción gráfica de los componentes armónicos de una señal distorsionada

Una forma de onda distorsionada como la que ocurre en operación clase B se puede representar por medio del análisis de Fourier como una forma de onda fundamental con componentes armónicos. La figura 12.21a muestra un semiciclo positivo como el tipo que daría por resultado un lado de un amplificador clase B. Con las técnicas de análisis de Fourier podemos obtener el componente fundamental de la señal distorsionada como se muestra en la figura 12.21b. Asimismo, el segundo y tercer componentes armónicos se obtienen y muestran en las figuras 12.21c y d, respectivamente. Si utilizamos la técnica de Fourier podemos construir la forma de onda distorsionada sumando los componentes fundamental y armónicos, como se muestra en la figura 12.21e. En general, se puede representar cualquier forma de onda distorsionada periódica con la suma de un componente fundamental y todos los componentes armónicos, cada uno de amplitud variable y a varios ángulos de fase.




FIG. 12.21

Representación gráfica de una señal distorsionada por medio de los componentes armónicos.

12.7 DISIPACIÓN DE CALOR DE UN TRANSISTOR DE POTENCIA

Aun cuando se utilizan circuitos integrados en aplicaciones de señal pequeña y baja potencia, la mayoría de las aplicaciones de alta potencia aún requieren transistores de potencia individuales. Las mejoras en las técnicas de producción han permitido obtener valores nominales de potencia más altos en cápsulas pequeñas, han incrementado el voltaje de ruptura máximo de los transistores, y puesto a la disposición transistores de conmutación de potencia más rápidos.

La potencia máxima manejada por un dispositivo particular y la temperatura en las uniones de un transistor están relacionadas, puesto que la potencia disipada por el dispositivo incrementa la temperatura en la unión de éste. Obviamente, un transistor de 100 W tendrá más capacidad de potencia que uno de 10 W. Por otra parte, las técnicas correctas de disipación de calor permitirán operar un dispositivo a casi la mitad de su valor nominal de potencia máximo.

De los dos tipos de transistores bipolares —germanio y silicio— los de silicio proporcionan mayores valores nominales de temperatura máximos. En general, la temperatura máxima de unión de estos tipos de transistores de potencia es como sigue:

Silicio 150–200°C
Germanio 100–110°C

Para muchas aplicaciones la potencia disipada promedio se puede representar de forma aproximada como

$$P_D = V_{CE}I_C \tag{12.38}$$

Esta disipación de potencia, sin embargo, se permite sólo hasta una temperatura máxima. Por arriba de esta temperatura, la capacidad de disipación del dispositivo de potencia debe reducirse de modo que a más altas temperaturas de la cápsula la capacidad de manejo de potencia se reduce a 0 W a la temperatura máxima de la cápsula del dispositivo.



Cuanto más grande sea la potencia manejada por el transistor, más alta será la temperatura de la cápsula. En realidad, el factor limitante del manejo de potencia de un transistor particular es la temperatura de la unión del colector del dispositivo. Los transistores de potencia se montan en grandes cápsulas de metal para proporcionar una gran área por la cual se pueda irradiar (transferir) el calor generado por el dispositivo. Aun así, la operación de un transistor directamente al aire (montado en una tarjeta de plástico, por ejemplo) limita de manera grave el valor nominal de potencia del dispositivo. Si en cambio (como se acostumbra), el dispositivo se monta sobre un disipador de calor, su capacidad de manejo de potencia puede aproximarse al valor nominal máximo. En la figura 12.22 se muestran algunos disipadores de calor. Cuando se utiliza un disipador de calor, el calor producido por el transistor que disipa la potencia tiene un área mayor para irradiar (transferir) el calor al aire, con lo cual se mantiene la temperatura de la cápsula a un valor mucho más bajo del que resultaría sin el disipador de calor. Aun con un disipador de calor infinito (que, desde luego, no está disponible), con el cual la temperatura de la cápsula se mantiene a la temperatura ambiente (del aire), la unión se calentará muy por arriba de la temperatura de la cápsula y se debe considerar un valor nominal de potencia máxima.




FIG. 12.22
Disipadores de calor de potencia típicos.

Como incluso un buen disipador de calor no puede mantener la temperatura de la cápsula de un transistor a la temperatura ambiente (la cual, entre paréntesis, podría ser de más de 25°C si el circuito se encuentra confinado en un área donde otros dispositivos también irradian una gran cantidad de calor), se requiere reducir la capacidad de disipación de potencia nominal máxima permitida para un transistor particular como una función de la temperatura de la cápsula incrementada.

La figura 12.23 muestra una típica curva de reducción de la capacidad de disipación de potencia de un transistor de silicio. La curva muestra que el fabricante especificará un punto de alta temperatura (no necesariamente de 25°C), después de la cual ocurre una reducción lineal de la capacidad de disipación de potencia. Para el de silicio, la potencia máxima que deberá manejar el dispositivo no se reduce a 0 W hasta que la temperatura de la cápsula sea de 200°C.




FIG. 12.23
Curva de reducción de la capacidad de disipación de potencia típica para transistores de silicio.

No se requiere una curva de reducción puesto que la misma información podría darse simplemente como un factor de devaluación en la hoja de especificaciones del dispositivo. Expresado de manera matemática, tenemos

$$P_D(\text{temp}_1) = P_D(\text{temp}_0) - (\text{Temp}_1 - \text{Temp}_0)\begin{pmatrix}\text{factor de reducción}\\ \text{de la capacidad de}\\ \text{disipación de potencia}\end{pmatrix} \qquad \textbf{(12.39)}$$

donde el valor de Temp_0 es la temperatura a la cual debe iniciar la reducción de la capacidad de disipación de potencia, el valor de Temp_1 es la temperatura particular de interés (sobre el valor Temp_0), $P_D(\text{temp}_0)$ y $P_D(\text{temp}_1)$ son las disipaciones de potencia máximas a las temperaturas especificadas, y el factor de reducción de la capacidad de disipación de potencia es el factor dado por el fabricante en watts (o miliwatts) por grado de temperatura.

EJEMPLO 12.17 Determine qué disipación máxima se permitirá para un transistor de silicio de 80 W (valuado a 25°C) si se requiere que se reduzca la capacidad de disipación de potencia sobre 25°C por un factor de reducción de 0.5 W/°C a una temperatura de la cápsula de 125°C.

Solución:

$$\begin{aligned} P_D(125°\text{C}) &= P_D(25°\text{C}) - (125°\text{C} - 25°\text{C})(0.5\ \text{W}/°\text{C}) \\ &= 80\ \text{W} - 100°\text{C}(0.5\ \text{W}/°\text{C}) = \mathbf{30\ W} \end{aligned}$$

Es interesante observar qué valor nominal de potencia resulta cuando se utiliza un transistor sin disipador de calor. Por ejemplo, un transistor de silicio con un valor asignado de 100 W a (o por debajo de) 100°C está devaluado a sólo 4 W a (o por debajo de) 25°C, la temperatura al aire libre. Por tanto, cuando se utiliza sin un disipador de calor, el dispositivo puede manejar un máximo de sólo 4 W a la temperatura ambiente de 25°C. Utilizar un disipador de calor lo bastante grande para mantener la temperatura de la cápsula a 100°C y 100 W permite operar al valor nominal de potencia máxima.

Analogía térmica de un transistor de potencia

La selección de un disipador de calor adecuado requiere un detalle muy minucioso que no se necesita, dadas nuestras consideraciones básicas presentes del transistor de potencia. Sin embargo, más detalles en relación con las características térmicas del transistor y su relación con la disipación de potencia del transistor, pueden ayudar a tener una idea más clara de cómo la temperatura limita la potencia. El siguiente análisis es bastante útil.

Una ilustración de cómo la temperatura de la unión T_j, la temperatura de la cápsula T_C y la temperatura ambiente T_A están relacionadas por la capacidad de manejo de calor del dispositivo (un coeficiente de temperatura normalmente llamado resistencia térmica) se presenta en la analogía térmica a eléctrica mostrada en la figura 12.24.




FIG. 12.24
Analogía térmica a eléctrica.

En la analogía térmica a eléctrica, se utiliza el término *resistencia térmica* para describir los efectos del calor mediante un término eléctrico. Los términos que aparecen en la figura 12.24 se definen como sigue:

θ_{JA} = resistencia térmica total (entre la unión y el medio ambiente).
θ_{JC} = resistencia térmica del transistor (entre la unión y la cápsula).
θ_{CS} = resistencia térmica del aislante (entre la cápsula y el disipador de calor).
θ_{SA} = resistencia térmica del disipador de calor (entre el disipador de calor y el medio ambiente).

Con la analogía eléctrica para las resistencias térmicas, podemos escribir

$$\theta_{JA} = \theta_{JC} + \theta_{CS} + \theta_{SA} \tag{12.40}$$

También podemos utilizar la analogía con la ley de voltajes de Kirchhoff para obtener

$$T_J = P_D\theta_{JA} + T_A \tag{12.41}$$

La última relación muestra que la temperatura de la unión "flota" en la temperatura ambiente, y cuanto más alta es la temperatura ambiente, más bajo es el valor de disipación de potencia permitido del dispositivo.

El factor térmico θ informa sobre qué tanta reducción (o elevación) de la temperatura resulta con una cantidad dada de disipación de potencia. Por ejemplo, el valor de θ_{JC} suele ser de alrededor de 0.5°C/W. Esto significa que con una disipación de 50 W, la diferencia de temperatura

entre la temperatura de la cápsula (medida con un termopar) y la temperatura interna de la unión es de sólo

$$T_J - T_C = \theta_{JC}P_D = (0.5°\text{C/W})(50\text{ W}) = 25°\text{C}$$

Por tanto, si el disipador de calor puede mantener la cápsula a, digamos, 50°C, entonces la unión está a sólo 75°C. Ésta es una diferencia de temperatura relativamente pequeña, sobre todo a niveles bajos de disipación de potencia.

El valor de la resistencia térmica de la unión al aire libre (sin disipador de calor) por lo general es de

$$\theta_{JA} = 40°\text{C/W} \qquad \text{al aire libre}$$

Para esta resistencia térmica, sólo 1 W de potencia disipada origina una temperatura de la unión 40°C más alta que la temperatura ambiente.

Ahora se puede ver que un disipador de calor genera una baja resistencia térmica entre la cápsula y el aire, mucho menor que el valor de 40°C/W de la cápsula del transistor sola. Con un disipador de calor que tiene

$$\theta_{SA} = 2°\text{C/W}$$

y con una resistencia térmica aislante (entre la cápsula y disipador de calor) de

$$\theta_{CS} = 0.8°\text{C/W}$$

y por último, para el transistor,

$$\theta_{CJ} = 0.5°\text{C/W}$$

obtenemos

$$\theta_{JA} = \theta_{SA} + \theta_{CS} + \theta_{CJ}$$
$$= 2.0°\text{C/W} + 0.8°\text{C/W} + 0.5°\text{C/W} = 3.3°\text{C/W}$$

Así que, con un disipador de calor, la resistencia térmica entre el aire y la unión es de sólo 3.3°C/W, comparada con 40°C/W para el transistor que opera directamente al aire libre. Con el valor de θ_{JA} anterior para un transistor operado a, por ejemplo, 2 W, calculamos

$$T_J - T_A = \theta_{JA}P_D = (3.3°\text{C/W})(2\text{ W}) = 6.6°\text{C}$$

Dicho de otra manera, el uso de un disipador de calor en este ejemplo permite un incremento de sólo 6.6°C de la temperatura de la unión comparado con el incremento de 80°C sin un disipador de calor.

EJEMPLO 12.18 Se utiliza un transistor de potencia de silicio sin disipador de calor ($\theta_{SA} = 1.5°\text{C/W}$). El transistor, de 150 W (25°C), tiene $\theta_{JC} = 0.5°\text{C/W}$, y el aislante de montaje tiene $\theta_{CS} = 0.6°\text{C/W}$. ¿Qué potencia máxima se puede disipar si la temperatura ambiente es de 40°C y $T_{J_{\text{máx}}} = 200°\text{C}$?

Solución:

$$P_D = \frac{T_J - T_A}{\theta_{JC} + \theta_{CS} + \theta_{SA}} = \frac{200°\text{C} - 40°\text{C}}{0.5°\text{C/W} + 0.6°\text{C/W} + 1.5°\text{C/W}} \approx \mathbf{61.5\text{ W}}$$

12.8 AMPLIFICADORES CLASE C Y CLASE D

Aunque los amplificadores clase A, clase AB y clase B se utilizan más como amplificadores de potencia, los amplificadores clase D son bastante requeridos por su muy alta eficiencia. Los amplificadores clase C, aunque no se utilizan como amplificadores de audio, sí se utilizan tanto en circuitos sintonizados como en sistemas de comunicaciones.

Amplificador clase C

Un amplificador clase C, como el de la figura 12.25, se polariza para que opere a menos de 180°C del ciclo de la señal de entrada. El circuito sintonizado en la salida, sin embargo, proporcionará un ciclo completo de la señal de salida a la frecuencia fundamental o resonante del circuito sintonizado (circuito tanque L y C) de la salida. Por consiguiente, este tipo de operación está limitado en su uso a una frecuencia fija, como ocurre en un circuito de comunicaciones, por ejemplo. La operación de un circuito clase C no está pensada para amplificadores de potencia o de gran señal.





FIG. 12.25
Circuito de amplificador clase C.

Amplificador clase D

Un amplificador clase D está diseñado para que opere con señales digitales o de pulsos. Con este tipo de circuito se logra una eficiencia de más de 90%, lo que lo hace bastante deseable en



amplificadores de potencia. Se necesita, sin embargo, convertir cualquier señal de entrada en una forma de onda pulsante antes de utilizarla para excitar una carga de gran potencia y luego volver a convertir la señal en una señal senoidal a fin de recuperar la señal original. La figura 12.26 muestra cómo se puede convertir una señal senoidal en una señal de pulsos con alguna forma de onda de diente de sierra o recortada, para que se aplique junto con la entrada a un circuito de amplificador operacional tipo comparador, de modo que se produzca una señal de pulso representativa. Aunque se utiliza la letra D para describir el siguiente tipo de operación de polarización después de la clase C, la D también podría significar "Digital", puesto que tal es la naturaleza de las señales proporcionadas al amplificador clase D.






FIG. 12.26
Recorte de una forma de onda senoidal para producir una forma de onda digital.

La figura 12.27 muestra un diagrama de bloques de la unidad requerida para amplificar la señal clase D y luego convertirla de nuevo en una señal senoidal mediante un filtro pasobajas. Como los dispositivos transistorizados de los amplificadores utilizados para generar la salida están básicamente apagados o encendidos, proporcionan corriente sólo cuando están encendidos, con poca pérdida de potencia por su bajo voltaje de "encendido". Como la mayor parte de la potencia aplicada al amplificador se transfiere a la carga, la eficiencia del circuito en general es muy alta. Los dispositivos de potencia MOSFET han sido los preferidos como dispositivos de control del amplificador clase D.




FIG. 12.27
Diagrama de bloques de un amplificador clase D.

12.9 RESUMEN

Conclusiones y conceptos importantes

1. Clases de amplificadores:
   Clase A. La etapa de salida conduce durante 360° (un ciclo completo de la forma de onda).
   Clase B. Cada una de las etapas de salida conduce durante 180°C (juntas proporcionan un ciclo completo).
   Clase AB. Cada una de la etapas de salida conduce durante 180°C y 360°C (proporcionan un ciclo completo con menos eficiencia).
   Clase C. La etapa de salida conduce durante menos de 180°C (utilizada en circuitos sintonizados).
   Clase D. Opera con señales digitales o de pulso.
2. Eficiencia de un amplificador:
   Clase A. Eficiencia máxima de 25% (sin transformador) y 50% (con transformador).
   Clase B. Eficiencia máxima de 78.5%.
3. Consideraciones acerca de la potencia:
   a. La fuente de alimentación de cd proporciona la potencia de entrada.
   b. La potencia de salida es la que se entrega a la carga.
   c. La potencia disipada por los dispositivos activos es en esencia la diferencia entre las potencias de entrada y salida.
4. La operación push-pull (complementaria) en general es la opuesta de los dispositivos con un periodo de encendido a la vez: una "empuja" durante un semiciclo y la otra "jala" durante el otro semiciclo.
5. **Distorsión armónica** se refiere a la naturaleza no senoidal de una forma de onda periódica: la distorsión se define como perteneciente a la frecuencia periódica y a múltiplos de dicha frecuencia.
6. **Disipador de calor** se refiere al uso de cápsulas o marcos metálicos o ventiladores, para eliminar el calor generado en un elemento del circuito.

Ecuaciones:

$$P_i(\text{cd}) = V_{CC}I_{CQ}$$

$$P_o(\text{ca}) = V_{CE}(\text{rms})I_C(\text{rms}) = I_C^2(\text{rms})R_C = \frac{V_C^2(\text{rms})}{R_C}$$

$$P_o(\text{ca}) = \frac{V_{CE}(\text{p})I_C(\text{p})}{2} = \frac{I_C^2(\text{p})}{2R_C} = \frac{V_{CE}^2(\text{p})}{2R_C}$$

$$P_o(\text{ca}) = \frac{V_{CE}(\text{p-p})I_C(\text{p-p})}{8} = \frac{I_C^2(\text{p-p})}{8}R_C = \frac{V_{CE}^2(\text{p-p})}{8R_C}$$

$$\%\,\eta = \frac{P_o(\text{ca})}{P_i(\text{cd})} \times 100\%$$

Acción de transformador:

$$\frac{V_2}{V_1} = \frac{N_2}{N_1}$$

$$\frac{I_2}{I_1} = \frac{N_1}{N_2}$$

Operación clase B:

$$I_{\text{cd}} = \frac{2}{\pi} I(\text{p})$$

$$P_i(\text{cd}) = V_{CC}\left(\frac{2}{\pi}\, I\,(\text{p})\right)$$

$$P_o(\text{ca}) = \frac{V_L^2\,(\text{rms})}{R_L}$$

$$P_o\text{máxima}(\text{ca}) = \frac{V_{CC}^2}{2R_L}$$

$$P_i\,\text{máxima}(\text{cd}) = V_{CC}(I_{\text{cd}}\,\text{máxima}) = V_{CC}\left(\frac{2V_{CC}}{\pi R_L}\right) = \frac{2V_{CC}^2}{\pi R_L}$$

$$P_{2Q}\,\text{máxima} = \frac{2V_{CC}^2}{\pi^2 R_L}$$

Distorsión armónica:

$$\%\text{ distorsión del } n\text{-ésimo armónico} = \%\, D_n = \frac{|A_n|}{|A_1|} \times 100\%$$

Disipador de calor:

$$\theta_{JA} = \theta_{JC} + \theta_{CS} + \theta_{SA}$$

12.10 ANÁLISIS POR COMPUTADORA

Programa 12.1 Amplificador clase A alimentado en serie

Con Design Center, trazamos el circuito de un amplificador clase A alimentado en serie como se muestra en la figura 12.28. La figura 12.29 muestra algunos de los resultados del análisis. Edite el modelo del transistor con los valores de sólo **BF** = 90 e **IS** = 2E-15. Esto mantiene el modelo de transistor más ideal de modo que los cálculos con PSpice coinciden mejor con los que se dan a continuación.





FIG. 12.28
Amplificador clase A alimentado en serie.

La polarización de cd del voltaje del colector debe ser

$$V_c(\text{cd}) = 12.47\text{ V}$$

Con la beta del transistor establecida a 90, la ganancia de ca se calcula como sigue

$$I_E = I_c = 95\text{ mA (resultado obtenido con PSpice)}$$
$$r_e = 26\text{ mV}/95\text{ mA} = 0.27\ \Omega$$



```
Series-fed Class-A Amplifier

****    CIRCUIT DESCRIPTION
**************************************************

****    BJT MODEL PARAMETERS
        Q2N3904-X1
        NPN
     IS  2.000000E-15
     BF  90

****    SMALL SIGNAL BIAS SOLUTION
**************************************************
NODE   VOLTAGE          NODE   VOLTAGE           NODE   VOLTAGE
(  VL)      12.4670     ($N_0001)  22.0000       ($N_0002)   0.0000
($N_0003)    .8146

   VOLTAGE SOURCE CURRENTS
   NAME          CURRENT
   V_Vi          0.000E+00
   V_VCC         -9.639E-02
   TOTAL POWER DISSIPATION   2.12E+00  WATTS

**** BIPOLAR JUNCTION TRANSISTORS
NAME          Q_Q1
MODEL         Q2N3904-X1
IB            1.06E-03
IC            9.53E-02
VBE           8.15E-01
VBC           -1.17E+01
VCE           1.25E+01
BETADC        9.00E+01
GM            3.69E+00
RPI           2.44E+01
RO            1.00E+12
BETAAC        9.00E+01
FT            5.87E+19
```

FIG. 12.29
Resultados del análisis para el circuito de la figura 12.28.

Para una ganancia de

$$A_v = -R_c/r_e = -100/0.27 = -370$$

El voltaje de salida es entonces

$$V_o = A_v V_i = (-370) \cdot 10 \text{ mV} = -3.7 \text{ V(pico)}$$

La forma de onda de salida obtenida con **Probe** se muestra en la figura 12.30. Para una salida pico a pico de

$$V_o(\text{p-p}) = 15.6 \text{ V} - 8.75 \text{ V} = 6.85 \text{ V}$$

la salida pico es

$$V_o(\text{p}) = 6.85 \text{ V}/2 = 3.4 \text{ V}$$

la cual se compara muy bien con la calculada a continuación.




FIG. 12.30
Resultados obtenidos con Probe para el circuito de la figura 12.28.

A partir de los resultados del análisis del circuito, la potencia de entrada es

$$P_i = V_{CC}I_C = (22\text{ V}) \cdot (95\text{ mA}) = 2.09\text{ W}$$

A partir de los datos de ca obtenidos con Probe, la potencia de salida es

$$P_o(\text{ca}) = V_o(\text{p-p})^2/[8 \cdot R_L] = (6.85)^2/[8 \cdot 100] = 58\text{ mW}$$

La eficiencia es por tanto

$$\%\eta = P_o/P_i \cdot 100\% = (58\text{ mW}/2.09\text{ W}) \cdot 100\% = 2.8\%$$

Una señal de entrada más grande incrementaría la potencia de ca entregada a la carga y aumentaría la eficiencia (la máxima es de 25%).

Programa 12.2 Amplificador push-pull casi complementario

La figura 12.31 muestra un amplificador de potencia clase B push-pull casi complementario. Para la entrada de $V_i = 20$ V(p), la forma de onda de salida obtenida con **Probe** se muestra en la figura 12.32.

Se ve que el voltaje de ca de salida debe ser

$$V_o(\text{p-p}) = 33.7\text{ V}$$




FIG. 12.31
Amplificador de potencia clase B casi complementario.




FIG. 12.32
Resultados del circuito en la figura 12.31 obtenidos con Probe.

de modo que

$$P_o = V_o^2(\text{p-p})/(8 \cdot R_L) = (33.7\text{ V})^2/(8 \cdot 8\ \Omega) = 17.7\text{ W}$$

La potencia de entrada para esa señal de amplitud es

$$P_i = V_{CC}I_{\text{cd}} = V_{CC}[(2/\pi)(V_o(\text{p-p})/2)/R_L]$$
$$= (22\text{ V}) \cdot [(2/\pi)(33.7\text{ V}/2)/8] = 29.5\text{ W}$$

Entonces, la eficiencia del circuito es

$$\%\eta = P_o/P_i \cdot 100\% = (17.7\text{ W}/29.5\text{ W}) \cdot 100\% = 60\%$$

Programa 12.3 Amplificador push-pull con amplificador operacional

La figura 12.33 muestra un amplificador push-pull con amplificador operacional que proporciona una salida de ca a una carga de 8 Ω. Como se muestra, el amplificador operacional proporciona una ganancia de

$$A_v = -R_F/R_1 = -47\text{ k}\Omega/18\text{ k}\Omega = -2.6$$

Para la entrada $V_i = 1\text{V}$, la salida es

$$V_o(\text{p}) = A_vV_i = -2.6 \cdot (1\text{ V}) = -2.6\text{ V}$$

La figura 12.34 muestra la pantalla del osciloscopio del voltaje de salida.




FIG. 12.33
Amplificador de amplificador operacional clase B.

FIG. 12.34
Resultados del circuito de la figura 12.33 obtenidos con Probe.

La potencia de salida se calcula entonces que debe ser

$$P_o = V_o^2(\text{p-p})/(8 \cdot R_L) = (20.4\text{ V})^2/(8 \cdot 8\ \Omega) = 6.5\text{ W}$$

La potencia de entrada con esa señal de amplitud es

$$P_i = V_{CC}I_{\text{cd}} = V_{CC}[(2/\pi)(V_o(\text{p-p})/2)/R_L]$$
$$= (12\text{ V}) \cdot [(2/\pi) \cdot (20.4\text{ V}/2)/8] = 9.7\text{ W}$$

La eficiencia del circuito es por tanto

$$\%\eta = P_o/P_i \cdot 100\% = (6.5\text{ W}/9.7\text{ W}) \cdot 100\% = 67\%$$

Mathcad

A continuación se muestran los cálculos para el amplificador de potencia clase B del ejemplo 12.7 y para el amplificador de potencia clase B del ejemplo 12.12. Con Mathcad podemos ingresar cualquier valor deseado de **VCC, RL VL peak**, con todos los cálculos que de inmediato dan los nuevos resultados.

Amplificador de potencia clase B (ejemplo 12.7)

VCC: = 30   RL: = 16   VLpico: = 20

$\text{ILpico} := \frac{\text{VLpico}}{\text{RL}}$ ILpico: = 1.25

$\text{Icd} := 2\,\frac{\text{ILpico}}{3.14159}$ Icd: = 0.796

$\text{Picd} := \text{VCC} \cdot \text{Icd}$ Picd: = 23.873

$\text{Poca} := \frac{\text{VLpico}^2}{(2 \cdot \text{RL})}$ Poca: = 12.5

$\text{n} := \left(\frac{\text{Poca}}{\text{Picd}}\right)$ n = 52.36

Amplificador de potencia clase B (ejemplo 12.12)

VCC: = 25   RL: = 4


$\text{máxPicd} := \frac{(2 \cdot \text{VCC}^2)}{(3.14159) \cdot \text{RL}}$ máxPicd: = 99.472

$\text{máxPoca} := \frac{(\text{VCC}^2)}{(2 \cdot \text{RL})}$ máxPoca: = 78.125

$\text{n} := \left(\frac{\text{máxPoca}}{\text{máxPicd}}\right) \cdot 100$ n: = 78.54

$\text{P2Q} := \text{máxPicd} - \text{máxPoca}$ P2Q: = 21.347

Los cálculos de la distorsión armónica de los ejemplos 12.13 y 12.14 se muestran para un conjunto selecto de valores de **A1** a **A4.**



PROBLEMAS

Nota: Los asteriscos indican los problemas más difíciles.

12.2 Amplificador clase A alimentado en serie

1. Calcule la potencia de entrada y salida para el circuito de la figura 12.35. La señal de entrada produce una corriente de base de 5 mA rms.




FIG. 12.35
Problemas 1 a 4 y 26.

2. Calcule la potencia de entrada disipada por el circuito de la figura 12.35 si R_B se cambia a 1.5 kΩ.
3. ¿Qué potencia de salida máxima puede entregar el circuito de la figura 12.35 si R_B se cambia a 1.5 kΩ?
4. Si el circuito de la figura 12.35 se polariza en su voltaje central y el punto de operación central del colector, ¿cuál es la potencia de entrada para una potencia de salida máxima de 1.5W?

12.3 Amplificador clase A acoplado por transformador

5. Un amplificador clase A acoplado por transformador utiliza un transformador 25:1 para excitar una carga de 4 Ω. Calcule la carga de ca efectiva (vista por el transistor conectado al lado donde se tiene mayor número de vueltas del transformador).
6. ¿Qué relación de vueltas se requieren en el transformador para acoplar una carga de 8 Ω de modo que aparezca como una carga efectiva de 8 Ω?
7. Calcule la relación de vueltas del transformador requerida para conectar cuatro bocinas de 16 Ω en paralelo, de modo que aparezcan como una carga efectiva de 8 Ω.

*8. Un amplificador clase A acoplado por transformador excita una bocina de 16 Ω por medio de un transformador 3.87:1. Con una fuente de alimentación de V_{CC} = 36 V, el circuito suministra 2 W a la carga. Calcule:
   - **a.** *P*(ca) a través del primario del transformador.
   - **b.** V_L (ca).
   - **c.** *V*(ca) en el primario del transformador.
   - **d.** Los valores rms de la corriente a través de la carga y el primario.

9. Calcule la eficiencia del circuito del problema 8 si la corriente de polarización es I_{C_Q} = 150 mA.
10. Trace el diagrama del circuito de un amplificador clase A acoplado por transformador con un transistor *npn*.

12.4 Operación de un amplificador clase B

11. Trace el diagrama de circuito de un amplificador de potencia push-pull *npn* clase B con una entrada acoplada por transformador.
12. Para un amplificador clase B que proporciona una señal pico de 22 V a una carga de 8 Ω y una fuente de alimentación V_{CC} = 25 V, determine:
   - **a.** La potencia de entrada.
   - **b.** La potencia de salida.
   - **c.** La eficiencia del circuito.
13. Para un amplificador clase B con V_{CC} = 25 que excita una carga de 8 Ω, determine:
   - **a.** La potencia de entrada máxima.
   - **b.** La potencia de salida máxima.
   - **c.** La eficiencia máxima del circuito.

*14. Calcule la eficiencia de un amplificador clase B con una fuente de voltaje de $V_{CC} = 22$ V que excita una carga de 4 Ω con un voltaje de salida pico de:

a. $V_L(\text{p}) = 20$ V.

b. $V_L(\text{p}) = 4$ V.

12.5 Circuitos del amplificador clase B

15. Trace el diagrama del circuito de un amplificador casi complementario, que muestre las formas de onda de voltaje en el circuito.

16. Para el amplificador de potencia clase B de la figura 12.36, calcule:

a. $P_o(\text{ca})$máxima.

b. $P_i(\text{cd})$máxima.

c. $\%\eta$ máxima.

d. Potencia máxima disipada por ambos transistores.




FIG. 12.36
Problemas 16, 17 y 27.

*17. Si el voltaje de entrada al amplificador de potencia de la figura 12.36 es de 8 V rms, calcule:

a. $P_i(\text{cd})$.

b. $P_o(\text{ca})$.

c. $\%\eta$.

d. Potencia disipada por ambos transistores de salida.

*18. Para el amplificador de potencia de la figura 12.37, calcule:

a. $P_o(\text{ca})$.

b. $P_i(\text{cd})$.

c. $\%\eta$.

d. Potencia disipada por ambos transistores de salida.

12.6 Distorsión de un amplificador

19. Calcule los componentes de distorsión armónica de una señal de salida que tiene una amplitud de la fundamental de 2.1 V, un segundo armónico de 0.3 V, un tercer componente armónico de 0.1 V y un cuarto componente armónico de 0.05 V.

20. Calcule la distorsión armónica total para los componentes de amplitud del problema 19.

21. Calcule la distorsión del segundo armónico para una forma de onda de salida que tiene valores medidos de $V_{CE_{\text{mín}}} = 2.4$ V, $V_{CE_Q} = 10$ V, y $V_{CE_{\text{máx}}} = 20$ V.

22. Para lecturas de distorsión de $D_2 = 0.15$, $D_3 = 0.01$ y $D_4 = 0.05$, con $I_1 = 3.3$ A y $R_C = 4$ Ω, calcule el componente de potencia fundamental de distorsión armónica total y la potencia total.




FIG. 12.37
Problema 18.

12.7 Disipación de calor de un transistor de potencia

23. Determine la disipación máxima permitida para un transistor de silicio de 100 W (valuado a 25°C) con un factor de reducción de capacidad de disipación de potencia de 0.6 W/°C a una temperatura de la cápsula de 150°C.

***24.** Un transistor de potencia de silicio de 160 W con un disipador de calor $(\theta_{SA} = 1.5°C/W)$ tiene $\theta_{JC} = 0.5°C/W$ y un aislante de montaje de $\theta_{CS} = 0.8°C/W$. ¿Qué potencia máxima puede manejar el transistor a una temperatura ambiente de 80°C? (La temperatura de la unión no deberá ser de más de 200°C).

25. ¿Qué potencia máxima puede disipar un transistor de silicio $(T_{J_{máx}} = 200°C)$ al aire libre a una temperatura ambiente de 80°C?

12.10 Análisis por computadora

***26.** Use Design Center para trazar el esquema de la figura 12.35 con $V_i = 9.1$ mV.

***27.** Use Design Center para trazar el esquema de la figura 12.35 con $V_i = 25$ V(p). Determine la eficiencia del circuito.

***28.** Use Multisim para trazar el esquema de un amplificador operacional clase B como en la figura 12.33. Use $R_1 = 10$ kΩ, $R_F = 50$ kΩ, y $V_i = 2.5$ V(p). Determine la eficiencia del circuito.

Circuitos integrados analógicos-digitales

13

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

En este capítulo usted aprenderá:

- Acerca de la conversión analógica a digital
- Sobre la conversión digital a analógica.
- La operación de un circuito temporizador.
- La operación de mallas de enganche de fase.

13.1 INTRODUCCIÓN

Aunque existen muchos circuitos integrados que contienen sólo circuitos digitales y muchos que contienen sólo circuitos analógicos, hay varias unidades que contienen tanto circuitos analógicos como digitales. Entre los circuitos integrados analógicos/digitales se cuentan los circuitos comparadores, los convertidores digital/analógico, los circuitos de interfase, los circuitos temporizadores, los circuitos osciladores controlados por voltaje (VCO) y las mallas de enganche de fase (PLL).

El circuito comparador es aquel en el cual un voltaje de entrada analógico se compara con otro voltaje de referencia, cuya salida es una condición digital que representa si el voltaje de entrada excedió el voltaje de referencia.

Los circuitos que convierten señales digitales en un voltaje analógico y aquellos que convierten un voltaje analógico en un valor digital tienen un gran uso en equipo aeroespacial, equipos automotrices y reproductores de discos compactos (CD), entre muchos otros.

Los circuitos de interfase se utilizan para conectar señales de diferentes niveles de voltaje digitales, de diferentes tipos de dispositivos de salida, o de diferentes impedancias, de modo que tanto la etapa de manejo como la de recepción operen correctamente.

Los circuitos integrados temporizadores son circuitos analógicos y digitales que se utilizan en varias operaciones de temporización, como en una alarma de automóvil, un temporizador doméstico para encender y apagar las luces y un circuito en equipo electromecánico para sincronizar apropiadamente su operación. El temporizador 555 ha sido un circuito integrado muy aceptado por mucho tiempo. Un oscilador controlado por voltaje produce una señal de salida cuya frecuencia puede ser variada o ajustada por un voltaje de entrada. Una aplicación de gran uso de un VCO es en una malla de enganche de fase, tal como se utiliza en algunos transmisores y receptores de comunicaciones.



13.2 OPERACIÓN DE UN COMPARADOR

Un circuito comparador permite la entrada de voltajes analógicos y proporciona una salida digital que indica cuando una entrada es menor que o mayor que la segunda. Un circuito comparador básico se puede representar como en la figura 13.1a. La salida es una señal digital que permanece a un nivel alto de voltaje cuando la entrada no inversora (+) es mayor que el voltaje en la entrada inversora (−) y cambia a un nivel de voltaje más bajo cuando el voltaje de la entrada no inversora se reduce por debajo del voltaje de la entrada inversora.




FIG. 13.1
Comparador; (a) unidad básica; (b) aplicación típica.

La figura 13.1b muestra una conexión típica con una entrada (la entrada inversora en este ejemplo) conectada a un voltaje de referencia, y con la otra conectada al voltaje de la señal de entrada. Mientras que V_{ent} es menor que el nivel de voltaje de referencia de +2 V, la salida permanece a un nivel bajo de voltaje (cerca de −10 V). Cuando la entrada alcanza un valor de más de +2 V, la salida de inmediato cambia a un nivel alto de voltaje (cerca de +10 V). Por tanto la salida alta indica que la señal de entrada es mayor que +2 V.

Como el circuito interno utilizado para construir un comparador contiene en esencia un amplificador operacional con una muy alta ganancia de voltaje, podemos examinar la operación de un comparador con un amplificador operacional 741, como se muestra en la figura 13.2. Con la entrada de referencia (en la terminal de conexión 2) a 0 V, una señal senoidal aplicada a la entrada no inversora (terminal de conexión 3) hará que la salida cambie entre sus dos estados de salida, como se muestra en la figura 13.2b. Si el V_i de entrada se eleva a incluso valores de fracciones de milivolts por encima del nivel de referencia de 0 V entonces será amplificado por la muy alta ganancia de voltaje (por lo general de más de 100,000), de modo que la salida se eleva a su nivel de saturación de salida positivo y ahí se queda, mientras que la entrada permanece a más de $V_{ref} = 0$ V. Cuando la entrada se reduce justo por debajo del nivel de referencia de 0 V, la salida cambia a su nivel de saturación bajo y permanece ahí, mientras que la entrada se mantiene por debajo de $V_{ref} = 0$ V. La figura 13.2b muestra con claridad que la señal de entrada es analógica, en tanto que la salida es digital.




FIG. 13.2
Operación de un amplificador operacional 741 como comparador.

En general, el nivel de referencia no tiene que ser de 0 V sino que puede ser de cualquier voltaje positivo o negativo que se desee. Además, el voltaje de referencia se puede conectar o a una entrada positiva o a una negativa con la señal de entrada aplicada a la otra entrada.

Uso de un amplificador operacional como comparador

La figura 13.3a muestra un circuito que opera con un voltaje de referencia positivo conectado a la entrada negativa y la salida conectada a un LED indicador. El nivel de voltaje de referencia se establece a

$$V_{\text{ref}} = \frac{10\,\text{k}\Omega}{10\,\text{k}\Omega + 10\,\text{k}\Omega}(+12\text{ V}) = +6\text{ V}$$




FIG. 13.3
Un amplificador operacional 741 utilizado como comparador.

Como el voltaje de referencia está conectado a la entrada inversora, la salida cambiará a su nivel de saturación positivo cuando la entrada V_i se vuelva más positiva que el nivel de voltaje de referencia de +6 V. La salida V_o enciende entonces el LED como una indicación de que la entrada es más positiva que el nivel de referencia.

Como una conexión alternativa, el voltaje de referencia se podría conectar a la entrada no inversora como se muestra en la figura 13.3b. Con esta conexión, la señal de entrada que iría por debajo del nivel de referencia haría que la salida encendiera el LED. Por lo tanto el LED se enciende cuando la salida se eleva sobre o se reduce por debajo del nivel de referencia, dependiendo de qué entrada esté conectada como entrada de la señal y cuál como entrada de referencia.

Uso de comparadores en circuito integrado

Aunque los amplificadores operacionales se pueden utilizar como circuitos comparadores, las unidades en circuito integrado distintas son más adecuadas. Algunas de las mejoras incorporadas a un circuito integrado comparador son una conmutación más rápida entre los dos niveles de

salida, inmunidad al ruido incorporada para evitar que la salida oscile cuando la entrada pasa por el nivel de referencia y las salidas capaces de excitar o manejar de forma directa varias cargas. A continuación analizamos algunos comparadores de circuito integrado más usados, describiremos sus terminales de conexión y cómo se pueden utilizar.

Comparador 311 El comparador de voltaje 311 mostrado en la figura 13.4 contiene un circuito comparador que también puede operar con dos fuentes de alimentación de ± 15 V o con una sola fuente de $+5$ V (tal como se utiliza en circuitos lógicos digitales). La salida puede proporcionar un voltaje en uno de dos niveles distintos o bien se puede usar para manejar una lámpara o un relevador. Observe que la salida se toma de un transistor bipolar para así poder excitar varias cargas. La unidad también dispone de entradas de balanceo y muestreo estroboscópico; la entrada de muestreo permite filtrar la salida. Algunos ejemplos mostrarán cómo se puede utilizar este comparador en algunas aplicaciones comunes.




FIG. 13.4
Comparador 311 (unidad DIP de ocho terminales de conexión).

En la figura 13.5 se muestra un detector de cruce por cero que sensa (detecta) el cruce del voltaje de entrada por 0 V y que utiliza el circuito integrado 311. La entrada inversora está conectada a tierra (el voltaje de referencia). La señal de entrada que se hace positiva enciende el transistor de entrada, con la salida y se reduce (a -10 V en este caso). La señal de entrada que se vuelve negativa (por debajo de 0 V) apagará el transistor de salida, luego la salida se eleva (a $+10$ V). La salida indica por lo tanto si la entrada se encuentra a más o a menos de 0 V. Cuando la entrada es cualquier voltaje positivo, la salida está a un nivel bajo, mientras que cualquier voltaje negativo hará que la salida alcance un nivel alto de voltaje.




FIG. 13.5
Detector de cruce por cero que utiliza un circuito integrado 311.

La figura 13.6 muestra cómo se puede utilizar un comparador 311 con muestreo estroboscópico. En este ejemplo, la salida alcanzará un nivel alto cuando la entrada alcanza un nivel sobre el nivel de referencia, pero sólo si la entrada de muestreo estroboscópico TTL está apagada (o a 0 V). Si la entrada de muestreo TTL se eleva, baja el nivel de la entrada de muestreo del comparador 311 en la terminal de conexión 6, lo que provoca que la salida permanezca "apagada" (con la salida a un nivel alto) haciendo caso omiso de la señal de entrada. En realidad, la salida permanece a un nivel alto a menos que sea muestreada. Si lo es, la salida actúa normalmente y cambia de alta a baja según el nivel de la señal de entrada. En operación, la salida del comparador responderá a la señal de entrada sólo durante el tiempo que la señal de muestreo estroboscópico permita dicha operación.




FIG. 13.6
Operación de un comparador 311 con entrada estroboscópica.

La figura 13.7 muestra la salida del comparador que maneja un relevador. Cuando la entrada se reduce por debajo de 0 V, la salida baja de nivel, el relevador se activa y los contactos normalmente abiertos (N.O.) se cierran. Estos contactos luego se pueden conectar para que operen varios dispositivos. Por ejemplo, un zumbador o un timbre conectado a los contactos se pueden encender siempre que el voltaje de entrada se reduzca por debajo de 0 V. Mientras haya voltaje en la terminal de entrada, el zumbador permanecerá apagado.




FIG. 13.7
Operación de un comparador 311 con salida de relevador.

Comparador 339 El circuito integrado 339 es un comparador cuádruple que contiene cuatro circuitos comparadores independientes conectados a terminales de conexión externas como se muestra en la figura 13.8. Cada comparador dispone de entradas inversoras y no inversoras y una sola salida. El voltaje de alimentación aplicado a un par de terminales de conexión activa los cuatro comparadores. Incluso si desea utilizar un comparador, los cuatro estarán extrayendo potencia.




FIG. 13.8
Circuito integrado comparador cuádruple (339).

Para ver cómo se pueden utilizar estos circuitos comparadores, la figura 13.9 muestra uno de los circuitos comparadores conectados como detector de cruce por cero. Siempre que la señal de entrada se eleva a más de 0 V, la salida cambia a V^+. La entrada cambia a V^- sólo cuando la entrada se reduce por debajo de 0 V.

Se puede utilizar otro nivel de referencia diferente de 0 V y como referencia se podría utilizar cualquiera de las dos terminales de entrada, con la otra terminal conectada a la señal de entrada. A continuación describimos la operación de uno de los circuitos comparadores.




FIG. 13.9
Operación de un circuito comparador 339 como detector de cruce por cero.

El voltaje de entrada diferencial (diferencia de voltaje a través de las terminales de entrada) al volverse positivo apaga el transistor de salida (circuito abierto), mientras que el voltaje de entrada diferencial enciende el transistor de salida; entonces la salida está al nivel bajo de alimentación.

Si la entrada negativa se fija a un nivel de referencia V_{ref}, la entrada positiva se eleva a más de V_{ref} y produce una entrada diferencial positiva lo que lleva la salida al estado de circuito abierto. Cuando la entrada no inversora se reduce por debajo de V_{ref}, se produce una entrada diferencial negativa y la salida se lleva a V^-.

Si la entrada positiva se fija al nivel de referencia, la entrada inversora se reduce por debajo de V_{ref} y da como resultado el circuito abierto de salida, mientras la entrada inversora se reduce por debajo de V_{ref} resulta la salida en V^-. Esta operación se resume en la figura 13.10.




FIG. 13.10
Operación de un circuito comparador 339 con entrada de referencia: (a) entrada negativa; (b) entrada positiva.

Como la salida de uno de estos circuitos comparadores es por un colector de circuito abierto, se pueden hacer aplicaciones en las que las salidas de más de un circuito se conectan de modo que resulte una función OR. La figura 13.11 muestra dos circuitos comparadores conectados con una salida común e incluso con una entrada común. El comparador 1 tiene una entrada de voltaje de referencia de +5 V conectada a la entrada no inversora. El comparador llevará la




FIG. 13.11
Operación de dos circuitos comparadores 339 como detectores de ventana.

salida a un nivel bajo cuando la señal de entrada se eleva a más de +5 V. El comparador 2 tiene un voltaje de referencia de +1 V conectado a la entrada inversora. La salida del comparador 2 bajará de nivel cuando la señal de entrada se reduzca a menos de +1 V. En total, la salida bajará de nivel siempre que la entrada se reduzca a menos de +1 V o se eleve a más de +5 V, como se muestra en la figura 13.11, y la operación total es la de un detector de ventana de voltaje. La salida alta indica que la entrada se encuentra dentro de una ventana de voltaje de +1 a +5 V (los niveles de referencia utilizados establecen estos valores).

13.3 CONVERTIDORES DIGITAL A ANALÓGICO




En electrónica, muchos voltajes y corrientes varían continuamente dentro de algún intervalo de valores. En circuitos digitales las señales están a cualquiera de dos niveles, es decir, los valores binarios de 1 o 0. Un convertidor analógico a digital (ADC) obtiene un valor digital que representa un voltaje analógico de entrada, mientras que el convertidor digital a analógico (DAC) cambia un valor digital de nuevo a un valor analógico.

Conversión digital a analógica

Conversión mediante una red en escalera La conversión digital a analógica se puede lograr por medio de varios métodos. Un esquema muy común utiliza una red de resistores llamada *red en escalera*. Una red en escalera acepta entradas de valores binarios a, por lo general, 0 V o V_{ref} y provee un voltaje de salida proporcional al valor de entrada binario. La figura 13.12a muestra una red en escalera con cuatro voltajes de entrada, que representan 4 bits de datos digitales y una salida de voltaje de ca. El voltaje de salida es proporcional al valor de entrada digital dado por la relación

$$V_o = \frac{D_0 \times 2^0 + D_1 \times 2^1 \times D_2 \times 2^2 + D_3 \times 2^3}{2^4} V_{ref} \quad \textbf{(13.1)}$$






FIG. 13.12
Red en escalera de cuatro etapas utilizada como DAC: (a) circuito básico; (b) ejemplo de circuito con entrada 0110.

En el ejemplo mostrado en la figura 13.12b, el voltaje resultante es

$$V_o = \frac{0 \times 1 + 1 \times 2 + 1 \times 4 + 0 \times 8}{16}(16\,\text{V}) = 6\,\text{V}$$

Por consiguiente, un valor digital de 0110_2 se convierte en uno analógico de 6 V.

La función de una red en escalera es convertir los 16 valores binarios posibles de 0000 a 1111 en uno de los 16 niveles de voltaje en escalones de $V_{ref}/16$. Con más secciones de la escalera podemos tener más entradas binarias y una mayor cuantización por cada escalón. Por ejemplo, una red en escalera de 10 etapas podría ampliar el número de escalones de voltaje o la resolución de éste a $V_{ref}/2^{10}$ o $V_{ref}/1024$. Un voltaje de referencia de $V_{ref} = 10$ V proporcionaría por lo tanto escalones de voltaje de salida de 10 V/1024, o aproximadamente de 10 mV. Más etapas de escalera permiten una mayor resolución del voltaje. En general, la resolución del voltaje con n etapas de escalera es

$$\frac{V_{ref}}{2^n} \tag{13.2}$$

La figura 13.13 muestra un diagrama de bloques de un DAC típico que utiliza una red en escalera. La red en escalera, referida en el diagrama como *escalera R-2R*, se encuentra entre la fuente de corriente de referencia y los interruptores de corriente conectados a cada una de las entradas binarias, con el resultado de que la corriente de salida es proporcional al valor binario de entrada. La entrada binaria activa las patas seleccionadas de la escalera y la salida es una suma ponderada de la corriente de referencia. Si se conecta la corriente de salida a través de un resistor se obtendrá un voltaje analógico.




FIG. 13.13
Circuito integrado de DAC que utiliza una red en escalera R-2R.

Conversión analógica a digital

Conversión de doble pendiente Un método también común de convertir un voltaje analógico en un valor digital es el de doble pendiente. La figura 13.14a muestra un diagrama de bloques del convertidor de doble pendiente básico. El voltaje analógico que se va a convertir se aplica por medio de un interruptor electrónico a un integrador o circuito generador de rampa (en esencia una corriente constante que carga un capacitor para producir un voltaje de rampa lineal). Un contador operado durante los intervalos tanto de pendiente positiva como negativa del integrador genera la salida digital.

El método de conversión prosigue como veremos a continuación. Durante un intervalo de tiempo fijo (en general el intervalo de conteo completo del contador) el voltaje analógico conectado al integrador eleva el voltaje en la entrada del comparador a un nivel positivo. La figura 13.14b muestra que al final del intervalo de tiempo fijo el voltaje del integrador alcanza su valor máximo para el voltaje de entrada máximo. Al final del intervalo de conteo fijo, el conteo se pone en cero y el interruptor electrónico conecta el integrador a un voltaje de entrada fijo. La salida del integrador (o entrada del capacitor) se reduce entonces a un ritmo fijo. El contador avanza durante este tiempo, mientras que la salida del integrador se reduce a un ritmo fijo hasta un nivel por debajo del voltaje de referencia del comparador, momento en el cual la lógica de control recibe una señal (la salida del comparador) de detener el conteo. El valor digital guardado en el contador es entonces la salida digital del convertidor.

El uso del mismo reloj y el integrador para realizar la conversión durante los intervalos de pendiente positiva y negativa, tiende a compensar la variación de la frecuencia del reloj y las limitaciones de precisión del integrador. Al fijar el valor de entrada de referencia y la frecuencia del reloj se puede ajustar la salida del contador como se desee. El contador puede ser binario, BCD, u otra forma de contador digital, si se desea.




FIG. 13.14
Conversión analógica a digital por medio de un método de pendiente doble: (a) diagrama lógico; (b) forma de onda.

Conversión por medio de una red en escalera Otro método popular de conversión analógica a digital utiliza una red en escalera junto con circuitos contadores y comparadores (vea la figura 13.15). Un contador digital avanza desde una cuenta de cero mientras que una red en escalera controlada por el contador produce un voltaje escalonado, como se muestra en la figura 13.15b, el cual experimenta un incremento por cada escalón de conteo. Un circuito comparador, que recibe tanto voltaje escalonado como voltaje de entrada analógico, produce una señal que detiene el conteo cuando el voltaje escalonado se eleva por encima del voltaje de entrada. En ese momento el valor del contador es la salida digital.

La cantidad de cambio de voltaje experimentado por la señal escalonada depende del número de bits de conteo utilizado. Un contador de 12 etapas que opera una red en escalera de 12 etapas que utiliza un voltaje de referencia de 10 V incrementa cada conteo en un voltaje de


$$\frac{V_{ref}}{2^{12}} = \frac{10\text{ V}}{4096} = 2.4\text{ mV}$$

Esto produce una resolución de conversión de 2.4 mV. La frecuencia del reloj del contador afecta el tiempo requerido para realizar una conversión. Una frecuencia del reloj de 1 MHz que opera un contador de 12 etapas requiere un tiempo de conversión máximo de

$$4096 \times 1\ \mu\text{s} = 4096\ \mu\text{s} \approx 4.1\text{ ms}$$

El número mínimo de conversiones que se podría realizar cada segundo es por tanto

$$\text{número de conversiones} = 1/4.1\text{ ms} \approx 244/\text{conversiones/segundo}$$




(a)

(b)

FIG. 13.15
Conversión analógica a digital por medio de una red en escalera: (a) diagrama lógico; (b) forma de onda.

Como en promedio, con respecto a algunas conversiones que requieren un tiempo de conteo mínimo y otras un tiempo de conteo casi máximo, se necesita un tiempo de conteo de $4.1 \text{ ms}/2 = 2.05 \text{ ms}$ y el número promedio de conversiones es $2 \times 244 = 488$ conversiones/segundo. Una frecuencia de reloj más lenta produciría menos conversiones por segundo. Un convertidor que utiliza menos etapas de conteo (y menos resolución de conversión) realizaría más conversiones por segundo. La precisión de la conversión depende de la precisión del comparador.

13.4 OPERACIÓN DE UN CIRCUITO TEMPORIZADOR



Otro circuito integrado analógico-digital es el versátil temporizador 555. El circuito integrado es una combinación de comparadores analógicos y circuitos biestables digitales como se describe en la figura 13.16. Todo el circuito en general se encuentra alojado en un paquete de ocho terminales de conexión como se especifica en la figura 13.16. Una conexión en serie de tres resistores ajusta los niveles del voltaje de referencia de los dos comparadores a $2V_{CC}/3$ y $V_{CC}/3$ y la salida de estos comparadores ajusta o reajusta la unidad biestable. Se hace que la salida del circuito biestable sea a través de una etapa de amplificador de salida. El circuito biestable también opera un transistor en el interior de un circuito integrado, el colector del transistor en general está ajustado a un nivel bajo para que descargue un capacitor de temporización.

Operación astable

Una aplicación más del circuito integrado temporizador 555 es un multivibrador astable o circuito de reloj. El siguiente análisis de la operación del 555 como circuito astable incluye detalles de las diferentes partes de la unidad y de cómo se utilizan las diversas entradas y salidas. La figura 13.17 muestra un circuito astable que utiliza un resistor y un capacitor externos para ajustar el intervalo de temporización de la señal de salida.




FIG. 13.16
Detalles de un circuito integrado temporizador 555.





FIG. 13.17
Multivibrador astable que utiliza un circuito integrado 555.

El capacitor C se carga hacia V_{CC} por conducto de los resistores R_A y R_B. Al referirnos a la figura 13.17, vemos que el voltaje del capacitor se eleva hasta que alcanza un valor por arriba de $2V_{CC}/3$. Éste es el voltaje de umbral en la terminal de conexión 6, el cual controla el comparador 1 para que active el circuito biestable de modo que la salida en la terminal de conexión 3 baje de nivel. Además, el transistor de descarga se activa, lo que hace que la salida en la terminal de conexión 7 descargue el capacitor a través del resistor R_B. Entonces el voltaje del capacitor se reduce por debajo del nivel de disparo ($V_{CC}/3$). El biestable se dispara de modo que la salida se eleva otra vez y el transistor de descarga se desactiva, para que así el capacitor pueda cargarse de nuevo por conducto de los resistores R_A y R_B hacia V_{CC}.

La figura 13.18a muestra el capacitor y las formas de onda de salida producidas por el circuito astable. Los intervalos de tiempo durante los cuales la salida alcanza un valor alto y un valor bajo se calculan con las relaciones

$$T_{alta} \approx 0.7(R_A + R_B)C \tag{13.3}$$

$$T_{baja} \approx 0.7R_BC \tag{13.4}$$






FIG. 13.18
Multivibrador astable para el ejemplo 13.1: (a) circuito; (b) formas de onda.

El periodo total es

$$T = \text{periodo} = T_{\text{alta}} + T_{\text{baja}} \tag{13.5}$$

La frecuencia del circuito astable se calcula entonces como*

$$f = \frac{1}{T} \approx \frac{1.44}{(R_A + 2R_B)C} \tag{13.6}$$

EJEMPLO 13.1 Determine la frecuencia y trace la forma de onda de salida del circuito de la figura 13.18a.

Solución: Con las ecuaciones (13.3) a (13.6) obtenemos

$$T_{\text{alta}} = 0.7(R_A + R_B)C = 0.7(7.5 \times 10^3 + 7.5 \times 10^3)(0.1 \times 10^{-6})$$
$$= 1.05 \text{ ms}$$
$$T_{\text{baja}} = 0.7R_BC = 0.7(7.5 \times 10^3)(0.1 \times 10^{-6}) = 0.525 \text{ ms}$$
$$T = T_{\text{alta}} + T_{\text{baja}} = 1.05 \text{ ms} + 0.525 \text{ ms} = 1.575 \text{ ms}$$
$$f = \frac{1}{T} = \frac{1}{1.575 \times 10^{-3}} \approx \mathbf{635\ Hz}$$

Las formas de onda son las que aparecen en la figura 13.18b.

*Podemos calcular directamente el periodo a partir de

$$T = 0.693(R_A + 2R_B)C \approx 0.7(R_A + 2R_B)C$$

y la frecuencia con

$$f \approx \frac{1.44}{(R_A + 2R_B)C}$$

Operación monoestable

El temporizador 555 también se puede utilizar como circuito de un disparo o multivibrador monoestable, como se muestra en la figura 13.19. Cuando la señal de entrada de disparo se hace negativa, activa el circuito monoestable, con la salida en la terminal de conexión 3 que se eleva entonces durante un intervalo dado por

$$T_{\text{alta}} = 1.1R_AC \tag{13.7}$$




FIG. 13.19
Operación de temporizador 555 como circuito monoestable: (a) circuito; (b) formas de onda.

Refiriéndonos de nuevo a la figura 13.16 vemos que el flanco negativo de la entrada de disparo hace que el comparador 2 dispare el circuito biestable, con la salida en la terminal de conexión 3 que sube de nivel. El capacitor C se carga hacia V_{CC} a través del resistor R_A. Durante el intervalo de carga, la salida permanece alta. Cuando el voltaje a través del capacitor alcanza el nivel de umbral de $2V_{CC}/3$, el comparador 1 dispara el circuito biestable con la salida que baja de nivel. El transistor de carga también baja de nivel lo que hace que el capacitor permanezca a casi 0 V hasta que se vuelva a disparar.

La figura 13.19b muestra la señal de disparo de entrada y la forma de onda de salida resultante para el temporizador 555 operado como circuito monoestable. Los intervalos de este circuito oscilan desde microsegundos hasta segundos, lo que hace que este circuito integrado sea útil en varias aplicaciones.

EJEMPLO 13.2 Determine el periodo de la forma de onda de salida del circuito de la figura 13.20 cuando lo dispara un pulso negativo.




FIG. 13.20
Circuito monoestable para el ejemplo 13.2.

Solución: Con la ecuación (13.7), obtenemos

$$T_{\text{alta}} = 1.1R_AC = 1.1(7.5 \times 10^3)(0.1 \times 10^{-6}) = \mathbf{0.825\ ms}$$

13.5 OSCILADOR CONTROLADO POR VOLTAJE

Un oscilador controlado por voltaje (VCO) es un circuito que proporciona una señal de salida variable (por lo general de onda cuadrada o triangular) cuya frecuencia puede ajustarse dentro de un intervalo fijo por un voltaje de cd. Un ejemplo de un VCO es la unidad de circuito integrado 566, la cual contiene circuitos que generan tanto señales de onda cuadrada como de onda triangular cuya frecuencia la fija un capacitor y un resistor externos y luego varía por efecto de un voltaje de cd aplicado. La figura 13.21a muestra que el 566 contiene fuentes de corriente para cargar y descargar un capacitor externo C_1 a una velocidad establecida por el resistor externo R_1 y el voltaje de entrada de cd modulador. Se utiliza un circuito disparador de Schmitt para conmutar fuentes de corriente entre la carga y descarga del capacitor y el voltaje triangular desarrollado a través del capacitor y la onda cuadrada del disparador de Schmitt provistos como salidas a través de amplificadores de acoplamiento.




FIG. 13.21
Generador de funciones 566: (a) diagrama de bloques; (b) configuración de terminales de conexión y resumen de datos de operación.

La figura 13.21b muestra las terminales de conexión de la unidad 566 y un resumen de fórmulas y limitaciones de valor. El oscilador se puede programar dentro de un intervalo de frecuencia de 10 a 1 mediante la selección apropiada de un resistor y un capacitor externos y luego modulado dentro de un intervalo de frecuencia por un voltaje de control V_C.

Se puede calcular una frecuencia de operación central o de funcionamiento libre f_o con

$$f_o = \frac{2}{R_1C_1}\left(\frac{V^+ - V_C}{V^+}\right) \tag{13.8}$$

con las siguientes restricciones de los valores prácticos del circuito:

1. R_1 deberá variar dentro del intervalo de $2\,\text{k}\Omega \leq R_1 \leq 20\,\text{k}\Omega$.
2. V_C deberá variar dentro del intervalo de $\frac{3}{4}V^+ \leq V_C \leq V^+$.
3. f_o deberá ser de menos de 1 MHz.
4. V^+ deberá oscilar entre 10 V y 24 V.

La figura 13.22 muestra un ejemplo en el cual el generador de funciones 566 se utiliza para generar señales tanto de onda cuadrada como triangular a una frecuencia fija establecida por R_1, C_1 y V_C. Un divisor de resistores R_2 y R_3 establece el voltaje modulador de cd a un valor fijo

$$V_C = \frac{R_3}{R_2 + R_3}V^+ = \frac{10\,\text{k}\Omega}{1.5\,\text{k}\Omega + 10\,\text{k}\Omega}(12\text{ V}) = 10.4\text{ V}$$




FIG. 13.22
Conexión de un VCO 566.

(el cual queda comprendido apropiadamente en el intervalo de voltaje $0.75V^+ = 9$ V y $V^+ = 12$ V). Con la ecuación (13.8) se obtiene

$$f_o = \frac{2}{(10 \times 10^3)(820 \times 10^{-12})}\left(\frac{12 - 10.4}{12}\right) \approx 32.5\text{ kHz}$$

El circuito de la figura 13.23 muestra cómo se puede ajustar la frecuencia de onda cuadrada con el voltaje de entrada V_C para variar la frecuencia de la señal. El potenciómetro R_3 permite




FIG. 13.23
Conexión de un 566 como VCO.

variar V_C desde casi 9 V hasta cerca de 12 V, dentro del intervalo de frecuencia de 10 a 1. Con el cursor del potenciómetro colocado en la parte superior, el voltaje de control es

$$V_C = \frac{R_3 + R_4}{R_2 + R_3 + R_4}(V^+) = \frac{5\,\text{k}\Omega + 18\,\text{k}\Omega}{510\,\Omega + 5\,\text{k}\Omega + 18\,\text{k}\Omega}(+12\,\text{V}) = 11.74\,\text{V}$$

y la frecuencia de salida baja es

$$f_o = \frac{2}{(10 \times 10^3)(220 \times 10^{-12})}\left(\frac{12 - 11.74}{12}\right) \approx 19.7\,\text{kHz}$$

Con el cursor de R_3 colocado en la parte inferior, el voltaje de control es

$$V_C = \frac{R_4}{R_2 + R_3 + R_4}(V^+) = \frac{18\,\text{k}\Omega}{510\,\Omega + 5\,\text{k}\Omega + 18\,\text{k}\Omega}(+12\,\text{V}) = 9.19\,\text{V}$$

y la frecuencia alta es

$$f_o = \frac{2}{(10 \times 10^3)(220 \times 10^{-12})}\left(\frac{12 - 9.19}{12}\right) \approx 212.9\,\text{kHz}$$

La frecuencia de la onda cuadrada de salida se puede variar con el potenciómetro R_3 dentro de un intervalo de frecuencia de por lo menos 10 a 1.

En lugar de variar el ajuste de un potenciómetro para cambiar el valor de V_C se puede aplicar un voltaje modulador de entrada V_{ent} como se muestra en la figura 13.24. El divisor de voltaje ajusta a V_C a alrededor de 10.4 V. Un voltaje de ca de entrada de aproximadamente 1.4 V pico puede controlar a V_C en torno al punto de polarización entre los voltajes de 9 V y 11.8 V, lo que hace que la frecuencia varíe dentro del intervalo de 10 a 1. La señal de entrada V_{ent} modula mediante la frecuencia el voltaje de salida alrededor de la frecuencia central establecida por el valor de polarización de $V_C = 10.4$ V ($f_o = 121.2$ Hz).




FIG. 13.24
Operación de un VCO con entrada moduladora de frecuencia.

13.6 MALLA DE ENGANCHE DE FASE

Una malla de enganche de fase (PLL) es un circuito eléctrico compuesto de un detector de fase, un filtro pasobajas y un oscilador controlado por voltaje conectado como se muestra en la figura 13.25. Algunas aplicaciones comunes de un PLL incluyen (1) sintetizadores de frecuencia que generan múltiplos de una frecuencia de señal de referencia [por ej., la frecuencia portadora que genera múltiples canales de una unidad de banda civil (CB) o una unidad de banda de radio marítima, se puede generar con una frecuencia controlada por un solo cristal y sus múltiplos generados con un PLL], (2) redes demoduladoras para operación de FM con excelente linealidad entre la frecuencia de la señal de entrada y el voltaje de salida del PLL, (3) demodulación de las dos frecuencias de transmisión de datos o portadora en transmisión de datos digitales utilizada en la operación de manipulación por desplazamiento de frecuencia (FSK) y (4) una amplia variedad de áreas que incluye módems, receptores y transmisores de telemetría, decodificadores de tonos, detectores de AM y filtros de rastreo.

Una señal de entrada V_i y la de un VCO, V_o, son comparadas por un comparador de fase (remítase a la figura 13.25) que proporciona un voltaje de salida V_e que representa la diferencia de fase entre las dos señales. Este voltaje es alimentado entonces a un filtro pasobajas, el cual genera un voltaje de salida (amplificado si es necesario) que puede ser considerado como el vol-




FIG. 13.25
Diagrama de bloques de una malla de enganche de fase básico (PLL).

taje de salida del PLL y se utiliza internamente como el voltaje para modular la frecuencia del VCO. La operación en lazo cerrado del circuito es mantener la frecuencia del VCO enganchada con la frecuencia de la señal de entrada.

Operación básica de un PLL

La operación básica de un PLL se puede explicar con el circuito de la figura 13.25 como referencia. Primero consideramos la operación de los diversos circuitos en la malla de enganche de fase cuando ésta opera enganchada (cuando la frecuencia de la señal de entrada y la frecuencia del VCO son las mismas). Cuando la frecuencia de la señal de entrada es igual a la del VCO, el voltaje V_d considerado como salida es el valor requerido para mantener el VCO enganchado con la señal de entrada. El VCO proporciona entonces una salida de señal de onda cuadrada de amplitud fija a la frecuencia de la entrada. La mejor operación se obtiene si la frecuencia central de VCO f_o se establece con el voltaje de polarización de cd a la mitad de su intervalo de operación lineal. El amplificador permite este ajuste del voltaje de cd a partir del obtenido como salida del filtro. Cuando la malla está enganchada, las dos señales para el comparador son de la misma frecuencia, aunque no necesariamente en fase. Una diferencia de fase fija entre las dos señales para el comparador genera un voltaje de cd fijo para el VCO. Los cambios de la frecuencia de la señal de entrada cambian por lo tanto el voltaje de cd para el VCO. Dentro del intervalo de captura y enganche de frecuencia, el voltaje de cd controlará la frecuencia del VCO para igualarla a la de entrada.

Mientras la malla está tratando de engancharse, la salida del comparador de fase contiene componentes de frecuencia en la suma y diferencia de las señales comparadas. Un filtro pasobajas deja pasar sólo el componente de baja frecuencia de la señal, de modo que la malla pueda engancharse entre las señales de entrada y las del VCO.

Debido al limitado intervalo de operación del VCO y la conexión de realimentación del circuito PLL, hay dos bandas de frecuencia importantes especificadas para un PLL. El intervalo de captura de un PLL es el intervalo de frecuencia centrado en torno a la frecuencia de funcionamiento libre del VCO f_o, dentro del cual la malla puede engancharse con la señal de entrada. Una vez que el PLL logra la captura, puede mantenerse enganchada con la señal de entrada dentro de un intervalo de frecuencia un tanto más amplio denominado *intervalo de enganche*.

Aplicaciones

El PLL se puede utilizar en una amplia variedad de aplicaciones, incluidas (1) demodulación de frecuencia, (2) síntesis de frecuencia, y (3) decodificadores de FSK. A continuación se dan ejemplos de cada una.

Demodulación de frecuencia La demodulación o detección de frecuencia se puede lograr directamente con el circuito PLL. Si la frecuencia central del PLL se selecciona o diseña a la frecuencia portadora de FM, el voltaje de salida o filtrado del circuito de la figura 13.25 es el voltaje demodulado deseado, cuyo valor varía en proporción con la variación de la frecuencia de la señal. El circuito PLL opera por lo tanto como una banda de frecuencia intermedia completa (IF), limitador y demodulador tal como se utilizan en los receptores de FM.

Una unidad de PLL de gran aceptación es el 565, mostrado en la figura 13.6a. El 565 contiene un detector de fase, un amplificador y un oscilador controlado por voltaje, los cuales están conectados internamente sólo en parte. Se utilizan un resistor externo y un capacitor R_1 y C_1, respectivamente, para establecer la frecuencia central del VCO. Otro capacitor externo, C_2, se utiliza para establecer la banda de paso del filtro pasobajas y la salida del VCO se debe conectar de nuevo como entrada al detector de fase para cerrar la malla PLL. El 565 utiliza por lo general dos fuentes de alimentación, V^+ y V^-.




FIG. 13.26

Malla de enganche de fase (PLL): (a) diagrama de bloques básico; (b) PLL conectado como demodulador de frecuencia; gráfica de voltaje de salida contra frecuencia.

La figura 13.26b muestra el PLL conectado para que funcione como demodulador de FM. El resistor R_1 y el capacitor C_1 fijan la frecuencia de funcionamiento libre f_o como sigue:

$$f_o = \frac{0.3}{R_1 C_1} \qquad \textbf{(13.9)}$$

$$= \frac{0.3}{(10 \times 10^3)(220 \times 10^{-12})} = 136.36\ \text{kHz}$$

con la limitación $2\,\text{k}\Omega \leq R_1 \leq 20\,\text{k}\Omega$. El intervalo de enganche es

$$f_L = \pm\frac{8f_o}{V}$$

$$= \pm\frac{8(136.36 \times 10^3)}{6} = \pm 181.8\,\text{kHz}$$

para voltajes de alimentación $V = \pm 6$ V. El intervalo de captura es

$$f_C = \pm\frac{1}{2\pi}\sqrt{\frac{2\pi f_L}{R_2C_2}}$$

$$= \pm\frac{1}{2\pi}\sqrt{\frac{2\pi(181.8 \times 10^3)}{(3.6 \times 10^3)(330 \times 10^{-12})}} = 156.1\,\text{kHz}$$

La señal en la terminal de conexión 4 es una onda cuadrada de 136.36 kHz. Una entrada dentro del intervalo de enganche de 181.8 kHz hará que la salida en la terminal de conexión 7 varíe alrededor de su nivel de voltaje de cd establecido con la señal de entrada a f_o. La figura 13.26c muestra la salida en la terminal de conexión 7 como una función de la frecuencia de la señal de entrada. El voltaje de cd en la terminal de conexión 7 está relacionado linealmente con la frecuencia de la señal de entrada dentro del intervalo de frecuencia $f_L = 181.8$ kHz alrededor de la frecuencia central de 136.36 kHz. El voltaje de salida es la señal demodulada que varía con la frecuencia dentro del intervalo de operación especificado.

Síntesis de frecuencia Se puede construir un sintetizador de frecuencia alrededor de un PLL como se muestra en la figura 13.27. Se inserta un divisor de voltaje entre la salida del VCO y el comparador de fase de modo que la señal del lazo dirigida al comparador esté a una frecuencia f_o y la salida del *VCO* sea Nf_o. Esta salida es un múltiplo de la frecuencia de entrada mientras




FIG. 13.27
Sintetizador de frecuencia: (a) diagrama de bloques; (b) implementación que utiliza un PLL 566.

la malla permanece enganchada. La señal se puede estabilizar a f_1 con la salida del VCO resultante a Nf_1 si la malla se ajusta para que se enganche a la frecuencia fundamental (cuando $f_o = f_1$). La figura 13.27b muestra un ejemplo que utiliza un PLL 565 como multiplicador de frecuencia y un 7490 como divisor. El V_i de entrada a la frecuencia f_1 se compara con la entrada (frecuencia f_o) en la terminal de conexión 5. Una salida a Nf_o ($4f_o$ en el presente ejemplo) se conecta mediante un circuito inversor para proporcionar una entrada en la terminal de conexión 14 del 7490, la cual varía entre 0 V y +5 V. Con la salida en la terminal de conexión 9, la cual es un cuarto de la de entrada al 7490, vemos que la señal en la terminal de conexión 4 del PLL es cuatro veces la frecuencia de entrada mientras la malla permanezca enganchada. Como el VCO puede variar dentro de sólo un intervalo limitado a partir de su frecuencia central, es posible que se requiera cambiar la frecuencia del VCO siempre que se cambie el valor del divisor. Mientras el circuito PLL permanece enganchado, la frecuencia de salida del VCO será exactamente N veces la frecuencia de entrada. Sólo se requiere reajustar f_o para que esté dentro del intervalo de captura y enganche, y el lazo cerrado hace entonces que la salida del VCO sea exactamente igual a Nf_1 en la situación de enganche.

Decodificadores FSK Se puede construir un decodificador de señales FSK (manipulado por desplazamiento de frecuencia) como se muestra en la figura 13.28. El decodificador recibe una señal a una de las dos frecuencias portadoras distintas, 1270 Hz o 1070 Hz, que representan los niveles o marca (−5 V) o espacio (+14 V) lógicos RS-232C, respectivamente. Cuando la señal aparece a la entrada, la malla se engancha con la frecuencia de entrada y la rastrea entre dos frecuencias posibles con un desplazamiento de cd correspondiente a la salida.




FIG. 13.28
Conexión de un 565 como decoficador FSK.


El filtro en configuración de escalera *RC* (tres secciones de $C = 0.02\ \mu$F y $R = 10\ \text{k}\Omega$) se utiliza para eliminar el componente de frecuencia de suma. La frecuencia de funcionamiento libre se ajusta con R_1 de modo que el nivel de voltaje de cd en la salida (terminal de conexión 7) sea el mismo que en la terminal de conexión 6. Entonces, una entrada a una frecuencia de 1070 Hz llevará al voltaje de salida del decodificador a un nivel de voltaje más positivo, y hará que la salida suba de nivel (espacio, o +14 V). Asimismo, una entrada a 1270 Hz hará que la salida de cd del 565 sea menos positiva con la salida digital, la que luego baja de nivel (marca, o −5 V).

13.7 CIRCUITOS DE INTERFASE

La conexión de diferentes tipos de circuitos, sean circuitos digitales o analógicos, puede requerir algún tipo de circuito de interfase. Se puede utilizar un circuito de interfase para controlar una carga o para obtener una señal como circuito receptor. Un circuito de control proporciona la señal de salida a un nivel de voltaje o corriente adecuado para operar varias cargas, o para operar dispositivos como relevadores, pantallas de visualización o unidades de potencia. Un circuito receptor acepta en esencia una señal de entrada, que genera una alta impedancia de entrada para reducir al mínimo la carga de la señal de entrada. Además, los circuitos de interfase pueden

incluir muestreo estroboscópico, el cual permite conectar las señales de interfase durante intervalos de tiempo específicos establecidos por el estroboscopio.

La figura 13.29a muestra un manejador de doble línea, cada manejador acepta la entrada de señales TTL, que generan una salida capaz de controlar circuitos de dispositivos TTL o MOS. Este tipo de circuito de interfase viene en varias formas, algunas como unidades inversoras y otras como unidades no inversoras. El circuito de la figura 13.29b muestra un relector de doble línea que tiene entradas tanto inversoras como no inversoras de modo que se pueda seleccionar cualquiera de las dos condiciones de operación. Como un ejemplo, la conexión de una señal de entrada a la entrada inversora generaría una señal invertida a partir de la unidad receptora. La conexión de la entrada a la entrada no inversora generaría la misma interfase, excepto que la salida obtenida tendría la misma polaridad que la señal recibida. La unidad de manejador-receptor de la figura 13.29 genera una salida cuando la señal estroboscópica está presente (alta en este caso).






FIG. 13.29
Unidades de interfase: (a) manejadores dobles en línea (SN75150); (b) receptores dobles en línea (SN 75152).

Otro tipo de circuito de interfase es el que se utiliza para conectar varias unidades de entrada y salida digitales, señales con dispositivos tales como teclados, terminales de video e impresoras. Uno de los estándares de industria electrónica EIA se conoce como RS-232C. Este estándar establece que una señal digital representa una carga (lógico 1) y un espacio (lógico 0). La definición de marca y espacio varía con el tipo de circuito utilizado (aunque una lectura completa del estándar indicará los límites aceptables de las señales de marca y espacio).

Convertidor RS-232C a TTL

Para circuitos TTL, +5 V es una marca y 0 V es un espacio. Para un RS-232C, una marca podría ser −12 V y un espacio +12 V. La figura 13.30a proporciona una tabla de algunas definiciones de marca y espacio. Para una unidad con salidas definidas por RS-232C que va a operar en otra unidad que opera con un nivel de señal TTL, se podría utilizar un circuito de interfase como se muestra en la figura 13.30b. Una salida de marca del manejador (a −12 V) sería recortada por el diodo, de modo que la entrada al circuito inversor sea de cerca de 0 V, lo que da por resultado una salida de +5 V (marca TTL). Una salida de espacio a +12 V haría que la salida del inversor baje de nivel para una salida de 0 V (un espacio).




FIG. 13.30
Estándares de conexión de interfase de señales y circuitos convertidores.

Otro ejemplo de un circuito de interfase convierte las señales de un lazo de corriente TTY en niveles de TTL como se muestra en la figura 13.30c. Se obtiene una marca de entrada cuando se extraen 20 mA de corriente de la fuente por medio de la línea de salida del teletipo (TTY). Esta corriente pasa luego a través del elemento de diodo de un acoplador optoelectrónico que enciende el transistor de salida. La entrada al inversor que baja de nivel produce una señal de +5 V en la salida del inversor 7407, de modo que una marca del teletipo produce una marca para la entrada TTL. Un espacio del lazo de corriente del teletipo no produce corriente, y el transistor del aislador optoelectrónico permanece apagado, con lo que la salida del inversor es de 0 V, la cual es una señal de espacio TTL.

Otra forma de comunicar señales digitales es utilizar una salida de colector abierto o una salida de tres estados. Cuando una señal es una salida de un colector de transistor (vea la figura 13.31)




FIG. 13.31
Conexiones con líneas de datos: (a) salida de colector abierto; (b) salida de tres estados.

www.elsolucionario.net

que no está conectada a cualquier otro componente electrónico, la salida es un colector abierto. Esto permite conectar varias señales al mismo alambre o bus. Cualquier transistor que se encienda proporciona entonces un voltaje de salida bajo, en tanto que todos los transistores permanecen apagados proporciona un voltaje de salida alto.

13.8 RESUMEN

Conclusiones y conceptos importantes

1. Un comparador proporciona una salida máxima alta o máxima baja cuando una entrada sube o baja con respecto a la otra.
2. Un DAC es un convertidor digital a analógico.
3. Un ADC es un convertidor analógico a digital.
4. Circuito integrado temporizador:
   a. Un circuito astable actúa como reloj.
   b. Un circuito monoestable actúa como temporizador.
5. Un circuito de malla de enganche de fase (PLL) contiene un detector de fase, un filtro pasobajas y un oscilador controlado por voltaje (VCO).
6. Hay dos tipos estándar de circuitos de interfase: **el RSC-232-C y el TTL.**

13.9 ANÁLISIS POR COMPUTADORA

PSpice para Windows

Muchas de las aplicaciones prácticas del amplificador operacional analizadas en este capítulo se pueden analizar con PSpice. El análisis de varios problemas da la polarización de cd resultante o bien puede utilizar **PROBE** para desplegar las formas de onda resultantes.

Programa 13.1 Circuito comparador utilizado para controlar un LED Con Design Center, trace el circuito de un comparador con una salida que maneje un indicador de LED como se muestra en la figura 13.32. Para ver la magnitud del voltaje de salida, coloque el componente **VPRINT1** a V_o con **CD** y **MAG** seleccionado. Para ver la corriente a través del LED, coloque un componente **IPRINT** en serie con un medidor de corriente **LED** como se muestra en la figura 13.32. El **Analysis Setup** permite un barrido de cd como se muestra en a figura 13.33. **DC Sweep** se




FIG. 13.32
Circuito comparador utilizado para manejar un LED.



FIG. 13.33
Preparación del análisis para un barrido de cd del circuito de la figura 13.32.

```
****        DC TRANSFER CURVES
*******************************
  V_V1          V(N00677)

    4.000E+00   -1.161E+01
    5.000E+00   -1.161E+01
    6.000E+00    1.155E+01
    7.000E+00    1.161E+01
    8.000E+00    1.161E+01

****        DC TRANSFER CURVES
*******************************
  V_V1          I(V_PRINT2)

    4.000E+00    1.430E-08
    5.000E+00    1.438E-08
    6.000E+00   -1.964E-02
    7.000E+00   -1.997E-02
    8.000E+00   -1.997E-02
```

FIG. 13.34
Resultados del análisis (editados) para el circuito de la figura 13.32.

ajusta, como se muestra, con V_i de 4 V a 8 V en incrementos de 1 V. Después de ejecutar la simulación, algunos de los resultados del análisis se muestran en la figura 13.34.

El circuito de la figura 13.32 muestra un divisor de voltaje que proporciona 6 V a la entrada negativa, de modo que cualquier entrada V_i por debajo de 6 V hará que la salida esté al voltaje de saturación negativo (de cerca de -10V). Cualquier entrada por arriba de $+6$ V hará que la salida se vaya al nivel de saturación positivo (cerca de $+10$ V). El LED por consiguiente será *encendido* por cualquier entrada por arriba del nivel de referencia de $+6$ V y permanecerá *apagado* con cualquier entrada por debajo de $+6$ V. La figura 13.34 muestra una tabla de voltaje de salida y otra de corriente en el LED con entradas de 4 V 8 V. La tabla muestra que la corriente en el LED es casi cero para entradas hasta de $+6$ V y que una corriente de aproximadamente 20 mA enciende el LED con entradas de $+6$ V o más.

Programa 13.2 Operación de un comparador La operación de un circuito integrado comparador se demuestra con un amplificador operacional 741 como se muestra en la figura 13.35. La entrada es una señal senoidal pico de 5 V. El **Analysis Setup** proporciona un análisis **Transient** con **Print Step** de **20 ns** y **Final Time** de **3 ms.** Como la señal de entrada se aplica a la entrada no inversora, la salida está en fase con la entrada. Cuando la entrada sube a más de 0 V, la salida se va al nivel de saturación positivo de cerca de $+5$ V. Cuando la entrada baja a menos de 0 V, la salida se va al nivel de saturación negativo, el cual es de 0 V, puesto que la entrada de voltaje negativo se estableció a ese valor. La figura 13.36 muestra los voltajes de entrada y salida obtenidos con **PROBE**.




FIG. 13.35
Esquema para un comparador.




FIG. 13.36
Salida obtenida con PROBE para el comparador de la figura 13.35.

Programa 13.3 Operación de un temporizador 555 como oscilador La figura 13.37 muestra un temporizador 555 conectado como oscilador. Se pueden utilizar las ecuaciones (13.3) y (13.4) para calcular los tiempos de carga y descarga como sigue:

$$T_{\text{alto}} = 0.7(R_A + R_B)C = 0.7(7.5\,\text{k}\Omega + 7.15\,\text{k}\Omega)(0.1\,\mu\text{F}) = 1.05\,\text{ms}$$
$$T_{\text{bajo}} = 0.7R_BC = 0.7(7.5\,\text{k}\Omega)(0.1\,\mu\text{F}) = 0.525\,\text{ms}$$




FIG. 13.37
Esquema de un oscilador temporizador 555.

Las formas de onda de salida y disparo resultantes se muestran en la figura 13.38. Cuando el disparador se carga al nivel de disparo alto, la salida se va al nivel de salida bajo de 0 V. La salida permanece baja hasta que la entrada de disparo se descarga y se dirige al nivel de disparo bajo, momento en el cual la salida alcanza el nivel alto de +5 V.




FIG. 13.38
Salida obtenida con PROBE para el oscilador de la figura 13.37.

Multisim

Programa 13.4 Temporizador 555 como oscilador La figura 13.39 muestra el mismo circuito oscilador del programa 13.3, y en esta ocasión utilizamos Multisim para construir y mostrar las




FIG. 13.39
Oscilador temporizador utilizando el programa EWB.

formas de onda resultantes en un osciloscopio. Con el osciloscopio, vemos la forma de onda a través del capacitor y la de la salida como se muestra en la figura 13.39.

PROBLEMAS

**Nota:* Los asteriscos indican los problemas más difíciles

13.2 Operación de un comparador

1. Trace el diagrama de un amplificador operacional 741 operado con fuentes de ±15 V, $V_i(-) = 0$ V y $V_i(+) = +5$ V. Incluya las terminales de conexión.
2. Trace la forma de onda de salida para el circuito de la figura 13.40.
3. Trace el diagrama de circuito de un amplificador operacional 311 que muestre una entrada de 10 V rms aplicada a la entrada inversora y la entrada positiva a tierra. Identifique todos los números de las terminales de conexión.
4. Trace la forma de onda de salida resultante para el circuito de la figura 13.41.




FIG. 13.40
Problema 2.

FIG. 13.41
Problema 4.

5. Trace el diagrama del circuito de un detector de cruce por cero utilizando una etapa de comparador 339 con fuentes de ±12 V.

6. Trace la forma de onda de salida para el circuito de la figura 13.42.




FIG. 13.42
Problema 6.

*7. Describa la operación del circuito en la figura 13.43.




FIG. 13.43
Problema 7.

13.3 Convertidores digital a analógico

8. Trace una red en escalera de cinco etapas con resistores de 15 kΩ y 30 kΩ.
9. Con un voltaje de referencia de 16 V, calcule el voltaje de salida con una entrada de 11010 al circuito del problema 8.
10. ¿Qué resolución de voltaje es posible con una red en escalera de 12 etapas y un voltaje de referencia de 10 V?
11. Para un convertidor de dos etapas, describa qué ocurre durante el intervalo de tiempo fijo y el intervalo de conteo.

12. ¿Cuántos pasos de conteo ocurren con un contador digital de 12 etapas a la salida de un ADC?

13. ¿Cuál es el intervalo de conteo máximo cuando se utiliza un contador de 12 etapas operado a una frecuencia de reloj de 20 MHz?

13.4 Operación de un circuito temporizador

14. Trace el circuito de un temporizador 555 conectado a un multivibrador astable para que opere a 350 kHz. Determine el valor del capacitor C requerido cuando se utiliza $R_A = R_B = 7.5$ kΩ.

15. Trace el circuito de un monoestable que utiliza un temporizador 555 para proporcionar un intervalo de 20 μs. Si $R_A = 7.5$ kΩ, ¿qué valor de C se requiere?

16. Trace las formas de onda de entrada y salida de un monoestable que utiliza temporizador 555 disparado por un reloj de 10 kHz con $R_A = 5.1$ kΩ y $C = 5$ nF.

13.5 Oscilador controlado por voltaje

17. Calcule la frecuencia central de un VCO que utiliza un circuito integrado 566 como en la figura 13.22 con $R_1 = 4.7$ kΩ, $R_2 = 1.8$ kΩ, $R_3 = 11$ kΩ y $C_1 = 0.001$ μF.

***18.** ¿Qué intervalo de frecuencia resulta en el circuito de la figura 13.23 con $C_1 = 0.001$ μF?

19. Determine el capacitor requerido en el circuito de la figura 13.22 para obtener una salida de 200 kHz.

13.6 Malla de enganche de fase

20. Calcule la frecuencia de funcionamiento libre del VCO para el circuito de la figura 13.26b con $R_1 = 4.7$ kΩ y $C_1 = 0.001$ μF.

21. ¿Qué valor del capacitor C_1 se requiere en el circuito de la figura 13.26b para obtener una frecuencia central de 100 kHz?

22. ¿Cuál es el intervalo de enganche del circuito PLL de la figura 13.26b con $R_1 = 4.7$ kΩ y $C_1 = 0.001$ μF?

13.7 Circuitos de interfase

23. Describa las condiciones de señal para las interfases de lazo de corriente y RS-232C.

24. ¿Qué es un bus de datos?

25. ¿Cuál es la diferencia entre colector abierto y salida de tres estados?

13.9 Análisis por computadora

***26.** Use Design Center para trazar un esquema como el de la figura 13.32 con un LM111 y $V_i = 5$ V rms aplicado a la entrada (−) negativa y con +5 V rms aplicados a la entrada (+) positiva. Use Probe para ver la forma de onda de salida.

***27.** Use Design Center para trazar un esquema como el de la figura 13.35. Examine la lista de resultados.

***28.** Use Multisim para trazar un oscilador 555 con la salida obtenida con $t_{bajo} = 2$ ms y $t_{alto} = 5$ ms.

14 Realimentación y circuitos osciladores

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

En este capítulo usted aprenderá:

- El concepto de realimentación negativa.
- Acerca de circuitos realimentados prácticos.
- Diversos tipos de circuitos osciladores.

14.1 NOCIONES DE REALIMENTACIÓN

Ya hemos hablado del concepto de realimentación, en particular en los capítulos 10 y 11 respecto de los circuitos del amplificador operacional. Dependiendo de la polaridad relativa de la señal con que se realimenta al circuito, la realimentación puede ser negativa o positiva. La realimentación negativa reduce la ganancia de voltaje, lo que permite mejorar algunas características del circuito, como se resume a continuación. La realimentación positiva hace que un circuito oscile como en varios tipos de circuitos osciladores.

En la figura 14.1 se muestra una conexión de realimentación típica. La señal de entrada V_s se aplica a una red mezcladora, donde se combina con una señal de realimentación V_f. La diferencia de estas señales V_i es, por tanto, el voltaje de entrada al amplificador. Una parte de la salida del amplificador V_o se conecta a la red de realimentación (β), la cual proporciona una parte reducida de la salida como señal de realimentación a la red mezcladora de entrada.

Si la señal de realimentación es de polaridad opuesta a la señal de entrada, como se muestra en la figura 14.1, la realimentación es negativa. Aunque ésta reduce la ganancia de voltaje total, se obtienen varias mejoras, entre las cuales están:

1. Impedancia de entrada más alta.
2. Mejor ganancia de voltaje estabilizada.
3. Respuesta en frecuencia mejorada.
4. Impedancia de salida más baja.
5. Ruido reducido.
6. Operación más lineal.




FIG. 14.1
Diagramas de bloques sencillos de un amplificador realimentado.

14.2 TIPOS DE CONEXIONES DE REALIMENTACIÓN

Existen cuatro formas básicas de conectar la señal de realimentación. Tanto el *voltaje* como la *corriente* pueden realimentar la entrada en *serie* o en *paralelo*. Específicamente estas cuatro formas son:

1. Realimentación de voltaje en serie (figura 14.2a).
2. Realimentación de voltaje en derivación (figura 14.2b).
3. Realimentación de corriente en serie (figura 14.2c).
4. Realimentación de corriente en derivación (figura 14.2d).

En la lista anterior, *voltaje* se refiere a conectar el voltaje de salida como entrada para la red de realimentación: *corriente* se refiere a derivar una parte de la corriente de salida a través de la




FIG. 14.2
Tipos de amplificadores realimentados: (a) realimentación de voltaje en serie, $A_f = V_o/V_s$; (b) realimentación de voltaje en derivación, $A_f = V_o/I_s$; (c) realimentación de corriente en serie; $A_f = I_o/V_s$; (d) realimentación de corriente en derivación, $A_f = I_o/I_s$.

red de realimentación. *En serie* se refiere a conectar la señal de realimentación en serie con el voltaje de la señal de entrada: *en derivación* se refiere a conectar la señal de realimentación en derivación (en paralelo) con una fuente de corriente de entrada.

Las conexiones de realimentación en serie tienden a *incrementar* la impedancia de entrada, en tanto que las conexiones de realimentación en derivación tienden a *reducir* la impedancia de entrada. La realimentación de voltaje tiende a *reducir* la impedancia de salida, mientras que la realimentación de corriente tiende a *incrementar* la impedancia de salida. En general, se desean altas impedancias de entrada y bajas impedancias de salida en la mayoría de los amplificadores en cascada. Estas dos impedancias se obtienen con la conexión de realimentación de voltaje en serie. Por consiguiente, primero nos concentraremos en esta conexión de amplificador.

Ganancia con realimentación

En esta sección examinamos la ganancia de cada una de las conexiones del circuito realimentado de la figura 14.2. La ganancia sin realimentación, A, es la de la etapa del amplificador. Con β de realimentación, la ganancia total del circuito se reduce por un factor $(1 + \beta A)$, como se detalla a continuación. En la tabla 14.1 se proporcionan, como referencia, un resumen de la ganancia, el factor de realimentación y la ganancia con realimentación de la figura 14.2.

TABLA 14.1

Resumen de ganancia, realimentación y ganancia con realimentación con base en la figura 14.2

		Voltaje en serie	Voltaje en derivación	Corriente en serie	Corriente en derivación
Ganancia sin realimentación	A	$\frac{V_o}{V_i}$	$\frac{V_o}{I_i}$	$\frac{I_o}{V_i}$	$\frac{I_o}{I_i}$
Realimentación	β	$\frac{V_f}{V_o}$	$\frac{I_f}{V_o}$	$\frac{V_f}{I_o}$	$\frac{I_f}{I_o}$
Ganancia con realimentación	A_f	$\frac{V_o}{V_s}$	$\frac{V_o}{I_s}$	$\frac{I_o}{V_s}$	$\frac{I_o}{I_s}$

Realimentación de voltaje en serie La figura 14.2a muestra la conexión de realimentación de voltaje en serie con una parte del voltaje realimentada en serie con la señal de entrada con el resultado de que la ganancia total se reduce. Si no hay realimentación ($V_f = 0$), la ganancia de voltaje de la etapa del amplificador es

$$A = \frac{V_o}{V_s} = \frac{V_o}{V_i} \tag{14.1}$$

Si se conecta una señal de realimentación V_f en serie con la entrada, entonces

$$V_i = V_s - V_f$$

Puesto que $\quad V_o = AV_i = A(V_s - V_f) = AV_s - AV_f = AV_s - A(\beta V_o)$

entonces $\quad (1 + \beta A)V_o = AV_s$

de modo que la ganancia de voltaje total *con* realimentación es

$$A_f = \frac{V_o}{V_s} = \frac{A}{1 + \beta A} \tag{14.2}$$

La ecuación (14.2) muestra que la ganancia *con* realimentación es la ganancia del amplificador reducida por el factor $(1 + \beta A)$. Se verá que este factor también afecta a la impedancia de entrada y salida entre otras características del circuito.

Realimentación de voltaje en derivación La ganancia con realimentación para la red de la figura 14.2b es

$$A_f = \frac{V_o}{I_s} = \frac{A\,I_i}{I_i + I_f} = \frac{A\,I_i}{I_i + \beta V_o} = \frac{A\,I_i}{I_i + \beta A\,I_i}$$

$$A_f = \frac{A}{1 + \beta A} \tag{14.3}$$

Impedancia de entrada con realimentación

Realimentación de voltaje en serie En la figura 14.3 se muestra una conexión de realimentación de voltaje en serie más detallada. La impedancia de entrada se determina como sigue:

$$I_i = \frac{V_i}{Z_i} = \frac{V_s - V_f}{Z_i} = \frac{V_s - \beta V_o}{Z_i} = \frac{V_s - \beta AV_i}{Z_i}$$

$$I_i Z_i = V_s - \beta AV_i$$

$$V_s = I_i Z_i + \beta AV_i = I_i Z_i + \beta AI_i Z_i$$

$$Z_{if} = \frac{V_s}{I_i} = Z_i + (\beta A)Z_i = Z_i(1 + \beta A) \qquad \textbf{(14.4)}$$

Se ve que la impedancia de entrada con realimentación en serie es el valor de la impedancia de entrada sin realimentación, multiplicada por el factor $(1 + \beta A)$ y se aplica a ambas configuraciones de voltaje en serie (figura 14.2a) y de corriente en serie (figura 14.2c).




FIG. 14.3
Conexión de realimentación de voltaje en serie.

Realimentación de voltaje en derivación En la figura 14.4 se muestra una conexión de realimentación de voltaje en derivación. La impedancia de entrada se determina como




FIG. 14.4
Conexión de realimentación de voltaje en derivación.

$$Z_{if} = \frac{V_i}{I_s} = \frac{V_i}{I_i + I_f} = \frac{V_i}{I_i + \beta V_o}$$
$$= \frac{V_i/I_i}{I_i/I_i + \beta V_o/I_i}$$

$$Z_{if} = \frac{Z_i}{1 + \beta A} \tag{14.5}$$

Esta impedancia de entrada reducida se aplica a la conexión de voltaje en serie de la figura 14.2a y a la conexión de voltaje en derivación de la figura 14.2b.

Impedancia de salida con realimentación

La impedancia de salida para las conexiones de la figura 14.2 depende de si se utiliza realimentación de voltaje o de corriente. Con realimentación de voltaje la impedancia de salida se reduce, en tanto que la realimentación de corriente incrementa la impedancia de salida.

Realimentación de voltaje en serie El circuito de realimentación de voltaje en serie de la figura 14.3 proporciona suficientes detalles del circuito para determinar la impedancia de salida con realimentación. La impedancia de salida se determina aplicando un voltaje V, y el resultado es una corriente I, con V_s en cortocircuito ($V_s = 0$). El voltaje V es, por tanto,

$$V = IZ_o + AV_i$$

Para $V_s = 0$, $\quad V_i = -V_f$

de modo que $\quad V = IZ_o - AV_f = IZ_o - A(\beta V)$

Al reescribir la ecuación como

$$V + \beta AV = IZ_o$$

podemos resolver la resistencia de salida con realimentación:

$$Z_{of} = \frac{V}{I} = \frac{Z_o}{1 + \beta A} \tag{14.6}$$

La ecuación (14.6) muestra que con realimentación de voltaje en serie la impedancia de salida se reduce con respecto a la que no tiene realimentación, por el factor $(1 + \beta A)$.

Realimentación de corriente en serie La impedancia de salida con realimentación de corriente en serie se determina aplicando una señal V a la salida con V_s en cortocircuito, y así se obtiene una corriente I, con la relación de V a I como la impedancia de salida. La figura 14.5 muestra una




FIG. 14.5
Conexión de realimentación de corriente en serie.

conexión más detallada con realimentación de corriente en serie. Para la parte de salida de una conexión de realimentación de corriente en serie mostrada en la figura 14.5, la impedancia de salida resultante se determina como sigue. Con $V_s = 0$,

$$V_i = V_f$$

$$I = \frac{V}{Z_o} - AV_i = \frac{V}{Z_o} - AV_f = \frac{V}{Z_o} - A\beta I$$

$$Z_o(1 + \beta A)I = V$$

$$\boxed{Z_{of} = \frac{V}{I} = Z_o(1 + \beta A)} \qquad \textbf{(14.7)}$$

En la tabla 14.2 se resume el efecto de la realimentación en la impedancia de entrada y salida.

TABLA 14.2

Efecto de una conexión de realimentación en la impedancia de entrada y salida

	Voltaje en serie	Corriente en serie	Voltaje en derivación	Corriente en derivación
Z_{if}	$Z_i(1 + \beta A)$ (incrementada)	$Z_i(1 + \beta A)$ (incrementada)	$\frac{Z_i}{1 + \beta A}$ (reducida)	$\frac{Z_i}{1 + \beta A}$ (reducida)
Z_{of}	$\frac{Z_o}{1 + \beta A}$ (reducida)	$Z_o(1 + \beta A)$ (incrementada)	$\frac{Z_o}{1 + \beta A}$ (reducida)	$Z_o(1 + \beta A)$ (incrementada)

EJEMPLO 14.1 Determine la ganancia de voltaje, la impedancia de entrada y la de salida con realimentación para la configuración de realimentación de voltaje en serie con $A = -100$, $R_i = 10\ \text{k}\Omega$ y $R_o = 20\ \text{k}\Omega$ para la realimentación de (a) $\beta = -0.1$ y (b) $\beta = -0.5$.

Solución: Con las ecuaciones (14.2), (14.4) y (14.6), obtenemos

a. $$A_f = \frac{A}{1 + \beta A} = \frac{-100}{1 + (-0.1)(-100)} = \frac{-100}{11} = \mathbf{-9.09}$$

$$Z_{if} = Z_i(1 + \beta A) = 10\,\text{k}\Omega\,(11) = \mathbf{110\,k\Omega}$$

$$Z_{of} = \frac{Z_o}{1 + \beta A} = \frac{20 \times 10^3}{11} = \mathbf{1.82\,k\Omega}$$

b. $$A_f = \frac{A}{1 + \beta A} = \frac{-100}{1 + (-0.5)(-100)} = \frac{-100}{51} = \mathbf{-1.96}$$

$$Z_{if} = Z_i(1 + \beta A) = 10\,\text{k}\Omega\,(51) = \mathbf{510\,k\Omega}$$

$$Z_{of} = \frac{Z_o}{1 + \beta A} = \frac{20 \times 10^3}{51} = \mathbf{392.16\,\Omega}$$

El ejemplo 14.1 demuestra el intercambio de la ganancia por resistencias de entrada y salida mejoradas. La reducción de la ganancia por un factor de 11 (de 100 a 9.09) se complementa con una resistencia de salida reducida y una resistencia de entrada incrementada por el mismo factor de 11. La reducción de la ganancia por un factor de 51 proporciona una ganancia de sólo 2, pero con una resistencia de entrada incrementada por el factor de 51 (a más de 500 kΩ) y la resistencia de salida reducida de 20 kΩ a menos de 400 Ω. La realimentación ofrece al diseñador la opción de sacrificar parte de la ganancia del amplificador disponible por otras características mejoradas del circuito.

Reducción en la distorsión debida a la frecuencia

Para un amplificador con realimentación negativa y $\beta A \gg 1$, la ganancia con realimentación es $A_f \cong 1/\beta$. De esto se desprende que si la red de realimentación es puramente resistiva, la ganancia con realimentación no depende de la frecuencia aun cuando la ganancia del amplificador básico dependa de la frecuencia. Prácticamente, la distorsión que surge por la frecuencia debido a la ganancia del amplificador que varía con la frecuencia, se reduce considerablemente en un circuito de amplificador con realimentación negativa de voltaje.

Reducción del ruido y distorsión no lineal

La realimentación de señal tiende a mantener a un nivel bajo la cantidad de la señal de ruido (como el zumbido de una fuente de alimentación) y la distorsión lineal. El factor $(1 + \beta A)$ reduce tanto el ruido de entrada como la distorsión no lineal resultante, lo que constituye una considerable mejora. Sin embargo, observemos que la ganancia total se reduce (el precio requerido por el desempeño mejorado del circuito). Si se utilizan etapas adicionales para elevar la ganancia total hasta el nivel sin realimentación, hay que tener en cuenta que la o las etapas adicionales podrían introducir tanto ruido de regreso al sistema a medida que éste es reducido por el amplificador realimentado. Este problema se puede subsanar en parte reajustando la ganancia del circuito amplificador realimentado para obtener una ganancia más alta, al mismo tiempo que se proporciona una señal de ruido reducida.

Efecto de la realimentación negativa en la ganancia y el ancho de banda

En la ecuación (14.2), la ganancia total con realimentación negativa es

$$A_f = \frac{A}{1 + \beta A} \cong \frac{A}{\beta A} = \frac{1}{\beta} \qquad \text{para } \beta A \gg 1$$

Mientras que $\beta A \gg 1$, la ganancia total es alrededor de $1/\beta$. Para un amplificador práctico (con frecuencias de corte inferior y superior únicas) la ganancia en lazo abierto se reduce a altas frecuencias debido al dispositivo activo y a las capacitancias del circuito. La ganancia también puede reducirse a bajas frecuencias con etapas del amplificador acopladas capacitivamente. Una vez que la ganancia en lazo abierto A se reduce lo suficiente y el factor βA ya no es mucho más grande que 1, la conclusión de la ecuación (14.2) de que $A_f \cong 1/\beta$ deja de ser válida.

La figura 14.6 muestra que el amplificador con realimentación negativa tiene más ancho de banda (B_f) que el amplificador sin realimentación (B). El amplificador realimentado tiene una frecuencia de 3 dB superior más alta y una frecuencia de 3 dB inferior más baja.




FIG. 14.6
Efecto de la realimentación negativa en la ganancia y el ancho de banda.

Es interesante observar que el uso de la realimentación, aun cuando reduce la ganancia de voltaje, incrementa B y en particular la frecuencia de 3 dB superior. En realidad, el producto de la ganancia y la frecuencia no cambia, de modo que el producto de la ganancia por el ancho de banda del amplificador básico es igual al del amplificador realimentado. Sin embargo, como el amplificador realimentado tiene una ganancia más baja, la operación neta fue *intercambiar* la ganancia por el ancho de banda (utilizamos el ancho de banda con la frecuencia de 3 dB superior puesto que en general $f_2 \gg f_1$).

Estabilidad de la ganancia con realimentación

Además de que el factor β establezca un valor de ganancia preciso, también nos interesa cuán estable es el amplificador realimentado comparado con un amplificador sin realimentación. Diferenciar la ecuación (14.2) nos lleva a

$$\left|\frac{dA_f}{A_f}\right| = \frac{1}{|1 + \beta A|}\left|\frac{dA}{A}\right| \tag{14.8}$$

$$\left|\frac{dA_f}{A_f}\right| \cong \left|\frac{1}{\beta A}\right|\left|\frac{dA}{A}\right| \qquad \text{con } \beta A \gg 1 \tag{14.9}$$

Esto demuestra que la magnitud del cambio relativo de la ganancia $\left|\frac{dA_f}{A_f}\right|$ se reduce por el factor $|\beta A|$ en comparación con la que no tiene realimentación $\left(\left|\frac{dA}{A}\right|\right)$.

EJEMPLO 14.2 Si un amplificador con ganancia de -1000 y realimentación de $\beta = -0.1$ experimenta un cambio de ganancia de 20% debido a la temperatura, calcule el cambio de la ganancia del amplificador realimentado.

Solución: Con la ecuación (14.9), obtenemos

$$\left|\frac{dA_f}{A_f}\right| \cong \left|\frac{1}{\beta A}\right|\left|\frac{dA}{A}\right| = \left|\frac{1}{-0.1(-1000)}(20\%)\right| = \mathbf{0.2\%}$$

La mejora es de 100 veces. Por consiguiente, en tanto que la ganancia del amplificador cambia a partir de $|A| = 1000$ en 20%, la ganancia con realimentación lo hace a partir de $|A_f| = 100$ en sólo 2%.

14.3 CIRCUITOS REALIMENTADOS PRÁCTICOS

Algunos ejemplos de circuitos realimentados prácticos servirán para demostrar el efecto de la realimentación en los diversos tipos de conexión. Esta sección proporciona sólo una introducción básica a este tema.

Realimentación de voltaje en serie

La figura 14.7 muestra una etapa de un amplificador con FET con realimentación de voltaje en serie. Una parte de la señal de salida (V_o) se obtiene con una red de realimentación de resistores R_1 y R_2. El voltaje de realimentación V_f se conecta en serie con la señal de la fuente V_s, y su diferencia es la señal de entrada V_i.

Sin realimentación, la ganancia del amplificador es

$$A = \frac{V_o}{V_i} = -g_m R_L \tag{14.10}$$




FIG. 14.7
Etapa de amplificador con FET con realimentación de voltaje en serie.

donde R_L es la combinación en paralelo de los resistores:

$$R_L = R_D R_o (R_1 + R_2) \tag{14.11}$$

La red de realimentación proporciona un factor de realimentación de

$$\beta = \frac{V_f}{V_o} = \frac{-R_2}{R_1 + R_2} \tag{14.12}$$

Con los valores de A y β anteriores en la ecuación (14.2), vemos que la ganancia con realimentación negativa debe ser

$$A_f = \frac{A}{1 + \beta A} = \frac{-g_m R_L}{1 + [R_2 R_L/(R_1 + R_2)]g_m} \tag{14.13}$$

Si $\beta A >> 1$, tenemos

$$A_f \cong \frac{1}{\beta} = -\frac{R_1 + R_2}{R_2} \tag{14.14}$$

EJEMPLO 14.3 Calcule la ganancia sin y con realimentación del circuito amplificador con FET de la figura 14.7 y los siguientes valores del circuito: $R_1 = 80\ \text{k}\Omega$, $R_2 = 20\ \text{k}\Omega$, $R_o = 10\ \text{k}\Omega$, $R_D = 10\ \text{k}\Omega$ y $g_m = 4000\ \mu\text{S}$.

Solución:

$$R_L \cong \frac{R_o R_D}{R_o + R_D} = \frac{10\ \text{k}\Omega(10\ \text{k}\Omega)}{10\ \text{k}\Omega + 10\ \text{k}\Omega} = 5\ \text{k}\Omega$$

Haciendo caso omiso de la resistencia de 100 kΩ de R_1 y R_2 en serie se obtiene

$$A = -g_m R_L = -(4000 \times 10^{-6}\ \mu\text{S})(5\ \text{k}\Omega) = \mathbf{-20}$$

El factor de realimentación es

$$\beta = \frac{-R_2}{R_1 + R_2} = \frac{-20\ \text{k}\Omega}{80\ \text{k}\Omega + 20\ \text{k}\Omega} = -0.2$$

La ganancia con realimentación es

$$A_f = \frac{A}{1 + \beta A} = \frac{-20}{1 + (-0.2)(-20)} = \frac{-20}{5} = \mathbf{-4}$$

La figura 14.8 muestra una conexión de realimentación de voltaje en serie que utiliza un amplificador operacional. La ganancia del amplificador operacional, A, sin realimentación, se reduce por el factor de realimentación

$$\beta = \frac{R_2}{R_1 + R_2} \tag{14.15}$$




FIG. 14.8
Realimentación de voltaje en serie en una conexión de amplificador operacional.

EJEMPLO 14.4 Calcule la ganancia del amplificador del circuito de la figura 14.8 para una ganancia del amplificador operacional de $A = 100{,}000$ y resistencias $R_1 = 1.8\ \text{k}\Omega$ y $R_2 = 200\ \Omega$.

Solución:

$$\beta = \frac{R_2}{R_1 + R_2} = \frac{200\ \Omega}{200\ \Omega + 1.8\ \text{k}\Omega} = 0.1$$

$$A_f = \frac{A}{1 + \beta A} = \frac{100{,}000}{1 + (0.1)(100{,}000)}$$

$$= \frac{100{,}000}{10{,}001} = 9.999$$

Observe que como $\beta A \gg 1$,

$$A_f \cong \frac{1}{\beta} = \frac{1}{0.1} = \mathbf{10}$$

El circuito en emisor-seguidor de la figura 14.9 proporciona realimentación de voltaje en serie. El voltaje de la señal V_s es el voltaje de entrada V_i. El voltaje de salida V_o también es el voltaje de realimentación en serie con el voltaje de entrada. El amplificador, como se muestra en la figura 14.9, opera *con* realimentación. La operación del circuito sin realimentación da como resultado $V_f = 0$, de modo que

$$A = \frac{V_o}{V_s} = \frac{h_{fe}I_bR_E}{V_s} = \frac{h_{fe}R_E(V_s/h_{ie})}{V_s} = \frac{h_{fe}R_E}{h_{ie}}$$

y
$$\beta = \frac{V_f}{V_o} = 1$$

La operación con realimentación resulta entonces que

$$A_f = \frac{V_o}{V_s} = \frac{A}{1 + \beta A} = \frac{h_{fe}R_E/h_{ie}}{1 + (1)(h_{fe}R_E/h_{ie})}$$

$$= \frac{h_{fe}R_E}{h_{ie} + h_{fe}R_E}$$

Para $h_{fe}R_E \gg h_{ie}$,

$$A_f \cong 1$$




FIG. 14.9
Circuito de realimentación de voltaje en serie (emisor-seguidor).

Realimentación de corriente en serie

Otra técnica de realimentación es muestrear la corriente de salida I_o y regresar un voltaje proporcional en serie con la entrada. Aun cuando eso estabiliza la ganancia del amplificador, la conexión de realimentación de corriente en serie incrementa la resistencia de entrada.

La figura 14.10 muestra una sola etapa del amplificador con transistor. Como el emisor de esta etapa no está puenteado, tiene efectivamente realimentación de corriente en serie. La corriente a través del resistor R_E produce un voltaje de realimentación opuesto a la señal de la fuente aplicada, de modo que el voltaje de salida V_o se reduce. Para eliminar la realimentación de corriente en serie, hay que eliminar o puentear el resistor del emisor con un capacitor (que es lo que normalmente se hace).

Sin realimentación Recurriendo al formato básico de la figura 14.2a y resumiendo en la tabla 14.1, tenemos

$$A = \frac{I_o}{V_i} = \frac{-I_bh_{fe}}{I_bh_{ie} + R_E} = \frac{-h_{fe}}{h_{ie} + R_E} \quad \textbf{(14.16)}$$

$$\beta = \frac{V_f}{I_o} = \frac{-I_oR_E}{I_o} = -R_E \quad \textbf{(14.17)}$$

Las impedancias de entrada y salida son, respectivamente,

$$Z_i = R_B \| (h_{ie} + R_E) \cong h_{ie} + R_E \quad \textbf{(14.18)}$$

$$Z_o = R_C \quad \textbf{(14.19)}$$




FIG. 14.10
Amplificador transistorizado con resistor de emisor sin puentear (R_E) para realimentación de corriente en serie: (a) circuito de amplificador; (b) circuito equivalente de ca sin realimentación.

Con realimentación

$$A_f = \frac{I_o}{V_s} = \frac{A}{1 + \beta A} = \frac{-h_{fe}/h_{ie}}{1 + (-R_E)\left(\dfrac{-h_{fe}}{h_{ie} + R_E}\right)} \cong \frac{-h_{fe}}{h_{ie} + h_{fe}R_E} \tag{14.20}$$

Las impedancias de entrada y salida se calculan como se especifica en la tabla 14.2:

$$Z_{if} = Z_i(1 + \beta A) \cong h_{ie}\left(1 + \frac{h_{fe}R_E}{h_{ie}}\right) = h_{ie} + h_{fe}R_E \tag{14.21}$$

$$Z_{of} = Z_o(1 + \beta A) = R_C\left(1 + \frac{h_{fe}R_E}{h_{ie}}\right) \tag{14.22}$$

La ganancia A de voltaje con realimentación es

$$A_{vf} = \frac{V_o}{V_s} = \frac{I_oR_C}{V_s} = \left(\frac{I_o}{V_s}\right)R_C = A_fR_C \cong \frac{-h_{fe}R_C}{h_{ie} + h_{fe}R_E} \tag{14.23}$$

EJEMPLO 14.5 Calcule la ganancia de voltaje del circuito de la figura 14.11.




FIG. 14.11
Amplificador con BJT con realimentación de corriente en serie para el ejemplo 14.5.

Solución: Sin realimentación,

$$A = \frac{I_o}{V_i} = \frac{-h_{fe}}{h_{ie} + R_E} = \frac{-120}{900 + 510} = -0.085$$

$$\beta = \frac{V_f}{I_o} = -R_E = -510$$

El factor $(1 + \beta A)$ es entonces

$$1 + \beta A = 1 + (-0.085)(-510) = 44.35$$

Entonces, la ganancia con realimentación es

$$A_f = \frac{I_o}{V_s} = \frac{A}{1 + \beta A} = \frac{-0.085}{44.35} = -1.92 \times 10^{-3}$$

y la ganancia de voltaje con realimentación A_{vf} es

$$A_{vf} = \frac{V_o}{V_s} = A_f R_C = (-1.92 \times 10^{-3})(2.2 \times 10^3) = \mathbf{-4.2}$$

Sin realimentación ($R_E = 0$), la ganancia de voltaje es


$$A_v = \frac{-R_C}{r_e} = \frac{-2.2 \times 10^3}{7.5} = \mathbf{-293.3}$$

Realimentación de voltaje en derivación

El circuito con amplificador operacional de ganancia constante de la figura 14.12a proporciona realimentación de voltaje en derivación. Recurriendo a la figura 14.2b, a la tabla 14.1 y a las características del amplificador operacional $I_i = 0$, $V_i = 0$ y a la ganancia de voltaje infinita, tenemos

$$A = \frac{V_o}{I_i} = \infty \tag{14.24}$$

$$\beta = \frac{I_f}{V_o} = \frac{-1}{R_o} \tag{14.25}$$






FIG. 14.12
Amplificador con realimentación negativa de voltaje en derivación: (a) circuito de ganancia constante; (b) circuito equivalente.

La ganancia con realimentación es entonces

$$A_f = \frac{V_o}{I_s} = \frac{V_o}{I_i} = \frac{A}{1 + \beta A} = \frac{1}{\beta} = -R_o \tag{14.26}$$

Ésta es una ganancia de resistencia de transferencia. La ganancia más usual es la ganancia de voltaje con realimentación,

$$A_{vf} = \frac{V_o}{I_s}\frac{I_s}{V_1} = (-R_o)\frac{1}{R_1} = \frac{-R_o}{R_1} \tag{14.27}$$

El circuito de la figura 14.13 es un amplificador de voltaje en derivación que utiliza un FET sin realimentación, $V_f = 0$.

$$A = \frac{V_o}{I_i} \cong -g_m R_D R_S \tag{14.28}$$




FIG. 14.13
Amplificador con realimentación de voltaje en derivación que utiliza un FET: (a) circuito; (b) circuito equivalente.

La realimentación es

$$\beta = \frac{I_f}{V_o} = \frac{-1}{R_F} \quad \textbf{(14.29)}$$

Con realimentación, la ganancia del circuito es

$$A_f = \frac{V_o}{I_s} = \frac{A}{1 + \beta A} = \frac{-g_m R_D R_S}{1 + (-1/R_F)(-g_m R_D R_S)}$$

$$= \frac{-g_m R_D R_S R_F}{R_F + g_m R_D R_S} \quad \textbf{(14.30)}$$

La ganancia de voltaje del circuito con realimentación es entonces

$$A_{vf} = \frac{V_o}{I_s}\frac{I_s}{V_s} = \frac{-g_m R_D R_S R_F}{R_F + g_m R_D R_S}\left(\frac{1}{R_S}\right)$$

$$= \frac{-g_m R_D R_F}{R_F + g_m R_D R_S} = (-g_m R_D)\frac{R_F}{R_F + g_m R_D R_S} \quad \textbf{(14.31)}$$

EJEMPLO 14.6 Calcule la ganancia de voltaje con y sin realimentación para el circuito de la figura 14.13a con valores de $g_m = 5$ mS, $R_D = 5.1$ kΩ, $R_S = 1$ kΩ y $R_F = 20$ kΩ.

Solución: Con realimentación la ganancia se reduce a

$$A_v = -g_m R_D = -(5 \times 10^{-3})(5.1 \times 10^3) = \mathbf{-25.5}$$

Sin realimentación, la ganancia de voltaje es

$$A_{vf} = (-g_m R_D)\frac{R_F}{R_F + g_m R_D R_S}$$

$$= (-25.5)\frac{20 \times 10^3}{(20 \times 10^3) + (5 \times 10^{-3})(5.1 \times 10^3)(1 \times 10^3)}$$

$$= -25.5(0.44) = \mathbf{-11.2}$$

14.4 AMPLIFICADOR REALIMENTADO; CONSIDERACIONES DE FASE Y FRECUENCIA

Hasta ahora hemos considerado la operación de un amplificador realimentado en la cual la señal realimentada se *opone* a la señal de entrada (realimentación negativa). En cualquier circuito práctico esta condición ocurre sólo en una parte del intervalo de operación a frecuencia media.

Sabemos que la ganancia de un amplificador cambiará con la frecuencia, y que se reduce a altas frecuencias a partir del valor de frecuencia media. Además, el desfasamiento de un amplificador también cambiará con la frecuencia.

Si, a medida que se incrementa la frecuencia, el desfasamiento cambia, entonces una parte de la señal de realimentación se *agregará* a la señal de entrada. De este modo es posible que el amplificador comience a oscilar debido a la realimentación positiva. Si el amplificador oscila a baja o a alta frecuencia, ya no es útil como amplificador. Un diseño apropiado de amplificador realimentado requiere que el circuito sea estable a *todas* las frecuencias, no solamente a las del intervalo de interés. De lo contrario, una perturbación transitoria podría hacer que un amplificador aparentemente estable empezara de repente a oscilar.

Criterio de Nyquist

Al juzgar la estabilidad de un amplificador realimentado como una función de la frecuencia, el producto βA y el desfasamiento entre la entrada y la salida son los factores determinantes. Una de las técnicas más populares de investigar la estabilidad es el método de Nyquist. Se utiliza un diagrama de Nyquist para trazar la gráfica de la ganancia y el desfasamiento en función de la frecuencia en un plano complejo. En realidad, la gráfica de Nyquist combina en una sola gráfica las dos gráficas de Bode de ganancia contra frecuencia y de desfasamiento contra frecuencia. Se utiliza una gráfica de Nyquist para demostrar rápidamente si un amplificador es estable a todas las frecuencias y qué tan estable con respecto a ciertos criterios de ganancia y de desfasamiento.

Como inicio, considere el *plano complejo* de la figura 14.14, donde se muestran varios puntos de diversos valores de ganancia (βA) en algunos ángulos de desfasamiento diferentes. Al utilizar el eje real positivo como referencia (0°), vemos una magnitud de $\beta A = 2$ en un desfasamiento de 0° en el punto 1. Además, en el punto 2 se muestra una magnitud de $\beta A = 3$ con un desfasamiento de $-135°$, y en el punto 3 una fase de magnitud de $\beta A = 1$ con un desfasamiento de 180°. Así pues, los puntos en esta gráfica pueden representar *tanto* magnitud de ganancia βA como desfasamiento. Si los puntos que representan ganancia y desfasamiento para un circuito amplificador se trazan a una frecuencia creciente, entonces se obtiene una gráfica de Nyquist como la de la figura 14.15. En el origen, la ganancia es 0 a una frecuencia de 0 (para un acoplamiento tipo RC). A una frecuencia creciente, los puntos f_1, f_2 y f_3 y el desfasamiento se incrementan a medida que lo hace la magnitud de βA. En una frecuencia representativa f_4, el valor de A es la longitud del vector desde el origen hasta el punto f_4 y el desfasamiento es el ángulo ϕ. A una frecuencia f_5, el desfasamiento es de 180°. A frecuencias más altas, se ve que la ganancia regresa a 0.

El criterio de Nyquist en cuanto a estabilidad se puede expresar como sigue:

El amplificador es inestable si la curva de Nyquist encierra (circunscribe) el punto –1; de lo contrario, es estable.




FIG. 14.14
Plano complejo que muestra puntos de ganancia de fase típicos.

FIG. 14.15
Gráfica de Nyquist.

Las curvas de la figura 14.16 ilustran un ejemplo del criterio de Nyquist. La gráfica de Nyquist en la figura 14.16a es estable puesto que no encierra el punto -1. Tenga en cuenta que encerrar el punto -1 significa que con un desfasamiento de 180° la ganancia de lazo (βA) es mayor que 1; por consiguiente, la señal de realimentación está en fase con la entrada y es lo bastante grande para producir una señal de entrada más grande que la aplicada, de lo que resulta la oscilación.




FIG. 14.16
Gráficas de Nyquist que muestran condiciones de estabilidad; (a) estables; (b) inestables.

Márgenes de ganancia y fase

Por el criterio de Nyquist sabemos que el amplificador realimentado es estable si la ganancia de lazo (βA) es menor que la unidad (0 dB) cuando su ángulo de fase es de 180°. Además, podemos determinar algunos márgenes de estabilidad para indicar qué tan cerca está el amplificador de la inestabilidad. Es decir, si la ganancia (βA) es menor que la unidad en, digamos 0.95 del valor, este amplificador no sería tan estable como otro con, por ejemplo, $\beta A = 0.7$ (ambos medidos a 180°). Desde luego, los amplificadores con ganancias de 0.95 y 0.7 son estables, pero uno se acerca más a la inestabilidad si la ganancia de lazo se incrementa, que el otro. Podemos definir los siguientes términos:

Margen de ganancia (GM) se define como el negativo del valor de $|\beta A|$ en decibeles a la frecuencia en que el ángulo de fase es de 180°. Por lo tanto, 0 dB, igual a un valor de $\beta A = 1$, está al borde de la estabilidad y cualquier valor en decibeles negativo es estable. El GM se puede evaluar en decibeles por medio de la curva de la figura 14.17.

Margen de fase (PM) se define como el ángulo de 180° menos la magnitud del ángulo al cual el valor $|\beta A|$ es unitario (0 dB). El PM también se puede evaluar directamente a partir de la curva de la figura 14.17.




FIG. 14.17
Gráficas de Bode que muestran los márgenes de ganancia y fase.

14.5 OPERACIÓN DE UN OSCILADOR

El uso de realimentación positiva que dé por resultado un amplificador con ganancia en lazo cerrado $|A_f|$ mayor que 1 y que satisfaga las condiciones de fase hará que funcione como un circuito oscilador. Éste produce entonces una señal de salida variable. Si dicha señal varía senoidalmente, el circuito se conoce como *oscilador senoidal*. Si el voltaje de salida alcanza con rapidez un nivel de voltaje y luego se reduce del mismo modo a otro nivel de voltaje, el circuito en general se conoce como *oscilador de onda cuadrada* o *de pulsos*.

Para entender cómo funciona un circuito realimentado como oscilador, considere el circuito realimentado de la figura 14.18. Cuando el interruptor a la entrada del amplificador está abierto, no hay oscilación. Suponga que tenemos un voltaje *ficticio* a la entrada del amplificador V_i. Éste produce un voltaje de salida $V_o = AV_i$ después de la etapa de amplificador y un voltaje $V_f = \beta(AV_i)$ después de la etapa de realimentación. Entonces, tenemos un voltaje $V_f = \beta AV_i$, donde βA se conoce como *ganancia de lazo*. Si los circuitos del amplificador básico y la red de realimentación proporcionan una βA de magnitud y fase correctas, V_f se puede igualar a V_i. Entonces, cuando el interruptor esté cerrado y el voltaje ficticio V_f se elimine, el circuito continuará operando puesto que el voltaje de realimentación es suficiente para controlar los circuitos del amplificador y de realimentación, y de esta manera se obtiene un voltaje de entrada apropiado para mantener la operación del lazo. Si se satisface la condición, la forma de onda de salida seguirá existiendo después de que el interruptor se cierre.

$$\beta A = 1 \tag{14.32}$$

Ésta se conoce como *criterio* de oscilación *de Barkhausen*.




FIG. 14.18
Circuito realimentado utilizado como oscilador.

En realidad no se requiere señal alguna de entrada para hacer funcionar el oscilador. Sólo se debe satisfacer la condición $\beta A = 1$ para tener oscilaciones autosostenidas. En la práctica, βA se hace mayor que 1 y el sistema comienza a oscilar y el voltaje de ruido se multiplica, el cual siempre está presente. Los factores de saturación en el circuito práctico proporcionan un valor "promedio" de βA de 1. Las formas de onda resultantes nunca son exactamente senoidales. Sin embargo, cuanto más se acerca el valor de βA a 1, más senoidal es la forma de onda. La figura 14.19 muestra cómo la señal de ruido incrementa la condición de oscilación en estado permanente.




FIG. 14.19
Incremento progresivo de las oscilaciones en estado permanente.

Otra forma de ver cómo funciona el circuito realimentado como oscilador se obtiene observando el denominador de la ecuación de realimentación básica (14.2), $A_f = A/(1 + \beta A)$. Cuando $\beta A = -1$ o de magnitud 1 a un ángulo de fase de 180°, el denominador llega a ser 0 y la ganancia con realimentación A_f se hace infinita. Por lo tanto, una señal infinitesimal (voltaje de ruido) puede producir un voltaje de salida mensurable y el circuito actúa como oscilador, incluso sin una señal de salida.

El resto de este capítulo está dedicado a los diversos circuitos osciladores que utilizan varios componentes. Se incluyen consideraciones prácticas, de modo que en cada caso analizaremos circuitos viables.

14.6 OSCILADOR DE CORRIMIENTO DE FASE

Un ejemplo de un circuito oscilador que sigue el desarrollo básico de un circuito realimentado es el *oscilador de corrimiento de fase.* En la figura 14.20 se muestra una versión idealizada de este circuito. Recuerde que los requerimientos para que haya oscilación son que la ganancia de lazo βA sea mayor que la unidad, *y* que el desfasamiento en torno a la red de oscilación sea de 180° (que proporciona realimentación positiva). En la presente idealización consideramos que la red de realimentación está controlada por una fuente perfecta (impedancia de la fuente cero) y que la salida de la red de realimentación está conectada a una carga perfecta (impedancia de carga infinita). El caso idealizado permitirá desarrollar la teoría en que se basa la operación del oscilador de corrimiento de fase. Posteriormente consideraremos versiones de circuitos prácticos.




FIG. 14.20
Oscilador de corrimiento de fase idealizado.

Concentrando nuestra atención en la red de desfasamiento, nos interesa atenuar la red a la frecuencia en que el desfasamiento sea exactamente de 180°. Mediante un análisis de red clásico, vemos que

$$f = \frac{1}{2\pi RC\sqrt{6}} \tag{14.33}$$

$$\beta = \frac{1}{29} \tag{14.34}$$

y el desfasamiento es de 180°.

Para que la ganancia de lazo βA sea mayor que la unitaria, la ganancia de la etapa de amplificador debe ser mayor que $1/\beta$ o 29:

$$A > 29 \tag{14.35}$$

Al considerar la operación de la red de realimentación, ingenuamente se podrían seleccionar los valores de R y C para proporcionar (a una frecuencia específica) un desfasamiento de 60° por sección para tres secciones con el resultado de un desfasamiento de 180°, como se deseaba. Éste, sin embargo, no es el caso, puesto que cada sección del RC en la red de realimentación descarga a la anterior. Lo importante es que el resultado neto del desfasamiento *total* sea de 180°. La frecuencia dada por la ecuación (14.33) es aquella a la cual el desfasamiento *total* es de 180°. Si

medimos el desfasamiento por sección de RC, cada sección no proporcionaría el mismo desfasamiento (aunque el desfasamiento total fuera de 180°). Si se quisiera obtener un desfasamiento de exactamente 60° por cada una de las tres etapas, entonces se requerirían etapas en emisor-seguidor por cada sección de RC para evitar que cada una sea cargadapor el circuito siguiente.

Oscilador de corrimiento de fase con FET

En la figura 14.21a se muestra una versión práctica de un circuito oscilador de corrimiento de fase. El circuito trazado muestra con claridad el amplificador y la red de realimentación. La etapa del amplificador se autopolariza por un resistor R_S en la fuente con un capacitor de puenteo y un resistor de polarización de drenaje R_D. Los parámetros de dispositivo de FET de interés son g_m y r_d. A partir de la teoría del amplificador con FET, la magnitud de ganancia del amplificador se calcula a partir de

$$|A| = g_m R_L \tag{14.36}$$

donde R_L en este caso es la resistencia en paralelo de R_D y r_d,

$$R_L = \frac{R_D r_d}{R_D + r_d} \tag{14.37}$$

Supondremos como una muy buena aproximación que la impedancia de entrada de la etapa del amplificador con FET es infinita. Esta suposición es válida en tanto la frecuencia de operación del oscilador se mantenga suficientemente baja de modo que las impedancias capacitivas del FET se puedan ignorar. La impedancia de salida del amplificador dada por R_L también debe ser baja comparada con la impedancia vista hacia la red de realimentación a fin de que no ocurra atenuación debido a la carga. En la práctica, estas consideraciones no siempre se pueden pasar por alto y la ganancia de la etapa del amplificador se selecciona un poco más grande que el factor requerido de 29 para garantizar la acción del oscilador.




FIG. 14.21
Circuitos de oscilador de corrimiento de fase prácticos:(a) versión con FET; (b) versión con BJT.

EJEMPLO 14.7 Se desea diseñar un oscilador de corrimiento de fase (como en la figura 14.21a) con un FET cuyos parámetros son $g_m = 5000\ \mu S$, $r_d = 40\ k\Omega$ y un valor del circuito de realimentación de $R = 10\ k\Omega$. Seleccione el valor de C para que el oscilador opere a 1 kHz y R_D con $A > 29$ para garantizar la acción del oscilador.

Solución: Se utiliza la ecuación (14.33) para determinar el valor del capacitor. Como $f = 1/2\pi RC\sqrt{6}$, podemos resolver para C:

$$C = \frac{1}{2\pi Rf\sqrt{6}} = \frac{1}{(6.28)(10 \times 10^3)(1 \times 10^3)(2.45)} = \mathbf{6.5\ nF}$$

Con la ecuación (14.36) resolvemos R_L para proporcionar una ganancia de, por ejemplo, $A = 40$ (esto permite algo de carga entre R_L y la impedancia de entrada de la red de realimentación):

$$|A| = g_m R_L$$

$$R_L = \frac{|A|}{g_m} = \frac{40}{5000 \times 10^{-6}} = 8\ \text{k}\Omega$$

Con la ecuación (14.37) resolvemos para $R_D = \mathbf{10\ k\Omega}$.

Oscilador de corrimiento de fase con transistor

Si se utiliza un transistor como el elemento activo de la etapa del amplificador, la salida de la red de realimentación se carga de manera apreciable por la resistencia de entrada relativamente baja (h_{ie}) del transistor. Desde luego, se podría utilizar una etapa de entrada en emisor-seguidor secundada por una etapa de amplificador en emisor común. Sin embargo, si se desea una sola etapa de transistor, es más adecuado utilizar realimentación de voltaje en derivación (como se muestra en la figura 14.21b). En esta conexión, la señal de realimentación se acopla mediante el resistor de realimentación R' en *serie* con la resistencia (R_i) de entrada de la etapa del amplificador.

El análisis del circuito de ca proporciona la siguiente ecuación para la frecuencia de oscilador resultante:

$$f = \frac{1}{2\pi RC}\frac{1}{\sqrt{6 + 4(R_C/R)}} \qquad \textbf{(14.38)}$$

Para que la ganancia de lazo sea mayor que la unitaria, el requerimiento en cuanto a la ganancia de corriente del transistor parece que debe ser:

$$h_{fe} > 23 + 29\frac{R}{R_C} + 4\frac{R_C}{R} \qquad \textbf{(14.39)}$$

Oscilador de corrimiento de fase con circuito integrado

Al tener cada vez más demanda, los circuitos integrados se han adaptado para que operen en circuitos osciladores. Sólo se tiene que adquirir un amplificador operacional para obtener un circuito amplificador de ganancia estabilizada e incorporar alguna forma de realimentación de señal para obtener un circuito oscilador. Por ejemplo, en la figura 14.22 se muestra un oscilador de corrimiento de fase. La salida del amplificador operacional se alimenta a una red RC de tres etapas, la cual proporciona el desfasamiento requerido de 180° (en un factor de atenuación de 1/29). Si




FIG. 14.22
Oscilador de corrimiento de fase que utiliza un amplificador operacional.

el amplificador operacional proporciona una ganancia (establecida por los resistores R_i y R_f) de más de 29, se obtiene una ganancia de lazo mayor que la unidad y el circuito actúa como oscilador [la ecuación (14.33) da la frecuencia del oscilador].

14.7 OSCILADOR DE PUENTE DE WIEN

Un circuito oscilador práctico utiliza un amplificador operacional y un circuito puente *RC*, con frecuencia de oscilación establecida por los componentes *R* y *C*. La figura 14.23 muestra una versión básica del circuito oscilador de puente de Wien. Observe la conexión de puente básica. Los resistores R_1 y R_2 y los capacitores C_1 y C_2 forman los elementos de ajuste de frecuencia, y los resistores R_3 y R_4 forman parte de la trayectoria de realimentación. La salida del amplificador operacional está conectada como puente de entrada en los puntos *a* y *c*. La salida de circuito en puente en los puntos *b* y *d* es la entrada al amplificador operacional.

Si ignoramos los efectos de carga de la entrada del amplificador operacional y las impedancias de salida, el análisis del circuito en puente conduce a

$$\frac{R_3}{R_4} = \frac{R_1}{R_2} + \frac{C_2}{C_1} \tag{14.40}$$

y

$$f_o = \frac{1}{2\pi\sqrt{R_1C_1R_2C_2}} \tag{14.41}$$

Si, en particular, los valores son $R_1 = R_2 = R$ y $C_1 = C_2 = C$, la frecuencia del oscilador es

$$f_o = \frac{1}{2\pi RC} \tag{14.42}$$

y

$$\frac{R_3}{R_4} = 2 \tag{14.43}$$

Por tanto, una relación de R_3 a R_4 mayor que 2 proporcionará una ganancia de lazo para que el circuito oscile a la frecuencia calculada con la ecuación (14.42).




FIG. 14.23
Circuito oscilador de puente de Wien que utiliza un amplificador operacional.

EJEMPLO 14.8 Calcule la frecuencia de resonancia del oscilador de puente de Wien de la figura 14.24.

Solución: Con la ecuación (14.42) se obtiene

$$f_o = \frac{1}{2\pi RC} = \frac{1}{2\pi(51 \times 10^3)(0.001 \times 10^{-6})} = \mathbf{3120.7\ Hz}$$




FIG. 14.24
Circuito oscilador de puente de Wien para el ejemplo 14.8.

EJEMPLO 14.9 Diseñe los elementos *RC* de un oscilador de puente de Wien como en la figura 14.24 para que opere a $f_o = 10$ kHz.

Solución: A partir de valores iguales de *R* y *C* podemos seleccionar $R = 100\text{ k}\Omega$ y calcular el valor requerido de *C* mediante la ecuación (14.42):

$$C = \frac{1}{2\pi f_o R} = \frac{1}{6.28(10 \times 10^3)(100 \times 10^3)} = \frac{10^{-9}}{6.28} = \mathbf{159\ pF}$$

Podemos utilizar $R_3 = 300\text{ k}\Omega$ y $R_4 = 100\text{ k}\Omega$ para obtener una relación mayor que 2 y que ocurra la oscilación.

14.8 CIRCUITO OSCILADOR SINTONIZADO

Circuitos osciladores con entrada y salida sintonizadas

Se pueden construir varios circuitos a partir del de la figura 14.25 con sintonización en las secciones tanto de entrada como de salida del circuito. El análisis del circuito de la figura 14.25 revela que se obtienen los siguientes tipos de osciladores cuando los elementos de reactancias son como los designados:




FIG. 14.25
Configuración básica de un oscilador con circuito resonante.

	Elemento de reactancia		
Tipo de oscilador	X_1	X_2	X_3
Oscilador Colpitts	*C*	*C*	*L*
Oscilador Hartley	*L*	*L*	*C*
Entrada sintonizada, salida sintonizada	*LC*	*LC*	—

Oscilador Colpitts

Oscilador Colpitts con FET En la figura 14.26 se muestra una versión práctica de un oscilador Colpitts con FET. El circuito es básicamente igual al de la figura 14.25 con la adición de los componentes requeridos para la polarización de cd del amplificador con FET. Podemos encontrar que la frecuencia del oscilador se calcula como

$$f_o = \frac{1}{2\pi\sqrt{LC_{eq}}} \tag{14.44}$$

donde

$$C_{eq} = \frac{C_1 C_2}{C_1 + C_2} \tag{14.45}$$




FIG. 14.26
Oscilador Colpitts con FET.

Oscilador Colpitts con transistor Podemos hacer un circuito oscilador Colpitts con transistor como se muestra en la figura 14.27. La ecuación (14.44) da la frecuencia de oscilación del circuito.

Oscilador Colpitts de circuito integrado En la figura 14.28 se muestra un circuito oscilador Colpitts con amplificador operacional. De nueva cuenta, el amplificador operacional proporciona la amplificación básica requerida y una red de realimentación de *LC* de una configuración Colpitts establece la frecuencia del oscilador. La ecuación (14.44) da la frecuencia del oscilador.




FIG. 14.27
Oscilador Colpitts con transistor.

FIG. 14.28
Oscilador Colpitts con amplificador operacional.

Oscilador Hartley

Si los elementos en el circuito resonante básico de la figura 14.25 son X_1 y X_2 (inductores) y X_3 (capacitor), el circuito es un oscilador Hartley.

Oscilador Hartley con FET En la figura 14.29 se muestra un oscilador Hartley con FET. El circuito se traza de modo que la red de realimentación se ajuste a la forma mostrada en el circuito

FIG. 14.29
Oscilador Hartley con FET.

resonante básico (figura 14.25). Observe, sin embargo, que los inductores L_1 y L_2 tienen un acoplamiento mutuo M, el cual debe tomarse en cuenta al determinar la inductancia equivalente para el circuito tanque resonante. La frecuencia de oscilación del circuito la da aproximadamente

$$f_o = \frac{1}{2\pi\sqrt{L_{eq}C}} \tag{14.46}$$

con

$$L_{eq} = L_1 + L_2 + 2M \tag{14.47}$$

Oscilador Hartley con transistor La figura 14.30 muestra un circuito oscilador Hartley. El circuito opera a una frecuencia dada por la ecuación (14.46).




FIG. 14.30
Circuito oscilador Hartley con transistor.

14.9 OSCILADOR DE CRISTAL



Un oscilador de cristal es básicamente un oscilador con un circuito sintonizado que utiliza un cristal piezoeléctrico como circuito tanque resonante. El cristal (normalmente cuarzo) tiene una mayor estabilidad al mantenerse constante a cualquier frecuencia a la que originalmente se cortó el cristal para que operara. Se utilizan osciladores de cristal siempre que se requiere una gran estabilidad, como en transmisores y receptores de comunicación.

Características de un cristal de cuarzo

Un cristal de cuarzo (uno de varios tipos de cristal) presenta la propiedad de que cuando se aplica un esfuerzo mecánico a través de algunas de sus caras, se desarrolla una diferencia de potencial por las caras opuestas. Esta propiedad del cristal se conoce como *efecto piezoeléctrico*. Asimismo, un voltaje aplicado a través de algunas de las caras del cristal provoca una distorsión mecánica en la forma del cristal.

Cuando se aplica un voltaje alterno a un cristal, se establecen vibraciones mecánicas; estas vibraciones tienen una frecuencia resonante natural que depende del cristal. Aun cuando el cristal tiene resonancia electromecánica, podemos representar la acción del cristal por medio de un circuito resonante eléctrico equivalente como se muestra en la figura 14.31. El inductor L y el capacitor C representan equivalentes eléctricos de masa y deformación del cristal, respectivamente, mientras que la resistencia R es un equivalente eléctrico de la fricción interna de la estructura del cristal. La capacitancia en derivación C_M representa la capacitancia debida al montaje mecánico del cristal. Como las pérdidas en el cristal, representadas por R, son pequeñas, el cristal Q equivalente (factor de calidad) es alto: por lo general de 20,000. Con los cristales se pueden obtener valores de Q hasta de casi 10^6.




FIG. 14.31
Circuito equivalente eléctrico de un cristal.

El cristal representado por el circuito eléctrico equivalente de la figura 14.31 también puede tener dos frecuencias resonantes. Ocurre una condición resonante cuando las reactancias de la rama *RLC* en serie son iguales (y opuestas). En esta condición, la impedancia *en serie-resonante* es muy baja (igual a R). La otra condición resonante ocurre a una frecuencia más alta cuando la reactancia de la rama resonante en serie es igual a la reactancia del capacitor C_M. Ésta es una resonancia en paralelo o condición de antirresonancia del cristal. A esta frecuencia, el cristal ofrece una impedancia muy alta al circuito externo. La impedancia contra la frecuencia del cristal se muestra en la figura 14.32. Para utilizar el cristal correctamente se debe conectar en un circuito de modo que se seleccione su impedancia baja en el modo de operación resonante en serie, o su impedancia alta en el modo de operación antirresonante.




FIG. 14.32
Impedancia contra frecuencia de un cristal.

Circuitos resonantes en serie

Para excitar un cristal y que opere en el modo resonante en serie, se puede conectar como elemento en serie en una trayectoria de realimentación. A la frecuencia resonante en serie del cristal, su impedancia es mínima y la cantidad de realimentación (positiva) es máxima. En la figura 14.33 se muestra un circuito transistorizado típico. Los resistores R_1, R_2 y R_E constituyen un circuito




FIG. 14.33
Oscilador controlado por un cristal (XTAL) en una trayectoria de realimentación en serie: (a) circuito con BJT; (b) circuito con FET.

de polarización de cd estabilizado por el divisor de voltaje. El capacitor C_E proporciona un desacoplamiento de ca del resistor del emisor y la bobina RFC proporciona lo necesario para la polarización de cd al mismo tiempo que desacopla cualquier señal de ca presente en las líneas de potencia para que no afecte la señal de salida. La realimentación de voltaje del colector a la base se alcanza su valor máximo cuando la impedancia del cristal es mínima (en modo resonante en serie). La impedancia del capacitor de acoplamiento C_C es insignificante a la frecuencia de operación del circuito aunque bloquea cualquier corriente de cd entre el colector y la base.

La frecuencia resonante en serie establece entonces la frecuencia de oscilación del circuito. Los cambios del voltaje de alimentación, de los parámetros de dispositivo de transistor, etc. no afectan la frecuencia de operación del circuito, que el cristal mantiene estabilizada. La estabilidad de la frecuencia del cristal mantiene la estabilidad de la frecuencia del circuito, lo cual es bueno.

Circuitos resonantes en paralelo

Como la impedancia resonante en paralelo de un cristal es un valor máximo, se conecta en derivación. A la frecuencia de operación resonante en paralelo, un cristal aparece como una




FIG. 14.34
Oscilador controlado por cristal que opera en modo resonante en paralelo.

reactancia inductiva de valor máximo. La figura 14.34 muestra un cristal conectado como elemento inductor en un circuito Colpitts modificado. El circuito de polarización de cd básico deberá ser evidente. El voltaje máximo se desarrolla a través del cristal a su frecuencia resonante en paralelo. Un divisor del voltaje de capacitor, los capacitores C_1 y C_2, acopla el voltaje al emisor.

En la figura 14.35 se muestra un circuito *oscilador Miller controlado por cristal*. Un circuito LC sintonizado en la sección de drenaje se ajusta a casi la frecuencia resonante en paralelo del cristal. La señal de compuerta a fuente máxima ocurre a la frecuencia antirresonante del cristal, y de esa forma se controla la frecuencia de operación del circuito.




FIG. 14.35
Oscilador controlado por un cristal Miller.

Oscilador de cristal

Se puede utilizar un amplificador operacional en un oscilador de cristal como se muestra en la figura 14.36. El cristal se conecta en la trayectoria resonante en serie y opera a la frecuencia resonante en serie del cristal. El circuito presente tiene una ganancia alta, de modo que resulta una señal de onda cuadrada de salida como la de la figura. En la salida se muestra un par de diodos Zener para proporcionar una amplitud de salida a exactamente el voltaje Zener (V_Z).




FIG. 14.36
Oscilador de cristal que utiliza un amplificador operacional.

14.10 OSCILADOR DE MONOUNIÓN

Hay un dispositivo particular, el transistor de monounión, que se puede utilizar en un circuito oscilador de una etapa para generar una señal pulsante adecuada para aplicaciones de circuito digital. Se puede utilizar el transistor de monounión en lo que se llama *oscilador de relajación* ilustrado por el circuito básico de la figura 14.37. El resistor R_T y el capacitor C_T son los componentes temporizadores que establecen la velocidad de oscilación del circuito. La frecuencia de oscilación se puede calcular con la ecuación (14.48), la cual incluye la *relación intrínseca de contención del transistor* η como un factor (además de R_T y C_T) en la frecuencia de operación del oscilador:

$$f_o \cong \frac{1}{R_T C_T \ln[1/(1-\eta)]} \tag{14.48}$$

En general, un transistor de monounión tiene una relación de contención de 0.4 a 0.6. Con un valor de $\eta = 0.5$ obtenemos

$$f_o \cong \frac{1}{R_T C_T \ln[1/(1-0.5)]} = \frac{1.44}{R_T C_T \ln 2} = \frac{1.44}{R_T C_T}$$
$$\cong \frac{1.5}{R_T C_T} \tag{14.49}$$




FIG. 14.37
Circuito oscilador de monounión básico.




FIG. 14.38
Formas de onda de un oscilador de monounión.

El capacitor C_T se carga a través del resistor R_T hacia el voltaje de alimentación V_{BB}, en tanto el voltaje del capacitor V_E se mantenga por debajo del voltaje de contención (V_P) establecido por el voltaje a través de $B_1 - B_2$ y la relación de contención η sea

$$V_P = \eta V_{B_1} V_{B_2} - V_D \tag{14.50}$$

la terminal del emisor monounión aparece como un circuito abierto. Cuando el voltaje del emisor a través del capacitor C_T sobrepasa este valor (V_P), el circuito de monounión se enciende y descarga el capacitor, tras de lo cual se inicia un nuevo ciclo de carga. Cuando la monounión se activa, a través de R_1 se desarrollan una elevación del voltaje a través de R_I y una caída de voltaje a través de R_2 como se muestra en la figura 14.38. La señal en el emisor es una forma de onda de voltaje de diente de sierra que en la base 1 es un pulso que tiende a ser positivo y en la base 2 un pulso que tiende a ser negativo. En la figura 14.39 se proporcionan algunas variaciones del circuito del oscilador de monounión.




FIG. 14.39
Algunas configuraciones del circuito oscilador de monounión.

14.11 RESUMEN

Ecuaciones:

Realimentación de voltaje en serie:

$$A_f = \frac{V_o}{V_s} = \frac{A}{1 + \beta A}, \qquad Z_{if} = \frac{V_s}{I_i} = Z_i + (\beta A)Z_i = Z_i(1 + \beta A),$$

$$Z_{of} = \frac{V}{I} = \frac{Z_o}{(1 + \beta A)}$$

Realimentación de voltaje en derivación:

$$A_f = \frac{A}{1 + \beta A}, \qquad Z_{if} = \frac{Z_i}{(1 + \beta A)}$$

Realimentación de corriente en serie:

$$Z_{if} = \frac{V}{I} = Z_i(1 + \beta A), \qquad Z_{of} = \frac{V}{I} = Z_o(1 + \beta A)$$

Realimentación de corriente en derivación:

$$Z_{if} = \frac{Z_i}{(1 + \beta A)}, \qquad Z_{of} = \frac{V}{I} = Z_o(1 + \beta A)$$

Oscilador de corrimiento de fase:

$$f = \frac{1}{2\pi RC\sqrt{6}}, \qquad \beta = \frac{1}{29}$$

Oscilador de puente de Wien:

$$f_o = \frac{1}{2\pi\sqrt{R_1C_1R_2C_2}}$$

Oscilador Colpitts:

$$f_o = \frac{1}{2\pi\sqrt{LC_{eq}}} \qquad \text{donde} \qquad C_{eq} = \frac{C_1C_2}{C_1 + C_2}$$

Oscilador Hartley:

$$f_o = \frac{1}{2\pi\sqrt{L_{eq}C}} \qquad \text{donde} \qquad L_{eq} = L_1 + L_2 + 2M$$

Oscilador de monounión:

$$f_o \cong \frac{1}{R_TC_T\ln[1/(1 - \eta)]}$$

14.12 ANÁLISIS POR COMPUTADORA

Multisim

Ejemplo 14.10 Oscilador de corrimiento de fase de circuito integrado Con Multisim, trazamos un oscilador de corrimiento de fase como se muestra en la figura 14.40. La red de diodo ayuda al circuito para que comience a oscilar, con la frecuencia de salida calculada con

$$f_o = 1/(2\pi\sqrt{6}RC)$$
$$= 1/[2\pi\sqrt{6}(20 \times 10^3)(0.001 \times 10^{-6})] = 3{,}248.7 \text{ Hz}$$




FIG. 14.40
Oscilador de corrimiento de fase obtenido con Multisim.

La forma de onda del osciloscopio en la figura 14.41 muestra un ciclo en aproximadamente tres divisiones. La frecuencia medida para el propósito establecida a 0.1 ms/div es

$$f_{\text{medida}} = 1/(3 \text{ div} \times 0.1 \text{ ms/div}) = 3{,}333 \text{ Hz}$$

Ejemplo 14.11 Oscilador de puente de Wien de circuito integrado Con Multisim, construimos un oscilador de puente de Wien de circuito integrado como se muestra en la figura 14.42. La frecuencia del oscilador se calcula con

$$f_o = 1/(2\pi\sqrt{R_1C_1R_2C_2})$$

la cual, para $R_1 = R_2 = R$ y $C_1 = C_2 = C$, es

$$f_o = 1/(2\pi\sqrt{RC})$$




FIG. 14.41
Forma de onda mostrada en un osciloscopio.




FIG. 14.42
Oscilador de puente de Wien obtenido con Multisim.

Ejemplo 14-12 Oscilador Colpitts de circuito integrado Con Multisim, construimos un oscilador Colpitts como se muestra en la figura 14.43. La frecuencia de oscilación de este circuito es entonces

$$f_o = 1/(2\pi\sqrt{LC_{eq}})$$





FIG. 14.43
Oscilador Colpitts de circuito integrado obtenido con Multisim.

Ejemplo 14.13 Oscilador de cristal Con Multisim, trazamos un circuito oscilador de cristal como se muestra en la figura 14.44a. La frecuencia del cristal establece la del oscilador. La forma de onda que aparece en la figura 14.44b muestra que el periodo debe ser aproximadamente


$$1.8 \text{ div} \times 5\ \mu\text{s/div} = 9\ \mu\text{s}$$

La frecuencia es por lo tanto

$$f = 1/T = 1/9\ \mu\text{s} = 111.1 \text{ kHz}$$



(a)



(b)

FIG. 14.44
(a) Oscilador de cristal obtenido con Multisim; (b) Resultados mostrados en un osciloscopio obtenidos con Multisim.

Mathcad

A continuación se muestra cómo se obtienen los cálculos del ejemplo 14.1(a) con Mathcad. Los cálculos se hacen para una beta de −0.1.

Ejemplo 14.1(a) Realimentación de voltaje en serie

$A := -100 \qquad Ri := 10 \cdot 10^3 \qquad Ro := 20 \cdot 10^3 \qquad beta := -0.1$

$Af := \frac{A}{(1 + beta \cdot A)} \qquad Af = -9.091$

$Zi := Ri$

$Zif := Zi \cdot (1 + beta \cdot A) \qquad Zif = 1.1 \cdot 10^5$

$Zo := Ro$

$Zof := \frac{Zo}{(1 + beta \cdot A)} \qquad Zof = 1.818 \cdot 10^3$

A continuación se muestran los mismos cálculos para beta = −0.5 como en el ejemplo 14.1(b).

Ejemplo 14.1(b) Realimentación de voltaje en serie

$A := -100 \qquad Ri := 10 \cdot 10^3 \qquad Ro := 20 \cdot 10^3 \qquad beta := -0.5$

$Af := \frac{A}{(1 + beta \cdot A)} \qquad Af = -1.961$

$Zi := Ri$

$Zif := Zi \cdot (1 + beta \cdot A) \qquad Zif = 5.1 \cdot 10^5$

$Zo := Ro$

$Zof := \frac{Zo}{(1 + beta \cdot A)} \qquad Zof = 392.157$

Los siguientes son los mismos cálculos del ejemplo 14.3.

Ejemplo 14.3 Realimentación de voltaje en serie

$R1 := 80 \cdot 10^3 \qquad R2 := 20 \cdot 10^3 \qquad Ro := 10 \cdot 10^3 \qquad RD := 10 \cdot 10^3 \qquad gm := 4000 \cdot 10^{-6}$

$RL := Ro \frac{RD}{(Ro + RD)} \qquad RL = 5 \cdot 10^3$

$A := -gm \cdot RL \qquad A = -20$

$beta := \frac{-R2}{(R1 + R2)} \qquad beta = -0.2$

$Af := \frac{A}{(1 + beta \cdot A)} \qquad Af = -4$

Los siguientes son los mismos cálculos del ejemplo 14.5.

Ejemplo 14.5 Realimentación de corriente en serie

RC := 2.2·10^3 RE := 510 hfe := 120 hie := 900

$A := \frac{-hfe}{(hie + RE)}$ A = −0.085

beta := −RE beta = −510

1 + beta·A = 44.404

$Af := \frac{A}{(1 + beta \cdot A)}$ Af = $-1.917 \cdot 10^{-3}$

Avf := Af·RC Avf = −4.217

$re := \frac{hie}{hfe}$ re = 7.5

$Av := \frac{-RC}{re}$ Av = −293.333

PROBLEMAS

**Nota*: Los asteriscos indican los problemas más difíciles.

14.2 Tipos de conexiones de realimentación

1. Calcule la ganancia de un amplificador con realimentación negativa que tiene $A = -2000$ y $\beta = -1/10$.
2. Si la ganancia de un amplificador experimenta cambios de 10% a partir de −1000, calcule el cambio de la ganancia si el amplificador se utiliza en un circuito realimentado que tiene $\beta = -1/20$.
3. Calcule la ganancia, las impedancias de entrada y salida de un amplificador con realimentación de voltaje en serie que tiene $A = -300$, $R_1 = 1.5$ kΩ, $R_o = 50$ kΩ y $\beta = -1/15$.

14.3 Circuitos realimentados prácticos

*4. Calcule la ganancia con y sin realimentación para un amplificador con FET como en la figura 14.7 para los valores del circuito $R_1 = 800$ kΩ, $R_2 = 200$ Ω, $R_0 = 40$kΩ, $R_D = 8$kΩ, y $_{gm} = 5000$ μS.

5. Para un circuito cómo en la figura 14.11 y con los siguientes valores del circuito, calcule su ganancia y las impedancias de entrada y salida con y sin realimentación: $R_B = 600$ kΩ, $R_E = 1.2$ kΩ, $R_C = 4.7$ kΩ y $\beta = 75$. Use $V_{CC} = 16$ V.

14.6 Oscilador de corrimiento de fase

6. Un oscilador de corrimiento de fase con FET que tiene $g_m = 6000$ μs, $r_d = 36$ kΩ y resistor de realimentación $R = 12$ kΩ tiene que operar a 2.5 kHz. Seleccione C para la operación especificada del oscilador.
7. Calcule la frecuencia de operación de un oscilador de corrimiento de fase con BJT como en la figura 14.21b para $R = 6$ kΩ, $C = 1500$ pF, y $R_C = 18$ kΩ.

14.7 Oscilador de puente de Wien

8. Calcule la frecuencia de un circuito oscilador de puente de Wien (como en la figura 14.23) cuando $R = 10$ kΩ y $C = 2400$ pF.

14.8 Circuito oscilador sintonizado

9. Para un oscilador Colpitts con FET como el de la figura 14.26 y con los siguientes valores determine la frecuencia de oscilación del circuito: $C_1 = 750$ pF, $C_2 = 2500$ pF, y $L = 40$ μH.
10. Para el oscilador Colpitts con transistor de la figura 14.27 y con los siguientes valores de circuito, calcule la frecuencia de oscilación: $L = 100$ μH, $L_{RFC} = 0.5$ mH, $C_1 = 0.005$ μF, $C_2 = 0.01$ μF y $C_C = 10$ μF.

11. Calcule la frecuencia de oscilación para un oscilador Hartley con FET como en la figura 14.29 para los siguientes valores del circuito: $C = 250$ pF, $L_1 = 1.5$ mH, $L_2 = 1.5$ mH y $M = 0.5$ mH.

12. Calcule la frecuencia de oscilación para el circuito Hartley con transistor de la figura 14.30 y los siguientes valores del circuito: $L_{RFC} = 0.5$ mH, $L_1 = 750\ \mu$H, $L_2 = 750\ \mu$H, $M = 150\ \mu$H, y $C = 150$ pF.

14.9 Oscilador de cristal

13. Trace los diagramas del circuito de (a) un oscilador de cristal operado en serie y (b) un oscilador de cristal excitado en derivación.

14.10 Oscilador de monounión

14. Diseñe un circuito de oscilador de monounión para que opere a (a) 1 kHz y (b) 150 kHz.

15 Fuentes de alimentación (reguladores de voltaje)

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

En este capítulo usted aprenderá:

- Cómo operan los circuitos de fuentes de alimentación.
- La operación de filtros *RC*.
- La operación de los reguladores de voltaje discretos.
- Sobre reguladores de voltaje de circuito integrado prácticos.

15.1 INTRODUCCIÓN

El capítulo 15 presenta la operación de circuitos de fuentes de alimentación construidos con filtros, rectificadores y luego reguladores de voltaje (remítase al capítulo 2 por lo que se refiere a la descripción inicial de circuitos de rectificador con diodos). Comenzamos con un voltaje de ca y obtenemos un voltaje de cd constante al rectificar el voltaje de ca y luego filtrarlo para obtener un nivel de cd, y, por último, lo regulamos para obtener un voltaje de cd fijo deseado. La regulación en general se obtiene con un regulador de voltaje de circuito integrado, el cual toma un voltaje de cd y luego lo entrega a un nivel más bajo, el cual permanece igual aun cuando el voltaje de cd de entrada varíe o la carga de salida conectada al voltaje de cd también lo haga.

En la figura 15.1 se muestra un diagrama de bloques que contiene las partes de una fuente de alimentación típica y el voltaje en varios puntos de la unidad. El voltaje de ca, por lo general




FIG. 15.1
Diagrama de bloques que muestra las partes de una fuente de alimentación.

de 120 V rms, se conecta a un transformador, el cual lo reduce al nivel de salida de cd deseado. Un rectificador de diodos proporciona entonces un voltaje rectificado de onda completa, el cual en principio se pasa por un filtro de capacitor sencillo para producir un voltaje de cd. Este voltaje de cd resultante casi siempre presenta algún rizo o variación del voltaje de ca. Un circuito regulador puede utilizar esta entrada de cd para proporcionar un voltaje de cd que no sólo tenga mucho menos voltaje de rizo, sino también que permanezca con el mismo valor de cd aun cuando el voltaje de cd de entrada varíe un poco, o que la carga conectada al voltaje de cd de salida cambie. Esta regulación de voltaje normalmente se obtiene con uno de varios circuitos integrados reguladores de voltaje de gran uso.

15.2 CONSIDERACIONES GENERALES SOBRE FILTROS

Se requiere un circuito rectificador para convertir una señal de valor promedio cero en una de valor promedio diferente de cero. La salida resultante desde un rectificador es un voltaje de cd pulsante y aún no adecuado como reemplazo de una batería. Tal voltaje podría utilizarse en, por ejemplo, un cargador de baterías, donde el voltaje de cd promedio es lo bastante grande como para proporcionar una corriente de carga a la batería. Para voltajes de alimentación de cd, como los que se utilizan en un radio, un sistema estereofónico, una computadora, etc., el voltaje de cd pulsante de un rectificador no es suficientemente bueno. Se requiere un filtro para proporcionar un voltaje de cd más constante.

Regulación de voltaje filtrado y el voltaje de rizo

Antes de analizar a fondo el tema de un circuito de filtrado, sería conveniente considerar los métodos usuales para valorar circuitos de filtrado para que podamos comparar la eficacia de un circuito que trabaje como filtro. La figura 15.2 muestra un voltaje de salida de filtro típico, con el cual se definirán algunos de los factores de la señal. La salida filtrada de la figura 15.2 tiene un valor de cd y alguna variación de ca (rizo). Aun cuando en esencia una batería tiene un voltaje constante o de salida de cd, el voltaje de cd derivado de una señal de fuente de cd rectificada y filtrada tendrá alguna variación de ca (rizo). Cuanto más pequeña sea la variación de ca con respecto al nivel de cd, mejor será la operación del circuito de filtrado.




FIG. 15.2
Forma de onda de un voltaje filtrado que muestra voltajes de cd y de rizo.

Considere la medición del voltaje de salida de un circuito de filtrado que utiliza un voltímetro de cd y un voltímetro de ca (rms). El voltímetro de cd leerá sólo el nivel promedio o de cd del voltaje de salida. El medidor de ca (rms) leerá sólo el valor rms del componente de ca del voltaje de salida (suponiendo que la señal de ca esté acoplada mediante un capacitor para bloquear el nivel de cd).

Definición: El rizo se define como

$$r = \frac{\text{voltaje de rizo (rms)}}{\text{voltaje de cd}} = \frac{V_r(\text{rms})}{V_{cd}} \times 100\% \qquad \textbf{(15.1)}$$

EJEMPLO 15.1 Con un voltímetro de cd y uno de ca para medir la salida de un circuito de filtrado, obtenemos lecturas de 25 V cd y de 1.5 V rms. Calcule el rizo del voltaje de salida del filtro.

Solución:

$$r = \frac{V_r(\text{rms})}{V_{cd}} \times 100\% = \frac{1.5\text{ V}}{25\text{ V}} \times 100\% = \mathbf{6\%}$$

Regulación de voltaje Otro factor de importancia en una fuente de alimentación es la cantidad de cambios del voltaje de salida de cd a lo largo de la operación de un circuito. El voltaje provisto a la salida en la condición sin carga (sin que demande corriente de la fuente) se reduce cuando se extrae corriente de carga de la fuente (en condición de carga). La cantidad que el voltaje de cd cambia entre las condiciones sin carga y con carga la describe un factor llamado regulación de voltaje.

Definición: La regulación de voltaje se define como

$$\text{Regulación de voltaje} = \frac{\text{voltaje sin carga} - \text{voltaje a plena carga}}{\text{voltaje a plena carga}}$$

$$\%\text{V.R.} = \frac{V_{NL} - V_{FL}}{V_{FL}} \times 100\% \qquad \textbf{(15.2)}$$

EJEMPLO 15.2 Una fuente de voltaje de cd proporciona 60 V cuando la salida no está conectada a una carga. Al conectarse a una carga, la salida se reduce a 56 V. Calcule el valor de la regulación de voltaje.

Solución:

$$\text{Ec. (15.2):} \quad \%\text{V.R.} = \frac{V_{NL} - V_{FL}}{V_{FL}} \times 100\% = \frac{60\text{ V} - 56\text{ V}}{56\text{ V}} \times 100\% = \mathbf{7.1\%}$$

Si el valor del voltaje a plena carga es el mismo que el voltaje sin carga, la regulación de voltaje calculada es de 0%, la cual es la mejor esperada. Esto significa que la fuente es una fuente de voltaje perfecta cuyo voltaje de salida es independiente de la corriente extraída de la fuente. Cuanto más pequeña es la regulación de voltaje, mejor es la operación del circuito de la fuente de voltaje.

Factor de rizo de una señal rectificada Aun cuando el voltaje rectificado no es un voltaje filtrado, no obstante contiene un componente de cd y un componente de rizo. Veremos que la señal rectificada de onda completa tiene un componente de cd mayor y menos rizo que el voltaje rectificado de onda completa.

Media onda: Con una señal rectificada de onda completa, el voltaje de cd de salida es

$$V_{cd} = 0.318V_m \qquad \textbf{(15.3)}$$

El valor rms del componente de ca de la señal de salida se calcula (vea el apéndice C) como

$$V_r(\text{rms}) = 0.385V_m \qquad \textbf{(15.4)}$$

El porcentaje de rizo de una señal rectificada de media onda se calcula entonces como

$$r = \frac{V_r(\text{rms})}{V_{cd}} \times 100\% = \frac{0.385V_m}{0.318V_m} \times 100\% = 121\% \qquad \textbf{(15.5)}$$

Onda completa: Para un voltaje rectificado de onda completa el valor de cd es

$$V_{cd} = 0.636V_m \qquad \textbf{(15.6)}$$

El valor rms del componente de ca de la señal de salida se calcula (vea el apéndice C) como

$$V_r(\text{rms}) = 0.308V_m \qquad \textbf{(15.7)}$$

El porcentaje de rizo de una señal rectificada de onda completa se calcula entonces como

$$r = \frac{V_r(\text{rms})}{V_{cd}} \times 100\% = \frac{0.308V_m}{0.636V_m} \times 100\% = 48\% \qquad \textbf{(15.8)}$$

En suma, una señal rectificada de onda completa contiene menos rizo que una señal rectificada de media onda, y por lo tanto es mejor para aplicarla a un filtro.

15.3 FILTRO DE CAPACITOR

Un circuito de filtrado de mucha aceptación es el filtro de capacitor que se muestra en la figura 15.3. Se conecta un capacitor en la salida del rectificador y se obtiene un voltaje de cd a través del capacitor. La figura 15.4a muestra el voltaje de salida de un rectificador de onda completa antes de que se filtre la señal, mientras que la figura 15.4b muestra la forma de onda resultante después de que el capacitor del filtro se conecta en la salida del rectificador. Observe que la forma de onda filtrada es en esencia un voltaje de cd con algo de rizo (o variación de cd).




FIG. 15.3
Filtro de capacitor simple.




FIG. 15.4
Operación de un filtro de capacitor: (a) voltaje de rectificador de onda completa; (b) voltaje de salida filtrado.

La figura 15.5a muestra un rectificador en configuración de puente de onda completa y la forma de onda obtenida con el circuito cuando se conecta a una carga (R_L). Si no se conectara ninguna carga a través del capacitor, la forma de onda de salida idealmente sería un nivel de cd constante de valor igual al voltaje pico (V_m) a partir del circuito rectificador. Sin embargo, el propósito




FIG. 15.5
Filtro de capacitor: (a) circuito de filtro de capacitor; (b) forma de onda del voltaje de salida.

de obtener un voltaje de cd es que lo utilicen varios circuitos electrónicos, los que por tanto constituyen una carga para la fuente de voltaje. Como siempre habrá una carga aplicada a la salida del filtro, debemos considerar este caso práctico en nuestro análisis.

Tiempos de forma de onda de salida

La figura 15.5b muestra la forma de onda a través de un filtro de capacitor. El tiempo T_1 es el tiempo durante el cual los diodos del rectificador de onda completa conducen y cargan el capacitor al voltaje pico del rectificador V_m. El tiempo T_2 es el tiempo durante el cual el voltaje del rectificador se reduce por debajo del voltaje pico y el capacitor se descarga a través de la carga. Como el ciclo de carga-descarga ocurre durante cada medio ciclo para un rectificador de onda completa, el periodo de la forma de onda rectificada es $T/2$, la mitad de la frecuencia de la señal de entrada. El voltaje filtrado, como se muestra en la figura 15.6, muestra que la forma de onda de salida tiene un nivel cd de V_{cd} y un voltaje de rizo V_r (rms) a medida que el capacitor carga y descarga. A continuación veremos algunos de los detalles de estas formas de onda y los elementos del circuito.




FIG. 15.6
Voltaje de salida aproximado de un circuito de filtro de capacitor.

Voltaje de rizo V_r (RMS) El apéndice C proporciona los detalles para determinar el valor del voltaje de rizo en función de los demás parámetros del circuito. El voltaje de rizo se calcula a partir de

$$V_r(\text{rms}) = \frac{I_{cd}}{4\sqrt{3}fC} = \frac{2.4I_{cd}}{C} = \frac{2.4V_{cd}}{R_LC} \quad \textbf{(15.9)}$$

donde I_{cd} está en miliamperes, C está en microfarads y R_L en kiloohms.

EJEMPLO 15.3 Calcule el voltaje de rizo de un rectificador de onda completa con un capacitor de filtrado de 100 μF conectado a una carga que absorbe 50 mA.

Solución:

$$\text{Ec. (15.9):} \quad V_r(\text{rms}) = \frac{2.4(50)}{100} = \mathbf{1.2\ V}$$

Voltaje de cd V_{cd} Del apéndice C, podemos expresar el valor de cd de la forma de onda a través del capacitor de filtrado como

$$V_{cd} = V_m - \frac{I_{cd}}{4fC} = V_m - \frac{4.17I_{cd}}{C} \quad \textbf{(15.10)}$$

donde V_m es el voltaje pico del rectificador, I_{cd} es la corriente extraída por la carga en miliamperes y C es el capacitor de filtrado en microfarads.

EJEMPLO 15.4 Si el voltaje rectificado pico para el circuito de filtrado del ejemplo 15.3 es de 30 V, calcule el voltaje de cd en el filtro.

Solución:

$$\text{Ec. (15.10):}\quad V_{cd} = V_m - \frac{4.17I_{cd}}{C} = 30 - \frac{4.17(50)}{100} = \mathbf{27.9\ V}$$

Rizo del capacitor de filtrado

Con la definición de rizo [ecuación (15.1)], y ecuaciones (15.9) y (15.10), con $V_{cd} \approx V_m$, podemos obtener la expresión para el rizo de la forma de onda de salida de un rectificador de onda completa y el circuito de capacitor de filtrado:

$$r = \frac{V_r(\text{rms})}{V_{cd}} \times 100\% = \frac{2.4I_{cd}}{CV_{cd}} \times 100\% = \frac{2.4}{R_LC} \times 100\% \qquad \textbf{(15.11)}$$

donde I_{cd} está en miliamperes, C está en microfarads, V_{cd} está en volts y R_L en kiloohms.

EJEMPLO 15.5 Calcule el rizo de un filtro de capacitor con un voltaje rectificado pico de 30 V, un capacitor $C = 50\ \mu$F y una corriente de carga de 50 mA.

Solución:

$$\text{Ec. (15.11):}\quad r = \frac{2.4I_{cd}}{CV_{cd}} \times 100\% = \frac{2.4(50)}{100(27.9)} \times 100\% = \mathbf{4.3\%}$$

También podríamos calcular el rizo con la definición básica:

$$r = \frac{V_r(\text{rms})}{V_{cd}} \times 100\% = \frac{1.2\ \text{V}}{27.9\ \text{V}} \times 100\% = \mathbf{4.3\%}$$

Periodo de conducción de un diodo y corriente pico en el diodo

De acuerdo con lo anterior, está claro que los valores grandes de capacitancia proporcionan menos rizo y un voltaje promedio más alto, con lo cual el filtro actúa mejor. De aquí se podría concluir que para mejorar el desempeño de un filtro de capacitor, todo lo que se requiere es aumentar el tamaño del capacitor de filtrado. Sin embargo, el capacitor también afecta la corriente pico a través de los diodos de rectificación y, como veremos a continuación, cuanto más grande sea el valor del capacitor, mayor será la corriente pico extraída por conducto de los diodos de rectificación.

Recuerde que los diodos conducen durante un periodo T_1 (vea la figura 15.5) durante el cual el diodo debe proporcionar la corriente promedio necesaria para cargar el capacitor. Cuanto más corto es este intervalo, más grande es la cantidad de la corriente de carga. La figura 15.7 muestra esta relación para una señal rectificada de media onda (la operación básica sería la misma en el caso de onda completa). Observe que con valores pequeños del capacitor y T_1 grande, la corriente pico en el diodo es menor que con valores grandes del capacitor de filtrado.

Como la corriente promedio extraída de la fuente debe ser igual a la corriente promedio en el diodo durante el periodo de carga, podemos utilizar la siguiente relación (suponiendo una corriente constante en el diodo durante el tiempo de carga):

$$I_{cd} = \frac{T_1}{T} I_{pico}$$

a partir de la cual obtenemos

$$I_{pico} = \frac{T}{T_1} I_{cd} \qquad \textbf{(15.12)}$$




FIG. 15.7
Formas de onda del voltaje de salida y de la corriente del diodo: (a) C pequeño; (b) C grande.

donde T_1 = tiempo de conducción del diodo
$T = 1/f$ ($f = 2 \times 60$ para el caso de onda completa)
I_{cd} = corriente promedio extraída del filtro
I_{pico} = corriente pico a través de los diodos conductores

15.4 FILTRO *RC*

Es posible reducir aún más la cantidad de rizo a través de un capacitor de filtrado si utiliza una sección de filtro *RC* adicional como se muestra en la figura 15.8. El propósito de la sección *RC* agregada es que deje pasar la mayor parte del componente de cd al mismo tiempo que atenúa (reduce) lo más posible del componente de ca. La figura 15.9 muestra un rectificador de onda completa con un filtro de capacitor seguido por una sección de filtro *RC*. La operación del circuito de filtrado se analiza superponiendo los componentes de cd y ca de la señal.




FIG. 15.8
Etapa de filtrado RC.

Operación de cd de una sección de filtro *RC*

La figura 15.10a muestra el circuito equivalente de cd que se utilizará en el análisis del circuito de filtro *RC* de la figura 15.9. Como ambos capacitores actúan como circuitos abiertos en operación de cd, el voltaje de cd de salida resultante es

$$V'_{cd} = \frac{R_L}{R + R_L} V_{cd} \qquad (15.13)$$




FIG. 15.9
Rectificador de onda completa y circuito de filtro RC.




FIG. 15.10
(a) cd y (b) circuito equivalente de ca del filtro RC.

EJEMPLO 15.6 Calcule el voltaje cd a través de una carga de 1 kΩ para una sección ($R = 120\ \Omega$, $C = 10\ \mu\text{F}$) de filtro *RC*. El voltaje de cd a través del capacitor de filtrado inicial es $V_{cd} = 60$ V.

Solución:

$$\text{Ec. (15.13):}\quad V'_{cd} = \frac{R_L}{R + R_L} V_{cd} = \frac{1000}{120 + 1000}(60\ \text{V}) = \mathbf{53.6\ V}$$

Operación de ca de una sección de filtro *RC*

La figura 15.10b muestra el circuito de ca equivalente de una sección de filtro *RC*. Debido a la acción del divisor de voltaje de la impedancia de ca del capacitor y el resistor de carga, el componente de ca del voltaje resultante a través de la carga es

$$V'_r(\text{rms}) \approx \frac{X_C}{R} V_r(\text{rms}) \tag{15.14}$$

Para un rectificador de onda completa con un rizo de ca a 120 Hz, la impedancia de un capacitor se calcula con

$$X_C = \frac{1.3}{C} \tag{15.15}$$

donde *C* está en microfarads y X_C en kiloohms.

www.elsolucionario.net

EJEMPLO 15.7 Calcule los componentes de cd y ca de la señal de salida a través de la carga R_L en el circuito de la figura 15.11. Calcule el rizo de la forma de onda de salida.




FIG. 15.11
Circuito del filtro RC para el ejemplo 15.7.

Solución:

Cálculo de cd Obtenemos:

$$\text{Ec. (15.13):}\quad V'_{cd} = \frac{R_L}{R + R_L} V_{cd} = \frac{5\,k\Omega}{500 + 5\,k\Omega}(150\,V) = \mathbf{136.4\,V}$$

Cálculo de ca La impedancia capacitiva de la sección RC es

$$\text{Ec. (15.15):}\quad X_C = \frac{1.3}{C} = \frac{1.3}{10} = 0.13\,k\Omega = 130\,\Omega$$

La componente de ca del voltaje de salida, calculado con la ecuación (15.14), es

$$V'_r(\text{rms}) = \frac{X_C}{R} V_r(\text{rms}) = \frac{130}{500}(15\,V) = \mathbf{3.9\,V}$$

El rizo de la forma de onda de salida es por tanto

$$r = \frac{V'_r(\text{rms})}{V'_{cd}} \times 100\% = \frac{3.9\,V}{136.4\,V} \times 100\% = \mathbf{2.86\%}$$

15.5 REGULACIÓN DE VOLTAJE CON TRANSISTORES DISCRETOS

Dos tipos de reguladores de voltaje con transistores son el regulador de voltaje en serie y el regulador de voltaje en derivación. Cada tipo de circuito es capaz de proporcionar un voltaje de cd de salida que se regula o mantiene a un valor establecido, aun cuando el voltaje de entrada varíe o que la carga conectada a la salida cambie.

Regulación de voltaje en serie

La conexión básica de un circuito regulador en serie se muestra en el diagrama de bloques de la figura 15.12. El elemento en serie controla la cantidad del voltaje de entrada que llega a la salida.




FIG. 15.12
Diagrama de bloques de un regulador en serie.

Un circuito muestrea el voltaje de salida y proporciona un voltaje de realimentación que se comparará con un voltaje de referencia.

1. Si el voltaje de salida se incrementa, el circuito comparador emite una señal de control que hace que el elemento de control en serie reduzca la cantidad del voltaje de salida, con lo cual se mantiene el voltaje de salida.
2. Si el voltaje de salida se reduce, el circuito comparador emite una señal de control para que el elemento de control en serie incremente la cantidad del voltaje de salida.

Circuito regulador en serie En la figura 15.13 se muestra un circuito regulador en serie sencillo. El transistor Q_1 es el elemento de control en serie y el diodo Zener D_Z proporciona el voltaje de referencia. La operación de regulación se describe como sigue:




FIG. 15.13
Circuito de regulador en serie.

1. Si el voltaje de salida se reduce, el voltaje de base a emisor incrementado hace que el transistor Q_1 conduzca más, por lo que el voltaje de salida se eleva, y la salida se mantiene constante.
2. Si el voltaje de salida se incrementa, el voltaje reducido entre la base y el emisor hace que el transistor Q_1 conduzca menos, por lo que el voltaje de salida se reduce y la salida se mantiene constante.

EJEMPLO 15.8 Calcule el voltaje de salida y la corriente del Zener en el circuito regulador de la figura 15.14 para $R_L = 1\ \text{k}\Omega$.




FIG. 15.14
Circuito para el ejemplo 15.8.

Solución:

$$V_o = V_Z - V_{BE} = 12\text{ V} - 0.7\text{ V} = \mathbf{11.3\text{ V}}$$
$$V_{CE} = V_i - V_o = 20\text{ V} - 11.3\text{ V} = 8.7\text{ V}$$
$$I_R = \frac{20\text{ V} - 12\text{ V}}{220\ \Omega} = \frac{8\text{ V}}{220\ \Omega} = 36.4\text{ mA}$$

Para $R_L = 1\ \text{k}\Omega$,

$$I_L = \frac{V_o}{R_L} = \frac{11.3\text{ V}}{1\ \text{k}\Omega} = 11.3\text{ mA}$$

$$I_B = \frac{I_C}{\beta} = \frac{11.3\text{ mA}}{50} = 226\ \mu\text{A}$$

$$I_Z = I_R - I_B = 36.4\text{ mA} - 226\ \mu\text{A} \approx \mathbf{36\ mA}$$

Regulador en serie mejorado En la figura 15.15 se muestra un regulador en serie mejorado. Los resistores R_1 y R_2 actúan como un circuito de muestreo, el diodo Zener proporciona un voltaje de referencia y el transistor Q_2 controla entonces la corriente de base que fluye hacia el transistor Q_1 para que éste varíe la corriente que deja pasar para mantener el voltaje de salida constante.




FIG. 15.15
Circuito de regulador en serie mejorado.

Si el voltaje de salida trata de incrementarse, el voltaje incrementado muestreado por R_1 y R_2, el voltaje V_2 incrementado, eleva el voltaje de base a emisor del transistor Q_2 (puesto que V_Z permanece fijo). Si Q_2 conduce más corriente, menos se dirige a la base del transistor Q_1, el que entonces deja pasar menos corriente a la carga, y el voltaje de salida se reduce, con lo cual el voltaje de salida se mantiene constante. Ocurre lo contrario si el voltaje de salida trata de reducirse, y se suministrará menos corriente a la carga para evitar que el voltaje se reduzca.

El voltaje V_2 que proporcionan los resistores detectores R_1 y R_2 debe ser igual a la suma del voltaje de la base al emisor de Q_2 y del diodo Zener, es decir,

$$V_{BE_2} + V_Z = V_2 = \frac{R_2}{R_1 + R_2} V_o \qquad \textbf{(15.16)}$$

Al resolver la ecuación (15.16) para el voltaje de salida regulado V_o obtenemos

$$\boxed{V_o = \frac{R_1 + R_2}{R_2}(V_Z + V_{BE_2})} \qquad \textbf{(15.17)}$$

EJEMPLO 15.9 ¿Qué voltaje de salida regulado proporciona el circuito de la figura 15.15 para los elementos de circuito $R_1 = 20\text{ k}\Omega$, $R_2 = 30\text{ k}\Omega$, y $V_Z = 8.3\text{ V}$?

Solución: De acuerdo con la ecuación (15.17), el voltaje de salida es

$$V_o = \frac{20\text{ k}\Omega + 30\text{ k}\Omega}{30\text{ k}\Omega}(8.3\text{ V} + 0.7\text{ V}) = \mathbf{15\ V}$$

Regulador en serie con amplificador operacional En la figura 15.16 se muestra otro tipo de regulador en serie. El amplificador operacional compara el voltaje de referencia del diodo Zener con el voltaje de realimentación de los resistores detectores R_1 y R_2. Si el voltaje de salida varía, la conducción del transistor Q_1 se controla para mantener constante el voltaje de salida. El voltaje de salida se mantendrá a un valor de

$$\boxed{V_o = \left(1 + \frac{R_1}{R_2}\right)V_Z} \qquad \textbf{(15.18)}$$




FIG. 15.16
Circuito de regulador en serie con amplificador operacional.

EJEMPLO 15.10 Calcule el voltaje de salida regulado en el circuito de la figura 15.17.




FIG. 15.17
Circuito para el ejemplo 15.10.

Solución:

$$\text{Ec. (15.18):} \quad V_o = \left(1 + \frac{30\text{ k}\Omega}{10\text{ k}\Omega}\right)6.2\text{ V} = \mathbf{24.8\text{ V}}$$

Circuito limitador de corriente Una forma de cortocircuito o de protección contra sobrecarga es un limitador de corriente, como se muestra en la figura 15.18. A medida que aumenta la corriente de carga I_L, la caída de voltaje a través del resistor detector en cortocircuito R_{SC} se incrementa. Cuando la caída de voltaje a través de R_{SC} llega a ser lo bastante grande, encenderá el transistor Q_2, que apartará la corriente de la base del transistor Q_1, así se reducirá la corriente de carga a través del transistor Q_1, lo que evitará que llegue más corriente a la carga R_L. La acción de los componentes R_{SC} y Q_2 limita la corriente de carga máxima.

Limitación mediante realimentación La limitación de corriente reduce el voltaje de carga cuando la corriente llega a ser más grande que el valor límite. El circuito de la figura 15.19 proporciona limitación por reinyección, la cual reduce tanto el voltaje de salida como la corriente de salida, para proteger la carga contra sobrecorrientes y también para proteger el regulador.

La red divisora de voltaje adicional de R_4 y R_5 en el circuito de la figura 15.19 (sobre el de la figura 15.17) proporciona limitación por reinyección. El circuito divisor detecta el voltaje a la salida (emisor de Q_1). Cuando I_L se incrementa a su valor máximo, el voltaje a través de R_{SC} llega a ser lo bastante grande para controlar Q_2, y de ese modo se proporciona limitación de corriente. Si la resistencia de la carga se reduce, el voltaje que enciende a Q_2 se reduce, de modo




FIG. 15.18
Regulador de voltaje con limitador de corriente.




FIG. 15.19
Circuito de regulador en serie con limitación por reinyección.

que I_L se reduce cuando V_L también lo hace: esta acción se conoce como limitación por reinyección. Cuando la resistencia de carga vuelve a su valor nominal, el circuito recupera su acción de regulación de voltaje.

Regulación de voltaje en derivación

Un regulador de voltaje en derivación proporciona regulación al desviar la corriente de la carga para controlar el voltaje de salida. La figura 15.20 muestra un diagrama de bloques de un regulador de voltaje como ese. El voltaje de entrada no regulado suministra corriente a la carga. Una parte de la corriente la utiliza el elemento de control para mantener el voltaje de salida regulado a través de la carga. Si el voltaje de la carga trata de cambiar debido al cambio de la carga, el




FIG. 15.20
Diagrama de bloques de un regulador de voltaje en derivación.

circuito de muestreo proporciona una señal de realimentación a un comparador, el cual a su vez proporciona una señal de control para variar la cantidad de corriente desviada desde la carga. A medida que el voltaje de salida trata de incrementarse, por ejemplo, el circuito de muestreo envía una señal de realimentación al circuito comparador, el cual envía luego una señal de control para extraer más corriente en derivación, lo que reduce la corriente de carga, y así se evita que el voltaje regulado se eleve.

Regulador en derivación de transistor básico En la figura 15.21 se muestra un circuito regulador en derivación simple. El resistor R_S reduce el voltaje no regulado en una cantidad que depende de la corriente suministrada a la carga R_L. El diodo Zener y el voltaje base-emisor del transistor establecen el voltaje de carga. Si la resistencia de ésta se reduce, el resultado es una corriente de control reducida hacia la base de Q_1 y menos corriente de colector se pone en derivación. Por consiguiente, la corriente de la carga es más grande con lo que se mantiene el voltaje regulado a través de la carga. El voltaje de salida suministrado a la carga es

$$V_L = V_Z + V_{BE} \tag{15.19}$$




FIG. 15.21
Regulador de voltaje en derivación con transistor discreto.

EJEMPLO 15.11 Determine el voltaje regulado y las corrientes del circuito para el regulador en derivación de la figura 15.22.




FIG. 15.22
Circuito para el ejemplo 15.11.

Solución: El voltaje a través de la carga es

$$\text{Ec. (15.19):}\quad V_L = 8.2\text{ V} + 0.7\text{ V} = \mathbf{8.9\text{ V}}$$

Para la carga dada,

$$I_L = \frac{V_L}{R_L} = \frac{8.9\text{ V}}{100\ \Omega} = \mathbf{89\text{ mA}}$$

Con el voltaje de entrada no regulado a 22 V, la corriente a través de R_S es

$$I_S = \frac{V_i - V_L}{R_S} = \frac{22\text{ V} - 8.9\text{ V}}{120} = \mathbf{109\text{ mA}}$$

de modo que la corriente de colector es

$$I_C = I_S - I_L = 109\text{ mA} - 89\text{ mA} = \mathbf{20\text{ mA}}$$

(La corriente a través del Zener y la unión base-emisor del transistor es menor que I_C debido a la beta del transistor.).

Regulador en derivación mejorado El circuito de la figura 15.23 muestra un circuito regulador de voltaje en derivación. El diodo Zener proporciona un voltaje de referencia de modo que el voltaje a través de R_1 detecta el voltaje de salida. A medida que el voltaje de salida trata de cambiar, la corriente puesta en derivación por el transistor Q_1 varía para mantener constante el voltaje de salida. El transistor Q_2 proporciona una corriente de base más grande al transistor Q_1 que el circuito de la figura 15.21, de modo que el regulador maneja una corriente de carga más grande. El voltaje Zener establece el voltaje de salida y el voltaje a través de las dos uniones base-emisor de transistor,

$$V_o = V_L = V_Z + V_{BE_2} + V_{BE_1} \quad \textbf{(15.20)}$$




FIG. 15.23
Circuito de regulador de voltaje en derivación mejorado.

Regulador de voltaje en derivación que utiliza un amplificador operacional La figura 15.24 muestra otra versión de un regulador de voltaje en derivación que utiliza un amplificador operacional como comparador de voltaje. Compara el voltaje Zener con el voltaje de realimentación obtenido con el divisor de voltaje R_1 y R_2 para proporcionar la corriente de excitación de control para poner en derivación el elemento Q_1. De esa manera se controla la corriente a través del resistor R_S para reducir el voltaje a través de R_S de modo que se mantenga el voltaje de salida.




FIG. 15.24
Regulador de voltaje en derivación que utiliza un amplificador operacional.

Regulación conmutada

Éste es un tipo de circuito regulador bastante solicitado por su eficiente transferencia de potencia a la carga. Básicamente, un regulador conmutado deja pasar voltaje en dirección a la carga en pulsos, los que luego se filtran para tener un voltaje de cd uniforme. La figura 15.25 muestra los componentes básicos de un regulador de voltaje como ese. La complejidad adicional del circuito bien vale la pena, dada la operación más eficiente que se obtiene.




FIG. 15.25
Representación por medio de bloques de un regulador de voltaje de tres terminales.

15.6 REGULADORES DE VOLTAJE DE CIRCUITO INTEGRADO

Los reguladores de voltaje comprenden una clase de circuitos integrados de amplio uso. Los circuitos integrados reguladores contienen los circuitos de fuente de referencia, amplificador comparador, dispositivo de control y de protección contra sobrecarga, todos en una sola unidad de circuito integrado. Aun cuando la construcción interna del circuito integrado es algo diferente de la que se describió para los circuitos reguladores de voltaje con elementos discretos, la operación externa es casi igual. Las unidades de circuito integrado regulan o un voltaje positivo fijo, un voltaje negativo fijo o un voltaje ajustable.

Se puede construir una fuente de alimentación con un transformador conectado a la línea de alimentación de ca para ajustar el voltaje de ca a una amplitud deseada, el que luego se rectifica y filtra con un capacitor y un filtro *RC*, si se desea, y por último el voltaje de cd se regula con un regulador de circuito integrado. Los reguladores se pueden seleccionar para que operen con corrientes de carga desde cientos de miliamperes hasta decenas de amperes que corresponden a valores de potencia desde miliwatts hasta decenas de watts.

Reguladores de voltaje de tres terminales

La figura 15.25 muestra la conexión básica de un regulador de voltaje de circuito integrado de tres terminales a una carga. El regulador de voltaje fijo tiene un voltaje de entrada de cd no regulado V_i aplicado a una terminal de entrada y un voltaje de salida de cd V_o de una segunda terminal, y la tercera terminal conectada a tierra. Para un regulador seleccionado, las especificaciones del dispositivo de circuito integrado enumeran un intervalo de voltaje dentro del cual el voltaje de entrada puede variar para mantener un voltaje de salida regulado dentro de un intervalo de corriente de carga. Las especificaciones también dan la cantidad del cambio de voltaje de salida que resulta de un cambio en la corriente de carga (regulación de carga) o del voltaje de entrada (regulación de línea).

Reguladores de voltaje positivos de salida fija

Los reguladores de la serie 78 proporcionan voltajes regulados fijos de 5 V a 24 V. La figura 15.26 muestra cómo se conecta un circuito integrado como ese, un 7812, para regular el voltaje con una salida de esta unidad de +12 V de cd. El capacitor C^1 filtra un voltaje de entrada no regulado V_i y lo conecta a la terminal IN (entrada) del circuito integrado. La terminal OUT (salida) del circuito




FIG. 15.26
Conexión de un regulador de voltaje 7812.

integrado proporciona un voltaje regulado de +12 V, filtrado por el capacitor C_2 (principalmente para ruido de alta frecuencia). La tercera terminal del circuito integrado se conecta a tierra (GND). Si bien el voltaje de entrada puede variar dentro de algún intervalo de voltaje permisible y la carga de salida dentro de uno aceptable, el voltaje de salida permanece constante dentro de los límites de variación del voltaje especificados. Estos límites aparecen en las hojas de especificaciones del fabricante. La tabla 15.1 contiene circuitos integrados reguladores de voltaje positivo.

TABLA 15.1
Reguladores de voltaje positivo en la serie 7800

Circuito integrado	Voltaje de salida (V)	V_i mínimo (V)
7805	+5	7.3
7806	+6	8.3
7808	+8	10.5
7810	+10	12.5
7812	+12	14.6
7815	+15	17.7
7818	+18	21.0
7824	+24	27.1

La conexión de un 7812 en una fuente de voltaje completa se muestra en la figura 15.27. El voltaje de línea de ca (120 V rms) se reduce a 18 V rms a través de cada una de las mitades del transformador con derivación central. Un rectificador de onda completa y un filtro de capacitor proporcionan entonces un voltaje de cd no regulado, el cual se muestra como voltaje de cd de aproximadamente 22 V, con un rizo de ca de algunos volts como entrada al regulador de voltaje. Entonces el circuito integrado 7812 proporciona una salida regulada a +12 V de cd.




FIG. 15.27
Fuente de alimentación de +12 V.

Especificaciones de un regulador de voltaje positivo La hoja de especificaciones de reguladores de voltaje se tipifica como la que se muestra en la figura 15.28 para reguladores de voltaje positivo de la serie 7800. Una idea sobre algunos de los parámetros que deben ser los más importantes:

Voltaje de salida: La especificación para el 7812 muestra que el voltaje de salida es por lo general de +12 pero podría ser tan bajo como 11.5 V, o tan alto como 12.5 V.

Regulación de salida: La regulación del voltaje de salida suele ser de 4 mV, hasta un máximo de 100 mV (a corrientes de salida de 0.25 a 0.75 A). Esta información especifica que el voltaje de salida en general puede variar sólo 4 mV con respecto al valor nominal de 12 V de cd.

Corriente de salida en cortocircuito: La cantidad de corriente en general se limita a 0.35 A si la salida se pone en cortocircuito (presumiblemente por accidente o por otro componente defectuoso).

Corriente de salida pico: Aunque la corriente máxima nominal es de 1.5 A para esta serie de circuitos integrados, la corriente de salida pico típica que podría ser absorbida por una carga es de 2.2 A. Esto indica que aunque el fabricante califica el circuito integrado

Salida
Común
Entrada

Voltaje de salida nominal	Regulador
5 V	7805
6 V	7806
8 V	7808
10 V	7810
12 V	7812
15 V	7815
18 V	7818
24 V	7824

Valores nominales máximos absolutos

Voltaje de entrada 40 V
Disipación total continua 2 W
Operación al aire libre
intervalo de temperatura –65 a 150ºC

Características eléctricas de un regulador μA 7812C

Parámetro	Mín.	Típ.	Máx.	Unidades
Voltaje de salida	11.5	12	12.5	V
Regulación de entrada		3	120	mV
Rechazo de rizo	55	71		dB
Regulación de salida		4	100	mV
Resistencia de salida		0.018		Ω
Voltaje de desconexión		2.0		V
Corriente de salida en cortocircuito		350		mA
Corriente de salida pico		2.2		A

FIG. 15.28
Datos de una hoja de especificaciones para circuitos integrados reguladores de voltaje.

como capaz de aportar 1.5 A, se podría extraer un poco más de corriente (posiblemente durante un corto lapso de tiempo).

Voltaje de desconexión: El voltaje de desconexión, en general de 2 V, es la cantidad mínima de voltaje a través de las terminales de entrada y salida que se debe mantener para que el circuito integrado opere como regulador. Si el voltaje de entrada se reduce demasiado o la salida se eleva de modo que ya no se posible mantener por lo menos 2 V a través de la entrada o salida del circuito integrado, éste ya no podrá regular el voltaje. Por tanto, se mantiene un voltaje de entrada suficientemente grande para asegurarse que haya voltaje de desconexión.

Reguladores de voltaje negativos de salida fija

Los circuitos integrados de la serie 7900 se utilizan como reguladores de voltaje negativo similares a los reguladores de voltaje negativo. En la tabla 15.2 se da una lista de circuitos integrados reguladores de voltaje negativo, y donde se muestra que hay disponibles reguladores de circuito integrado para un intervalo de voltajes negativos fijos, y que el circuito integrado seleccionado proporcionará el voltaje de salida nominal en tanto el voltaje de entrada se mantenga a un valor mayor que el valor de entrada mínimo. Por ejemplo, el 7912 proporciona una salida de −12 V mientras la entrada al circuito integrado regulador tenga un valor negativo mayor que −14.6 V.

TABLA 15.2
Reguladores de voltaje con salida negativa de la serie 7900

Circuito integrado	Voltaje de salida (V)	V_i mínimo (V)
7905	−5	−7.3
7906	−6	−8.4
7908	−8	−10.5
7909	−9	−11.5
7912	−12	−14.6
7915	−15	−17.7
7918	−18	−20.8
7924	−24	−27.1

EJEMPLO 15.12 Dibuje una fuente de voltaje compuesta de un rectificador en configuración de puente de onda completa, un filtro de capacitor y un regulador de circuito integrado para que proporcione una salida de +5 V.

Solución: El circuito resultante se muestra en la figura 15.29.




FIG. 15.29
Fuente de alimentación +5 V.

EJEMPLO 15.13 Para una salida de transformador de 15 V y un capacitor de 250 μF de filtrado, calcule el voltaje de entrada mínimo cuando se conecta a una carga que demanda 400 mA.

Solución: Los voltajes a través del capacitor de filtrado son

$$V_r(\text{pico}) = \sqrt{3}\,V_r(\text{rms}) = \sqrt{3}\,\frac{2.4I_{\text{cd}}}{C} = \sqrt{3}\,\frac{2.4(400)}{250} = 6.65\text{ V}$$

$$V_{\text{cd}} = V_m - V_r(\text{pico}) = 15\text{ V} - 6.65\text{ V} = 8.35\text{ V}$$

Como la entrada excursiona alrededor de este nivel de cd, el voltaje de entrada mínimo puede reducirse a un valor tan bajo como

$$V_i(\text{bajo}) = V_{\text{cd}} - V_r(\text{pico}) = 15\text{ V} - 6.65\text{ V} = \mathbf{8.35\text{ V}}$$

Como este voltaje es mayor que el mínimo requerido para el regulador de circuito integrado (según la tabla 15.1, V_i = 7.3 V), el circuito integrado puede aportar un voltaje regulado a la carga dada.

EJEMPLO 15.14 Determine el valor máximo de la corriente de carga con el cual la regulación se mantiene para el circuito de la figura 15.29.

Solución: Para mantener $V_i(\text{mín}) \geq 7.3$ V,

$$V_r(\text{pico}) \leq V_m - V_i(\text{mín}) = 15\text{ V} - 7.3\text{ V} = 7.7\text{ V}$$

de modo que

$$V_r(\text{rms}) = \frac{V_r(\text{pico})}{\sqrt{3}} = \frac{7.7\text{ V}}{1.73} = 4.4\text{ V}$$

Por tanto, el valor de la corriente de carga es

$$I_{\text{cd}} = \frac{V_r(\text{rms})C}{2.4} = \frac{(4.4\text{ V})(250)}{2.4} = \mathbf{458\text{ mA}}$$

Cualquier corriente por arriba de este valor es demasiado grande para que el circuito mantenga la salida del regulador a +5 V.

Reguladores de voltaje ajustable

También están disponibles reguladores de voltaje en configuraciones que permiten al usuario establecer el voltaje de salida a un valor regulado deseado. El LM317, por ejemplo, se puede operar con el voltaje de salida regulado a cualquier valor dentro del intervalo de 1.2 V a 37 V. La figura 15.30 muestra cómo se puede ajustar el voltaje de salida regulado de un LM317.

Los resistores R_1 y R_2 fijan la salida a cualquier voltaje deseado dentro del intervalo de ajuste (1.2 V a 37 V). El voltaje de salida deseado se calcula como

$$V_o = V_{ref}\left(1 + \frac{R_2}{R_1}\right) + I_{ajus}R_2 \qquad \textbf{(15.21)}$$

con valores típicos de circuito integrado de

$$V_{ref} = 1.25\text{ V} \qquad \text{y} \qquad I_{ajus} = 100\ \mu\text{A}$$




FIG. 15.30
Conexión de un regulador de voltaje ajustable LM317.

EJEMPLO 15.15 Determine el voltaje regulado en el circuito de la figura 15.30 con $R_1 = 240\ \Omega$ y $R_2 = 2.4\text{ k}\Omega$.

Solución:

$$\text{Ec. (15.21):}\quad V_o = 1.25\text{ V}\left(1 + \frac{2.4\text{ k}\Omega}{240\ \Omega}\right) + (100\ \mu\text{A})(2.4\text{ k}\Omega)$$

$$= 13.75\text{ V} + 0.24\text{ V} = \mathbf{13.99\text{ V}}$$

EJEMPLO 15.16 Determine el voltaje de salida regulado del circuito en la figura 15.31.




FIG. 15.31
Regulador de voltaje ajustable positivo para el ejemplo 15.16.

Solución: El voltaje de salida calculado con la ecuación (15.21) es

$$V_o = 1.25\text{ V}\left(1 + \frac{1.8\text{ k}\Omega}{240\ \Omega}\right) + (100\ \mu\text{A})(1.8\text{ k}\Omega) \approx \mathbf{10.8\text{ V}}$$

Una comprobación del voltaje en el capacitor de filtrado muestra que una diferencia de 2 V entre la entrada y la salida se puede mantener con una corriente de carga de por lo menos 200 mA.

15.7 APLICACIONES PRÁCTICAS

Fuentes de alimentación

Las fuentes de alimentación son una parte de todo dispositivo electrónico, así que se utilizan varios circuitos para acomodar factores como valor nominal de potencia, tamaño del circuito, costo, regulación deseada, etc. En esta sección describiremos varias fuentes y cargadores prácticos.

Fuente de cd simple Una forma simple de reducir el voltaje de ca, sin un transformador voluminoso y caro, es utilizar un capacitor en serie con el voltaje de línea. Este tipo de fuente, mostrada en la figura 15.32, utiliza pocos componentes y por lo tanto es muy simple. Se utiliza un rectificador de media onda (o rectificador de puente) con un circuito de filtrado para obtener un voltaje con componente de cd. Este circuito tiene varias desventajas. No aísla la línea de ca, siempre debe haber una mínima absorción de corriente y la corriente de carga no puede ser excesiva. Por lo tanto, se puede utilizar la fuente de cd simple para proporcionar un voltaje de cd escasamente regulado cuando se desea una leve absorción de corriente en un dispositivo no costoso.




FIG. 15.32
Fuente de cd simple.

Fuente de cd con entrada de transformador El siguiente tipo de fuente de alimentación utiliza un transformador para reducir el voltaje de línea de ca. El transformador puede estar montado en la pared (externo) o en el chasis (interno). Se utiliza un rectificador después del transformador, seguido por un filtro de capacitor y quizás un regulador. Éste se convierte en un problema a medida que los requerimientos de potencia aumentan. El tamaño del disipador de calor y los requerimientos de enfriamiento y potencia llegan a ser un obstáculo importante para estos tipos de fuentes.

La figura 15.33 muestra una fuente rectificada de media onda simple con un transformador reductor de aislamiento. Este circuito relativamente simple no sirve como regulador.




FIG. 15.33
Fuente de cd con entrada de transformador.

La figura 15.34 muestra probablemente la mejor fuente de alimentación estándar –con aislamiento de transformador y reducción de voltaje–; un rectificador de puente; un filtro doble con bobina de reducción; y un circuito regulador compuesto de una referencia Zener, un transistor de regulación en paralelo y un amplificador operacional con realimentación para auxiliar la regulación. Obviamente, este circuito es un excelente regulador de voltaje.

Fuente troceadora Las fuentes de alimentación actuales convierten ca en cd por medio de un circuito troceador como el de la figura 15.35. La entrada de ca se conecta al circuito por medio de varios acondicionadores de línea y filtros. Esto elimina cualquier ruido eléctrico. La entrada se rectifica entonces y se filtra un poco. El alto voltaje de cd se troza a un ritmo de aproximadamente




FIG. 15.34
Fuente regulada en serie con entrada de transformador y regulación de circuito integrado.




FIG. 15.35
Diagrama de bloques de una fuente de alimentación troceadora.

100 kHz. Un circuito integrado de función especial controla el ritmo y la duración del troceado. Un transformador de aislamiento toroidal acopla la cd troceada a un circuito de filtrado y rectificación. La salida de la fuente de potencia se realimenta al circuito integrado de control. Monitoreando la salida, el circuito integrado puede regular el voltaje de salida. Aunque este tipo de fuente de alimentación es más complicado, ofrece muchas ventajas sobre las fuentes tradicionales. Por ejemplo, opera dentro de un intervalo muy grande de voltajes de ca de entrada e independientemente de la frecuencia de salida, puede hacerse muy pequeña y opera dentro de un intervalo grande de demandas de corriente y baja disipación de calor.

Fuente de alto voltaje para el oscilador horizontal de TV Los aparatos de televisión requieren un voltaje de cd muy alto para que el cinescopio (CRT tubo de rayos catódicos) funcione. En los primeros aparatos de TV este voltaje lo suministraba un transformador de alto voltaje que tenía capacitores de muy alto voltaje. El circuito era muy voluminoso, pesado y peligroso. Los aparatos de TV utilizan dos frecuencias básicas para rastrear la pantalla: 60 Hz (oscilador vertical) y 15 kHz (oscilador horizontal). Con el oscilador horizontal podemos construir una fuente de cd de alto voltaje. El circuito se conoce como *fuente de alimentación de retorno horizontal* (vea la figura 15.36). Los pulsos de bajo voltaje de cd se alimentan a un pequeño transformador de retorno horizontal. Éste es un autotransformador elevador. La salida se rectifica y filtra con un capacitor de valor pequeño. El transformador de retorno horizontal puede ser pequeño y el capacitor de filtro puede ser una unidad pequeña de bajo valor porque la frecuencia es muy alta. Este tipo de circuito es ligero y muy confiable.






FIG. 15.36
Fuente de alto voltaje del oscilador horizontal de una TV.

Circuitos de cargador de baterías Los circuitos de cargadores de baterías emplean variaciones de los circuitos de fuentes de alimentación antes mencionados. La figura 15.37a muestra los componentes básicos de un circuito de carga simple que utiliza un ajuste de transformador con un interruptor selector para determinar la corriente de carga provista. Para baterías de NiCad, el voltaje que suministra la batería debe ser mayor que el de la batería que se está cargando. La corriente también debe ser controlada y limitada. La figura 15.37b muestra un circuito de carga de NiCad típico. En el caso de una batería de plomo y ácido, el voltaje debe ser controlado para que no exceda su voltaje nominal. La corriente de carga está determinada por la capacidad de fuente de alimentación, el valor nominal de potencia de la batería y la cantidad de carga requerida. La figura 15.37c muestra un circuito de carga simple para baterías de plomo y ácido.


Las baterías se pueden cargar por medio de fuentes de cd tradicionales o con fuentes troceadoras más elaboradas. El problema principal con la carga de baterías es determinar cuándo está completamente cargada la batería. Existen muchos circuitos exóticos para comprobar el estado de la batería.



(a)



(b)



(c)

FIG. 15.37

Circuitos cargadores de baterías:(a) Circuito cargador simple; (b) circuito cargador de baterías de NiCad típico; (c) circuito cargador de baterías de plomo y ácido.

15.8 RESUMEN

Ecuaciones:

Rizo:

$$r = \frac{\text{voltaje de rizo (rms)}}{\text{voltaje de cd}} = \frac{V_r(\text{rms})}{V_{\text{cd}}} \times 100\%$$

Regulación de voltaje:

$$\%\text{V.R.} = \frac{V_{\text{NL}} - V_{\text{FL}}}{V_{\text{FL}}} \times 100\%$$

Rectificador de media onda:

$$V_{\text{cd}} = 0.318V_m, \qquad V_r(\text{rms}) = 0.385V_m$$

$$r = \frac{0.385V_m}{0.318V_m} \times 100\% = 121\%$$

Rectificador de onda completa:

$$V_{\text{cd}} = 0.636V_m, \qquad V_r(\text{rms}) = 0.308V_m$$

$$r = \frac{0.308V_m}{0.636V_m} \times 100\% = 48\%$$

Filtro de capacitor simple:

$$V_r(\text{rms}) = \frac{I_{\text{cd}}}{4\sqrt{3}fC} = \frac{2.4I_{\text{cd}}}{C} = \frac{2.4V_{\text{cd}}}{R_LC}, \qquad V_{\text{cd}} = V_m - \frac{I_{\text{cd}}}{4fC} = \frac{4.17I_{cd}}{C}$$

$$r = \frac{V_r(\text{rms})}{V_{\text{cd}}} \times 100\% = \frac{2.4I_{\text{cd}}}{CV_{\text{cd}}} \times 100\% = \frac{2.4}{R_LC} \times 100\%$$

Filtro *RC*:

$$V'_{\text{cd}} = \frac{R_L}{R + R_L}V_{\text{cd}}, \qquad X_C = \frac{1.3}{C}, \qquad V'_r(\text{rms}) = \frac{X_C}{R}V_r(\text{rms})$$

Regulador en serie con amplificador operacional:

$$V_o = \left(1 + \frac{R_1}{R_2}\right)V_Z$$

15.9 ANÁLISIS POR COMPUTADORA

Programa 15.1 Regulador en serie con amplificador operacional

El circuito regulador en serie con amplificador operacional de la figura 15.16 se puede analizar con PSpice, con el esquema resultante trazado como se muestra en la figura 15.38. Se utilizó **Analysis Setup** para realizar un barrido de voltaje de cd de 8 V a 15 V con incrementos de 0.5 V. El diodo D_1 proporciona un voltaje Zener de 4.7 V ($V_Z = 4.7$) y el transistor Q_1 se establece a beta = 100. Con la ecuación (15.18), obtenemos

$$V_o = \left(1 + \frac{R_1}{R_2}\right)V_Z = \left(1 + \frac{1\text{ k}\Omega}{1\text{ k}\Omega}\right)4.7\text{ V} = 9.4\text{ V}$$

Observe en la figura 15.38 que el voltaje de salida regulado es de 9.25 V cuando la entrada es de 10 V. La figura 15.39 muestra los resultados del barrido de voltaje de cd obtenidos con **PROBE**. Observe también que después de que la entrada llega a más o menos 9 V, la salida se mantiene regulada a aproximadamente 9.3 V.

Programa 15.2 Regulador de voltaje en derivación que utiliza un amplificador operacional

El circuito regulador de voltaje en derivación de la figura 15.40 se trazó con PSpice. Con el voltaje Zener a 4.7 V y la beta del transistor a 100, la salida es de 9.255 V cuando la entrada es de 10 V. En la figura 15.41 se muestran los resultados de un barrido de cd de 8 V a 15 V obtenidos con **PROBE**. El circuito proporciona una buena regulación de voltaje con entradas de más de 9.5 V a más de 14 V, y la salida se mantiene al valor regulado de aproximadamente 9.3 V.




FIG. 15.38
Regulador en serie con amplificador operacional obtenido con PSpice.




FIG. 15.39
Resultados obtenidos con PROBE que muestran la regulación de voltaje de la figura 15.38.




FIG. 15.40
Regulador de voltaje en derivación que utiliza un amplificador operacional.




FIG. 15.41
Resultados obtenidos con PROBE del barrido de voltaje de cd de la figura 15.40.

PROBLEMAS

**Nota*: Los asteriscos indican los problemas más difíciles.

15.2 Consideraciones generales sobre filtros

1. ¿Cuál es el factor de rizo de una señal senoidal cuyo rizo pico es de 2 V en un promedio de 50 V?
2. Un circuito de filtrado proporciona una salida de 28 V sin carga y de 25 V en operación a plena carga. Calcule el porcentaje de regulación de voltaje.
3. Un rectificador de media onda desarrolla 20 V de cd. ¿Cuál es el valor del voltaje de rizo?
4. ¿Cuál es el voltaje de rizo rms de un rectificador de onda completa con un voltaje de salida de cd de 8V?

15.3 Filtro de capacitor

5. Un filtro de capacitor simple alimentado por un rectificador de onda completa desarrolla 14.5 V de cd con un factor de rizo de 8.5%. ¿Cuál es el voltaje de rizo de salida (rms)?
6. Se alimenta una señal rectificada de onda completa de 18 V pico a un filtro de capacitor. ¿Cuál es la regulación de voltaje del filtro si la salida es de 17 V de cd a plena carga?
7. Se conecta un voltaje rectificado de onda completa de 18 V pico a un capacitor de filtrado de 400 μF. ¿Cuáles son los voltajes de rizo y cd a través del capacitor a una corriente de carga de 100 mA?
8. Un rectificador de onda completa que opera a partir de una fuente de ca de 60 Hz produce un voltaje rectificado pico de 20 V. Si utiliza un capacitor de 200 μF, calcule el rizo a una corriente de carga de 120 mA.
9. Un rectificador de onda completa (que opera a partir de una fuente de 60 Hz) controla un circuito de filtro de capacitor (C = 100 μF), el cual desarrolla 12 V de cd cuando se conecta a una carga de 2.5 kΩ. Calcule el rizo del voltaje de salida.
10. Calcule el tamaño del capacitor de filtrado que se requiere para obtener un voltaje filtrado con 15% de rizo a una carga de 150 mA. El voltaje rectificado de onda completa es de 24 V de cd y la fuente es de 60 Hz.

*11. Un capacitor de 500 μF proporciona una corriente de carga de 200 mA a 8% de rizo. Calcule el voltaje rectificado pico obtenido con la fuente de 60 Hz y el voltaje de cd a través del capacitor de filtrado.

12. Calcule el tamaño del capacitor de filtrado requerido para obtener un voltaje filtrado con 7% de rizo con una corriente de carga de 200 mA. El voltaje rectificado de onda completa es de 30 V de cd y la fuente es de 60 Hz.
13. Calcule el porcentaje de rizo del voltaje desarrollado a través de un capacitor de filtrado de 120 μF cuando produce una corriente de carga de 80 mA. El rectificador de onda completa que opera con la fuente de 60 Hz desarrolla un voltaje rectificado pico de 25 V.

15.4 Filtro *RC*

14. Se agrega una etapa de filtrado *RC* después de un filtro de capacitor para reducir el porcentaje de rizo a 2%. Calcule el voltaje de rizo a la salida de la etapa de filtro RC que proporciona 80 V de cd.

*15. Se utiliza una etapa de filtrado *RC* (R = 33 Ω, C = 120 μF) para filtrar una señal de 24 V de cd con 2 V rms que opera a partir de un rectificador de onda completa. Calcule el porcentaje de rizo a la sa-

lida de la sección de *RC* para una corriente de carga de 100 mA. Calcule también el rizo de la señal filtrada aplicada a la etapa *RC*.

***16.** Un filtro de capacitor simple tiene una entrada de 40 V de cd. Si este voltaje se alimenta a través de una de sección de filtro *RC* ($R = 50\ \Omega$, $C = 40\ \mu$F), ¿cuál es la corriente de carga para una resistencia de 500 Ω?

17. Calcule el voltaje de rizo rms a la salida de una sección de filtrado *RC* que alimenta a una carga de 1 kΩ cuando la entrada al filtro es de 50 V de cd con un rizo de 2.5 V rms producida por un rectificador de onda completa y el filtro de capacitor. Los componentes de la sección de filtrado *RC* son $R = 100\ \Omega$ y $C = 100\ \mu$F.

18. Si el voltaje de salida sin carga para el problema 17 es de 50 V, calcule el porcentaje de regulación de voltaje con una carga de 1 kΩ.

15.5 Regulación de voltaje con transistores discretos

***19.** Calcule el voltaje de salida y la corriente a través del diodo Zener en el circuito regulador de la figura 15.42.

20. ¿Qué voltaje de salida regulado se obtiene en el circuito de la figura 15.43?




FIG. 15.42
Problema 19.

FIG. 15.43
Problema 20.

21. Calcule el voltaje de salida regulado en el circuito de la figura 15.44.

22. Determine el voltaje regulado y las corrientes del circuito para el regulador en derivación de la figura 15.45.




FIG. 15.44
Problema 21.

FIG. 15.45
Problema 22.

15.6 Reguladores de voltaje de circuito integrado

23. Trace el circuito de una fuente de voltaje compuesta de un rectificador de puente de onda completa, un filtro de capacitor y un regulador de circuito integrado para proporcionar una salida de +12 V

***24.** Calcule el voltaje de entrada mínimo del rectificador de onda completa y la red de capacitor de filtrado de la figura 15.46 cuando se conecta a una carga que absorbe 250 mA.




FIG. 15.46
Problema 24.




FIG. 15.47
Problema 25.

*25. Determine el valor máximo de la corriente a través de la carga con que se mantiene la regulación para el circuito de la figura 15.47.

26. Determine el voltaje regulado en el circuito de la figura 15.30 con $R_1 = 240\ \Omega$ y $R_2 = 1.8\ k\Omega$.

27. Determine el voltaje de salida regulado del circuito de la figura 15.48.




FIG. 15.48
Problema 27.

15.9 Análisis por computadora

*28. Modifique el circuito de la figura 15.38 para incluir un resistor de carga R_L. Con el voltaje de entrada fijo en 10 V, realice un barrido del resistor de carga de 100 Ω a 20 kΩ, que muestre el voltaje de salida por medio de PROBE.

*29. Para el circuito de la figura 15.40, realice un barrido que muestre el voltaje de salida con R_L variado a partir de 5 kΩ a 20 kΩ.

*30. Analice con PSpice el circuito de la figura 15.19 para $V_Z = 4.7$ V y beta (Q_1) = beta(Q_2) = 100, y varíe V_i de 5 V a 20 V.

16 Otros dispositivos de dos terminales

ESQUEMA DEL CAPÍTULO

OBJETIVOS DEL CAPÍTULO

En este capítulo usted aprenderá:

- Acerca de otros dispositivos de dos terminales.
- Sobre diodos Schottky, Varactor, de potencia y túnel.
- Cómo operan las celdas fotoconductoras, el emisor infrarrojo, la pantalla de cristal líquido y los termistores.

16.1 INTRODUCCIÓN

Existen varios dispositivos de dos terminales de una sola unión *p-n* como el diodo semiconductor y el diodo Zener con diferentes modos de operación, características de terminales y áreas de aplicación. En este capítulo presentaremos algunos de ellos, como el Schottky, el túnel, el varactor, el fotodiodo y la celda solar. Además, analizaremos dispositivos de dos terminales de diferente construcción, como la celda fotoconductora, la pantalla de cristal líquido (LCD) y el termistor.

16.2 DIODOS DE BARRERA SCHOTTKY (PORTADORES CALIENTES)

Ha aumentado el interés en un dispositivo de dos terminales conocido como diodo de *barrera Schottky*, *barrera superficial* o *portador caliente*. Sus áreas de aplicación primero se limitaron al intervalo de muy alta frecuencia debido a su rápido tiempo de respuesta (especialmente importante a altas frecuencias) y una figura de ruido baja (una cantidad de real importancia en aplicaciones de alta frecuencia). En años recientes, sin embargo, aparece cada vez más en fuentes de alimentación y alto voltaje y baja corriente, y en convertidores de ca a cd. Entre otras áreas de aplicación del dispositivo se cuentan sistemas de radar, lógica TTL Schottky para computadoras, mezcladores y detectores en equipo de comunicación, instrumentos y convertidores analógicos a digitales.



Su construcción es bastante diferente de los de unión *p-n* convencional en la que se crea una unión de metal semiconductor como se muestra en la figura 16.1. Normalmente el semiconductor es un silicio tipo *n* (aunque en ocasiones se utiliza silicio tipo *p*), en tanto que se utilizan varios metales diferentes, como molibdeno, platino, cromo o tungsteno. Las diferentes técnicas de construcción dan por resultado un conjunto de características diferentes para el dispositivo, como un intervalo de frecuencia incrementado, polarización en directa más baja, etc. Las prioridades no nos permiten examinar cada una de las técnicas, aunque por lo común el fabricante proporciona información. En general, sin embargo, la construcción del diodo Schottky produce una unión más uniforme y un alto nivel de robustez.




FIG. 16.1
Diodo Schottky pasivizado.

En ambos materiales, el electrón es el portador mayoritario. En el metal, el nivel de portadores minoritarios (huecos) es insignificante. Cuando los materiales se unen, los electrones en el material semiconductor tipo *n* fluyen de inmediato hacia el metal adjunto, y establecen un intenso flujo de portadores mayoritarios. Como los portadores inyectados tienen un nivel de energía cinética muy alto comparado con los electrones del metal, comúnmente se les llama "portadores calientes". En la unión *p-n* convencional, había inyección de portadores minoritarios hacia la región adjunta. En este caso los electrones se inyectan en una región de electrones de la misma pluralidad. Los diodos Schottky, por consiguiente, son únicos en que la conducción la realizan por completo portadores mayoritarios. El intenso flujo de electrones hacia el metal crea una región cerca de la superficie de la unión sin portadores en el material de silicio; muy parecida a la región de empobrecimiento en el diodo de unión *p-n*. Los portadores adicionales presentes en el metal establecen un "muro negativo" en el metal en el límite entre los dos materiales. El resultado neto es una "barrera superficial" entre los dos materiales, la cual impide que fluya más corriente. Es decir, cualesquier electrones (negativamente cargados) presentes en el material de silicio enfrentan una región libre de portadores y un "muro negativo" en la superficie del metal.

La aplicación de una polarización en directa como se muestra en el primer cuadrante de la figura 16.2 reducirá la resistencia de la barrera negativa por la atracción del potencial positivo aplicado de los electrones de esta región. El resultado es un retorno al intenso flujo de electrones a través del límite, cuya magnitud la controla el nivel del potencial de polarización aplicado. La barrera en la unión para un diodo Schottky es menor que la del dispositivo de unión tipo *p-n* tanto en las regiones de polarización en directa como de polarización en inversa. Por consiguiente, el resultado es una corriente más alta con la misma polarización aplicada en las regiones de polarización en directa y en inversa. Éste es un efecto deseable en la región de polarización en directa pero muy indeseable en la región de polarización en inversa.

La ecuación (1.4) describe la subida exponencial de la corriente con polarización en directa pero con η dependiente de la técnica de construcción (1.05 para el tipo de construcción tipo bigote de metal, la cual se parece algo a la del diodo de germanio). En la región de polarización en inversa, la corriente I_s se debe principalmente a los electrones que están en el metal y que pasan al material semiconductor. Una de las áreas de investigación continua sobre el diodo Schottky se concentra en la reducción de las altas corrientes de fuga que resultan con temperaturas de más de 100°C. Gracias al diseño, están disponibles unidades mejoradas con intervalos de temperatura de -65°C a $+150$°C. A temperatura ambiente, por lo general I_s se encuentra en el intervalo de microamperes para unidades de baja potencia y en el de de miliamperes para dispositivos de alta




FIG. 16.2
Comparación de las características de diodos portadores calientes y de diodos de unión p-n.

potencia, aunque en general es mayor que el de los dispositivos de unión *p-n* convencionales con los mismos límites de corriente. Además, el voltaje pico inverso (PIV) de los diodos Schottky suele ser significativamente menor que el de una unidad de unión *p-n* comparable. En general, para una unidad de 50 A, el PIV del diodo Schottky por lo común es de 50 V comparado con el de 150 V para la variedad de unión *p-n*. Avances recientes, sin embargo, han permitido obtener diodos Schottky con PIV de más de 100 V a este nivel de corriente. Es obvio, por las características de la figura 16.2, que el diodo Schottky se acerca más a las características ideales que el de punto de contacto y sus niveles de V_T son menores que los de la unión *p-n* del semiconductor de silicio típico. El metal empleado controla en gran medida el nivel de V_T del diodo "portador caliente". Hay un compromiso entre el intervalo de temperatura y el nivel de V_T. El incremento de uno corresponde al incremento resultante del otro. Además, cuanto más bajo es el intervalo de los niveles de corriente permisibles, más bajo es el valor de V_T. Para algunas unidades de bajo nivel, se puede suponer que el valor de V_T es en esencia aproximadamente cero. Para los intervalos medio y alto, sin embargo, un valor de 0.2 V parece ser un buen valor representativo.

El valor nominal máximo de la corriente del dispositivo en la actualidad está limitado a aproximadamente 100 A. Una de las áreas principales de aplicación de este diodo es en *fuentes de alimentación conmutadas* que operan en el intervalo de frecuencia de 20 kHz o más. Una unidad típica a 25°C puede tener un valor nominal de 50 A con un voltaje en directa de 0.6 V y un tiempo de recuperación de 10 ns para usarse en una de estas fuentes. Un dispositivo de unión *p-n* con el mismo límite de corriente de 50 A puede tener una caída de voltaje en directa de 1.1 V y un tiempo de recuperación de 30 a 50 ns. La diferencia del voltaje en directa puede no parecer significativa, pero considere la diferencia de la disipación de corriente $P_{\text{portador caliente}} = (0.6\text{ V})(50\text{ A}) = 30$ W comparada con $P_{p\text{-}n} = (1.1\text{ V})(50\text{ A}) = 55$ W, la cual es una diferencia mensurable cuando se deben satisfacer criterios de eficiencia. Habrá, desde luego, una mayor disipación en la región de polarización en inversa para el diodo Schottky debido a la mayor corriente de fuga, aunque la pérdida de potencia total en las regiones de polarización en directa y en inversa sigue siendo significativamente mejorada en comparación con el dispositivo de unión *p-n*.

Recuerde que, respecto del tiempo de recuperación en inversa en el caso del diodo semiconductor, expusimos que los portadores minoritarios inyectados eran la causa del alto nivel de t_{rr} (el tiempo de recuperación en inversa). Al no haber portadores minoritarios a un nivel apreciable en el diodo Schottky da por resultado un tiempo de recuperación en inversa de niveles significativamente más bajos, como ya antes indicamos. Ésta es la razón principal por la que los diodos Schottky son tan eficaces a frecuencias próximas a 20 GHz, donde el dispositivo debe cambiar de estado a una velocidad muy alta. Para altas frecuencias se sigue utilizando el diodo de punto de contacto, con su muy pequeña área de unión.

En la figura 16.3 aparecen el circuito equivalente para el dispositivo (con valores típicos) y un símbolo que se utiliza comúnmente. Varios fabricantes prefieren utilizar el símbolo de diodo estándar para el dispositivo, puesto que su función es en esencia la misma. La inductancia L_p y




FIG. 16.3
Diodo Schottky (portador caliente): (a) circuito equivalente; (b) símbolo.

Diodo ideal

C_J

FIG. 16.4
Circuito equivalente aproximado para el diodo Schottky.



Valores nominales máximos absolutos

T_{amb} = 25°C, a menos que se especifique lo contrario

Parámetro	Condición de prueba	Símbolo	Valor	Unidad
Voltaje inverso pico repetitivo		V_{RRM}	30	V
Corriente continua en directa	$T_{amb} = 25°C$	I_F	200[1)]	mA
Corriente directa pico repetitiva	$t_p < 1$ s, $\delta < 0.5$, $T_{amb} = 25°C$	I_{FRM}	500[1)]	mA
Sobrecorriente en directa	$t_p < 10$ ms, $T_{amb} = 25°C$	I_{FSM}	4[1)]	A
Disipación de potencia[1)]	$T_{amb} = 65°C$	P_{tot}	200[1)]	mW

[1)] Válida suponiendo que los alambres de conducción se toman a la temperatura ambiente a una distancia de 4 mm de la cápsula.

Características eléctricas

T_{amb} = 25°C, a menos que se especifique lo contrario

Parámetro	Condición de prueba	Parte	Símbolo	Mín.	Típ.	Máx.	Unidad
Voltaje de ruptura inverso	$I_R = 100\ \mu A$ (como pulso)		$V_{(BR)}$	30			V
Corriente de fuga[1)]	$V_R = 25$ V		I_R			0.5	µA
	$V_R = 25$ V, $T_j = 100°C$		I_R			100	µA
Voltaje en directa[1)]	$I_F = 200$ mA		V_F			1000	mV
	$I_F = 10$ mA	BAT42	V_F			400	mV
	$I_F = 50$ mA	BAT42	V_F			650	mV
	$I_F = 2$ mA	BAT43	V_F	260		330	mV
	$I_F = 15$ mA	BAT43	V_F			450	mV
Capacitancia de diodo	$V_R = 1$ V, f = 1 MHz		C_D		7		pF
Tiempo de recuperación en inversa	$I_F = 10$ mA, $I_R = 10$ mA, $I_R = 1$ mA, $R_L = 100\ \Omega$		t_{rr}			5	ns
Eficiencia de rectificación	$R_L = 15$ kΩ, $C_L = 300$ pF, f = 45 MHz, $V_{RF} = 2$ V		η_v	80			%

[1)] Prueba de pulsos $t_p < 300\ \mu s$, $t_p/T < 0.02$


FIG. 16.5
Valores nominales máximos y características eléctricas para un diodo Schottky Vishay BAT 42.

www.elsolucionario.net

la capacitancia C_p son valores de paquete y r_B es la resistencia en serie, la cual incluye la resistencia de contacto y la resistencia de masa. Las ecuaciones presentadas en secciones anteriores definen la resistencia r_d y la capacitancia C_J. Para muchas aplicaciones, un excelente circuito equivalente aproximado simplemente incluye un diodo ideal en paralelo con la capacitancia de unión como se muestra en la figura 16.4.


En la figura 16.5 aparece un diodo Schottky para propósito general fabricado por la compañía Vishay con sus valores nominales máximos y características eléctricas. Observe en los valores nominales máximos que el voltaje pico inverso repetitivo está limitado a 30 V y que la corriente continua máxima está limitada a 200 mA = 0.2 A. Sin embargo, puede manejar una sobrecorriente de 4 A si es necesario. La disipación de potencia máxima (V_DI_D) es de 200 mW. Las características eléctricas revelan que en bajas corrientes de cerca de 2 mA (justo arriba del nivel de encendido) el voltaje en directa alcanza un valor máximo de 0.33 V, el cual es significativamente menor que el voltaje de 0.7 V de un diodo de silicio típico. La corriente debe alcanzar un nivel aproximado de 50 mA antes de que el voltaje en directa llegue a un nivel cercano a 0.7 V. Para aplicaciones de conmutación el nivel de capacitancia es importante, aunque en general el nivel de 7 pF es aceptable en la mayoría de las aplicaciones. Por último, observe que el tiempo de recuperación inversa es de sólo 5 ns.

Las características típicas del dispositivo aparecen en la figura 16.6. Una vez que la temperatura llega a casi 65°C (figura 16.6(a)) el valor nominal de potencia se reduce rápidamente a 0 mW a 125°C. La figura 16.6(b) revela que a 25°C (temperatura ambiente) la reducción del voltaje en directa a 10 mA es alrededor de 380 mV = 0.38 V. La corriente en inversa se incrementa de manera sustancial con la temperatura, como se muestra en la figura 16.6(c) y también lo hace con los niveles crecientes del voltaje en inversa. El importante parámetro de capacitancia se reduce exponencialmente a niveles crecientes bajos del voltaje inverso pero se nivela con un incremento adicional, como se muestra en la figura 16.6(d).




Disipación de potencia admisible vs. temperatura ambiente

(a)




Características en inversa típicas

(b)



Características en inversa típicas

(c)



Capacitancia típica vs. voltaje en inversa

(d)

FIG. 16.6

Características típicas (T_{amb} = 25°C a menos que se especifique lo contrario).

16.3 DIODOS VARACTORES (VARICAP)

Los diodos varactores [conocidos también como varicap, VVC (capacitancia variable dependiente del voltaje) o de sintonización] son capacitores semiconductores dependientes del voltaje. Su modo de operación depende de la capacitancia que haya en la unión *p-n* cuando el elemento se polariza en inversa. En condiciones de polarización en inversa, hay una región de carga no recuperada a ambos lados de la unión que juntos conforman la región de empobrecimiento y definen el ancho de empobrecimiento W_d. La capacitancia de transición C_T establecida por las cargas no recuperadas aisladas es

$$C_T = \epsilon \frac{A}{W_d} \tag{16.1}$$

donde ϵ es la permitividad de los materiales semiconductores, A es el área de la unión *p-n* y W_d es el ancho de empobrecimiento.

A medida que se incrementa el potencial de polarización en inversa, el ancho de la región de empobrecimiento se incrementa, lo cual a su vez reduce la capacitancia de transición. Las características de un diodo varicap típico disponible en el mercado aparecen en la figura 16.7. Observe la abrupta declinación inicial en C_T con el incremento de la polarización en inversa. El intervalo normal de V_R para diodos VVC está limitado a aproximadamente 20 V. En función de la polarización en inversa aplicada, la capacitancia de transición está dada de manera aproximada por

$$C_T = \frac{K}{(V_T + V_R)^n} \tag{16.2}$$




FIG. 16.7
Características de un varicap: C (pF) contra V_R.

donde
K = constante determinada por el material semiconductor y la técnica de construcción
V_T = potencial de rodilla como se definió en la sección 1.6
V_R = magnitud del potencial de polarización en inversa aplicado
n = $\frac{1}{2}$ para uniones de aleación y $\frac{1}{3}$ para uniones difundidas

En función de la capacitancia en la condición de polarización cero $C(0)$, la capacitancia como una función de V_R está dada por

$$C_T(V_R) = \frac{C(0)}{\left(1 + |V_R/V_T|\right)^n} \tag{16.3}$$

En la figura 16.8 se muestran los símbolos más comúnmente utilizados para el diodo varicap y una primera aproximación de su circuito equivalente en la región de polarización en inversa. Puesto que nos encontramos en la región de polarización en inversa, la resistencia en el circuito equivalente es de magnitud muy grande –por lo general de 1 MW o más– mientras que, como se indica en la figura 16.8, R_S, la resistencia geométrica del diodo es muy pequeña. La magnitud de C_T variará desde alrededor de 2 pF hasta 100 pF según el varicap considerado. Para asegurarse de que R_R sea lo más grande (para una corriente de fuga mínima) posible, en diodos




FIG. 16.8
Diodo varicap: (a) circuito equivalente en la región de polarización en inversa; (b) símbolos.


varicap normalmente se utiliza silicio. El hecho de que el dispositivo se empleará a frecuencias muy altas requiere que incluyamos la inductancia L_S aun cuando está medida en nanohenries. Recuerde que $X_L = 2\pi fL$, y una frecuencia de 10 GHz con $L_S = 1$ nH dan por resultado $X_{L_S} = 2\pi fL = (6.28)(10^{10}\,\text{Hz})(10^{-9}\,\text{F}) = 62.8\,\Omega$. Por consiguiente, es obvio que hay un límite de frecuencia asociado con el uso de cada diodo varicap. Suponiendo el intervalo de frecuencia apropiado y un bajo valor de R_S y X_{L_S} comparado con el de los demás elementos en serie, entonces podemos reemplazar el circuito equivalente para el varicap de la figura 16.8a por el capacitor variable solo.

El *coeficiente de temperatura de capacitancia* se define como

$$TC_C = \frac{\Delta C}{C_0(T_1 - T_0)} \times 100\% \qquad \%/°\text{C} \qquad \textbf{(16.4)}$$

donde ΔC es el cambio en la capacitancia debido al cambio de temperatura $T_1 - T_0$ y C_0 es la capacitancia a T_0 para un potencial de polarización en inversa particular. Por ejemplo, a $V_R = -3$ V y $C_0 = 29$ pF con $V_R = 3$ V y $T_0 = 25$°C. Un cambio en la capacitancia ΔC se podría determinar entonces mediante la ecuación (16.4) con sólo sustituir la nueva temperatura T_1 y el TC_C asociado. En un nuevo V_R, el valor de TC_C también tendría que cambiar.

Los valores nominales de paquete y máximos para un varactor de sintonización hiperabrupto Micrometrics se muestran en la figura 16.9(a). La unión hiperabrupta se crea con una técnica especial de implantación de iones que produce una unión más abrupta que el varactor de unión abrupta más común. Se selecciona el varactor de unión hiperabrupta cuando se desea una relación más lineal entre la frecuencia generada de un VCO (oscilador controlado por voltaje) y el voltaje de control. Esta serie de diodos es ideal a frecuencias de resonancia LC hasta de 100 MHz con una relación casi lineal en el intervalo de sintonización de 1.5 a 4 V. Los valores nominales máximos indican que la corriente pico en directa es aproximadamente de 100 mA y que la disipación de potencia es de 250 mW. El nivel V_{br} que aparece en las características de desempeño de la figura 16.10 define el valor nominal del voltaje inverso.



(a)

Valores nominales máximos


Parámetro	Símbolo	Valor	Unidades
Voltaje en inversa	V_r	El mismo que V_{br}	Volts
Corriente en directa	I_f	100	mA
Disipación de potencia	Pd (25°C)	250	mW
Temperatura de operación	T_{op}	–55 a +150	°C
Temperatura de almacenamiento	T_{stg}	–65 a +200	°C


(b)

FIG. 16.9
Varactor de sintonización hiperabrupta Micrometrics: (a) encapsulado; (b) valores nominales máximos.

Las características eléctricas y las características de desempeño comunes se dan en la figura 16.10. Observe que para el TV 1401 la capacitancia puede variar desde aproximadamente 58 pF a un voltaje en inversa de 2 V hasta 6.1 pF a un voltaje en inversa de 7 V, lo que valida la curva de reducción de la figura 16.7. Luego continúa reduciéndose hasta alrededor de 5 pF con un voltaje en inversa de 10 V. Para diodos varactor la relación de sintonización es importante en el sentido de que da una idea rápida de cuánto cambiará la capacitancia entre intervalos de operación típicos de voltaje aplicado. Como se muestra en la tabla, la capacitancia en general se reducirá por un factor de 13 cuando el voltaje en inversa cambie de 1.25 a 7 V. Para el cambio de 2 V a 10 V el cambio ocurre en el intervalo de 10 a 17, dependiendo de la unidad. El cambio en la capacitancia aparece en la gráfica de la figura 16.10(a) para el intervalo completo de la aplicación anticipada. Para el intervalo de voltaje en inversa mostrado, la capacitancia se reduce desde casi 130 pF (escala logarítmica) en $V_r = 0.1$ V hasta alrededor de 4 pF $V_r = 15$ V. El factor de calidad Q es el que se definió para circuitos resonantes en secciones anteriores de este texto. Es un factor importante cuando el varactor se utiliza en el diseño de un oscilador porque puede tener un efecto evidente en el nivel

Desempeño típico





Q $V_r = 2$ Vcd		V_{br} (Vcd) $I_r = 10\mu$ Acd	I_r (nAcd) $V_r = 10$ Vcd	Número de parte
F = 1 MHz MÍN/TÍP	F = 10 MHz MÍN/TÍP	MÍN/TÍP	TÍP/MÁX	
-	75/140	12/20	10/50	TV1401
200/700	-	12/20	50/100	TV1402
200/700	-	12/20	100/1000	TV1403

(a)

Características eléctricas

Capacitancia total C_t F = 1 MHz (pF)				Relación de sintonización, T_r F = 1 MHz		Número de parte
$V_r = 2$ Vcd MÍN/TÍP/MÁX	$V_r = 7$ Vcd TÍP	$V_r = 10$ Vcd MÍN/TÍP/MÁX	$V_r = 125$ Vcd TÍP	C(1.25V)/C(7V) TÍP	C(2V)/C(10V) MÍN/TÍP/MÁX	
46/57/68	6.1	4.2/4.7/5.2	81.5	13	10/12/17	TV1401
46/57/68	6.1	4.2/4.7/5.2	81.5	13	10/12/17	TV1402
46/57/-	6.1	-/4.7/5.2	81.5	13	10/12/-	TV1403

(b)

FIG. 16.10
Diodos varactor Micrometris de la serie TV 1400: (a) desempeño típico; (b) características eléctricas.

de desempeño con ruido. Un Q alto dará por resultado una curva de alta selectividad y un rechazo de frecuencias asociado con el ruido. A un voltaje en inversa de 2 V y una frecuencia de operación típica de 10 MHz, el factor Q alcanza un nivel bastante alto de 140 y un nivel mínimo de 75. Observe la curva de Q contra el voltaje inverso a una frecuencia fija de 10 MHz. Se incrementa rápidamente con el voltaje en inversa porque la capacitancia total en la unión se reduce con dicho voltaje.

Algunas de las áreas de aplicación de alta frecuencia (definidas por los niveles mínimos de capacitancia) incluyen moduladores de FM, dispositivos de control automático de frecuencia, filtros pasobanda ajustables y amplificadores paramétricos.

Aplicación

En la figura 16.11, el diodo varactor se emplea en una red de sintonización. Es decir, la frecuencia de resonancia de la combinación LC en paralelo se define como $f_p = 1/2\pi\sqrt{L_2C'_T}$ (sistema de Q alto) con el nivel de $C'_T = C_T + C_C$ determinado por el potencial de polarización en inversa aplicado V_{DD}. El capacitor de acoplamiento C_C actúa como aislamiento entre el efecto de cortocircuito de L_2 y la polarización aplicada. Las frecuencias seleccionadas de la red sintonizada se dejan pasar entonces al amplificador de alta entrada para una amplificación posterior.




FIG. 16.11
Red de sintonización que emplea un diodo varactor.

16.4 DIODOS DE POTENCIA


Hay muchos diodos específicamente diseñados para manejar demandas de alta potencia y alta temperatura de algunas aplicaciones. El uso más frecuente de los diodos de potencia ocurre en el proceso de rectificación, en el cual las señales de ca (de valor promedio cero) se convierten en señales de valor promedio o de nivel de cd. Como observamos en el capítulo 2, cuando se utilizan en esta capacidad, los diodos normalmente se conocen como *rectificadores*.

La mayoría de los diodos de potencia se construyen con silicio por sus altos valores nominales de corriente, temperatura y PIV. Las altas demandas de corriente requieren que el área de la unión sea más grande para asegurarse de que haya una baja resistencia en directa en el diodo. Si la resistencia en directa fuera demasiado grande, las pérdidas I^2R serían excesivas. La capacidad de corriente de los diodos de potencia se puede incrementar colocando dos o más en paralelo y el valor nominal del PIV se puede incrementar conectándolos en serie.

En la figura 16.12a se muestran varios tipos de diodos de potencia y sus valores nominales. Las altas temperaturas producidas por la intensa corriente requieren, en muchos casos, que se utilicen disipadores de calor para abatir el calor del elemento. Algunos tipos de disipadores de calor disponibles se muestran en la figura 16.12b. Si no emplean disipadores de calor, se insertan diodos de clavija directamente en el chasis, los que a su vez actúan como disipadores de calor.



RECTIFICADORES IR
DE RECUPERACIÓN RÁPIDA
401 PDL (IZQUIERDO), 400 AMP
251 UL (DERECHO), 250 AMP
(a)



(b)

FIG. 16.12
Diodos de potencia y disipador de calor. (Cortesía de International Rectifier Corporation).

16.5 DIODOS TÚNEL

Leo Esaki presentó el diodo túnel en 1958. Sus características, mostradas en la figura 16.13, son diferentes de las de cualquier diodo hasta ahora analizado en que tiene una región de resistencia negativa. En esta región, un incremento del voltaje terminal reduce la corriente en el diodo.




FIG. 16.13

Características del diodo túnel.

El diodo túnel se fabrica dopando los materiales semiconductores que formarán la unión *p-n* a un nivel de 100 a varios miles de veces el de un diodo semiconductor típico. Esto reduce en gran medida la región de empobrecimiento, a una magnitud de 10^{-6} cm, o por lo general a aproximadamente $\frac{1}{100}$ del ancho de esta región en el caso de un diodo semiconductor. Esta delgada región de empobrecimiento, a través de la cual muchos portadores pueden "penetrar" en lugar de que intenten superarla, a bajos potenciales de polarización en directa es la responsable del pico que aparece en la curva de la figura 16.13. Para propósitos de comparación, la característica de un diodo semiconductor típico se superpone a la característica del diodo túnel de la figura 16.13.


Esta región de empobrecimiento reducida hace que los portadores la "penetren" a velocidades que exceden por mucho las disponibles con diodos convencionales. El diodo túnel se puede utilizar por consiguiente en aplicaciones de alta velocidad, como en computadoras, donde se desean tiempos de conmutación de nanosegundos o picosegundos.

Recuerde que en la sección 1.15 nos referimos a que un incremento del nivel de dopado reduce el potencial Zener. Observe el efecto de un muy alto nivel de dopado en esta región en la figura 6.13. Los materiales semiconductores más frecuentemente utilizados en la fabricación de diodos túnel son el germanio y el arseniuro de galio. La relación I_P/I_V es muy importante en aplicaciones de computadora. Para el germanio, en general es de 10:1 y para el arseniuro de galio es de cerca de 20:1.


La corriente pico I_P de un diodo túnel puede variar desde algunos microamperes hasta varios cientos. El voltaje pico, sin embargo, está limitado a unos 600 mV. Por esta razón, un VOM simple con un potencial de batería de cd interna de 1.5 puede dañar severamente un diodo túnel si se aplica de manera incorrecta.

El circuito equivalente de diodo túnel en la región de resistencia negativa se da en la figura 16.14, con los símbolos de más uso para diodos túnel. Los valores de los parámetros son típicos para unidades comerciales actuales. El inductor L_S se debe sobre todo a los conductores terminales. El resistor R_S se debe a los conductores, el contacto óhmico en la unión conductor-semiconductor, y a los materiales semiconductores mismos. La capacitancia C es la capacitancia de difusión en la unión y R es la resistencia negativa de la región. La resistencia negativa se utiliza en osciladores que describiremos más adelante.

El encapsulado o empaquetado de un diodo túnel plano de Advanced Semiconductor se muestra en la figura 16.15, mientras que los valores nominales máximos y características del dispositivo aparecen en la figura 16.16. Observe que existe un intervalo de valores pico para cada dispositivo, de modo que el proceso de diseño debe ser satisfactorio para el intervalo total de valores. No podemos decir qué valor pico resultará para un dispositivo particular. Este intervalo de valores es común para la mayoría de los diodos túnel, de modo que los diseñadores deben estar enterados de esta cuestión. Curiosamente, el voltaje en el valle se mantiene bastante constante a 0.13 V, el cual es de manera significativa menor que el voltaje de encendido típico de un diodo de silicio. Para esta serie de diodos, la resistencia negativa oscila entre -80 y -180 ohms, un intervalo bastante grande para este importante parámetro. Varios diodos túnel sólo estipulan un valor constante como -250 ohms para una serie particular.



(a)



(b)

FIG. 16.14
Diodo túnel: (a) circuito equivalente; (b) símbolos.




FIG. 16.15
Diodo túnel plano de Advanced Semiconductor.

Características eléctricas $T_C = 25°C$

Dispositivo	Símbolo	Condiciones de prueba	Mín	Típ	Máx	Unidades
ASTD1020	I_P		100		200	µA
ASTD2030			200		300	
ASTD3040			300		400	
ASTD1020	V_P				135	mV
ASTD2030					130	mV
ASTD3040					125	mV
ASTD1020	R_V	f = 10 GHz R_L = 10 kΩ		−180		Ω
ASTD2030		P_m = −20 dBm		−130		Ω
ASTD3040				−80		Ω
Todos	R_S	I = 10 mA f = 100 MHz		7		Ω

FIG. 16.16
Características eléctricas para el diodo túnel plano de Advanced Semiconductor de la figura 16.15.

Aunque el uso de los diodos túnel en sistemas de alta frecuencia actuales se ha detenido dramáticamente debido a la disponibilidad de técnicas de fabricación de dispositivos alternativos, su sencillez, linealidad, bajo consumo de potencia y confiabilidad, aseguran su continuidad de uso y aplicación.

En la figura 16.17, el voltaje de alimentación y la resistencia de carga seleccionados definen una recta de carga que corta las características del diodo túnel en tres puntos. Tenga en cuenta que sólo la red y las características del dispositivo determinan la recta de carga. Las intersecciones en *a* y *b* se conocen como puntos de operación *estables* por su característica de resistencia positiva. Es decir, en cualquiera de estos puntos de operación, una leve perturbación en la red no hará que ésta oscile o que cambie significativamente la ubicación del punto *Q*. Por ejemplo, si el punto de operación definido se encuentra en *b*, un leve aumento del voltaje de alimentación *E* moverá el punto de operación sobre la curva puesto que el voltaje a través del diodo se incrementará. Una vez que ha cesado la perturbación, el voltaje y la corriente asociada a través del diodo regresarán a los niveles definidos por el punto *Q* hacia *b*. El punto de operación definido por *c* es un punto *inestable* debido a un pequeño cambio en el voltaje o la corriente que llegue por el diodo moverán el punto *Q* hacia *a* o hacia *b*. Por ejemplo, el mínimo aumento de *E* incrementará el voltaje a través del diodo túnel por arriba de este nivel en *c*. En esta región, sin embargo, un aumento en V_T reducirá en I_T e incrementará aún más en V_T. Este nivel aumentado en V_T se reducirá de manera continua en I_T, y así sucesivamente. El resultado es un aumento en V_T y un cambio en I_T hasta que el punto de operación estable se fije en *b*. Una pequeña reducción del voltaje de alimentación establecería el punto de transición estable en el punto *a*. En otras palabras, el punto *c* se





FIG. 16.17
Diodo túnel y recta de carga resultante.


puede definir como el punto de operación que utiliza la técnica de la recta de carga, pero una vez que el sistema se energiza, con el tiempo se estabilizará en *a* o en *b*.

La disponibilidad de una región de resistencia negativa se puede aprovechar en el diseño de osciladores, redes de conmutación, generadores de pulsos y amplificadores.

Aplicaciones

En la figura 16.18a se muestra un *oscilador de resistencia negativa* construido con un diodo túnel. Los elementos de la red se seleccionan de modo que se establezca una recta de carga como la mostrada en la figura 16.18b. Observe que sólo la intersección de las características ocurre en la región de resistencia negativa inestable; no se define un punto de operación estable. Cuando se enciende la fuente, el voltaje terminal de ésta se incrementará desde 0 V hasta un valor final de *E* volts. Inicialmente, la corriente I_T se incrementará de 0 A a I_P, lo que hará que se





(c)

FIG. 16.18
Oscilador de resistencia negativa.

almacene energía en el inductor en forma de un campo magnético. Sin embargo, una vez que se llega a I_P, las características del diodo sugieren que ahora hay que reducir la corriente I_T con el incremento en el voltaje a través del diodo. Esto contradice el hecho de que

$$E = I_T R + I_T(-R_T)$$

y

$$E = \underbrace{I_T}_{\text{menor}}\underbrace{(R - R_T)}_{\text{menor}}$$

Si ambos elementos de la ecuación anterior se redujeran, sería imposible que el voltaje de alimentación alcanzara su valor establecido. Por consiguiente, para que la corriente I_T continúe elevándose, el punto de operación debe desplazarse del punto 1 al punto 2. Sin embargo, en el punto 2 el voltaje V_T saltó a un valor mayor que el voltaje aplicado (el punto 2 se encuentra a la derecha de cualquier punto sobre la recta de carga de la red). Para satisfacer la ley del voltajes de Kirchhoff, la polaridad del voltaje transitorio a través de la bobina debe invertirse y la corriente comienza a reducirse como se muestra de 2 a 3 en las características. Cuando V_T se reduce a V_V, las características indican que la corriente I_T comenzará a aumentar de nuevo. Esto es inaceptable, ya que V_T sigue siendo mayor que el voltaje aplicado y la bobina se descarga a través del circuito en serie. El punto de operación debe cambiar al punto 4 para permitir que I_T continúe reduciéndose. Sin embargo, una vez que llega al punto 4, los niveles de potencial son tales que la corriente en el túnel comienza a aumentar de nuevo desde 0 mA hasta I_P como se muestra en las características. El proceso se repetirá una y otra vez, sin asentarse en el punto de operación definido para la región inestable. El voltaje resultante a través del diodo túnel aparece en la figura 16.18c y continuará mientras la fuente de cd esté encendida. El resultado es una salida oscilatoria establecida por una fuente fija y un dispositivo con una característica de resistencia negativa. La forma de onda de la figura 16.18c se aplica extensamente en circuitos lógicos y de temporización de computadora.

También se puede utilizar un diodo túnel para generar un voltaje senoidal con sólo una fuente de cd y algunos elementos pasivos. En la figura 16.19a, el cierre del interruptor hará que el voltaje senoidal reduzca su amplitud con el tiempo. Según los elementos empleados, el lapso de tiempo puede ser desde casi instantáneo hasta un tiempo mensurable en minutos cuando se utilizan valores de parámetros típicos. Esta *amortiguación* de la salida oscilatoria (o disminución de la amplitud de onda) con el tiempo se debe a las características de disipación de los elementos resistivos. Al colocar un diodo túnel en serie con el circuito tanque como se muestra en la figura 16.19c, podemos hacer que la resistencia negativa del diodo túnel compense las características resistivas del circuito tanque, y que el resultado sea la respuesta *no amortiguada* que aparece en la misma figura. El diseño debe continuar para obtener una recta de carga que cortará las características sólo en la región de resistencia negativa. A todas luces, el generador senoidal de la figura 16.19 es una simple extensión del oscilador de pulsos de la figura 16.18 con un capacitor agregado para que se pueda dar un intercambio de energía entre el inductor y el capacitor durante las diversas fases del ciclo que se ilustra en la figura 16.18b.




FIG. 16.19
Oscilador senoidal.

16.6 FOTODIODOS

El interés en los dispositivos sensibles a la luz ha ido en aumento a un ritmo exponencial inusitado en años recientes. El nuevo campo de la *optoelectrónica* ha despertado un gran interés y ha sido objeto de mucha investigación y se están haciendo esfuerzos para mejorar sus niveles de eficiencia. Las fuentes luminosas constituyen una fuente única de energía. Ésta, transmitida como paquetes individuales llamados *fotones*, tiene un nivel directamente relacionado con la frecuencia de la onda luminosa viajera determinado por la siguiente ecuación:

$$\boxed{W = hf} \quad \text{joules} \tag{16.5}$$

donde h es la llamada constante de Planck y es igual a 6.624×10^{-34} joules por segundo. Claramente establece que, como h es una constante, la energía asociada con una onda de luz incidente está en relación directa con la frecuencia de ésta.

La frecuencia, a su vez, está relacionada directamente con la longitud de onda (distancia entre picos sucesivos) de la onda por la siguiente ecuación:

$$\boxed{\lambda = \frac{v}{f}} \tag{16.6}$$

donde λ = longitud de onda, en metros
v = velocidad de la luz, 3×10^8 m/s
f = frecuencia de la onda viajera, hertz

La longitud de onda normalmente se mide en angstroms (Å) o micrómetros (μm), donde

$$1\ \text{Å} = 10^{-10}\ \text{m} \qquad \text{y} \qquad 1\ \mu\text{m} = 10^{-6}\ \text{m}$$

La longitud de onda es importante porque determina el material que se tiene que utilizar en el dispositivo optoelectrónico. Las respuestas espectrales relativas del germanio, silicio y selenio se dan en la figura 16.20. Se incluye el espectro de luz visible junto con una indicación de la longitud de onda asociada con los diversos colores.

El número de electrones libres generados en cada material es proporcional a la *intensidad* de la luz incidente. La intensidad luminosa mide la cantidad de *flujo luminoso* que incide en un área




FIG. 16.20
Respuestas espectrales relativas para silicio, germanio y selenio, comparadas con las del ojo humano.

de superficie particular. Por lo común, el flujo luminoso se mide en *lúmenes* (lm) o watts. Las dos unidades están relacionadas por


$$1 \text{ lm} = 1.496 \times 10^{-10} \text{ W}$$

La intensidad luminosa se suele medir en lm/pie^2, candelas-pie (fc) o W/m^2, donde

$$1 \text{ lm/pie}^2 = 1 \text{ fc} = 1.609 \times 10^{-9} \text{ W/m}^2$$

El fotodiodo es un dispositivo de unión *p-n* semiconductor cuya región de operación se limita a la región de polarización en inversa. La configuración de polarización básica, la construcción y el símbolo del dispositivo aparecen en la figura 16.21.

Recuerde que en el capítulo 1 vimos que por lo común la corriente de saturación en inversa está limitada a algunos microamperes. Esto se debe sólo a los portadores minoritarios térmicamente generados en los materiales tipo *n* y *p*. La aplicación de luz a la unión hace que se transfiera energía de las ondas luminosas viajeras incidentes (en forma de fotones) a la estructura atómica, y el resultado es una cantidad incrementada de portadores minoritarios y un nivel incrementado de corriente en inversa. Esto se muestra con claridad en la figura 16.22 a diferentes






FIG. 16.21
Fotodiodo: (a) configuración de polarización y construcción básicas; (b) símbolo.




FIG. 16.22
Características de fotodiodo.

niveles de intensidad. La corriente *oscura* es la que se dará sin iluminación aplicada. Observe que la corriente sólo regresará a cero con una polarización aplicada positiva igual a V_T. Además, la figura 16.21 demuestra el uso de una lente para concentrar la luz en la región de la unión. En la figura 16.23 se muestran algunos diodos comerciales.

La separación casi igual entre las curvas con el mismo incremento del flujo luminoso revela que la corriente en inversa y el flujo luminoso están casi linealmente relacionados. En otras palabras, un aumento en la intensidad luminosa producirá un incremento similar de la corriente en inversa. En la figura 16.24 aparece una gráfica de los dos para demostrar esta relación lineal para un voltaje fijo V_λ de 20 V. Con una base relativa, podemos suponer que la corriente en inversa es en esencia cero sin luz incidente. Como los tiempos de levantamiento y caída (parámetros de cambio de estado) son muy pequeños para este dispositivo (en el intervalo de nanosegundos), puede utilizarse el dispositivo en aplicaciones de conteo o conmutación de alta velocidad. Volviendo a la figura 16.20, observamos que el Ge abarca un espectro más amplio de longitudes de onda que el Si. Esto lo convierte en un elemento adecuado para luz incidente en la región infrarroja provista por láseres y fuentes luminosas IR (infrarrojas), que pronto describiremos. Desde luego, el Ge tiene una corriente oscura más alta que el Si, pero también un nivel más alto de corriente en inversa. El nivel de corriente generado por la luz incidente en un fotodiodo no es adecuado para utilizarlo como control directo, pero se puede amplificar para este propósito.

Aplicaciones

En la figura 16.25, el fotodiodo se emplea en un sistema de alarma. La corriente en inversa I_λ continuará fluyendo mientras el rayo luminoso no se interrumpa. Si el rayo se interrumpe, I_λ se reduce a la corriente oscura y activa la alarma. En la figura 16.26 se utiliza un diodo para contar artículos sobre una banda transportadora. A medida que pasa cada artículo, el rayo luminoso se interrumpe, I_λ se reduce al nivel de corriente oscura y el contador aumenta en uno.




FIG. 16.23
Fotodiodos. (Cortesía EG&G VACTEC, Inc.).




FIG. 16.24
I_λ (μA) *contra* f_c *(a* $V_\lambda = 20$ *V) del fotodiodo de la figura 16.22.*




FIG. 16.25
Utilización de un fotodiodo en un sistema de alarma.

FIG. 16.26
Utilización de un fotodiodo en una operación de conteo.


16.7 CELDAS FOTOCONDUCTORAS

La celda fotoconductora es un dispositivo semiconductor de dos terminales cuya resistencia terminal varía (linealmente) con la intensidad de la luz incidente. Por razones obvias, con frecuencia se llama *dispositivo fotorresistivo*. En la figura 16.27 se ilustra la construcción típica de una celda fotoconductora junto con el símbolo gráfico más común.

Entre los materiales fotoconductores de uso más frecuente están el sulfuro de cadmio (CdS) y el seleniuro de cadmio (CdSe). La respuesta espectral pico ocurre a aproximadamente 5100 Å para CdS y a 6150 Å para CdSe (observe la figura 16.20). El tiempo de las unidades de CdS es alrededor de 100 ms y el de las celdas de CdSe es de 10 ms. La celda fotoconductora no tiene una unión como el fotodiodo. Una delgada capa del material conectada entre las terminales simplemente se expone a la energía luminosa incidente.

A medida que la iluminación que incide en el dispositivo se hace más intensa, el estado energético de un mayor número de electrones en la estructura también se incrementará debido a la disponibilidad incrementada de los paquetes de fotones de energía. El resultado es un número cada vez mayor de electrones "libres" en la estructura y la reducción de la resistencia terminal. La curva de sensibilidad de un dispositivo fotoconductor típico aparece en la figura 16.28. Observe la linealidad (cuando se traza utilizando una escala logarítmica) de la curva resultante y el gran cambio en la resistencia $(100\ \text{k}\Omega \rightarrow 100\ \Omega)$ para el cambio indicado de iluminación.

recubrimiento transparente sobre toda la superficie superior
1er. electrodo
2do. electrodo
base de cerámica
Material fotoconductor en la superficie superior
terminales de alambre
(a)



(b)

FIG. 16.27
Celda fotoconductora: (a) construcción; (b) símbolo.




FIG. 16.28
Características terminales de una celda fotoconductora.

Para ver la variedad de materiales disponibles en cada dispositivo, considere la celda fotoconductora de CdS (sulfuro de cadmio) descrita en la figura 16.29. Observe de nuevo la relación entre la temperatura y el tiempo de respuesta.

Aplicación

En la figura 16.30 aparece una aplicación bastante sencilla pero interesante del dispositivo. El propósito del sistema es mantener V_o a un nivel fijo aunque V_i puede fluctuar a partir de su valor nominal. Como se indica en la figura, la celda fotoconductora, el foco y el resistor forman parte de este sistema regulador. Si por cualquier razón la magnitud de V_i se reduce, la brillantez del foco también se reduce. La reducción de la iluminación aumenta la resistencia (R_λ) de la celda fotoconductora para mantener V_o a su nivel nominal como lo determina la regla del divisor de voltaje, es decir,

$$V_o = \frac{R_\lambda V_i}{R_\lambda + R_1} \qquad \textbf{(16.7)}$$

Variación de la conductancia con la temperatura y la luz

Candelas-pie	*0.01*	*0.1*	*1.0*	*10*	*100*
Temperatura	*% de conductancia*				
−25°C	103	104	104	102	106
0	98	102	102	100	103
25°C	100	100	100	100	100
50°C	98	102	103	104	99
75°C	90	106	108	109	104

Tiempo de respuesta contra luz

Candelas-pie	*0.01*	*0.1*	*1.0*	*10*	*100*
Levantamiento (segundos)	0.5	0.095	0.022	0.005	0.002
Reducción gradual (segundos)	0.125	0.021	0.005	0.002	0.001

FIG. 16.29
Características de una celda fotoconductora de CdS Claires. (Cortesía de Claires Electronics.).




FIG. 16.30
Regulador de voltaje que emplea una celda fotoconductora.

16.8 EMISORES INFRARROJOS

Los diodos emisores infrarrojos son dispositivos de arseniuro de galio de estado sólido que emiten un rayo de flujo radiante cuando se polarizan en directa. La construcción básica del dispositivo se muestra en la figura 16.31. Cuando la unión se polariza en directa, los electrones de la región *n* se recombinan con huecos excedentes del material *p* en una región de recombinación diseñada en especial y situada entre los materiales *p* y *n*. Durante este proceso de recombinación, el dispositivo irradia energía en forma de fotones. Los fotones generados se reabsorben en la estructura o abandonan la superficie del dispositivo como energía radiante, como se muestra en la figura 16.31.

FIG. 16.31
Estructura general de un diodo emisor IR semiconductor. (Cortesía de RCA Solid State Division.)

www.elsolucionario.net

El flujo radiante en miliwatts contra la corriente en directa de cd de un dispositivo típico aparece en la figura 16.32. Observe la relación casi lineal entre los dos. En la figura 16.33 se da un patrón interesante para tales dispositivos. Observe el patrón muy angosto para los dispositivos con un sistema de alineación interna. Un dispositivo como ese aparece en la figura 16.34, con su construcción interna y símbolo gráfico. Algunas áreas de aplicación de dichos dispositivos incluyen lectores de tarjetas y cintas de papel; codificadores de haces de luz, sistemas de transmisión de datos y alarmas contra intrusos.




FIG. 16.32
Flujo radiante típico contra corriente de cd en directa para un diodo emisor IR. (Cortesía de RCA Solid State Division.)




FIG. 16.33
Patrones de intensidad radiante típicos de diodos emisores infrarrojos RCA. (Cortesía de RCA Solid State Division.)






FIG. 16.34
Diodo emisor infrarrojo RCA: (a) construcción; (b) fotografía), (c) símbolo. (Cortesía de RCA Solid State Division.)

16.9 PANTALLAS DE CRISTAL LÍQUIDO

La pantalla de cristal líquido (LCD) tiene la clara ventaja de tener un requerimiento de potencia más bajo que el de los LED, por lo general del orden de microwatts para la pantalla, comparado con el de miliwatts para los LED. Sin embargo, requiere una fuente luminosa interna y está limitada a un intervalo de temperatura de 0°C a 60°C. Su duración es un área de preocupación porque las LCD se degradan químicamente. Los tipos de unidad de mayor interés son las unidades de efecto de campo y las de dispersión dinámica. Analizaremos cada una a detalle en esta sección.

Un cristal líquido es un material (en general orgánico en el caso de los LCD) que fluye como un líquido pero cuya estructura molecular tiene algunas propiedades normalmente asociadas con los sólidos. Para unidades de dispersión de luz, el mayor interés radica en el *cristal líquido nemático*, cuya estructura se muestra en la figura 16.35. Las moléculas individuales tienen la apariencia que se muestra en la figura. La superficie conductora de óxido de indio es transparente, y en la condición mostrada en la figura, la luz incidente simplemente pasará a través y la estructura del cristal líquido parecerá transparente. Si se aplica un voltaje (para unidades comerciales, el nivel de umbral suele estar entre 6 V y 20 V) a través de las superficies conductoras, como se muestra en la figura 16.36, la configuración molecular se altera, con el resultado de que se establecen regiones con diferentes índices de refracción. Por consiguiente, la luz incidente se refleja en diferentes direcciones en la superficie de contacto entre las regiones de diferentes índices de refracción (situación conocida como *dispersión dinámica,* estudiada por primera vez por RCA en 1968), con el resultado de que la luz dispersada tiene la apariencia de un cristal opaco. Observe en la figura 16.36 que la apariencia opaca ocurre sólo donde las superficies conductoras se oponen entre sí; las áreas restantes permanecen translúcidas.




FIG. 16.35
Cristal líquido nemático sin polarización aplicada.




FIG. 16.36
Cristal líquido nemático con polarización aplicada.




FIG. 16.37
LCD de efecto de campo transmisora sin polarización aplicada.

Un número en la pantalla LCD puede tener la apariencia segmentada que se muestra en la figura 16.37. En realidad, el área negra es una superficie conductora transparente conectada por debajo a las terminales para control externo. Se colocan dos máscaras similares en lados opuestos de una gruesa capa sellada de cristal líquido. Si se requiriera el número 2, se energizarían las terminales 8, 7, 3, 4 y 5, y sólo dichas regiones aparecerían opacas, en tanto que las demás áreas permanecerían transparentes.

Como ya antes indicamos, la LCD no genera su propia luz, sino que depende de una fuente interna o externa. En condiciones de oscuridad, se requeriría que la unidad contara con su propia fuente luminosa interna, o por detrás o al lado de la LCD. Durante el día, o en áreas iluminadas, para obtener una máxima intensidad se puede colocar un reflector detrás de la LCD que refleje la luz trasera a través de la pantalla. Para operación óptima, los fabricantes de relojes utilizan una combinación de los modos transmisor (fuente luminosa propia) y reflejante, llamada operación *transreflejante.*




FIG. 16.38
LCD de efecto de campo transmisora sin polarización aplicada.

La LCD de *efecto de campo* o *trensada nemática* tiene la misma apariencia segmentada y la delgada capa de cristal líquido encapsulada, aunque su modo de operación es muy diferente. Semejante a la LCD de dispersión dinámica, la LCD de efecto de campo puede operar en el modo reflejante o de transmisor con una fuente interna. La pantalla transmisora aparece en la figura 16.38. La fuente de luz interna está a la derecha, y el observador a la izquierda. Esta figura es notablemente diferente de la figura 16.35 en que se utiliza un *polarizador de luz*. Sólo el componente vertical de la luz entrante a la derecha puede pasar a través del polarizador de luz vertical a la derecha. En la LCD de efecto de campo, o la superficie conductora transparente del lado derecho está químicamente grabada, o tiene una película orgánica aplicada para orientar las moléculas en el cristal líquido en el plano vertical, paralelo a la pared de la celda. Observe las varillas a la extrema derecha del cristal líquido. La superficie conductora opuesta también se trata para garantizar que las moléculas estén desfasadas 90° en la dirección mostrada (horizontal) pero que se mantengan paralelas a la pared de la celda. Entre las dos paredes del cristal líquido hay un desplazamiento general de una polarización a la otra, como se muestra en la figura. El polarizador de luz del lado izquierdo también sólo permite el paso de la luz incidente de polarización vertical. Si no se aplica voltaje a las superficies conductoras, la luz verticalmente polarizada entra a la región de cristal líquido y sigue la deflexión de 90° de la estructura molecular. Su polarización horizontal en el polarizador de luz del lado izquierdo no la deja pasar y el observador ve un patrón oscuro en toda la pantalla. Cuando se aplica un voltaje de umbral (para unidades comerciales de 2 V a 8 V), las moléculas en forma de varilla se alinean con el campo (perpendiculares a la pared) y la luz pasa directa sin la desviación de 90°. La luz que incide de manera vertical puede pasar entonces en forma directa a través de la segunda pantalla polarizada verticalmente y el observador ve un área iluminada. Mediante la excitación correcta de los segmentos de cada dígito, el patrón aparecerá como se muestra en la figura 16.39. La figura 16.40 muestra la LCD de efecto de campo reflejante. En este caso, la luz polarizada horizontalmente a la extrema izquierda se topa con un filtro polarizado de la misma manera y pasa a través



FIG. 16.39
LCD tipo reflectora. (Cortesía de RCA Solid State Division.).




FIG. 16.40
LCD de efecto de campo reflectora sin polarización aplicada.



FIG. 16.41
LCD tipo transmisora. (Cortesía de RCA Solid State Division.)

del reflector, donde se refleja de vuelta al cristal líquido, se desvía hacia la otra polarización vertical y vuelve al observador. Si no se aplica voltaje, la pantalla aparece iluminada del todo. La aplicación de un voltaje produce una luz que incide de manera vertical, la cual se topa con un filtro horizontalmente polarizado a la izquierda, a través del cual no podrá pasar y, por lo tanto, se reflejará. En el cristal resulta un área oscura, y en la figura 16.41 aparece el patrón mostrado.

En general, las LCD de efecto de campo se utilizan cuando una fuente de energía es un factor primordial (por ejemplo, en relojes, instrumentos portátiles, etc.) puesto que absorben mucha menos potencia que los tipos de dispersión de luz –en el intervalo de microwatts comparado con el de bajos miliwatts–. En general, el costo para unidades de efecto de campo es más alto y su altura se limita a unas dos pulgadas, en tanto que hay unidades dispersoras de luz disponibles hasta en ocho pulgadas de altura.

Una consideración adicional sobre las pantallas es el tiempo de encendido y apagado. Las LCD son característicamente mucho más lentas que los LED. En general, los tiempos de respuesta de las LCD varía entre 100 y 300 ms, mientras que hay algunos LED con tiempos de respuesta de menos de 100 ns. Sin embargo, existen numerosas aplicaciones, como en relojes, donde la diferencia entre 100 ns y 100 ms ($\frac{1}{10}$ de segunda) es de mínima consecuencia. En aplicaciones como esas, la demanda de potencia más baja de las LCD es una característica muy atractiva. La duración de las unidades de LCD se sigue incrementando hasta más allá del límite de más de 10,000 horas. Como el color generado por unidades de LCD depende de la fuente luminosa, hay una mayor opción de variedad en colores.

16.10 CELDAS SOLARES

En años recientes se ha estado incrementando el interés en la celda solar como fuente alternativa de energía. Cuando consideramos que la densidad de potencia recibida del sol al nivel del mar es aproximadamente de 100 mW/cm^2 (1 kW/m^2), ciertamente es una fuente de energía que requiere más investigación y desarrollo para incrementar al máximo la eficiencia de conversión de energía solar en energía eléctrica.




FIG. 16.42
Celda solar: (a) sección transversal; (b) vista superior.

La construcción básica de una celda solar de unión *p-n* de silicio se muestra en la figura 16.42. Como aparece en la vista superior, se procura en la medida de lo posible que el área de la superficie perpendicular al sol sea la máxima. Observe también que el conductor metálico conectado al material tipo *p* y el espesor del material tipo *p* garantizan que llegue a la unión la máxima cantidad de fotones de energía luminosa. Un fotón de energía luminosa en esta región puede chocar con un electrón de valencia e impartirle suficiente energía para que abandone el átomo padre. El resultado es una generación de electrones y huecos libres. Este fenómeno ocurrirá a ambos lados de la unión. En el material tipo *p*, los electrones recién generados son portadores minoritarios y se moverán con cierta libertad a través de la unión como se explicó para la unión *p-n* básica sin polarización aplicada. El mismo planteamiento es válido para los huecos generados en el material tipo *n*. El resultado es un incremento del flujo de portadores minoritarios, cuya dirección se opone a la corriente en directa convencional de una unión *p-n*. Este aumento de la corriente en inversa se muestra en la figura 16.43. Como $V = 0$ en cualquier lugar del eje vertical y representa una condición de cortocircuito, la corriente en esta intersección se llama *corriente de cortocircuito* y se representa por medio de la notación I_{SC}. En condiciones




FIG. 16.43
Corriente en cortocircuito y voltaje de circuito abierto contra la intensidad de la luz para una celda solar.




FIG. 16.44
VOC e ISC contra iluminación para una celda solar.

de circuito abierto ($i_d = 0$), se obtendrá el voltaje *fotovoltaico* V_{OC}. Éste es una función logarítmica de la iluminación, como se muestra en la figura 16.44. V_{OC} es el voltaje terminal de una batería en condiciones sin carga (circuito abierto). Observe, sin embargo, en la misma figura, que la corriente en cortocircuito es una función lineal de la iluminación. Es decir, se duplicará con el mismo incremento de la iluminación (f_{C_1} y $2f_{C_1}$ en la figura 16.44) mientras el cambio en V_{OC} es menor para esta región. El incremento más importante de V_{OC} ocurre para incrementos de menor nivel de la iluminación. Al final, un incremento adicional de la iluminación tendrá muy poco efecto en V_{OC}, aunque I_{SC} se incrementará, lo que hará que las capacidades de potencia aumenten.

El selenio y el silicio son los materiales que más se usan para celdas solares, aunque también se utilizan el arseniuro de galio, el arseniuro de indio y sulfuro de cadmio, entre otros. La longitud de onda de la luz incidente afectará la respuesta de la unión *p-n* a los fotones incidentes. Observe en la figura 16.45 el parecido tan cercano de la curva de respuesta de la celda de selenio a la del ojo. Esta característica ha encontrado una extensa aplicación en equipo fotográfico como medidores de exposición y diafragmas de exposición automáticas. El silicio también traslapa el espectro visible, aunque su valor pico ocurre a la longitud de onda de 0.8 μm (8000 Å), la cual ocurre en la región infrarroja. En general, el silicio tiene una eficiencia de conversión más alta, una mayor estabilidad, y es menos propenso a la fatiga. Ambos materiales tienen excelentes características de temperatura. Es decir, pueden soportar temperaturas extremas altas y bajas sin una reducción significativa de su eficiencia. En la figura 16.46 aparecen celdas solares típicas junto con sus características.






FIG. 16.45
Respuesta espectral de Se, Si y del ojo humano.



Número de parte	Área activa	Voltaje de prueba	Corriente mínima al voltaje de prueba
3013	0.032 pulg^2 (0.21 cm^2)	0.4V	4.2 mA
3064	0.325 pulg^2 (2.1 cm^2)	2V	8.4 mA

FIG. 16.46
Celdas solares típicas y sus características eléctricas. (Cortesía e EG&G VARTEC, Inc.)






FIG. 16.47
Configuración de cuatro celdas de Rectifier International: (a) apariencia; (b) características. (Cortesía de International Rectifier Corporation.)

En la figura 16.47 aparece una innovación muy reciente en el uso de celdas solares. La conexión en serie de celdas solares permite un voltaje mayor que el de un solo elemento. El rendimiento de una conexión típica de cuatro celdas aparece en la misma figura. Con una corriente de alrededor de 2.6 mA, el voltaje de salida es de cerca de 1.6 V y la potencia de salida es de 4.16 mW. Se incluye el diodo de barrera Schottky para impedir que la corriente de la batería se escape a través del convertidor de potencia. Es decir, la resistencia del diodo Schottky es tan alta para la carga que fluye a través del convertidor de potencia (de + a −) que aparecerá como circuito abierto para la batería recargable y no absorberá corriente de ella.

La Lockheed Missiles and Space Company desarrolló un ala extensa con paneles de celdas solares para el transbordador especial. El ala mide 13.5 pies por 105 pies extendida y contendrá 41 paneles, cada uno con 3060 celdas solares de silicio. El ala genera un total de 12.5 kW de energía eléctrica.

La salida de potencia eléctrica dividida entre la potencia proporcionada por la fuente luminosa determina la eficiencia de operación. Es decir,

$$\eta = \frac{P_{o(\text{eléctrica})}}{P_{i(\text{energía luminosa})}} \times 100\% = \frac{P_{\text{máx(dispositivos)}}}{(\text{área en cm}^2)(100\ \text{mW/cm}^2)} \times 100\% \qquad \textbf{(16.8)}$$

Los niveles típicos de eficiencia varían de 10% a 40%; un nivel que debe mejorar si persiste el interés actual. En la figura 16.48 aparece un conjunto típico de características de salida de las celdas solares de silicio 10% eficientes con un área activa de 1 cm^2. Observe el lugar geométrico de la potencia óptima y el incremento casi lineal de la corriente de salida con el flujo luminoso para un voltaje fijo.




FIG. 16.48
Características de salida típicas para celdas solares de silicio con una eficiencia de 10% y un área activa de 1 cm^2. La temperatura de la celda es de 30°C.

16.11 TERMISTORES

El termistor, como su nombre lo dice, es un resistor sensible a la temperatura; es decir, su resistencia terminal está relacionada con su temperatura corporal. No es un dispositivo de unión y está construido de germanio, silicio o de una mezcla de óxidos de cobalto, níquel, estroncio o manganeso. El compuesto empleado determina si el coeficiente de temperatura del dispositivo es positivo o negativo.

Las características de un termistor típico con coeficiente de temperatura negativo se muestran en la figura 16.49, la cual también muestra el símbolo que se utiliza para el dispositivo. Observe en particular que a temperatura ambiente (20°C) la resistencia del termistor es aproximadamente




FIG. 16.49
Termistor: (a) conjunto de características típicas; (b) símbolo.

de 5000 Ω, mientras que a 100°C (212°F) la resistencia se reduce a 100 Ω. Un margen de temperatura de 80°C, por consiguiente, produce un cambio de 50:1 en la resistencia. Por lo general, este cambio es de 3% a 5% por grado de cambio en la temperatura. Fundamentalmente existen dos formas de cambiar la temperatura del dispositivo de manera interna y externa. Un simple cambio en la corriente a través del dispositivo cambiará la temperatura interna. Un pequeño voltaje aplicado producirá una corriente demasiado pequeña como para elevar la temperatura corporal del elemento por arriba de la temperatura ambiente. En esta región, como se muestra en la figura 16.50, el termistor actuará como un resistor y tiene un coeficiente de temperatura positivo. Sin embargo, al aumentar la corriente, la temperatura se elevará al punto en que aparecerá el coeficiente de temperatura negativo como se muestra en la figura 16.50. El hecho de que la velocidad del flujo interno puede afectar la resistencia del dispositivo, permite una amplia variedad de aplicaciones en técnicas de control y medición, y otras más. Un cambio externo requiere que cambie la temperatura del medio ambiente o que el dispositivo se sumerja en una solución caliente o fría.




FIG. 16.50
Características de voltaje-corriente de estado continuo de un termistor Honeywell-Fenwall.

Algunas de la técnicas de encapsulado de más aceptación para termistores sensores estadounidenses se muestran en la figura 16.51. El sensor de la figura 16.51(a) tiene un alto factor de estabilidad y es resistente y muy preciso en aplicaciones que van desde el laboratorio hasta condiciones ambientales severas. Los termistores de potencia de la figura 16.51(b) tienen la capacidad única de contener cualquier oleada de corriente a un nivel aceptable hasta que los capacitores se carguen. La resistencia del dispositivo se reducirá entonces a un nivel en el que la reducción a través del dispositivo sea insignificante. Pueden manejar corrientes hasta de 20 A con una resistencia tan baja como 1 ohm. El termistor encapsulado en cristal de la figura 16.51(c) es de tamaño pequeño, muy resistente y muy estable y se le puede utilizar a temperaturas hasta de 300°C. El termistor tipo cuenta de la figura 16.51(d) también es muy pequeño, muy preciso y estable, y de respuesta térmica rápida. El termistor de “chip” de la figura 16.51(e) está diseñado para usarse en sustratos híbridos, circuitos integrados o en tarjetas de circuito impreso.




FIG. 16.51
Varios tipos de encapsulados para termistores sensores estadounidenses.

Aplicación

En la figura 16.52 aparece un sencillo circuito indicador de temperatura. Cualquier aumento en la temperatura del medio ambiente reducirá la resistencia del termistor y aumentará la corriente I_T. Un incremento de I_T elevará la deflexión del movimiento, el que cuando se calibra de manera correcta indicará con precisión la temperatura más alta. Se agregó la resistencia variable para propósitos de calibración.




FIG. 16.52
Circuito indicador de temperatura.

16.12 RESUMEN

Conclusiones y conceptos importantes

1. El diodo Schottky (portador caliente) tiene un **voltaje de umbral más bajo** (aproximadamente de 0.2 V), una **corriente de saturación en inversa mayor** y un **voltaje inverso pico (PIV) menor** que la variedad de unión *p-n*. También se puede utilizar a altas frecuencias por el reducido tiempo de recuperación en inversa.
2. El diodo varactor (varicap) tiene una **capacitancia de transición** sensible al potencial de polarización en inversa aplicado que alcanza su valor máximo a 0 V y que **se reduce exponencialmente** a medida que se incrementan los potenciales de polarización en inversa.
3. La **capacidad de corriente** de los diodos de potencia se incrementa si se colocan dos o más en **paralelo** y se puede aumentar el **valor nominal del PIV** si se conectan los diodos en serie.
4. El chasis mismo puede funcionar como **disipador de calor** para los diodos de potencia.
5. Los **diodos túnel** se diferencian en que tienen una **región de resistencia negativa** a niveles de voltaje menores que el voltaje de umbral de unión *p-n* típica. Esta característica es particularmente útil en osciladores para establecer una forma de onda oscilante con una fuente de alimentación de cd conmutada. Debido a su región de empobrecimiento reducida, también se le considera como un **dispositivo de alta frecuencia** en aplicaciones donde se requieren tiempos de conmutación de nanosegundos o picosegundos.
6. La región de operación para los **fotodiodos** ocurre en la **región de polarización en inversa**. La corriente resultante en el diodo se incrementa casi **linealmente** con un aumento de la luz incidente. La **longitud de onda** de la luz incidente determina qué material tendrá la mejor respuesta; el selenio tiene una buena semejanza con el ojo humano y el silicio es mejor para la luz incidente de longitudes de onda mayores.
7. Una celda fotoconductora es aquella cuya resistencia terminal se **reduce exponencialmente** con un **incremento de la luz incidente**.
8. Un **diodo emisor infrarrojo** emite un haz de flujo radiante cuando **se polariza en directa**. La intensidad del flujo emitido está **casi linealmente relacionada** con la corriente en directa de cd que fluye a través del dispositivo.
9. Las **LCD** tienen un **nivel de absorción de potencia más bajo** que los LED, pero su duración es mucho **más corta** y requieren una **fuente luminosa interna o externa**.
10. La **celda solar** es capaz de convertir energía luminosa en forma de fotones en energía eléctrica en la forma de una diferencia de potencial o **voltaje**. El voltaje terminal **inicialmente se incrementará de inmediato** con la aplicación de luz, pero luego el aumento ocurrirá a un **ritmo cada vez más lento**. En otras palabras, el voltaje terminal alcanzará un **nivel de saturación** en algún punto donde cualquier incremento adicional de la luz incidente tendrá un efecto mínimo en la magnitud del voltaje terminal.

11. Un **termistor** puede tener regiones con **coeficientes de temperatura positivos o negativos** determinados por el material de que esté hecho o por la temperatura del material. El cambio de temperatura puede deberse a **efectos internos** como los provocados por la corriente que fluye a través del termistor o por **efectos externos** de calentamiento o enfriamiento.

Ecuaciones:

Diodo varactor:

$$C_T(V_R) = \frac{C(0)}{(1 + |V_R/V_T|)^n}$$

donde

$$n = 1/2 \text{ unión de aleación}$$
$$n = 1/3 \text{ unión difundida}$$

$$TC_C = \frac{\Delta C}{C_0(T_1 - T_0)} \times 100\% \qquad \%/°\text{C}$$

Fotodiodos:

$$\lambda = \frac{v}{f} = \frac{3 \times 10^8 \text{ m/s}}{f}$$

$$1\text{Å} = 10^{-10}\text{ m} \qquad \text{y} \qquad 1\text{ lm} = 1.496 \times 10^{-10}\text{ W}$$

$$1\text{ fc} = 1\text{ lm/pie}^2 = 1.609 \times 10^{-9}\text{ W/m}^2$$

Celdas solares:

$$\eta = \frac{P_{o(\text{eléctrica})}}{P_{i(\text{energía luminosa})}} \times 100\%$$
$$= \frac{P_{\text{máx(dispositivo)}}}{(\text{área en cm}^2)(100\text{ mW/cm}^2)} \times 100\%$$

PROBLEMAS

Nota: Los asteriscos indican los problemas más difíciles.

16.2 Diodos de barrera Schottky (portadores calientes)

1. **a.** Describa con sus propias palabras en qué forma la construcción del diodo portador caliente es significativamente distinto del diodo semiconductor convencional.
   b. Describa, además, su modo de operación.
2. **a.** Consulte la figura 16.2. Compare las resistencias dinámicas de los diodos en las regiones de polarización en directa.
   b. ¿Cómo se comparan los niveles de *Is* y V_Z?
3. Con los datos de la figura 16.5, calcule la corriente de fuga en inversa a una temperatura de 50°C. Suponga una relación lineal entre las dos cantidades.
4. (a) Con las características eléctricas de la figura 16.5, determine la reactancia del capacitor a una frecuencia de 1 MHz y un voltaje en inversa de 1 V. (b) Encuentre la resistencia de cd en directa del diodo a 10 mA.

*5. Con los datos de la figura 16.6(a), ¿a qué temperatura se redujo el nivel de disipación de potencia a la mitad de su valor máximo?

*6. A partir de la figura 16.6(b) ¿cuál es la caída de voltaje en una corriente de 10 mA y a una temperatura de 25°C? ¿Cuál es la caída de voltaje con 10 mA si la temperatura se eleva al punto de ebullición del agua (100°C)? Suponga una relación lineal entre los niveles de temperatura y la caída de voltaje en directa. ¿Cuál es el efecto de incrementar la temperatura en el voltaje de encendido?

16.3 Diodos varactores (Varicap)

7. **a.** Determine la capacitancia de transición de un diodo varicap de unión difundida a un potencial en inversa de 4.2 V si $C(0) = 80$ pF y $V_r = 0.7$ V.
   b. Con la información de la parte (a) determine la constante K en la ecuación (16.2).
8. **a.** Para un diodo varicap cuyas características son las de la figura 16.7, determine la diferencia en capacitancia entre los potenciales de polarización en inversa de -3 V y -12 V.
   b. Determine la velocidad de cambio incremental ($\Delta C/\Delta V_r$) a $V = -8$ V. ¿Cómo se compara este valor con el cambio incremental determinado a -2 V?

*9. Con la figura 16.10(a), determine la capacitancia total a un potencial en inversa de 1 V y 8 V y encuentre la relación de sintonización entre estos dos niveles. ¿Cómo se compara con la relación de sintonización para la relación entre los potenciales de polarización en inversa de 1.25 V y 7 V?

10. A un potencial de polarización en inversa de 4 V, determine la capacitancia total para el varactor de la figura 16.10(a) y calcule el valor de Q a partir de $Q = 1/(2\pi f R_s C_t)$ con una frecuencia de 10 MHz y $R_s = 3\ \Omega$. Compare con el valor de Q determinado a partir de la gráfica de la figura 16.10(a).

11. Determine T_1 para un diodo varactor si $C_0 = 22$ pF, $TC_C = 0.02\%/°C$, y $\Delta C = 0.11$ pF debido a un incremento de temperatura por arriba de $T_0 = 25°C$.

12. ¿Qué región de V_R parecería que experimentará el cambio máximo en capacitancia cuando cambie el voltaje en inversa para el diodo de la figura 16.10? Tenga en cuenta que es una escala logarítmica. Después, en esta región, determine la relación del cambio en capacitancia para el cambio en el voltaje.

*13. Con los datos de la figura 16.10(a), compare los niveles de Q a un potencial de polarización en inversa de 1 V y 10 V. ¿Cuál es la relación entre los dos? Si la frecuencia resonante es de 10 MHz, ¿cuál es el ancho de banda para cada voltaje de polarización? Compare los anchos de banda obtenidos y su relación con la relación de los niveles de Q.

16.4 Diodos de potencia

14. Consulte el libro de datos de un fabricante y compare las características generales de un dispositivo de alta potencia (>10 A) con una unidad de baja potencia (<100 mA). ¿Cambian significativamente los datos y las características provistas? ¿Por qué?

16.5 Diodos túnel

15. ¿Cuáles son las diferencias esenciales entre un diodo de unión semiconductor y un diodo túnel?

*16. Observe en el circuito equivalente de la figura 16.14 que el capacitor aparece en paralelo con la resistencia negativa. Determine la reactancia del capacitor a 1 MHz y a 100 MHz si $C = 5$ pF, y determine la impedancia total de la combinación en paralelo (con $R = -152\ \Omega$) en cada frecuencia. ¿Es la amplitud de la reactancia inductiva algo por lo que haya que preocuparse a cualquiera de estas frecuencias si $L_s = 6$ nH?

*17. ¿Por qué cree que el valor nominal de la corriente en inversa máxima para el diodo túnel puede ser mayor que el valor nominal de la corriente en directa? (*Sugerencia:* Observe las características y considere el valor nominal de la potencia.)

18. Determine la resistencia negativa para el diodo túnel de la figura 16.13 entre $V_T = 0.1$ V y $V_T = 0.3$ V.

19. Determine los puntos de operación estables para la red de la figura 16.17 si $E = 2$ V, $R = 0.39\ k\Omega$, y se emplea el diodo túnel de la figura 16.13. Use valores típicos de la tabla 16.1.

*20. Para $E = 0.5$ V y $R = 51\ \Omega$, trace v_T para la red de la figura 16.18 y el diodo túnel de la figura 16.13.

21. Determine la frecuencia de oscilación para la red de la figura 16.19 si $L = 5$ mH, $R_1 = 10\ \Omega$, y $C = 1\ \mu F$

16.6 Fotodiodos

22. Determine la energía asociada con los fotones de luz verde si la longitud de onda es de 5000 Å. Dé su respuesta en joules y electrónvolts (eV).

23. a. Si recurrimos a la figura 16.20, ¿cuáles parecerían ser las frecuencias asociadas con los límites superior e inferior del espectro visible?
 b. ¿Cuál es la longitud de onda, en micrómetros, asociada con la respuesta relativa pico del silicio?
 c. Si definimos el ancho de banda de la respuesta espectral de cada material para que ocurra a 70% del nivel pico, ¿cuál es el ancho de banda del silicio?

24. Con los datos de la figura 16.22, determine I_λ si $V_\lambda = 30$ V y la intensidad la luz es de $4 \times 10^{-9}\ W/m^2$.

25. a. ¿Cuál material de la figura 16.20 parecería que responderá mejor a las fuentes luminosas amarilla, roja, verde e infrarroja (menor que 11,000 Å)?
 b. A una frecuencia de 0.5×10^{15} Hz, ¿qué color tiene la máxima respuesta en el espectro?

*26. Determine la caída de voltaje a través del resistor de la figura 16.21 si el flujo incidente es de 3000 fc, $V_\lambda = 25$ V, y $R = 100\ k\Omega$. Use las características de la figura 16.22.

16.7 Celdas fotoconductoras

*27. ¿Cuál es la velocidad aproximada del cambio de resistencia con la iluminación de una celda fotoconductora con las características de la figura 16.28 para los intervalos (a) $0.1 \rightarrow 1\ k\Omega$, (b) $1 \rightarrow 10\ k\Omega$, y (c) $10 \rightarrow 100\ k\Omega$? (Observe que ésta es una escala logarítmica.) ¿Qué región tiene la velocidad de cambio máxima en resistencia con la iluminación?

28. ¿Qué es la “corriente oscura” de un fotodiodo?

29. Si la iluminación sobre el diodo fotoconductor de la figura 16.30 es de 10 fc, determine la magnitud de V_i para establecer 6 V a través de la celda si R_1 es igual a 5 kΩ. Use las características de la figura 16.28.

***30.** Con los datos de la figura 16.29, trace una curva de porcentaje de conductancia contra temperatura para 0.01, 1.0 y 100 fc. ¿Hay algunos efectos notables?

***31.** **a.** Trace una curva de tiempo de elevación contra iluminación con los datos de la figura 16.29.
b. Repita la parte (a) para el tiempo de reducción gradual.
c. Exponga cualesquier efectos notables de la iluminación en las partes (a) y (b).

32. ¿A qué colores es más sensible la unidad de CdS de la figura 16.29?

16.8 Emisores infrarrojos

33. **a.** Determine el flujo radiante en una corriente de cd en directa de 70 mA para el dispositivo de la figura 16.32.
b. Determine el flujo radiante en lúmenes en una corriente de cd en directa de 45 mA.

***34.** **a.** A partir de la figura 16.33, determine la intensidad radiante relativa a un ángulo de 25° para un paquete con una ventana de cristal plana.
b. Trace la gráfica de una curva de intensidad radiante relativa contra grados para el paquete plano.

***35.** Si se aplican 60 mA de corriente cd en directa a un emisor infrarrojo SG1010A, ¿cuál será el flujo radiante incidente en lúmenes a 5° del centro si el paquete tiene un sistema de alineación interno? Remítase a las figuras 16.32 y 16.33.

16.9 Pantallas de cristal líquido

36. Con los datos de la figura 16.37, ¿qué terminales deben ser energizadas para que aparezca en la pantalla el número 7?

37. Con sus propias palabras, describa la operación básica de una LCD.

38. Discuta las diferencias relativas en el modo de operación entre una pantalla de LED y una de LCD.

39. ¿Cuáles son las ventajas y desventajas relativas de una pantalla de cristal líquido comparadas con una pantalla de diodo emisor de luz?

16.10 Celdas solares

40. Una celda solar de 1 cm por 2 cm tiene una eficiencia de conversión de 9%. Determine el valor nominal de potencia máxima del dispositivo.

***41.** Si el producto $V_{OC}\,I_{SC}$ determina el valor nominal de potencia en una celda solar a una escala aproximada, ¿es la velocidad de incremento máxima obtenida a bajos o altos niveles de iluminación? Explique su razonamiento.

42. **a.** Si recurrimos a la figura 16.48, ¿qué densidad de potencia se requiere para establecer una corriente de 24 mA con un voltaje de salida de 0.25 V?
b. ¿Por qué 100 mW/cm^2 es la densidad de potencia máxima en la figura 16.48?
c. Determine la corriente de salida si la densidad de potencia es de 40 mW/cm^2 y el voltaje de salida es de 0.3 V.

***43.** **a.** Trace una curva de la corriente de salida contra la densidad de potencia en un voltaje de salida de 0.15 V utilizando las características de la figura 16.48.
b. Trace una curva del voltaje de salida contra la densidad de potencia con una corriente de 19 mA.
c. ¿Es lineal cualquiera de las curvas de las partes (a) y (b) dentro de los límites de la reducción de disipación potencia máxima?

16.11 Termistores

***44.** Para el termistor de la figura 16.49, determine la velocidad de cambio dinámico a la resistencia específica con la temperatura a $T = 20°C$. ¿Cómo se compara ésta con el valor determinado a $T = 300°C$? A partir de los resultados, determine si el cambio en resistencia máximo por el cambio unitario en la temperatura ocurre a bajos o altos niveles de temperatura. Observe la escala logarítmica vertical.

45. Con la información de la figura 16.49, determine la resistencia total de un material de 2 cm de longitud cuya área de superficie perpendicular es de 1 cm^2 a una temperatura de 0°C. Observe la escala logarítmica vertical.

46. **a.** Con base en la figura 16.50, determine la corriente a la cual una muestra del mismo material a 25°C cambia de un coeficiente de temperatura positivo a uno negativo. (La figura 16.50 es una escala logarítmica.).
b. Determine los niveles de potencia y resistencia del dispositivo (figura 16.50) en el pico de la curva de 0°C.
c. A una temperatura de 25°C determine el valor nominal de potencia si el nivel de resistencia es de 1 MΩ.

47. En la figura 16.52, $V = 0.2$ V y $R_{\text{variable}} = 10\ \Omega$. Si la corriente a través del movimiento sensible es de 2 mA y la caída de voltaje a través del movimiento es de 0 V, ¿cuál es la resistencia del termistor?

Dispositivos *pnpn* y de otros tipos

17

ESQUEMA DEL CAPÍTULO


OBJETIVOS DEL CAPÍTULO


En este capítulo usted aprenderá:

- Sobre dispositivos *pnpn* y otros dispositivos semejantes.
- Cómo funcionan los rectificadores controlados de silicio.
- La operación de SCR y de circuitos SCR.
- Cómo operan los dispositivos diac, triac.
- El funcionamiento de los transistores de monounión.
- La operación de fototransistores, aisladores optoelectrónicos y transistores de monounión programables.

17.1 INTRODUCCIÓN

En este capítulo se presentan varios dispositivos importantes que no se analizaron con detalle en capítulos anteriores. El diodo semiconductor de dos capas ha dado lugar a dispositivos de tres, cuatro e incluso cinco capas. Primero consideraremos una familia de dispositivos *pnpn* de cuatro capas: el SCR (rectificador controlado de silicio), el SCS (conmutador controlado de silicio), el GTO (interruptor de apagado por compuerta), el LASCR (el SCR activado por luz), y enseguida un dispositivo cada vez más importante: el UJT (transistor de monounión). A los dispositivos de cuatro capas con un mecanismo de control comúnmente se les conoce como *tiristores*, aunque el término se aplica con más frecuencia al SCR. El capítulo concluye con una introducción a los fototransistores, los aisladores optoelectrónicos y el PUT (transistor de monounión programable).





DISPOSITIVOS *pnpn*

17.2 RECTIFICADOR CONTROLADO DE SILICIO





FIG. 17.1
(a) Símbolo del SCR; (b) construcción básica.

Dentro de la familia de dispositivos *pnpn*, el rectificador controlado de silicio es el de mayor interés. Fue presentado por primera vez en 1956 por Bell Telephone Laboratories. Algunas de las áreas más comunes de aplicación de los SCR incluyen controles de relevador, circuitos de retardo de tiempo, fuentes de potencia reguladas, interruptores estáticos, controles de motor, recortadores, inversores, cicloconvertidores, cargadores de baterías, circuitos de protección, controles de calefactores y controles de fase.

En años recientes, los SCR han sido diseñados para *controlar* potencias tan altas como 10 MW con valores nominales individuales hasta de 2000 A a 1800 V. Su intervalo de frecuencia de aplicación también se ha ampliado hasta 50 kHz, lo que ha permitido algunas aplicaciones como calefacción por inducción y limpieza ultrasónica.



17.3 OPERACIÓN BÁSICA DE UN RECTIFICADOR CONTROLADO DE SILICIO

Como la terminología lo indica, el SCR es un rectificador construido de silicio con una tercera terminal para propósitos de control. Se eligió el silicio por sus altas capacidades de temperatura y potencia. La operación básica del SCR es diferente de la del diodo semiconductor fundamental de dos capas en que una tercera terminal, llamada *compuerta*, determina cuando el rectificador cambia del estado de circuito abierto al estado de cortocircuito. No basta con simplemente polarizar en directa la región del ánodo al cátodo del dispositivo. En la región de conducción, la resistencia dinámica del SCR en general es de 0.01 Ω a 0.1 Ω. La resistencia en inversa suele ser de 100 kΩ o más.

El símbolo gráfico para el SCR se muestra en la figura 17.1 con las conexiones correspondientes a la estructura semiconductora de cuatro capas. Como se indica en la figura 17.1a, para que se establezca la conducción directa el ánodo debe ser positivo con respecto al cátodo. Éste, sin embargo, no es un criterio suficiente para encender el dispositivo. También se debe aplicar un pulso de magnitud suficiente a la compuerta para establecer una corriente de encendido en la compuerta, representada simbólicamente por I_{GT}.




FIG. 17.2
Circuito equivalente de dos transistores del SCR.

Un examen más detallado de la operación básica de un SCR se realiza mejor dividiendo la estructura *pnpn* de cuatro capas de la figura 17.1b en dos estructuras de transistor de tres capas como se muestra en la figura 17.2a y luego considerando el circuito resultante de la figura 17.2b.

Observe que uno de los transistores para la figura 17.2 es un dispositivo *npn*, mientras que el otro es un transistor *pnp*. Para propósitos de análisis, la señal mostrada en la figura 17.3a se aplicará a la compuerta del circuito de la figura 17.2b. Durante el intervalo $0 \rightarrow t_1$, $V_{\text{compuerta}} = 0$ V, el circuito de la figura 17.2b aparecerá como se muestra en la figura 17.3b ($V_{\text{compuerta}} = 0$ V equivale a conectar la compuerta a tierra como se muestra en la figura). Para $V_{BE_2} = V_{\text{compuerta}} = 0$ V, la corriente de la base $I_{B_2} = 0$, e I_{C_2} será aproximadamente I_{CO}. La corriente de la base de Q_1, $I_{B_1} = I_{C_2} = I_{CO}$, es demasiado pequeña para encender Q. Ambos transistores están por consiguiente "apagados", y el resultado es una alta impedancia entre el colector y el emisor de cada transistor y la representación de circuito abierto para el rectificador controlado como se muestra en la figura 17.3c.




FIG. 17.3
Estado de "apagado" del SCR.

En el instante $t = t_1$ aparecerá un pulso de V_G volts en la compuerta del SCR. Las condiciones establecidas en el circuito con esta entrada se muestran en la figura 17.4a. Se seleccionó el potencial V_G suficientemente grande para encender a Q_2 $(V_{BE_2} = V_G)$. La corriente del colector de Q_2 se elevará entonces a un valor suficientemente grande para encender a Q_1 $(I_{B_1} = I_{C_2})$. En cuanto Q_1 se enciende, I_{C_1} se incrementará, y el resultado será un incremento correspondiente en I_{B_2}. El incremento de corriente en la base para Q_2 incrementará aún más la corriente I_{C_2}. El resultado neto es un incremento regenerador en la corriente del colector de cada transistor. La resistencia resultante del ánodo al cátodo $(R_{SCR} = V/I_A)$ es por lo tanto pequeña porque I_A es grande, y el resultado es la representación de cortocircuito para el SCR como se indica en la figura 17.4b. La acción regeneradora antes descrita da por resultado SCR con tiempos de encendido típicos de 0.1 μs a 1 μs. Sin embargo, los dispositivos de alta potencia en el intervalo de 100 A a 400 A pueden tener tiempos de encendido de 10 a 25 μs.

Además del disparo por medio de la compuerta, los SCR también pueden ser encendidos elevando significativamente la temperatura del dispositivo o elevando el voltaje del ánodo al cátodo al valor de ruptura que se muestra en las características de la figura 17.7.

La siguiente pregunta es: ¿Cuán largo es el tiempo de apagado y cómo se logra el apagado? Un SCR *no* se puede apagar simplemente con eliminar la señal en la compuerta y sólo algunos especiales se pueden apagar aplicando un pulso negativo a la compuerta como se muestra en la figura 17.3a, en el instante $t = t_3$.

Los dos métodos generales para apagar un SCR se categorizan como interrupción de la corriente en el ánodo y conmutación forzada.

Las dos posibilidades de interrupción de corriente se muestran en la figura 17.5. En la figura 17.5a, I_A es cero cuando el interruptor se abre (interrupción en serie), mientras que en la figura 17.5b se establece la misma condición cuando el interruptor se cierra (interrupción en derivación).

La conmutación forzada consiste en "forzar" la corriente a que fluya a través del SCR en la dirección opuesta a la conducción en directa. Existe una amplia variedad de circuitos para realizar esta función, varios de los cuales se encuentran en los manuales de los principales fabricantes en esta área. Uno de los tipos más básicos se muestra en la figura 17.6. Como se indica en la figura, el circuito de apagado se compone de un transistor *npn*, un V_B de la batería de cd y un generador de pulsos. Durante la conducción del SCR, el transistor está "apagado", es decir, $I_B = 0$ y la impedancia de colector a emisor es muy alta (para todo efecto práctico un circuito abierto). Esta alta impedancia impedirá que los circuitos de apagado afecten la operación del SCR. En condiciones de apagado, se aplica un pulso positivo a la base del transistor y éste se enciende en exceso con una impedancia muy baja de colector a emisor (representación de cortocircuito). El potencial de la batería aparecerá entonces directamente a través del SCR como se muestra en la figura 17.6b, y fuerza a la corriente a que fluya a través de él en la dirección inversa para el apagado. Los tiempos de apagado de los SCR suelen ser de 5 μs a 30 μs.




FIG. 17.4
Estado de "encendido" del SCR.




FIG. 17.5
Interrupción de corriente del ánodo.




FIG. 17.6
Técnica de conmutación forzada.

17.4 CARACTERÍSTICAS Y VALORES NOMINALES DEL SCR

Las características de un SCR se dan en la figura 17.7 para varios valores de la corriente en la compuerta. Las corrientes y voltajes de interés usual se indican en la característica. A continuación se describe brevemente cada uno.




FIG. 17.7
Características del SCR.

1. *Voltaje de conducción en directa* $V_{(BR)F^*}$ es el voltaje sobre el cual el SCR entra a la región de conducción. El asterisco $(*)$ denota la letra que se debe agregar, la cual depende de la condición de la terminal de compuerta como sigue:

$$O = \text{circuito abierto de } G \text{ a } K$$
$$S = \text{cortocircuito de } G \text{ a } K$$
$$R = \text{resistor de } G \text{ a } K$$
$$V = \text{polarización fija (voltaje) de } G \text{ a } K$$

2. *Corriente de mantenimiento* I_H es el valor de la corriente por debajo de la cual el SCR cambia del estado de conducción a la región de bloqueo en directa en las condiciones establecidas.
3. *Regiones de bloqueo en directa y en inversa* son las regiones correspondientes a la condición de circuito abierto para el rectificador controlado que *bloquean* el flujo de carga (corriente) del ánodo al cátodo.
4. *Voltaje de ruptura en inversa* es equivalente a la región Zener o de avalancha del diodo semiconductor fundamental de dos capas.

De inmediato se verá que las características de SCR de la figura 17.7 son muy parecidas a las del diodo semiconductor de dos capas básico excepto por la rama horizontal antes de entrar a la región de conducción. Esta región horizontal sobresaliente es la que permite a la compuerta controlar la respuesta del SCR. Para la característica representada por la línea gris oscura en la figura 17.7 ($I_G = 0$), V_F del voltaje de conducción máximo requerido $(V_{(BR)F^*})$ antes de que se presente el efecto "colapsante" y de que el SCR pueda entrar a la región de conducción correspondiente al estado de *encendido*. Si la corriente en la compuerta se incrementa a I_{G_1}, como se muestra en la misma figura al aplicar un voltaje de polarización a la terminal de compuerta, el valor de V_F requerido para la conducción (V_{F_1}) es considerablemente menor. Observe también que I_H se reduce con el incremento de I_G. Si aumenta a I_{G_2}, el SCR se activará a valores de voltaje muy bajos (V_{F_3}) y las características tenderán a las del diodo de unión *p-n* básico. Viendo las características en un sentido completamente diferente, para un voltaje particular V_F, de por ejemplo V_{F_2} (figura 17.7), vemos que si la corriente de la compuerta se incrementa de $I_G = 0$ a I_{G_1} o más, el SCR se activará.

Las características de compuerta se dan en la figura 17.8. Las características de la figura 17.8b son una versión ampliada de la región sombreada de la figura 17.8a. En esta figura se indican los tres valores nominales de compuerta de mayor interés, P_{GFM}, I_{GFM} y V_{GFM}. Cada uno se in-




FIG. 17.8
Características de compuerta del SCR (Ge serie C38).

cluye en las características del mismo modo que para el transistor. Excepto las partes de la región sombreada, cualquier combinación de corriente y voltaje en la compuerta que caiga dentro de esta región activará a cualquier SCR comprendido dentro de la serie de componentes para la cual se dan estas características. La temperatura determinará qué secciones de la región sombreada se deben evitar. A −65°C la corriente mínima que disparará la serie de los SCR es de 100 mA, mientras que a +150°C sólo se requieren 20 mA. El efecto de la temperatura en el voltaje de compuerta mínimo no se suele indicar en las curvas de este tipo puesto que los potenciales de compuerta de 3 V o más en general son fáciles de obtener. Como aparece en la figura 17.8b, se indica un mínimo de 3 V para todas las unidades dentro del intervalo de temperatura de interés.

Otros parámetros que normalmente se incluyen en la hoja de especificaciones de un SCR son el tiempo de encendido $t_{\text{encendido}}$, el tiempo de apagado $t_{apagado}$, la temperatura de la unión T_J y la temperatura de la cápsula T_C, los cuales por ahora deberán ser autoexplicativos hasta cierto punto.

17.5 CONSTRUCCIÓN E IDENTIFICACIÓN DE LAS TERMINALES DEL SCR

La construcción básica de cuatro capas de un SCR se muestra en la figura 17.9a. La construcción completa de un SCR de alta corriente, libre de fatiga térmica, se muestra en la figura 17.9b. Observe la posición de las terminales de la compuerta, el cátodo y el ánodo. El pedestal actúa como disipador de calor ya que transfiere el calor desarrollado al chasis en el cual está montado el SCR. La construcción de la cápsula e identificación de las terminales de los SCR varía con la aplicación. En la figura 17.10 se indican otras técnicas de construcción de la cápsula y la identificación de las terminales.

17.6 APLICACIONES DEL SCR

Algunas de las posibles aplicaciones del SCR se describieron en la introducción al SCR (sección 17.2). En esta sección consideramos cinco: un interruptor estático, un sistema de control de fase, un cargador de baterías, un controlador de temperatura y un sistema de iluminación de emergencia de una sola fuente.





FIG. 17.9
(a)SCR tipo pastilla de aleación difundida; (b) construcción de un SCR libre de fatiga térmica. (Cortesía de General Electric Company.).



(a) (b) (c)

FIG. 17.10
Construcción de la cápsula de un SCR e identificación de las terminales. [(a) Cortesía de General Electric Company; (b) y (c) cortesía de Rectifier Corporation.].

Interruptor estático en serie

En la figura 17.11a se muestra un *interruptor estático en serie* de media onda. Si el interruptor está cerrado como se muestra en la figura 17.11b, durante la parte positiva de la señal de entrada fluirá un corriente de compuerta y el SCR se encenderá. El resistor R_1 limita la magnitud de la corriente de compuerta. Cuando el SCR se enciende, el voltaje del ánodo al cátodo (V_F) se reducirá al valor de conducción, y la corriente de compuerta se reduce en gran medida con una pérdida mínima en el circuito de la compuerta. Para la región negativa de la señal de entrada, el *SCR* se apagará puesto que el ánodo es negativo con respecto al cátodo. Se incluye el diodo D_1 para impedir una inversión en la corriente de compuerta.

Las formas de onda para el voltaje y la corriente de la carga resultantes se muestran en la figura 17.11b. El resultado es una señal rectificada de media onda a través de la carga. Si se desea una conducción de menos de 180°C, el interruptor se puede cerrar a cualquier desfasamiento durante la parte positiva de la señal de entrada. El interruptor puede ser electrónico, electromagnético o mecánico, dependiendo de la aplicación.




FIG. 17.11
Interruptor estático en serie de media onda.

Control de fase de resistencia variable

En la figura 17.12a se muestra un circuito capaz de establecer un ángulo de conducción de entre 90° y 180°C. El circuito es semejante al de la figura 17.11, excepto por la adición de un resistor variable y la eliminación del interruptor. La combinación de los resistores R y R_1 limitará la corriente de compuerta durante la parte positiva de la señal de entrada. Si R_1 se establece a su valor máximo, es posible que la corriente de compuerta nunca alcance una magnitud de encendido. A medida que R_1 se reduce a partir de su valor máximo, la corriente de compuerta se incrementará a partir del mismo voltaje de entrada. De esta forma, se puede establecer la corriente de compuerta de encendido requerida en cualquier punto entre 0° y 90°, como se muestra en la figura 17.2b. Si el valor de R_1 es bajo, el SCR se encenderá casi de inmediato, y el resultado será la misma acción que se obtuvo con el circuito de la figura 17.11a (conducción durante 180°C). Sin embargo, como se indicó antes, si R_1 se incrementa, se requerirá un mayor voltaje de entrada (positivo) para encender el SCR. Como se muestra en la figura 17.12b, el control no se puede ampliar más allá del desfasamiento de 90° puesto que la entrada alcanza su valor máximo en este punto. Si no se enciende con éste y con valores menores de voltaje de entrada en la pendiente positiva de la entrada, se debe esperar la misma respuesta en la parte de pendiente negativa de la forma de onda de la señal. La operación en este caso normalmente se conoce en términos técnicos como *control de fase de resistencia variable de media onda*. Es un método efectivo de controlar la corriente rms y por consiguiente la potencia suministradas a la carga.




FIG. 17.12
Control de fase de resistencia variable de media onda.

Regulador de carga de baterías

Una tercera aplicación de gran uso del SCR es un *regulador de carga de baterías*. En la figura 17.13 se muestran los componentes fundamentales del circuito. El circuito de control se dejo fuera para propósitos de estudio.

Como se indica en la figura, D_1 y D_2 establecen una señal rectificada de onda completa a través del SCR_1 y la batería de 12 V que se va a cargar. A voltajes bajos de la batería, el SCR_2 está "apagado" por razones que se explicarán en breve. Con el SCR_2 abierto, el SCR_1 que controla el circuito es exactamente el mismo que el control de interruptor estático en serie analizado al principio de esta sección. Cuando la entrada rectificada de onda completa es lo bastante grande para producir la corriente de encendido requerida en la compuerta (controlada por R_1), el SCR_1 se encenderá y la batería comenzará a cargarse. Al inicio de la carga, el bajo voltaje de la batería dará por resultado un bajo voltaje V_R determinado por el sencillo circuito de divisor de

FIG. 17.13
Regulador de carga de batería.

voltaje. A su vez, el voltaje V_R es demasiado pequeño para provocar conducción en el Zener de 11.0 V. En el estado "apagado" el Zener es efectivamente un circuito abierto, y mantiene el SCR_2 en el estado "apagado" puesto que la corriente de compuerta es cero. Se incluye el capacitor C_1 para impedir que cualquier voltaje transitorio en el circuito encienda accidentalmente el SCR_2. Recuerde por sus conocimientos fundamentales de análisis de circuitos que el voltaje no puede cambiar instantáneamente a través de un capacitor. De esta manera, el C_1 evita que los efectos transitorios afecten al SCR.

A medida que continúa la carga, el voltaje de la batería se eleva a un punto en el que V_R es suficientemente alto para encender tanto el Zener de 11.0 V como el SCR_2. Una vez que el SCR_2 se enciende, la representación de cortocircuito de éste dará por resultado un circuito divisor de voltaje determinado por R_1 y R_2 que mantendrán V_2 a un nivel demasiado pequeño para encender el SCR_1. Cuando esto ocurre, la batería esta totalmente cargada y el estado de circuito abierto del SCR_1 interrumpirá la corriente de carga. Por tanto el regulador recarga la batería siempre que el voltaje se reduce e impide que se sobrecargue cuando está totalmente cargada.

Controlador de temperatura

En la figura 17.14 aparece un diagrama esquemático de un control de calefactor de 100 W que utiliza un SCR. Está diseñado para que el calefactor de 100 W se encienda y apague por medio




FIG. 17.14
Controlador de temperatura. (Cortesía de General Electric Semiconductor Products Division.)

de termostatos. Los termostatos de mercurio en cápsula de vidrio son muy sensibles a los cambios de temperatura. En realidad, pueden detectar cambios hasta de 0.1°C. Sin embargo, su aplicación es limitada, ya que sólo pueden manejar niveles de corriente muy bajos: inferiores a 1 mA. En esta aplicación, el SCR sirve como amplificador de corriente en un elemento de conmutación de carga. No es un amplificador en el sentido de que amplifique el nivel de corriente del termostato. En cambio, es un dispositivo cuyo más alto nivel de corriente es controlado por el comportamiento del termostato.

Debe quedar claro que la red en configuración de puente está conectada a la fuente de ca por medio del calentador de 100 W. Esto producirá un voltaje rectificado de onda completa a través del SCR. Cuando el termostato se abre, el voltaje a través del capacitor se cargará a un potencial de encendido de compuerta mediante cada pulso de la señal rectificada. El producto *RC* determina la constante de tiempo de carga y disparará el SCR durante cada semiciclo de la señal de entrada, lo que permite un flujo de carga (corriente) hacia el calentador. A medida que se eleva la temperatura, el termostato conductor pondrá en cortocircuito el capacitor y así se elimina la posibilidad de que el capacitor se cargue al potencial de encendido y active el SCR_1. El resistor de 510 kΩ mantendrá entonces la corriente a un nivel muy bajo (menos de 250 μA) a través el termostato.

Sistema de iluminación de emergencia

La última aplicación del SCR que describiremos se muestra en la figura 17.15. Es un sistema de iluminación de emergencia de una sola fuente que mantendrá la carga de una batería de 6 V que garantice su disponibilidad y que también proporcione energía de cd a un foco cuando haya una baja de potencia. A través de la lámpara de 6 V aparecerá una señal rectificada de onda completa debido a los diodos D_2 y D_1. El capacitor C_1 se cargará a un voltaje un poco menor que la diferencia entre el valor pico de la señal rectificada de onda completa y el voltaje de cd a través de R_2 establecido por la batería de 6 V. En todo caso, el cátodo del SCR_1 está a un nivel más alto que el ánodo y el voltaje de compuerta al ánodo es negativo, lo que garantiza que el SCR no sea conductor. La batería se carga por conducto de R_1 y D_1 a un ritmo determinado por R_1. La carga sólo ocurrirá cuando el ánodo de D_1 es más positivo que su cátodo. El nivel de cd de una señal rectificada de onda completa garantizará que el foco permanezca encendido cuando la potencia este activa. Si la energía fallara, el capacitor C_1 se descargará a través de D_1, R_1 y R_3 hasta que el cátodo del SCR_1 sea menos positivo que el ánodo. Al mismo tiempo, la unión de R_2 y R_3 se hará positiva y establecerá un voltaje suficiente de compuerta al cátodo para activar el SCR. Una vez activado, la batería de 6 V se descarga a través del SCR_1, energiza la lámpara y mantiene su iluminación. Una vez que se recupera la energía, el capacitor C_1 se recarga y restablece el estado no conductor del SCR_1 como se describió antes.




FIG. 17.15

Sistema de iluminación de emergencia de una sola fuente. (Cortesía de General Electric Semiconductor Products Division.).

17.7 INTERRUPTOR CONTROLADO DE SILICIO

El interruptor controlado de silicio (SCS), al igual que el rectificador controlado de silicio, es un dispositivo *pnpn* de cuatro capas. Las cuatro capas semiconductoras del SCS están disponibles debido a la adición de una compuerta de ánodo, como se muestra en la figura 17.16a. El símbolo gráfico y el circuito equivalente con transistores aparecen en la misma figura. Las características del dispositivo en esencia son las mismas que las del SCR. El efecto de una corriente de com-




FIG. 17.16
Interruptor controlado de silicio (SCS): (a) construcción básica; (b) símbolo gráfico; (c) circuito equivalente con transistores.

puerta de ánodo es muy parecido al demostrado por la corriente de compuerta en la figura 17.7. Cuanto más alta sea la corriente en la compuerta de ánodo, más bajo es el voltaje requerido del ánodo al cátodo para encender el dispositivo.

Se puede utilizar la conexión de compuerta de ánodo tanto para encender como para apagar el dispositivo. Para encenderlo, se debe aplicar un pulso negativo a la terminal de compuerta de ánodo, en tanto que para apagarlo se requiere un pulso positivo. La necesidad del tipo de pulso antes indicado se puede demostrar utilizando el circuito de la figura 17.16c. Un pulso negativo en el ánodo de compuerta polarizará en directa la unión base a emisor de Q_1 y lo encenderá. La intensa corriente de colector I_{C_1} encenderá a Q_2, lo que causará una acción regeneradora y el estado "encendido" del dispositivo SCS. Un pulso positivo en la compuerta de ánodo polarizará en inversa la unión base a emisor de $Q_{1,}$ apagándolo y el resultado será el estado "apagado" del circuito abierto del dispositivo. En general, la corriente de disparo (encendido) en la compuerta de ánodo es más grande que la corriente en la compuerta de cátodo requerida. Para un dispositivo SCS representativo, la corriente de disparo en la compuerta de ánodo es de 1.5 mA, en tanto que la corriente requerida en la compuerta de cátodo es de 1 μA. La corriente en la compuerta de encendido en cualquier terminal se ve afectada por muchos factores, como la temperatura de operación, el voltaje del ánodo al cátodo, la colocación de la carga y el tipo de cátodo, compuerta a cátodo y la conexión de compuerta de ánodo a ánodo (cortocircuito, circuito abierto, polarización, carga, etc.). Normalmente se puede disponer de tablas, gráficas y curvas para cada dispositivo que proporcionen la información antes mencionada.

En la figura 17.17 se muestran tres de los tipos más fundamentales de circuitos de apagado para el SCS. Cuando se aplica un pulso al circuito de la figura 17.17a, el transistor conduce en exceso y se produce una característica de baja impedancia ($\cong$ cortocircuito) entre el colector y el emisor. Esta rama de baja impedancia desvía la corriente de ánodo del SCS y la reduce por debajo del valor de mantenimiento y, por consiguiente, lo apaga. Asimismo, el pulso negativo en la compuerta de ánodo de la figura 17.1b apagará el SCS mediante el mecanismo descrito al principio de esta sección. El circuito de la figura 17.17c lo puede apagar *o* encender un pulso de la magnitud apropiada en la compuerta de cátodo. La característica de apagado es posible sólo





FIG. 17.17
Técnicas de apagado del SCR.

si se emplea el valor correcto de R_A. Controlará la cantidad de realimentación regeneradora, cuya magnitud es crítica para este tipo de operación. Observe las diversas posiciones en que se puede colocar el resistor de carga R_L. Hay otras posibilidades más, las cuales se pueden encontrar en cualquier manual de semiconductores.

Una ventaja del SCS sobre un SCR correspondiente es el bajo tiempo de apagado, por lo general dentro del intervalo de 1 μs a 10 μs para el SCS y de 5 μs a 30 μs para el SCR. Entre algunas de las ventajas del SCS sobre un SCR que se conservan están una mayor sensibilidad de control y disparo, y una situación de encendido más predecible. En la actualidad, sin embargo, el SCS está limitado a bajos valores nominales de potencia, corriente y voltaje. Las corrientes máximas típicas en el ánodo oscilan entre 100 mA y 300 mA con valores nominales de disipación (potencia) de 100 mW a 500 mW.


(a)



(b)

FIG. 17.18
Interruptor controlado de silicio (SCS): (a) dispositivo; (b) identificación de las terminales. (Cortesía de General Electric Company).

Detector de voltaje

Los resistores sensibles a la temperatura, luz o radiación cuya resistencia se incrementa debido a la aplicación de cualquiera de las tres fuentes de energía mencionadas se pueden acomodar con sólo intercambiar la ubicación de R_S y del resistor variable. La identificación de las terminales de un SCS se muestra en la figura 17.18 junto con SCS encapsulado.

Algunas de las áreas de aplicación más comunes incluyen varios circuitos de computadora (circuitos de conteo, de registro y de temporización), generadores de pulsos, detectores de voltaje y osciladores. En la figura 17.19 se muestra una aplicación simple para un SCS como dispositivo detector de voltaje. Es un sistema de alarma con n entradas provenientes de varias estaciones. Cualquier entrada activará ese SCS particular y el relevador de alarma se energizará y se encenderá la luz en el circuito de compuerta de ánodo para indicar la ubicación de la entrada (perturbación).




FIG. 17.19
Circuito de alarma de SCS.




FIG. 17.20
Circuito de alarma. (Cortesía de General Electric Semiconductor Products Division).

Circuito de alarma

Una aplicación adicional del SCS es el circuito de alarma de la figura 17.20. R_S representa un resistor sensible a la temperatura, luz o radiación, es decir, un elemento cuya resistencia se reducirá con la aplicación de cualquiera de las tres fuentes de energía listadas anteriormente. La relación del divisor establecida por R_S y el resistor variable, determinan el potencial en la compuerta de ánodo. Observe que el potencial de la compuerta está a aproximadamente 0 V si R_S es igual al valor establecido por el resistor variable puesto que ambos transistores tendrán 12 V a través de ellos. Sin embargo, si R_S se reduce, el potencial de la unión se incrementará hasta que el SCS se polarice en directa, lo que hará que éste se encienda y se energice el relevador de alarma.

Se incluye el resistor de 100 kΩ para reducir la posibilidad de un disparo accidental del dispositivo mediante un fenómeno conocido como *efecto de transición*. Dicho efecto lo provocan los niveles de capacitancia parásita entre las compuertas. Un transitorio de alta frecuencia puede establecer una corriente suficiente en la base para encender el SCS por accidente. El dispositivo se reinicia oprimiendo el botón de reinicio, el cual abre la ruta de conducción del SCS y reduce a cero la corriente del ánodo.




FIG. 17.21
Interruptor de apagado por compuerta (GTO): (a) construcción básica; (b) símbolo.

17.8 INTERRUPTOR DE APAGADO POR COMPUERTA

El interruptor de apagado por compuerta (GTO) es el tercer dispositivo *pnpn* que presentaremos en este capítulo. Al igual que el SCR, sin embargo, tiene sólo tres terminales externas, como se indica en la figura 17.21a. Su símbolo gráfico se muestra en la figura 17.21b. Aun cuando el

símbolo gráfico es diferente al del SCR o al del SCS, el equivalente de transistor es exactamente igual y las características son similares.

La ventaja más obvia del GTO sobre el SCR o el SCS es que se puede encender *o* apagar al aplicar el pulso apropiado a la compuerta de cátodo (sin la compuerta de ánodo ni los circuitos asociados requeridos para el SCS). Una consecuencia de esta capacidad de apagado es un incremento en la magnitud de la corriente de compuerta de disparo requerida. Para un SCS y un GTO de valores nominales de corriente rms máximos similares, la corriente de disparo de la compuerta de un SCR particular es de 30 μA, mientras que la del GTO es de 20 mA. La corriente de apagado de un GTO es algo mayor que la corriente de disparo requerida. Los valores nominales de disipación y de corriente rms máximos de los GTO fabricados en la actualidad están limitados a 3 A y 20 W respectivamente.

Una segunda característica muy importante del GTO son sus características de conmutación mejoradas. El tiempo de encendido es semejante al del SCR (en general de 1 μs), pero el tiempo de apagado de casi la *misma* duración (1 μs) es mucho menor que el tiempo de apagado de un SCR (5 μs a 30 μs). El hecho de que el tiempo de apagado sea similar al tiempo de encendido en lugar de ser considerablemente más grande, permite utilizar este dispositivo en aplicaciones de alta velocidad.

En la figura 17.22 aparece un GTO común junto con la identificación de sus terminales. Las características de entrada de la compuerta de un GTO y los circuitos de apagado se encuentran en manuales y en hojas de especificaciones. La mayoría de los circuitos de apagado del SCR también se pueden utilizar para los GTO.

Ánodo
Compuerta
Cátodo

FIG. 17.22
GTO típico e identificación de sus terminales. (Cortesía de General Electric Company.)

Generador de diente de sierra

Algunas de las áreas de aplicación de un GTO incluyen contadores, generadores de pulsos, multivibradores y reguladores de voltaje. La figura 17.23 ilustra un generador de diente de sierra simple que emplea un GTO y un diodo Zener.




FIG. 17.23
Generador de dientes de sierra de GTO.

Al energizarse la fuente, el GTO se encenderá y el resultado será un equivalente de cortocircuito de ánodo a cátodo. El capacitor C_1 comenzará entonces a cargarse al voltaje de alimentación como se muestra en la figura 17.23. Cuando el voltaje a través del capacitor C_1 alcanza un valor por arriba del potencial Zener, el voltaje de compuerta a cátodo y la corriente de la compuerta se invertirán. Con el tiempo, la corriente negativa de la compuerta será lo bastante grande para apagar el GTO. Un vez que éste se apaga, se obtiene la representación de circuito abierto y el capacitor C_1 se descargará a través del resistor R_3. La constante de tiempo del circuito $\tau = R_3C_1$ determina el tiempo de descarga. La selección apropiada de R_3 y C_1 producirá la forma de onda de diente de sierra de la figura 17.23. Una vez que el potencial de salida V_o se reduce por debajo del V_Z, el GTO se encenderá y el proceso se repetirá.

17.9 SCR ACTIVADO POR LUZ

El siguiente en la serie de dispositivos *pnpn* es el SCR activado por luz (LASCR). Como la terminología lo indica, es un SCR cuyo estado es controlado por la luz que incide en una capa semiconductora de silicio del dispositivo. La construcción básica de un LASCR se muestra en




FIG. 17.24
SCR activado por luz (LASCR): (a) construcción básica; (b) símbolos.

la figura 17.24a. Como se indica en la figura 17.24a, también se incluye una conexión de compuerta para permitir la disparo de la pastilla de silicio mediante métodos SCR típicos. Observe también en la figura que la superficie de montaje para la pastilla de silicio es la conexión del ánodo para el dispositivo. Los símbolos gráficos más comunes empleados para el LASCR se dan en la figura 17.24b. La identificación de las terminales y un LASCR aparecen en la figura 17.25a.

Algunas de las áreas de aplicación del LASCR incluyen controles ópticos de iluminación, relevadores, controles de fase, controles de motores y varias aplicaciones de computadora. Los valores nominales máximos de corriente (rms) y potencia (compuerta) para los LASCR comer-




FIG. 17.25
LASCR: (a) apariencia e identificación de las terminales; (b) características de disparo por luz (Cortesía de General Electric Company.)

ciales son aproximadamente de 3 A y 0.1 W, respectivamente. Las características (disparo por medio del luz) de un LASCR representativo se dan en la figura 17.25b. Observe en esta figura que un incremento de la temperatura de la unión reduce la energía luminosa requerida para activar el dispositivo.

Circuitos AND/OR

Los circuitos AND y OR de la figura 17.26 son una aplicación interesante de un LASCR. Sólo cuando la luz incida en el $LASCR_1$ *y* el $LASCR_2$, será aplicable la representación de cortocircuito para cada uno y aparecerá el voltaje de alimentación a través de la carga. Para el circuito OR, la energía luminosa aplicada al $LASCR_1$ *o* al $LASCR_2$ producirá el voltaje de alimentación que aparece a través de la carga.




FIG. 17.26
Circuitos lógicos optoelectrónicos de LASCR:(a) compuerta AND: entrada a $LASCR_1$ y el $LASCR_2$ se requiere para energizar la carga; (b) Compuerta OR: la entrada al $LASCR_1$ o al $LASCR_2$ energizará la carga.

EL LASCR es más sensible a la luz cuando la terminal de compuerta está abierta. Su sensibilidad se puede reducir y controlar algo con la inserción de un resistor de compuerta como se muestra en la figura 17.26.

Relevador con enclavamiento

Una segunda aplicación del LASCR aparece en la figura 17.27. Es el análogo semiconductor de un relevador electromecánico. Observe que ofrece aislamiento total entre el elemento de entrada y el de conmutación. Se puede hacer que la corriente de energización pase a través de un diodo emisor de luz o de una lámpara, como se muestra en la figura. La luz incidente encenderá el LASCR y permitirá que fluya carga (corriente) a través de la carga tal como lo establece la fuente de cd. Mediante un interruptor de reinicio S_1 se puede apagar el LASCR. Este sistema ofrece las ventajas adicionales sobre un interruptor electromecánico de larga duración, respuesta de microsegundos, tamaño pequeño y la eliminación de rebote de contacto.




FIG. 17.27
Relevador con enclavamiento.
(Cortesía de Powerex, Inc.)

17.10 DIODO SHOCKLEY

El diodo Shockley es un diodo *pnpn* de cuatro capas con sólo dos terminales externas, como se muestra en la figura 17.28a con su símbolo gráfico. Las características (figura 17.28b) del dispositivo son exactamente las mismas que para el SCR con $I_G = 0$. Como las características lo indican, el dispositivo está en "apagado" (representación de circuito abierto) hasta que se alcanza el voltaje de conducción, momento en cual se desarrollan las condiciones de avalancha y el dispositivo se enciende (representación de cortocircuito).




FIG. 17.28
Diodo Shockley: (a) construcción básica y símbolo; (b) características.

Interruptor de disparo

Una aplicación común del diodo Shockley se muestra en la figura 17.29, donde se emplea como interruptor de disparo para un SCR. Cuando el circuito se energiza, el voltaje a través del capacitor comenzará a cargarse tendiendo al voltaje de alimentación. Con el tiempo, el voltaje a través del capacitor será lo bastante alto para encender primero el diodo Schockley y luego el SCR.




FIG. 17.29
Aplicación del diodo Shockley como interruptor de disparo para un SCR.

17.11 DIAC

El diac es básicamente una combinación inversa en paralelo de dos terminales de capas semiconductoras que permite la activación o disparo en cualquier dirección. Las características del dispositivo presentadas en la figura 17.30a demuestran con claridad que hay un voltaje de conducción en cualquiera de las dos direcciones. Se puede aprovechar al máximo la condición de *encendido* en cualquiera de las dos direcciones en aplicaciones de ca.




FIG. 17.30
Diac: (a) características; (b) símbolos y construcción básica. (Cortesía de General Electric Company.)

La disposición básica de las capas semiconductoras del diac se muestra en la figura 17.30b, junto con su símbolo gráfico. Observe que ninguna de las terminales se designa como cátodo. En cambio, hay un ánodo 1 (o electrodo 1) y un ánodo (o electrodo 2). Cuando el ánodo 1 es positivo con respecto al ánodo 2, las capas semiconductoras de interés particular son $p_1n_2p_2$ y n_3. Para el ánodo 2 positivo con respecto al ánodo 1, las capas aplicables son $p_2n_2p_1$ y n_1.

Para la unidad que aparece en la figura 17.30, los voltajes de ruptura son muy parecidos en cuanto a magnitud aunque pueden variar desde un mínimo de 28 V hasta un máximo de 42 V. Están relacionados por la siguiente ecuación provista en hoja de especificaciones:

$$V_{BR_1} = V_{BR_2} \pm 0.1V_{BR_2} \qquad \textbf{(17.1)}$$

Los niveles de corriente (I_{BR_1} y I_{BR_2}) y 200 μA = 0.2 mA. también son de magnitud muy parecida para cada dispositivo. Para la unidad de la figura 17.30, ambos niveles de corriente son aproximadamente de 200 μA = 0.2 mA.

Detector de proximidad

El uso del diac en un detector de proximidad se muestra en la figura 17.31. Observe el uso de un SCR en serie con la carga y el transistor de monounión programable (que se describirá en la sección 17.13) conectado directamente al electrodo de detección o sensor.




FIG. 17.31
Detector de proximidad o interruptor de tacto. (Cortesía de Powerex, Inc.)

Cuando una persona se aproxima al electrodo de detección, la capacitancia entre el electrodo y la tierra se incrementa. El UJT programable (PUT) es un dispositivo que se encenderá (entrará al estado de cortocircuito) cuando el voltaje en el ánodo (V_A) sea por lo menos de 0.7 V (para silicio) mayor que el voltaje de compuerta (V_G). Antes de que el dispositivo programable se encienda, el sistema es en esencia como se muestra en la figura 17.32. A medida que el voltaje de entrada se eleva, el voltaje V_G en el diac lo hará como se muestra en la figura hasta que alcanza




FIG. 17.32
Efecto de un elemento capacitivo en el comportamiento de la red de la figura 17.31.

el potencial de encendido. Luego se encenderá y su voltaje se reducirá sustancialmente, como se muestra. Observe que el diac es en esencia un circuito abierto hasta que se enciende. Antes de que se introduzca el elemento capacitivo, el voltaje V_G será igual a la entrada. Como se indica en la figura, puesto que tanto V_A como V_G siguen la entrada, V_A nunca puede ser mayor que V_G por 0.7 V y encender el dispositivo. Sin embargo, a medida que se introduzca el elemento capacitivo, el voltaje V_G comenzará a retrasarse con respecto al voltaje de entrada en un ángulo cada vez más grande, como se indica en la figura. Existe por consiguiente un punto establecido donde V_A puede exceder a V_G por 0.7 V y hacer que el dispositivo programable se encienda. Se establece una intensa corriente a través del PUT en este momento y se eleva el voltaje V_K y el SCR se enciende. A través de la carga fluirá una corriente intensa que reacciona ante la presencia de la persona que se aproxima.

Una segunda aplicación del diac aparece en la siguiente sección (figura 17.34) cuando consideremos un importante dispositivo de control de potencia: el triac.

17.12 TRIAC

El triac es fundamentalmente un diac con una terminal de compuerta para controlar las condiciones de encendido del dispositivo bilateral en cualquiera de las dos direcciones. En otras palabras, para cualquier dirección la corriente de compuerta puede controlar la acción del dispositivo de una manera muy parecida a la demostrada para un SCR. Sin embargo, las características del triac en el primero y tercer cuadrantes son algo diferentes de las del diac, como se muestra en la figura 17.33c. Observe que la corriente de mantenimiento en cada dirección no aparece en las características del diac.




FIG. 17.33
Triac: (a) símbolo; (b) construcción básica; (c) características; (d) fotografías.

El símbolo gráfico del dispositivo y la distribución de las capas semiconductoras se dan en la figura 17.33 junto con fotografías del dispositivo. Para cada una de las posibles direcciones de conducción hay una combinación de capas semiconductoras cuyo estado controlará la señal aplicada a la terminal de compuerta.

Control de fase (potencia)

Una aplicación fundamental del triac se presenta en la figura 17.34. En esta capacidad, controla la potencia de ca suministrada a la carga encendiéndose y apagándose durante las regiones positiva y negativa de la señal senoidal de entrada. La acción de este circuito durante la parte positiva de la señal de entrada es muy parecida a la encontrada para el diodo Schockley en la




FIG. 17.34
Aplicación de un triac: control de fase (potencia).

figura 17.29. La ventaja de esta configuración es que durante la parte negativa de la señal de entrada se obtendrá el mismo tipo de respuesta ya que tanto el diac como el triac se pueden encender en la dirección inversa. La forma de onda resultante de la corriente a través de la carga aparece en la figura 17.34. Si modificamos el resistor *R*, podemos controlar el ángulo de conducción. Existen unidades disponibles capaces de manejar cargas de más de 10 kW.

OTROS DISPOSITIVOS

17.13 TRANSISTOR DE MONOUNIÓN

El reciente interés en el transistor monunión (UJT), al igual que en el SCR, ha estado aumentando a un ritmo notable. Aunque se presentó por primera vez en 1948, el dispositivo estuvo disponible hasta 1952. El bajo costo por unidad combinado con las excelentes características del dispositivo han asegurado su uso en una amplia variedad de aplicaciones, como osciladores, circuitos de disparo, generadores de diente de sierra, control de fase y circuitos temporizadores, redes biestables y fuentes reguladas por corriente o voltaje. El hecho de que este dispositivo sea, en general, un dispositivo que absorbe poca potencia en condiciones de operación normales, es una gran ayuda en el esfuerzo continuado de diseñar sistemas relativamente eficientes.

El UJT es un dispositivo de tres terminales cuya construcción básica se muestra en la figura 17.35. Una pastilla de material de silicio tipo *n* levemente dopado (característica de resistencia incrementada) tiene dos contactos base fijados a los dos extremos de una superficie y una barra de aluminio ligada a la superficie opuesta. La unión tipo *p-n* se forma en el límite de la barra de aluminio y la pastilla de silicio tipo *n*. La unión *p-n* única explica la terminología *monounión*. Originalmente se llamaba diodo de base de base doble (duo) por la presencia de dos contactos de base. Observe en la figura 17.35 que la barra de aluminio está ligada a la pastilla de silicio en un punto más cercano al contacto de base 2 que el contacto de base 1 y que la terminal de base 2 se hizo más positiva con respecto a la terminal de base 1 por V_{BB} volts. El efecto de cada uno se constatará en los párrafos siguientes.




FIG. 17.35
Transistor de monounión (UJT): construcción básica.

El símbolo para el transistor de monounión se da en la figura 17.36. Observe que la rama del emisor se trazó a un ángulo con respecto a la línea vertical que representa la pastilla de material tipo *n*. La punta de la flecha apunta en la dirección del flujo de corriente (hueco) convencional cuando el dispositivo se encuentra en estado de polarización en directa, activo, o de conducción.




FIG. 17.36
Símbolo y configuración de polarización básica para el transistor de monounión.

El circuito equivalente del UJT se muestra en la figura 17.37. Observe la simplicidad relativa de este circuito equivalente: dos resistores (uno fijo y uno variable) y un diodo único. La resistencia R_{B_1} se muestra como un resistor variable puesto que su magnitud variará con la corriente I_E. En realidad, para un transistor de monounión representativo, R_{B_1} puede variar de 5 kΩ a 50 Ω por un cambio correspondiente de I_E a partir de 0 μA a 50 μA. La resistencia entre las bases R_{BB} es la resistencia del dispositivo entre las terminales B_1 y B_2 cuando $I_E = 0$. En forma de ecuación,

$$R_{BB} = (R_{B_1} + R_{B_2})\big|_{I_E=0} \qquad \textbf{(17.2)}$$




FIG. 17.37
Circuito equivalente de UJT.

(En general, R_{BB} oscila de 4 kΩ a 10 kΩ.) La posición de la barra de aluminio de la figura 17.35 determinará los valores relativos de R_{B_1} y R_{B_2} con $I_E = 0$. La magnitud de $V_{R_{B_1}}$ (con $I_E = 0$) la determina la regla del divisor de voltaje de la manera siguiente:

$$V_{R_{B_1}} = \frac{R_{B_1}}{R_{B_1} + R_{B_2}} \cdot V_{BB} = \eta V_{BB}\bigg|_{I_E=0} \qquad \textbf{(17.3)}$$

La letra griega η (eta) denota la relación de retiro *intrínseca* del dispositivo la cual se define como

$$\eta = \frac{R_{B_1}}{R_{B_1} + R_{B_2}}\bigg|_{I_E=0} = \frac{R_{B_1}}{R_{BB}} \qquad \textbf{(17.4)}$$

En potenciales V_E aplicados de emisor mayores que $V_{R_{B_1}}(= \eta V_{BB})$ por la caída del voltaje en directa del diodo V_D $(0.35 \rightarrow 0.70\text{ V})$, el diodo se encenderá. Suponga la representación de cortocircuito (en una base ideal); I_E comenzará a fluir a través de R_{B_1}. En forma de ecuación, el potencial de encendido del emisor lo da

$$V_P = \eta V_{BB} + V_D \qquad \textbf{(17.5)}$$

Las características de un transistor de monounión representativo se muestran para $V_{BB} = 10$ V en la figura 17.38. Observe que para potenciales de emisor a la izquierda del punto pico, la magnitud de I_E nunca es mayor que I_{EO} (leída en microsamperes). La corriente I_{EO} corresponde casi a la corriente de fuga en inversa I_{CO} del transistor bipolar convencional. A esta región, como se indica en la figura, se le llama la región de corte. Una vez establecida la conducción en $V_E = V_P$, el potencial del emisor V_E se reducirá al incrementarse I_E. Esto corresponde exactamente a la resistencia decreciente R_{B_1} para la corriente creciente I_E, como ya lo explicamos antes. Este dispositivo, por consiguiente, tiene una región *de resistencia negativa* que es lo bastante estable como para ser utilizado con un alto grado de confiabilidad en las áreas de aplicación antes mencionadas. Con el tiempo, se llegará al valle y cualquier aumento adicional de I_E colocará el dispositivo en la región de saturación. En esta región las características se aproximan a las del diodo semiconductor en el circuito equivalente de la figura 17.37.




FIG. 17.38
Curva característica de emisor estático del UJT.

La reducción de la resistencia en la región activa se debe a los huecos inyectados en la pastilla tipo *n* desde la barra de aluminio tipo *p* al establecerse la conducción. El contenido aumentado de huecos en el material tipo *p* incrementará el número de electrones libres en la pastilla, lo que a su vez produce un aumento en la conductividad *G* y una reducción correspondiente en la resistencia $(R\downarrow = 1/G\uparrow)$. Otros tres parámetros importantes para el transistor de monounión son I_P, V_V e I_V. Los tres aparecen en la figura 17.38 y se explican por sí solos.

Las características de emisor como normalmente aparecen se dan en la figura 17.39. Observe que $I_{EO}(\mu A)$ no se muestra puesto que la escala horizontal está en miliamperes. La intersección de cada curva con el eje vertical es el valor correspondiente de V_P. Para valores fijos de η y V_D, la magnitud de V_P variará como V_{BB}, es decir,

$$V_P\uparrow = \underbrace{\eta}_{\text{fijo}} V_{BB}\uparrow + \underbrace{V_D}_{\text{fijo}}$$





FIG. 17.39
Curvas de características de emisor estático típicas para un UJT.



Valores nominales máximos absolutos (25°C)

Disipación de potencia	
Corriente RMS de emisor	300 mW
Corriente pico de emisor	50 mA
Voltaje de emisor en inversa	2 A
Voltaje entre bases	30 V
Intervalo de temperatura de operación	35 V
Intervalo de temperatura de almacenamiento	−65°C a +125°C
	−65°C a +150°C

Características eléctricas (25°C)

		Mínimo	Típico	Máximo
Relación de retiro intrínseca		0.56	0.65	
(V_{BB} = 10 V)	η	0.56	0.65	0.75
Resistencia entre bases (kΩ)				
(V_{BB} = 3 V, I_E = 0)	R_{BB}	4.7	7	9.1
Voltaje de saturación de emisor				
(V_{BB} = 10 V, I_E = 50 mA)	$V_{E(sat)}$		2	
Corriente de emisor en inversa				
(V_{BB} = 3 V, I_{B1} = 0)	I_{EO}		0.05	12
Corriente de emisor de punto pico	I_P (μA)		0.04	5
(V_{BB} = 25 V)				
Corriente de punto de valle				
(V_{BB} = 20 V)	I_V (mA)	4	6	

FIG. 17.40
UJT: (a) apariencia; (b) hoja de especificaciones; (c) identificación de las terminales. (Cortesía de General Electric Company.)

En la figura 17.40b aparece un juego de especificaciones para el UJT. Con la explicación dada en los últimos párrafos será fácil reconocer cada cantidad. La identificación de las terminales se da en la figura 17.40c y una fotografía de un UJT representativo en la figura 17.40a. Observe que las terminales de base están opuestas entre sí, en tanto que la terminal del emisor está entre las dos. Además, la terminal de base que se debiera ligar al potencial más alto está más cerca de la extensión del borde de la cápsula.

Disparo de un SCR

Otra aplicación bastante común del UJT es el disparo de otros dispositivos como el SCR. Los elementos básicos de un circuito de disparo como ese se muestran en la figura 17.41. El resistor R_1 se debe escoger para garantizar que la línea de carga determinada por R_1 pase a través de las características del dispositivo en la región de resistencia negativa; es decir, a la derecha del punto pico pero a la izquierda del punto de valle, como se muestra en la figura 17.42. Si la línea de carga no pasa a la derecha del punto pico, no se puede encender el dispositivo. Se puede establecer una ecuación para R_1 que garantice una condición de encendido si consideramos el punto pico en el cual $I_{R_1} = I_P$ y $V_E = V_P$. (La igualdad $I_{R_1} = I_P$ es válida puesto que la corriente de carga del capacitor en este instante es cero. Es decir, en este instante particular el capacitor está cambiando de un estado de carga a un estado de descarga.). Entonces $V - I_{R_1}R_1 = V_E$ y




FIG. 17.41
Disparo de un SCR por medio de un UJT.




FIG. 17.42
Recta de carga para una aplicación de disparo.

$R_1 = (V - V_E)/I_{R_1} = (V - V_P)/I_P$ en el punto pico. Para garantizar el encendido, la condición es

$$R_1 < \frac{V - V_P}{I_P} \tag{17.6}$$

En el punto de valle $I_E = I_V$ y $V_E = V_V$, de modo que

$$V - I_{R_1}R_1 = V_E$$

se vuelve
$$V - I_V R_1 = V_V$$

y
$$R_1 = \frac{V - V_V}{I_V}$$

o, para garantizar el apagado,

$$R_1 > \frac{V - V_V}{I_V} \tag{17.7}$$

Por consiguiente, el intervalo de R_1 está limitado por

$$\frac{V - V_V}{I_V} < R_1 < \frac{V - V_P}{I_P} \tag{17.8}$$




FIG. 17.43
Red de disparo cuando $I_E \cong 0\,A$.

Se debe escoger la resistencia R_2 suficientemente pequeña para asegurarse de que el SCR no se encienda por el voltaje V_{R2} de la figura 17.43 cuando $I_E \cong 0$ A. Por tanto, el voltaje V_{R2} está dado por

$$V_{R_2} \cong \left.\frac{R_2 V}{R_2 + R_{BB}}\right|_{I_E = 0\,\text{A}} \tag{17.9}$$

El capacitor C determinará, como veremos, el intervalo de tiempo entre los pulsos de disparo y la duración de cada pulso.

En el instante en que se aplica el voltaje de alimentación de cd V, el voltaje $v_E = v_C$ se cargará hacia V volts a partir de V_V como se muestra en la figura 17.44 con una constante de tiempo $\tau = R_1 C$.




FIG. 17.44
(a) Fases de carga y descarga para la red de disparo de la figura 17.41; (b) red equivalente cuando el UJT se enciende.

La ecuación general para el periodo de carga es

$$v_C = V_V + (V - V_V)(1 - e^{-t/R_1C}) \quad \textbf{(17.10)}$$

Como observamos en la figura 17.44, el voltaje a través de R_2 lo determina la ecuación (17.9) durante este periodo de carga. Cuando $v_C = v_E = V_P$, el UJT entrará al estado de conducción y el capacitor se descargará a través de R_{B_1} y R_2 a una velocidad determinada por la constante de tiempo $\tau = (R_{B_1} + R_2)C$.

La ecuación de descarga para el voltaje $v_C = v_E$ es

$$v_C \cong V_P e^{-t/(R_{B_1}+R_2)C} \quad \textbf{(17.11)}$$

La ecuación (17.11) se complica un poco por el hecho de que R_{B_1} se reducirá con el incremento en la corriente del emisor y los demás elementos de la red, como R_1 y V afectarán la velocidad de descarga y el nivel final. Sin embargo, la red equivalente aparece como se muestra en la figura 17.44 y las magnitudes de R_1 y R_{B_2} suelen ser tales que una red de Thévenin alrededor del capacitor C se verá afectada sólo levemente por estos dos resistores. Aun cuando V es un voltaje razonablemente alto, la contribución del divisor de voltaje al voltaje de Thévenin puede ser ignorada de una forma aproximada.

Utilizando el equivalente reducido de la figura 17.45 para la fase de descarga se obtiene la siguiente aproximación para el valor pico de V_{R_2}:

$$V_{R_2} \cong \frac{R_2(V_P - 0.7)}{R_2 + R_{B_1}} \quad \textbf{(17.12)}$$




FIG. 17.45
Red equivalente reducida cuando el UJT se enciende.

El periodo t_1 de la figura 17.44 se determina de la manera siguiente:

$$\begin{aligned} v_C\,(\text{carga}) &= V_V + (V - V_V)(1 - e^{-t/R_1C}) \\ &= V_V + V - V_V - (V - V_V)e^{-t/R_1C} \\ &= V - (V - V_V)e^{-t/R_1C} \end{aligned}$$

cuando $v_C = V_P$, $t = t_1$, y $V_P = V - (V - V_V)e^{-t_1/R_1C}$, ó

$$\frac{V_P - V}{V - V_V} = -e^{-t_1/R_1C}$$

y

$$e^{-t_1/R_1C} = \frac{V - V_P}{V - V_V}$$

Utilizando logaritmos, tenemos

$$\log_e e^{-t_1/R_1C} = \log_e \frac{V - V_P}{V - V_V}$$

y

$$\frac{-t_1}{R_1C} = \log_e \frac{V - V_P}{V - V_P}$$

con

$$t_1 = R_1C \log_e \frac{V - V_V}{V - V_P} \quad \textbf{(17.13)}$$

Para el periodo de descarga el tiempo entre t_1 y t_2 se determina con la ecuación (17.11) como sigue:

$$v_C\,(\text{descarga}) = V_P\, e^{-t/(R_{B_1}+R_2)C}$$

Estableciendo t_1 como $t = 0$ nos da

$$v_C = V_V \qquad \text{a} \qquad t = t_2$$

y

$$V_V = V_P e^{-t_2/(R_{B_1}+R_2)C}$$

o

$$e^{-t_2/(R_{B_1}+R_2)C} = \frac{V_V}{V_P}$$

Si utilizamos logaritmos obtenemos

$$\frac{-t_2}{(R_{B_1} + R_2)C} = \log_e \frac{V_V}{V_P}$$

y

$$t_2 = (R_{B_1} + R_2)C \log_e \frac{V_P}{V_V} \tag{17.14}$$

El lapso de tiempo para completar un ciclo se define como T en la figura 17.44. Es decir,

$$T = t_1 + t_2 \tag{17.15}$$

Oscilador de relajación

Si el SCR se redujera de la configuración, la red se comportaría como un *oscilador de relajación* y generaría la forma de onda de la figura 17.44. La frecuencia de oscilación se determina por

$$f_{osc} = \frac{1}{T} \tag{17.16}$$

En muchos sistemas, $t_1 \gg t_2$, y

$$T \cong t_1 = R_1 C \log_e \frac{V - V_V}{V - V_P}$$

Como $V \gg V_V$ en muchos casos,

$$T \cong t_1 = R_1 C \log_e \frac{V}{V - V_P}$$
$$= R_1 C \log_e \frac{1}{1 - V_P/V}$$

pero $\eta = V_P/V$ si pasamos por alto los efectos de V_D en la ecuación (17.5), y

$$T \cong R_1 C \log_e \frac{1}{1 - \eta}$$

o

$$f \cong \frac{1}{R_1 C \log_e [1/(1 - \eta)]} \tag{17.17}$$

EJEMPLO 17.1 Dado el oscilador de relajación de la figura 17.46:

a. Determine R_{B_1} y R_{B_2} en $I_E = 0$ A.
b. Calcule V_P, el voltaje necesario para encender el UJT.




FIG. 17.46
Ejemplo 17.1.

c. Determine si R_1 está dentro del intervalo permisible de valores determinados por la ecuación (17.8) para garantizar el encendido del UJT.
d. Determine la frecuencia de oscilación si $R_{B_1} = 100\ \Omega$ durante la fase de descarga.
e. Trace la forma de onda de v_C para un ciclo completo.
f. Trace la forma de onda de v_{R_2} para un ciclo completo.

Solución:

a. $$\eta = \frac{R_{B_1}}{R_{B_1} + R_{B_2}}$$

$$0.6 = \frac{R_{B_1}}{R_{BB}}$$

$$R_{B_1} = 0.6R_{BB} = 0.6(5\,\text{k}\Omega) = \mathbf{3\,k\Omega}$$

$$R_{B_2} = R_{BB} - R_{B_1} = 5\,\text{k}\Omega - 3\,\text{k}\Omega = \mathbf{2\,k\Omega}$$

b. En el punto donde $v_C = V_P$, si continuamos con $I_E = 0$ A, resulta la red de la figura 17.47, donde

$$V_P = 0.7\text{ V} + \frac{(R_{B_1} + R_2)12\text{ V}}{\underbrace{R_{B_1} + R_{B_2}}_{R_{BB}} + R_2}$$

$$= 0.7\text{ V} + \frac{(3\,\text{k}\Omega + 0.1\,\text{k}\Omega)12\text{ V}}{5\,\text{k}\Omega + 0.1\,\text{k}\Omega} = 0.7\text{ V} + 7.294\text{ V}$$

$$\cong \mathbf{8\,V}$$




FIG. 17.47
Red para determinar V_P, el voltaje requerido para encender el UJT.

c. $$\frac{V - V_V}{I_V} < R_1 < \frac{V - V_P}{I_P}$$

$$\frac{12\text{ V} - 1\text{ V}}{10\text{ mA}} < R_1 < \frac{12\text{ V} - 8\text{ V}}{10\,\mu\text{A}}$$

$$1.1\,\text{k}\Omega < R_1 < 400\,\text{k}\Omega$$

La resistencia $R_1 = 50\text{ k}\Omega$ queda dentro de este intervalo.

d. $$t_1 = R_1 C \log_e \frac{V - V_V}{V - V_P}$$

$$= (50\,\text{k}\Omega)(0.1\text{ pF}) \log_e \frac{12\text{ V} - 1\text{ V}}{12\text{ V} - 8\text{ V}}$$

$$= 5 \times 10^{-3} \log_e \frac{11}{4} = 5 \times 10^{-3}(1.01)$$

$$= 5.05\text{ ms}$$

$$t_2 = (R_{B_1} + R_2)C \log_e \frac{V_P}{V_V}$$

$$= (0.1\,\text{k}\Omega + 0.1\,\text{k}\Omega)(0.1\text{ pF}) \log_e \frac{8}{1}$$

$$= (0.02 \times 10^{-6})(2.08)$$

$$= 41.6\,\mu\text{s}$$

y $$T = t_1 + t_2 = 5.05\text{ ms} + 0.0416\text{ ms}$$

$$= 5.092\text{ ms}$$

con $$f_{\text{osc}} = \frac{1}{T} = \frac{1}{5.092\text{ ms}} \cong \mathbf{196\,Hz}$$

Utilizando la ecuación (17.17) obtenemos

$$f \cong \frac{1}{R_1 C \log_e [1/(1 - \eta)]}$$

$$= \frac{1}{5 \times 10^{-3} \log_e 2.5}$$

$$= \mathbf{218\,Hz}$$

e. Vea la figura 17.48.




FIG. 17.48
Voltaje v_C para el oscilador de relajación de la figura 17.46.

f. Durante la fase de carga, a partir de la ecuación (17.9), tenemos

$$V_{R_2} = \frac{R_2 V}{R_2 + R_{BB}} = \frac{0.1\text{ k}\Omega(12\text{ V})}{0.1\text{ k}\Omega + 5\text{ k}\Omega} = \mathbf{0.235\ V}$$

Cuando $v_C = V_P$, a partir de la ecuación (17.12), tenemos

$$V_{R_2} \cong \frac{R_2(V_P - 0.7\text{ V})}{R_2 + R_{B_1}} = \frac{0.1\text{ k}\Omega(8\text{ V} - 0.7\text{ V})}{0.1\text{ k}\Omega + 0.1\text{ k}\Omega}$$

$$= \mathbf{3.65\ V}$$

La gráfica de v_{R_2} aparece en la figura 17.49:




FIG. 17.49
Voltaje v_{R_2} para el oscilador de relajación de la figura 17.46.

17.14 FOTOTRANSISTORES

El comportamiento fundamental de los dispositivos fotoeléctricos se presentó junto con la descripción del fotodiodo. Ahora ampliaremos este análisis para incluir el fototransistor, el cual tiene una unión *p-n* de colector a base fotosensible. La corriente inducida por efectos fotoeléctricos es la corriente de base del transistor. Si le asignamos la notación I_λ a la corriente de base fotoinducida, la corriente de colector que resulta, aproximadamente, es

$$I_C \cong h_{fe} I_\lambda \tag{17.18}$$

En la figura 17.50 se dan algunas características representativas para un fototransistor junto con la representación simbólica del dispositivo. Observe las semejanzas entre estas curvas y las de un transistor bipolar típico. Como se esperaba, al aumentar la intensidad de la luz se incrementa la corriente en el colector. Para proporcionar un mayor grado de conocimiento de la unidad de medición de intensidad luminosa, miliwatts por centímetro cuadrado, damos una curva de corriente de base contra densidad de flujo en la figura 17.51a. Observe el incremento exponencial de la corriente de base al aumentar la densidad de flujo. En la misma figura se ilustra un fototransistor junto con la identificación de las terminales y la alineación angular.

Algunas de las áreas de aplicación del fototransistor incluyen lectores de tarjetas perforadas, circuitos lógicos de computadora, controles de iluminación (carreteras, etc.), indicación de niveles, relevadores y sistemas de conteo.




FIG. 17.50
Fototransistor: (a) características de colector (MRD300): (b) símbolo (Cortesía de Motorola, Inc.).




FIG. 17.51
Fototransistor:(a) corriente de base contra densidad de flujo; (b) dispositivo; (c) identificación de las terminales; (d) alineación angular. (Cortesía de Motorola, Inc.).

Compuerta AND de alto aislamiento

En la figura 17.52 se muestra una compuerta AND de alto aislamiento que utiliza tres fototransistores y tres LED (diodos emisores de luz). Los LED son dispositivos semiconductores que emiten luz con una intensidad determinada por la corriente en directa que fluye a través del dispositivo. Con la ayuda de los análisis realizados en el capítulo 1, el comportamiento del circuito deberá ser relativamente fácil de entender. La terminología *alto aislamiento* simplemente se refiere a la ausencia de una conexión eléctrica entre los circuitos de entrada y salida.






FIG. 17.52
Compuerta AND de alto aislamiento que utiliza transistores y diodos emisores de luz (LED).

17.15 AISLADORES OPTOELECTRÓNICOS

El *aislador optoelectrónico* es un dispositivo que incorpora muchas de las características descritas en la sección anterior. Es simplemente una cápsula que contiene un LED infrarrojo y un fotodetector semejante a un diodo de silicio, un par Darlington de transistores, o un SCR. La respuesta de longitud de onda de cada dispositivo se ajusta de modo que sea lo más idéntica posible para obtener el mayor nivel de acoplamiento posible. En la figura 17.53, se dan dos posibles



ISO-LIT 1



Núm. de terminal	Función
1	ánodo
2	cátodo
3	nc (no conectar)
4	emisor
5	colector
6	base

ISO-LIT Q1

Núm. de terminal	Función
1	ánodo
2	cátodo
3	cátodo
4	ánodo
5	ánodo
6	cátodo
7	cátodo
8	ánodo
9	emisor
10	colector
11	colector
12	emisor
13	emisor
14	colector
15	colector
16	emisor

FIG. 17.53
Dos aisladores optoelectrónicos Litronix (Cortesía de Siemens Components, Inc.).

configuraciones de circuito integrado y la fotografía de cada una. Hay una cubierta aislante transparente entre cada uno de los conjuntos de elementos integrada en la estructura (no visible) que permite el paso de la luz. Se diseñan con tiempos de respuesta tan pequeños que se pueden utilizar para transmitir datos en el intervalo de los megahertz.

Los valores nominales máximos y las características eléctricas del modelo IL-1 se proporcionan en la figura 17.54. Observe que I_{CEO} está medido en nanoamperes y que la disipación de potencia del LED y el transistor es casi la misma.

(a) Valores nominales máximos

LED de arseniuro de galio (cada canal) IL-1	
Disipación de potencia @ 25°C	200 mW
Reducción lineal de valor a partir de 25°C	2.6 mW/°C
Corriente directa continua	150 mA
Fototransistor de silicio detector (cada canal) IL-1	
Disipación de potencia @ 25°C	200 mW
Reducción lineal de valor a partir de 25°C	2.6 mW/°C
Voltaje de ruptura entre colector y emisor	30 V
Voltaje de ruptura entre emisor y colector	7 V
Voltaje de ruptura entre colector y base	70 V
Cápsula IL-1	
Disipación total en la cápsula a temperatura ambiente de 25°C (LED más detector)	250 mW
Reducción lineal de valor a partir de 25°C	3.3 mW/°C
Temperatura de almacenamiento	−55°C a +150°C
Temperatura de operación	−55°C a +100°C

(b) Características eléctricas por canal (a una temperatura ambiente de 25°C)

Parámetro	*Mín.*	*Típ.*	*Máx.*	*Unidad*	*Condiciones de prueba*
LED de arseniuro de galio					
Voltaje en directa		1.3	1.5	V	$I_F = 60$ mA
Corriente en inversa		0.1	10	μA	$V_R = 3.0$ V
Capacitancia		100		pF	$V_R = 0$ V
Detector de fototransistor					
BV_{CEO}	30			V	$I_C = 1$ mA
I_{CEO}		5.0	50	nA	$V_{CE} = 10$ V, $I_F = 0$ A
Capacitancia de colector a emisor		2.0		pF	$V_{CE} = 0$ V
BV_{ECO}	7			V	$I_E = 100$ μA
Características acopladas					
Relación de transferencia de corriente cd	0.2	0.35			$I_F = 10$ mA, $V_{CE} = 10$ V
Capacitancia, de entrada a salida		0.5		pF	
Voltaje de ruptura	2500			V	DC
Resistencia, de entrada a salida		100		GΩ	
V_{sat}			0.5	V	$I_C = 1.6$ mA, $I_F = 16$ mA
Retraso de propagación					
$t_{D\ encendido}$		6.0		μs	$R_L = 2.4$ kΩ, $V_{CE} = 5$ V
$t_{D\ apagado}$		25		μs	$I_F = 16$ mA

FIG. 17.54
Aislador optoelectrónico Litronix IL-1.

Las curvas características optoelectrónicas típicas de cada uno de los canales se dan en las figuras 17.55 a 17.59. Observe el muy marcado efecto de la temperatura en la corriente de salida a bajas temperaturas pero la respuesta bastante nivelada a o por arriba de la temperatura ambiente (25°C). Como ya mencionamos antes, el nivel de I_{CEO} progresa constantemente con las técnicas de diseño y construcción mejoradas (cuanto más bajo mejor). En la figura 17.55 no se llega a 1 μA hasta que la temperatura sube a más de 75°C. Las características de transferencia de la figura 17.56 comparan la corriente de entrada al LED (la cual establece el flujo luminoso) con la corriente de colector resultante del transistor de salida (cuya corriente de base está determinada por el flujo incidente). De hecho, la figura 17.57 demuestra que el voltaje V_{CE} afecta la corriente de colector resultante sólo de manera muy leve. Es interesante observar en la figura 17.58 que el tiempo de conmutación de un aislador optoelectrónico se reduce al aumentar la corriente, en tanto que para muchos dispositivos ocurre exactamente lo contrario. Considere que sólo

hay 2 μs para una corriente de colector de 6 mA y una carga R_L de 100 Ω. La salida relativa contra la temperatura aparece en la figura 17.59.




FIG. 17.55
Corriente oscura I_{CEO} en función de la temperatura.




FIG. 17.56
Características de transferencia.




FIG. 17.57
Características de salida del detector.




FIG. 17.58
Tiempo de conmutación contra la corriente de colector.






FIG. 17.59
Salida relativa contra la temperatura.


La representación esquemática para un acoplador de transistor aparece en la figura 17.53. Las representaciones esquemáticas para un fotodiodo, un foto-Darlington y un aislador optoelectrónico foto-SCR aparecen en la figura 17.60.



(a)



(b)



(c)

FIG. 17.60
Aisladores optoelectrónicos: (a) fotodiodo; (b) foto-Darlington; (c) foto-SCR.




FIG. 17.61
UJT programable (PUT).

17.16 TRANSISTOR DE MONOUNIÓN PROGRAMABLE

Aunque son parecidos en el nombre, la construcción y el modo de operación del transistor de monounión programable (PUT) son muy diferentes de los transistores de monounión. El hecho de que las características y las aplicaciones *I-V* de cada uno sean parecidas sugirió la elección de los nombres.

Como se indica en la figura 17.61, el PUT es un dispositivo *pnpn* con una compuerta conectada directamente a la capa *tipo n* intermedia. El símbolo para el dispositivo y la configuración de polarización básica aparecen en la figura 17.62. Como el símbolo lo sugiere, es en esencia un




FIG. 17.62
Configuración de polarización básica para el PUT.

SCR con un mecanismo de control que permite duplicar las características del SCR típico. El término *programable* se aplica porque a R_{BB}, η y V_P tal como se definieron para el UJT los pueden controlar los resistores R_{B_1}, R_{B_2}, y el voltaje de alimentación V_{BB}. Observe en la figura17.62 que aplicando la regla del divisor de voltaje, cuando $I_G = 0$,

$$V_G = \frac{R_{B_1}}{R_{B_1} + R_{B_2}} V_{BB} = \eta V_{BB} \qquad \textbf{(17.19)}$$

donde

$$\eta = \frac{R_{B_1}}{R_{B_1} + R_{B_2}}$$

como se definió para el UJT.

Las características del dispositivo aparecen en la figura 17.63. Como se observa en el diagrama, el estado "apagado" (I baja, V entre 0 y V_P) y el estado "encendido" $(I \geq I_V, V \geq V_V)$ están separados por la región inestable como ocurrió para el UJT. Es decir, el dispositivo no puede permanecer en el estado inestable; simplemente cambiará al estado "apagado" o al estado "encendido" estable.




FIG. 17.63
Características del PUT.

El potencial V_P o voltaje necesario para "encender" el dispositivo, lo da

$$V_P = \eta V_{BB} + V_D \qquad \textbf{(17.20)}$$

como se definió para el UJT. Sin embargo, V_P representa la caída de voltaje V_{AK} en la figura 17.61 (la caída de voltaje en directa a través del diodo conductor). Para silicio, por lo general V_D es de 0.7 V. Por consiguiente,

$$V_{AK} = V_{AG} + V_{GK}$$
$$V_P = V_D + V_G$$

y

$$V_P = \eta V_{BB} + 0.7\ \text{V} \quad \text{silicio} \qquad \textbf{(17.21)}$$

Anteriormente observamos, sin embargo, que $V_G = \eta V_{BB}$ con del resultado de que

$$V_P = V_G + 0.7 \quad \text{silicio} \tag{17.22}$$

Recuerde que para el UJT, R_{B_1} y R_{B_2} representan la resistencia de masa y los contactos óhmicos de base, ambos inaccesibles. En el desarrollo anterior, observamos que R_{B_1} y R_{B_2} son externos al dispositivo, lo que permite ajustar η y V_G. En otras palabras, el PUT permite controlar el nivel de V_P requerido para encender el dispositivo.

Aunque las características del PUT y el UJT son semejantes, las corrientes del pico y del valle del PUT son en general más bajas que las de un UJT de valor nominal semejante. Además, el voltaje mínimo de operación también es menor para un PUT.

Si consideramos un equivalente de Thévenin de la red a la derecha de la terminal de compuerta en la figura 17.62, obtenemos la red de la figura 17.64. La resistencia resultante R_S es importante porque se suelen incluir en las hojas de especificaciones pues afecta el nivel de I_V.




FIG. 17.64
Equivalente de Thévenin para la red a la derecha de la terminal de compuerta en la figura 17.62.

Haciendo referencia a la figura 17.63 podemos revisar la operación básica del dispositivo. Un dispositivo que se encuentra en estado de "apagado" no cambiará de estado hasta que se alcance el voltaje V_P definido por V_G y V_D. El nivel de corriente hasta que se alcanza I_P es muy bajo, lo que da por resultado un equivalente de circuito abierto puesto que $R = V\,(\text{alto})/I$ (baja) originará un nivel de alta resistencia. Cuando se alcanza V_P, el dispositivo cambiará a través de la región inestable al estado de "encendido", donde el voltaje es menor pero la corriente mayor, con el resultado de una resistencia terminal $R = V\,(\text{bajo})/I(\text{alta})$, bastante baja, lo que representa de forma aproximada un equivalente de cortocircuito. El dispositivo, por consiguiente, ha cambiado de ser en esencia un estado de circuito abierto a un estado de cortocircuito en un punto determinado por la elección de R_{B_1}, R_{B_2}, y V_{BB}. Con el dispositivo en el estado "encendido", la eliminación de V_G no apagará el dispositivo. El nivel de voltaje V_{AK} debe reducirse lo suficiente para disminuir la corriente por debajo de un nivel de mantenimiento.

EJEMPLO 17.2 Determine R_{B_1} y V_{BB} para un PUT de silicio si está determinado que $\eta = 0.8$, $V_P = 10.3\text{ V}$ y $R_{B_2} = 5\text{ k}\Omega$.

Solución:

$$\text{Ec. (17.4):} \quad \eta = \frac{R_{B_2}}{R_{B_1} + R_{B_2}} = 0.8$$

$$R_{B_1} = 0.8(R_{B_1} + R_{B_2})$$

$$0.2R_{B_1} = 0.8R_{B_2}$$

$$R_{B_1} = 4R_{B_2}$$

$$R_{B_1} = 4(5\text{ k}\Omega) = \mathbf{20\text{ k}\Omega}$$

$$\text{Ec. (17.20):} \quad V_P = \eta V_{BB} + V_D$$

$$10.3\text{ V} = (0.8)(V_{BB}) + 0.7\text{ V}$$

$$9.6\text{ V} = 0.8V_{BB}$$

$$V_{BB} = \mathbf{12\text{ V}}$$

Oscilador de relajación

Una aplicación más del PUT es el oscilador de relajación de la figura 17.65. En el momento en que se conecta la fuente, el capacitor comenzará a cargarse hacia V_{BB} volts puesto que no hay corriente en el ánodo en este momento. La curva que carga aparece en la figura 17.66. El periodo T requerido para alcanzar el potencial de encendido V_P lo da aproximadamente

$$T \cong RC \log_e \frac{V_{BB}}{V_{BB} - V_P} \tag{17.23}$$

o, cuando $V_P \cong \eta V_{BB}$,

$$T \cong RC \log_e \left(1 + \frac{R_{B_1}}{R_{B_2}}\right) \tag{17.24}$$




FIG. 17.65
Oscilador de relajación de PUT.




FIG. 17.66
Onda de carga para el capacitor de la figura 17.65.

En el momento en que el voltaje a través del capacitor es igual a V_P, el dispositivo se encenderá y se establecerá una corriente $I_A = I_P$ a través del PUT. Si R es demasiado grande, no se puede establecer la corriente I_P y el dispositivo no se encenderá. En el punto de transición,

$$I_P R = V_{BB} - V_P$$

y

$$R_{\text{máx}} = \frac{V_{BB} - V_P}{I_P} \tag{17.25}$$


Se incluye el subíndice para indicar que cualquier R mayor que $R_{\text{máx}}$ producirá una corriente menor que I_P. El nivel de R también debe ser tal que la corriente sea menor que I_V para que ocurran las oscilaciones. En otras palabras, deseamos que el dispositivo entre a la región inestable y que luego vuelva al estado “apagado”. Con un razonamiento similar al anterior, obtenemos


$$R_{\text{mín}} = \frac{V_{BB} - V_V}{I_V} \tag{17.26}$$

El análisis anterior requiere que R se limite a lo siguiente para un sistema oscilatorio:

$$R_{\text{mín}} < R < R_{\text{máx}}$$

Las formas de onda de v_A, v_G y v_K aparecen en la figura 17.67. Observe que T determina el voltaje máximo a que v_A puede cargarse. Una vez que el dispositivo se enciende, el capacitor se descargará de inmediato a través del PUT y R_K y se tendrá la caída mostrada. Por supuesto, v_K alcanzará su valor pico al mismo tiempo debido a la breve pero intensa corriente. El voltaje v_G se reducirá de inmediato desde V_G hasta un nivel un poco mayor que 0 V. Cuando el voltaje del capacitor caiga a un nivel bajo, el PUT se encenderá de nuevo y se repetirá el ciclo de carga. El efecto en V_G y V_K se muestra en la figura 17.67.








FIG. 17.67
Formas de onda para el oscilador de PUT de la figura 17.65.

EJEMPLO 17.3 Si $V_{BB} = 12$ V, $R = 20$ kΩ, $C = 1$ μF, $R_K = 100$ Ω, $R_{B_1} = 10$ kΩ, $R_{B_2} = 5$ kΩ, $I_P = 100$ μA, $V_V = 1$ V, e $I_V = 5.5$ mA, determine:

a. V_P.
b. $R_{\text{máx}}$ y $R_{\text{mín}}$.
c. T y frecuencia de oscilación.
d. Las formas de onda de v_A, v_G y v_K.

Solución:

a. Ec. (17.20):
$$V_P = \eta V_{BB} + V_D = \frac{R_{B_1}}{R_{B_1} + R_{B_2}} V_{BB} + 0.7\text{ V} = \frac{10\text{ k}\Omega}{10\text{ k}\Omega + 5\text{ k}\Omega}(12\text{ V}) + 0.7\text{ V} = (0.67)(12\text{ V}) + 0.7\text{ V} = \mathbf{8.7\text{ V}}$$

b. A partir de la ecuación (17.25):
$$R_{\text{máx}} = \frac{V_{BB} - V_P}{I_P} = \frac{12\text{ V} - 8.7\text{ V}}{100\ \mu\text{A}} = \mathbf{33\text{ k}\Omega}$$


A partir de la ecuación (17.26):
$$R_{\text{mín}} = \frac{V_{BB} - V_V}{I_V} = \frac{12\text{ V} - 1\text{ V}}{5.5\text{ mA}} = \mathbf{2\text{ k}\Omega}$$


$$R\text{:}\quad 2\text{ k}\Omega < 20\text{ k}\Omega < 33\text{ k}\Omega$$

c. Ec. (17.23):
$$T = RC\log_e \frac{V_{BB}}{V_{BB} - V_P} = (20\text{ k}\Omega)(1\ \mu\text{F})\log_e \frac{12\text{ V}}{12\text{ V} - 8.7\text{ V}} = 20 \times 10^{-3}\log_e(3.64)$$

$$= 20 \times 10^{-3}(1.29)$$
$$= \mathbf{25.8\ ms}$$
$$f = \frac{1}{T} = \frac{1}{25.8\ \text{ms}} = \mathbf{38.8\ Hz}$$

d. Indicadas en la figura 17.68.








FIG. 17.68
Formas de onda para el oscilador del ejemplo 17.3.

17.17 RESUMEN

Conclusiones y conceptos importantes

1. El **rectificador controlado de silicio** (SCR) es un rectificador cuyo estado **lo controla la magnitud de la corriente de compuerta**. El voltaje de polarización en directa a través del dispositivo determinará el nivel de la corriente de compuerta requerido para "encender" (activar) el dispositivo. Cuanto **más alto sea el nivel** del voltaje de polarización, **menor** será la corriente de compuerta requerida.
2. Además del disparo por compuerta, un SCR puede ser **encendido con una corriente de compuerta cero** aplicando simplemente **suficiente voltaje** a través del dispositivo. Sin embargo, cuanto más alta sea la corriente de compuerta, menor será el voltaje de polarización requerido para encender el SCR.
3. El **interruptor controlado de silicio** tiene tanto **una compuerta de ánodo como una compuerta de cátodo** para controlar el estado del dispositivo, aunque ahora la compuerta de ánodo está conectada a un capa tipo *n* y la compuerta de cátodo a una capa tipo *p*. El resultado es que **un pulso negativo en la compuerta de ánodo encenderá el dispositivo, mientras que un pulso negativo lo apagará**. Lo contrario es cierto para la compuerta de cátodo.
4. La construcción de un **interruptor de apagado por compuerta** (GTO) es similar a la del SCR con sólo **una conexión de compuerta**, pero el GTO tiene la ventaja agregada de ser capaz de **apagar o encender** el dispositivo en la terminal de compuerta. Sin embargo, esta opción agregada de ser capaz de apagar el dispositivo en la compuerta da por resultado una **corriente de compuerta más alta** para encender el dispositivo.
5. El **LASCR** es un SCR activado por luz cuyo estado puede ser controlado por **luz que incide en una capa semiconductora** del dispositivo **o por el disparo de la terminal de compuerta** como se describió para los SCR. Cuanto más alta sea la temperatura en la unión del dispositivo, menor será la luz incidente requerida para encender el dispositivo.
6. El **diodo Shockley** básicamente tiene las **mismas características que un SCR con corriente de compuerta cero**. Se enciende simplemente con un incremento en el voltaje de polarización en directa a través del dispositivo más allá del nivel de conducción.

7. El **diac** es en esencia un **diodo Schockley que se puede encender en una u otra dirección**. La aplicación de un voltaje suficiente de una u otra polaridad encenderá el dispositivo.
8. El **triac** es fundamentalmente un **diac con una terminal de compuerta que controla la acción del dispositivo** en cualquiera de las dos direcciones.
9. El **transistor de mononunión** es un dispositivo de tres terminales con una unión *p-n* formada entre una barra de aluminio y una pastilla de silicio tipo *n*. Una vez que se alcanza el potencial de encendido, el voltaje en el emisor se reduce al incrementarse la corriente de emisor y de ese modo se establece una **región de resistencia negativa** excelente para aplicaciones de oscilador. Una vez que se alcanza el punto de valle, las características del dispositivo **adoptan las de un diodo semiconductor**. Cuanto más alto es el voltaje aplicado a través del dispositivo, más alto será el potencial de encendido del emisor.
10. El **fototransistor** es un dispositivo de tres terminales cuyas características son **muy parecidas a las de un BJT** con una corriente de base y colector sensible a la intensidad de la luz incidente. La corriente de base que resulta está en esencia **linealmente relacionada con la luz aplicada** con un nivel casi independiente del voltaje a través del dispositivo hasta que se presenta la ruptura.
11. Los **aisladores optoelectrónicos** contienen un **LED infrarrojo** y un **fotodetector** para vincular sistemas que no requieren una conexión directa. La corriente de salida en el detector **es menor que aunque está linealmente relacionada con corriente de entrada al LED aplicada**. Además, la corriente de colector es en esencia independiente del voltaje de colector a emisor.
12. El **PUT** (transistor de monounión programable) es, como su nombre lo dice, un dispositivo con las **características de un UJT** pero con la capacidad agregada de **ser capaz de controlar el potencial de encendido**. En general, los voltajes de operación de pico, valle y mínimo de los PUT son menores que los de los UJT.

Ecuaciones:

Diac:

$$V_{BR_1} = V_{BR_2} \pm 0.1V_{BR_2}$$

UJT:

$$R_{BB} = (R_{B_1} + R_{B_2})\big|_{I_E=0}$$

$$V_{R_{B_1}} = \frac{R_{B_1}}{R_{B_1} + R_{B_2}} \cdot V_{BB} = \eta V_{BB}\Big|_{I_E=0}$$

$$\eta = \frac{R_{B_1}}{R_{BB}}$$

$$V_P = \eta V_{BB} + V_D$$

Fototransistor:

$$I_C \cong h_{fe} I_\lambda$$

PUT:

$$V_G = \frac{R_{B_1}}{R_{B_1} + R_{B_2}} \cdot V_{BB} = \eta V_{BB}$$

$$V_P = \eta V_{BB} + V_D$$

PROBLEMAS

**Nota:* Los asteriscos indican los problemas más difíciles.

17.3 Operación básica de un rectificador controlado de silicio

1. Describa con sus propias palabras el comportamiento básico del SCR utilizando el circuito equivalente de dos transistores.

2. Describa dos técnicas para apagar un SCR.

3. Consulte un manual de fabricante o una hoja de especificaciones y obtenga una red de apagado. Si es posible, describa la acción de apagado del diseño.

17.4 Características y valores nominales del SCR

***4. a.** A altos niveles de corriente de compuerta, ¿a qué características de un dispositivo de dos terminales se asemejan las características de un SCR?

b. A un voltaje fijo de ánodo a cátodo menor que $V_{(BR)F^*}$, ¿cuál es el efecto en el encendido del SCR a medida que se reduce la corriente de compuerta a partir de su valor máximo hasta el nivel cero?

c. A una corriente de compuerta fija mayor que $I_G = 0$, ¿cuál es el efecto en el encendido del SCR a medida que el voltaje de compuerta se reduce a partir de $V_{(BR)F^*}$?

d. Para niveles crecientes de I_G, ¿cuál es el efecto en la corriente de mantenimiento?

5. a. Basado en la figura 17.8, ¿encenderá el dispositivo una corriente de compuerta de 50 mA a la temperatura ambiente (25º)?

b. Repita la parte (a) para una corriente de compuerta de 10 mA.

c. ¿Disparará el dispositivo un voltaje 2.6 V a temperatura ambiente?

d. ¿Es $V_G = 6$ V, $I_G = 800$ mA una buena opción para lograr las condiciones de encendido? ¿Se preferiría $V_G = 4$ V, $I_G = 1.6$ A? Explique.

17.6 Aplicaciones del SCR

6. En la figura 17.11b, ¿por qué se pierde poco potencial a través del SCR durante la conducción?

7. Explique detalladamente por qué los valores reducidos de R_1 en la figura 17.12 incrementarán el ángulo de conducción.

***8.** Remítase a la red de carga de la figura 17.13.

a. Determine el nivel de cd de la señal rectificada de onda completa si se emplea un transformador 1:1.

b. Si la batería en su estado descargado se mantiene a 11 V, ¿cuál es la caída del voltaje de ánodo a cátodo a través del SCR_1?

c. ¿Cuál es el valor máximo posible de V_R ($V_{GK} \cong 0.7$ V)?

d. Al valor máximo de la parte (c), ¿cuál es el potencial de compuerta del SCR_2?

e. Una vez que el SCR_2 ha entrado al estado de cortocircuito, ¿cuál es el nivel de V_2?

17.7 Interruptor controlado de silicio

9. Describa a detalle con sus propias palabras el comportamiento de la red de la figura 17.17.

17.8 Interruptor de apagado por compuerta

10. a. En la figura 17.23, si $V_Z = 50$ V, determine el valor máximo posible a que el capacitor C_1 puede cargarse a ($V_{GK} \cong 0.7$ V).

b. Determine el tiempo de descarga aproximado (5τ) para $R_3 = 20$ kΩ.

c. Determine la resistencia interna del GTO si el tiempo de levantamiento es la mitad del periodo de reducción gradual determinado en la parte (b).

17.9 SCR activado por luz

11. a. Utilizando la figura 17.25b, determine la irradiación mínima requerida para encender el dispositivo a temperatura ambiente (25°C).

b. ¿Qué reducción porcentual de la irradiación se permite si la temperatura de la unión se incrementa de 0°C (32°C) a 100°C (212°C)?

17.10 Diodo Schockley

12. Para la red de la figura 17.29, si $V_{BR} = 6$ V, $V = 40$ V, $R = 10$ kΩ, $C = 0.2$ μF y V_{GK} (potencial de encendido) = 3 V, determine el lapso de tiempo entre la energización de la red y el encendido del SCR.

17.11 Diac

13. Utilizando cualquier referencia que requiera, encuentre una aplicación de un diac y explique el comportamiento de la red.

14. Si V_{BR_2} es de 6.4 V, determine el intervalo para V_{BR_1} utilizando la ecuación (17.1).

17.12 Triac

15. Repita el problema 13 para el triac.

17.13 Transistor de monounión

16. Para la red de la figura 17.41, en la cual $V = 40$ V, $\eta = 0.6$, $V_V = 1$ V, $I_V = 8$ mA, e $I_P = 10$ μA, determine el intervalo de R_1 para la red de disparo.

17. Para un transistor de monounión con $V_{BB} = 20$ V, $\eta = 0.65$, $R_{B_1} = 2$ kΩ ($I_E = 0$), y $V_D = 0.7$ V, determine:

a. R_{B_2}. **b.** R_{BB}. **c.** $V_{R_{B_1}}$. **d.** V_P.

***18.** Dado el oscilador de relajación de la figura 17.69:

a. Encuentre R_{B_1} y R_{B_2} a $I_E = 0$ A.

b. Determine V_P, el voltaje necesario para encender el UJT.

c. Determine si R_1 se encuentra dentro del intervalo permisible de valores definido por la ecuación (17.8).

d. Determine la frecuencia de oscilación si $R_{B_1} = 200$ Ω durante la fase de descarga.




FIG. 17.69
Problema 18.

e. Trace la forma de onda de v_C para dos ciclos completos.
f. Trace la forma de onda de v_{R_2} para dos ciclos completos.
g. Determine la frecuencia utilizando la ecuación (17.17) y compare con el valor determinado en la parte (d). Explique cualesquier diferencias importantes.

17.14 Fototransistores

19. Para un fototransistor cuyas características son las de la figura 17.51, determine la corriente de base fotoinducida con una densidad de flujo radiante de 5 mW/cm². Si $h_{fe} = 40$, encuentre I_C

***20.** Diseñe una compuerta OR de alto aislamiento empleando fototransistores y LEDs.

17.15 Aisladores optoelectrónicos

21. a. Determine un factor promedio de reducción de valor nominal a partir de la curva de la figura 17.59 para la región definida por temperaturas entre −25°C y +50°C.
b. ¿Es correcto decir que a temperaturas mayores que la temperatura ambiente (hasta 100°C), la corriente de salida no se ve afectada por la temperatura?

22. a. Determine con datos de la figura 17.55 el cambio promedio en I_{CEO} por grado de cambio de la temperatura para el intervalo de 25°C a 50°C.
b. ¿Se pueden utilizar los resultados de la parte (a) para determinar el nivel de I_{CEO} a 35°C? Ponga a prueba su teoría.

23. Determine con datos de la figura 17.56 la relación de la corriente de salida del LED a la corriente de entrada al detector para una corriente de salida de 20 mA. ¿Consideraría que el dispositivo es relativamente eficiente en este propósito?

***24. a.** Trace la curva de potencia máxima de $P_D = 200$ mW en la gráfica de la figura 17.57. Mencione cualesquier conclusiones dignas de atención.
b. Determine β_{cd} (definida por I_C/I_F) para el sistema con $V_{CE} = 15$ V, $I_F = 10$ mA.
c. Compare los resultados de la parte (b) con los que se obtuvieron a partir de la figura 17.56 en $I_F = 10$ mA. ¿Son comparables? ¿Deberían serlo? ¿Por qué?

***25. a.** Recurriendo a la figura 17.58, determine la corriente de colector por arriba de la cual el tiempo de conmutación no cambia de manera apreciable para $R_L = 1$ kΩ y $R_L = 100$ Ω.
b. En $I_C = 6$ mA, ¿cómo se compara la relación de los tiempos de conmutación para $R_L = 1$ kΩ y $R_L = 100$ Ω con la relación de los niveles de resistencia?

17.16 Transistor de monounión programable

26. Determine η y V_G para un PUT con $V_{BB} = 20$ V y $R_{B_1} = 3R_{B_2}$.

27. Utilizando los datos del ejemplo 17.3, determine la impedancia del PUT en los puntos de encendido y valle. ¿Se comprueban los estados de circuito abierto y cortocircuito aproximados?

28. ¿Se puede derivar la ecuación (17.24) exactamente como se muestra con la ecuación (17.23)? Si no, ¿qué elemento falta en la ecuación (17.24)?

***29. a.** ¿Oscilará la red del ejemplo 17.3 si V_{BB} se cambia a 10 V?. ¿Qué valor mínimo de V_{BB} se requiere (V_V constante)?
b. Recurriendo al mismo ejemplo, ¿qué valor de R colocaría a la red en estado "encendido" estable y eliminaría la respuesta oscilatoria del sistema?
c. ¿Qué valor de R convertiría la red en una red de retardo de 2 ms? Es decir, ¿proporcionaría un pulso v_K a 2 ms después de que se activa la alimentación y entonces permanecería en el estado "encendido"?

Apéndice A

Parámetros híbridos: determinación gráfica y ecuaciones de conversión (exactas y aproximadas)

A.1 DETERMINACIÓN GRÁFICA DE LOS PARÁMETROS *h*

Utilizando derivadas parciales (cálculo) se puede demostrar que la magnitud de los parámetros *h* para el circuito equivalente de señal pequeña del transistor en la región de operación para la configuración en emisor común se puede calcular aplicando las siguientes ecuaciones:*

$$h_{ie} = \frac{\partial v_i}{\partial i_i} = \frac{\partial v_{be}}{\partial i_b} \cong \frac{\Delta v_{be}}{\Delta i_b}\bigg|_{V_{CE}=\text{constante}} \quad \text{(ohms)} \tag{A.1}$$

$$h_{re} = \frac{\partial v_i}{\partial v_o} = \frac{\partial v_{be}}{\partial v_{ce}} \cong \frac{\Delta v_{be}}{\Delta v_{ce}}\bigg|_{I_B=\text{constante}} \quad \text{(sin unidades)} \tag{A.2}$$

$$h_{fe} = \frac{\partial i_o}{\partial i_i} = \frac{\partial i_c}{\partial i_b} \cong \frac{\Delta i_c}{\Delta i_b}\bigg|_{V_{CE}=\text{constante}} \quad \text{(sin unidades)} \tag{A.3}$$

$$h_{oe} = \frac{\partial i_o}{\partial v_o} = \frac{\partial i_c}{\partial v_{ce}} \cong \frac{\Delta i_c}{\Delta v_{ce}}\bigg|_{I_B=\text{constante}} \quad \text{(siemens)} \tag{A.4}$$

En cada caso, el símbolo Δ se refiere a un pequeño cambio en esa cantidad alrededor del punto de operación quiescente. Es decir, los parámetros *h* se determinan en la región de operación por la señal aplicada de modo que el circuito equivalente será el más preciso disponible. Los valores constantes de V_{CE} e I_B en cada caso se refieren a una condición que se debe cumplir cuando los parámetros se determinan a partir de las características del transistor. Para las configuraciones en base común y en emisor común, la ecuación correcta se obtiene sustituyendo simplemente los valores apropiados de v_i, v_o, i_i e i_o.

Los parámetros h_{ie} y h_{re} se determinan a partir de las características de entrada o de base, mientras que los parámetros h_{fe} y h_{oe} se obtienen a partir de las características de salida o de colector. Como h_{fe} en general es el parámetro de mayor interés, analizaremos primeramente para este parámetro las operaciones implicadas con ecuaciones, como las ecuaciones (A.1) a (A.4). El primer paso para determinar cualquiera de los cuatro parámetros híbridos es localizar el

* La derivada parcial $\partial v_i/\partial i_i$ proporciona una lectura del cambio instantáneo en v_i debido a un cambio instantáneo en i_i.




FIG. A.1
Determinación de h_{fe}.

punto de operación quiescente como se indica en la figura A.1. En la ecuación (A.3) la condición V_{CE} = constante requiere que los cambios en la corriente de base y en la corriente de colector ocurran a lo largo de la línea recta vertical trazada a través del punto Q que representa un voltaje fijo de colector a emisor. La ecuación (A.3), por tanto, requiere que un pequeño cambio en la corriente de colector se divida entre el cambio correspondiente en la corriente de base. Para una precisión máxima, estos cambios deberán hacerse lo más pequeños posible.

En la figura A.1, el cambio de i_b se elige para que abarque de I_{B_1} a I_{B_2} a lo largo de la línea recta perpendicular trazada en V_{CE}. El cambio correspondiente de i_c se encuentra luego al trazar las líneas horizontales desde las intersecciones de I_{B_1} y I_{B_2} con V_{CE} = constante hasta el eje vertical. Lo que falta es sustituir los cambios resultantes de i_b e i_c en la ecuación (A.3). Es decir,

$$|h_{fe}| = \left.\frac{\Delta i_c}{\Delta i_b}\right|_{V_{CE}=\text{constante}} = \left.\frac{(2.7 - 1.7)\text{ mA}}{(20 - 10)\ \mu\text{A}}\right|_{V_{CE}=8.4\text{ V}}$$
$$= \frac{10^{-3}}{10 \times 10^{-6}} = \mathbf{100}$$

En la figura A.2 se traza una línea recta tangente a la curva I_B a través del punto Q para establecer una línea I_B = constante como lo requiere la ecuación (A.4) para h_{oe}. Luego se selecciona un cambio de v_{CE} y el cambio correspondiente de i_C se determina al trazar las líneas horizontales al eje vertical en las intersecciones sobre la línea constante = I_B. Sustituyendo en la ecuación (A.4), obtenemos




FIG. A.2
Determinación de h_{oe}.

$$|h_{oe}| = \left.\frac{\Delta i_c}{\Delta v_{ce}}\right|_{I_B=\text{constante}} = \left.\frac{(2.2 - 2.1)\text{ mA}}{(10 - 7)\text{ V}}\right|_{I_B=+15\,\mu\text{A}}$$
$$= \frac{0.1 \times 10^{-3}}{3} = \mathbf{33\,\mu A/V = 33 \times 10^{-6}\,S = 33\,\mu S}$$

Para determinar los parámetros h_{ie} y h_{re}, primero se debe localizar el punto Q en la curva de características de entrada o de base como se indica en la figura A.3. Para h_{ie}, se traza una línea tangente a la curva $V_{CE} = 8.4$ V a través del punto Q para establecer una línea $V_{CE} =$ constante como lo requiere la ecuación (A.1). Luego se selecciona un pequeño cambio en v_{be} y de ese modo se obtiene un cambio de i_b. Sustituyendo en la ecuación (A.1), obtenemos

$$|h_{ie}| = \left.\frac{\Delta v_{be}}{\Delta i_b}\right|_{V_{CE}=\text{constante}} = \left.\frac{(733 - 718)\text{ mV}}{(20 - 10)\,\mu\text{A}}\right|_{V_{CE}=8.4\text{ V}}$$
$$= \frac{15 \times 10^{-3}}{10 \times 10^{-6}} = \mathbf{1.5\,k\Omega}$$




FIG. A.3
Determinación de h_{ie}.

El último parámetro, h_{re}, se encuentra trazando primero una línea horizontal a través del punto Q en $I_B = 15\,\mu$A. La opción natural es seleccionar entonces un cambio de v_{CE} y hallar el cambio resultante en v_{BE} como se muestra en la figura A.4.

Sustituyendo en la ecuación (A.2), obtenemos

$$|h_{re}| = \left.\frac{\Delta v_{be}}{\Delta v_{ce}}\right|_{I_B=\text{constante}} = \frac{(733 - 725)\text{ mV}}{(20 - 0)\text{ V}} = \frac{8 \times 10^{-3}}{20} = \mathbf{4 \times 10^{-4}}$$

Para el transistor cuyas características aparecen en las figuras A.1 a A.4, el circuito equivalente de señal pequeña híbrido resultante se muestra en la figura A.5.

Como ya antes lo mencionamos, los parámetros híbridos para las configuraciones en base común y en colector común se determinan utilizando las mismas ecuaciones básicas con las variables y características apropiadas.

La tabla A.1 incluye los valores parámetros típicos en cada una de las configuraciones de la amplia variedad de transistores disponibles. El signo menos indica que en la ecuación (A.3) a medida que se incrementa la magnitud de una cantidad dentro del cambio seleccionado, la magnitud de la otra se reduce.




FIG. A.4
Determinación de h_{re}.




FIG. A.5
Circuito equivalente híbrido completo para un transistor cuyas características aparecen en las figuras A.1 a A.4.

TABLA A.1
Valores de parámetros típicos para las configuraciones de transistores CE, CC y CB

Parámetro	CE	CC	CB
h_i	1 kΩ	1 kΩ	20 Ω
h_r	2.5×10^{-4}	$\cong 1$	3.0×10^{-4}
h_f	50	−50	−0.98
h_o	25 μA/V	25 μA/V	0.5 μA/V
$1/h_o$	40 kΩ	40 kΩ	2 MΩ

A.2 ECUACIONES DE CONVERSIÓN EXACTAS

Configuración en emisor común

$$h_{ie} = \frac{h_{ib}}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = h_{ic}$$

$$h_{re} = \frac{h_{ib}h_{ob} - h_{rb}(1 + h_{fb})}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = 1 - h_{rc}$$

$$h_{fe} = \frac{-h_{fb}(1 - h_{rb}) - h_{ob}h_{ib}}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = -(1 + h_{fc})$$

$$h_{oe} = \frac{h_{ob}}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = h_{oc}$$

Configuración en base común

$$h_{ib} = \frac{h_{ie}}{(1 + h_{fe})(1 - h_{re}) + h_{ie}h_{oe}} = \frac{h_{ic}}{h_{ic}h_{oc} - h_{fc}h_{rc}}$$

$$h_{rb} = \frac{h_{ie}h_{oe} - h_{re}(1 + h_{fe})}{(1 + h_{fe})(1 - h_{re}) + h_{ie}h_{oe}} = \frac{h_{fc}(1 - h_{rc}) + h_{ic}h_{oc}}{h_{ic}h_{oc} - h_{fc}h_{rc}}$$

$$h_{fb} = \frac{-h_{fe}(1 - h_{re}) - h_{ie}h_{oe}}{(1 + h_{fe})(1 - h_{re}) + h_{ie}h_{oe}} = \frac{h_{rc}(1 + h_{fc}) - h_{ic}h_{oc}}{h_{ic}h_{oc} - h_{fc}h_{rc}}$$

$$h_{ob} = \frac{h_{oe}}{(1 + h_{fe})(1 - h_{re}) + h_{ie}h_{oe}} = \frac{h_{oc}}{h_{ic}h_{oc} - h_{fc}h_{rc}}$$

Configuración en colector común

$$h_{ic} = \frac{h_{ib}}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = h_{ie}$$

$$h_{rc} = \frac{1 + h_{fb}}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = 1 - h_{re}$$

$$h_{fc} = \frac{h_{rb} - 1}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = -(1 + h_{fe})$$

$$h_{oc} = \frac{h_{ob}}{(1 + h_{fb})(1 - h_{rb}) + h_{ob}h_{ib}} = h_{oe}$$

A.3 ECUACIONES DE CONVERSIÓN APROXIMADAS

Configuración en emisor común

$$h_{ie} \cong \frac{h_{ib}}{1 + h_{fb}} \cong \beta r_e$$

$$h_{re} \cong \frac{h_{ib}h_{ob}}{1 + h_{fb}} - h_{rb}$$

$$h_{fe} \cong \frac{-h_{fb}}{1 + h_{fb}} \cong \beta$$

$$h_{oe} \cong \frac{h_{ob}}{1 + h_{fb}}$$

Configuración en base común

$$h_{ib} \cong \frac{h_{ie}}{1 + h_{fe}} \cong \frac{-h_{ic}}{h_{fc}} \cong r_e$$

$$h_{rb} \cong \frac{h_{ie}h_{oe}}{1 + h_{fe}} - h_{re} \cong h_{rc} - 1 - \frac{h_{ic}h_{oc}}{h_{fc}}$$

$$h_{fb} \cong \frac{-h_{fe}}{1 + h_{fe}} \cong -\frac{(1 + h_{fc})}{h_{fc}} \cong -\alpha$$

$$h_{ob} \cong \frac{h_{oe}}{1 + h_{fe}} \cong \frac{-h_{oc}}{h_{fc}}$$

Configuración en colector común

$$h_{ic} \cong \frac{h_{ib}}{1 + h_{fb}} \cong \beta r_e$$

$$h_{rc} \cong 1$$

$$h_{fc} \cong \frac{-1}{1 + h_{fb}} \cong -\beta$$

$$h_{oc} \cong \frac{h_{ob}}{1 + h_{fb}}$$

Apéndice B

Factor de rizo y cálculos de voltaje

B.1 FACTOR DE RIZO DE UN RECTIFICADOR

El factor de rizo de un voltaje se define como

$$r = \frac{\text{valor rms del componente de ca de la señal}}{\text{valor promedio de la señal}}$$

la cual se puede expresar como

$$r = \frac{V_r(\text{rms})}{V_{\text{cd}}}$$

Como la componente de voltaje de ca de una señal que contiene un nivel de cd es

$$v_{\text{ca}} = v - V_{\text{cd}}$$

el valor rms del componente de ca es

$$\begin{aligned} V_r(\text{rms}) &= \left[\frac{1}{2\pi}\int_0^{2\pi} v_{\text{ca}}^2\, d\theta\right]^{1/2} \\ &= \left[\frac{1}{2\pi}\int_0^{2\pi} (v - V_{\text{cd}})^2\, d\theta\right]^{1/2} \\ &= \left[\frac{1}{2\pi}\int_0^{2\pi} (v^2 - 2vV_{\text{cd}} + V_{\text{cd}}^2)\, d\theta\right]^{1/2} \\ &= [V^2(\text{rms}) - 2V_{\text{cd}}^2 + V_{\text{cd}}^2]^{1/2} \\ &= [V^2(\text{rms}) - V_{\text{cd}}^2]^{1/2} \end{aligned}$$

donde $V(\text{rms})$ es el valor rms del voltaje total. Para la señal rectificada de media onda,

$$\begin{aligned} V_r(\text{rms}) &= [V^2(\text{rms}) - V_{\text{cd}}^2]^{1/2} \\ &= \left[\left(\frac{V_m}{2}\right)^2 - \left(\frac{V_m}{\pi}\right)^2\right]^{1/2} \\ &= V_m\left[\left(\frac{1}{2}\right)^2 - \left(\frac{1}{\pi}\right)^2\right]^{1/2} \end{aligned}$$

$$\boxed{V_r(\text{rms}) = 0.385V_m \qquad (\text{media onda})} \qquad \textbf{(B.1)}$$

Para la señal rectificada de onda completa

$$V_r(\text{rms}) = [V^2(\text{rms}) - V_{\text{cd}}^2]^{1/2}$$
$$= \left[\left(\frac{V_m}{\sqrt{2}}\right)^2 - \left(\frac{2V_m}{\pi}\right)^2\right]^{1/2}$$
$$= V_m\left(\frac{1}{2} - \frac{4}{\pi^2}\right)^{1/2}$$

$$V_r(\text{rms}) = 0.308V_m \qquad (\text{media onda}) \tag{B.2}$$

B.2 VOLTAJE DE RIZO DEL FILTRO DE CAPACITOR

Suponiendo una aproximación de la forma de onda del rizo triangular como se muestra en la figura B.1, podemos escribir (vea la figura B.2)

$$V_{\text{cd}} = V_m - \frac{V_r(\text{p-p})}{2} \tag{B.3}$$

Durante la descarga del capacitor, el cambio de voltaje a través de C es

$$V_r(\text{p-p}) = \frac{I_{\text{cd}}T_2}{C} \tag{B.4}$$

Basados en la forma de onda triangular que aparece en la figura B.1,

$$V_r(\text{rms}) = \frac{V_r(\text{p-p})}{2\sqrt{3}} \tag{B.5}$$

(obtenida mediante cálculos no mostrados).




FIG. B.1
Voltaje de rizo triangular aproximado para un filtro de capacitor.




FIG. B.2
Voltaje de rizo.

Utilizando los detalles de la forma de onda de la figura B.1 se obtiene

$$\frac{V_r(\text{p-p})}{T_1} = \frac{V_m}{T/4}$$

$$T_1 = \frac{V_r(\text{p-p})(T/4)}{V_m}$$

Asimismo,
$$T_2 = \frac{T}{2} - T_1 = \frac{T}{2} - \frac{V_r(\text{p-p})(T/4)}{V_m} = \frac{2TV_m - V_r(\text{p-p})T}{4V_m}$$

$$T_2 = \frac{2V_m - V_r(\text{p-p})}{V_m}\frac{T}{4} \quad \textbf{(B.6)}$$

Como la ecuación (B.3) se puede escribir como

$$V_{\text{cd}} = \frac{2V_m - V_r(\text{p-p})}{2}$$

podemos combinar la última ecuación con la ecuación (B.6) para obtener

$$T_2 = \frac{V_{\text{cd}}}{V_m}\frac{T}{2}$$

la cual, insertada en la ecuación (B.4), da

$$V_r(\text{p-p}) = \frac{I_{\text{cd}}}{C}\left(\frac{V_{\text{cd}}}{V_m}\frac{T}{2}\right)$$

$$T = \frac{1}{f}$$

$$V_r(\text{p-p}) = \frac{I_{\text{cd}}}{2fC}\frac{V_{\text{cd}}}{V_m} \quad \textbf{(B.7)}$$

Combinando las ecuaciones (B.5) y (B.7), resolvemos para V_r (rms):

$$V_r(\text{rms}) = \frac{V_r(\text{p-p})}{2\sqrt{3}} = \frac{I_{\text{cd}}}{4\sqrt{3}fC}\frac{V_{\text{cd}}}{V_m} \quad \textbf{(B.8)}$$

B.3 RELACIÓN DE V_{cd} Y V_m CON EL RIZO r

El voltaje de cd desarrollado a través del capacitor de filtrado de un transformador que proporciona un voltaje pico V_m se puede relacionar con el rizo como sigue:

$$r = \frac{V_r(\text{rms})}{V_{\text{cd}}} = \frac{V_r(\text{p-p})}{2\sqrt{3}V_{\text{cd}}}$$


$$V_{\text{cd}} = \frac{V_r(\text{p-p})}{2\sqrt{3}r} = \frac{V_r(\text{p-p})/2}{\sqrt{3}r} = \frac{V_r(\text{p})}{\sqrt{3}r} = \frac{V_m - V_{\text{cd}}}{\sqrt{3}r}$$

$$V_m - V_{\text{cd}} = \sqrt{3}rV_{\text{cd}}$$

$$V_m = (1 + \sqrt{3}r)V_{\text{cd}}$$

$$\frac{V_m}{V_{\text{cd}}} = 1 + \sqrt{3}r \quad \textbf{(B.9)}$$

La ecuación (B.9) es válida tanto para circuitos rectificadores con filtro de capacitor de media onda como de onda completa y su gráfica aparece en la figura B.3. Como un ejemplo, con rizo de 5% el voltaje de cd es $V_{\text{cd}} = 0.92V_m$ o dentro del 10% del voltaje pico, mientras que con 20% de rizo el voltaje de cd se reduce a sólo $0.74V_m$, el cual es más que el 25% menos que el valor pico. Observe que V_{cd} se encuentra dentro del 10% de V_m con rizo menor que 6.5%. Esta cantidad de rizo representa el límite de la condición de carga ligera.



%r	V_m/V_{cd}	V_{cd}/V_m
0.5	1.009	0.991
1.0	1.017	0.983
2.0	1.035	0.967
2.5	1.043	0.958
3.5	1.060	0.943
5.0	1.087	0.920
7.5	1.130	0.885
10.0	1.173	0.852
15.0	1.260	0.794
20.0	1.346	0.743
25.0	1.433	0.698

FIG. B.3
Gráfica de Vcd/Vm como una función de %r.

B.4 RELACIÓN DE V_r (RMS) Y V_m CON EL RIZO r

También podemos obtener una relación que conecta V_r(rms), V_m, y la cantidad de rizo tanto para circuitos de rectificador con filtro de capacitor de media onda como de onda completa como sigue:

$$\frac{V_r(\text{p-p})}{2} = V_m - V_{cd}$$

$$\frac{V_r(\text{p-p})/2}{V_m} = \frac{V_m - V_{cd}}{V_m} = 1 - \frac{V_{cd}}{V_m}$$

$$\frac{\sqrt{3}V_r(\text{rms})}{V_m} = 1 - \frac{V_{cd}}{V_m}$$

Utilizando la ecuación (B.9), obtenemos

$$\frac{\sqrt{3}V_r(\text{rms})}{V_m} = 1 - \frac{1}{1 + \sqrt{3}r}$$

$$\frac{V_r(\text{rms})}{V_m} = \frac{1}{\sqrt{3}}\left(1 - \frac{1}{1 + \sqrt{3}r}\right) = \frac{1}{\sqrt{3}}\left(\frac{1 + \sqrt{3}r - 1}{1 + \sqrt{3}r}\right)$$

$$\boxed{\frac{V_r(\text{rms})}{V_m} = \frac{r}{1 + \sqrt{3}r}} \qquad \textbf{(B.10)}$$

La ecuación (B.10) se traza en una gráfica en la figura B.4.

Como V_{cd} se encuentra dentro de 10% de V_m para un rizo $\leq 6.5\%$,

$$\frac{V_r(\text{rms})}{V_m} \cong \frac{V_r(\text{rms})}{V_{cd}} = r \qquad \text{(carga ligera)}$$

y podemos utilizar $V_r(\text{rms})/V_m = r$ para un rizo $\leq 6.5\%$




FIG. B.4
Gráfica de V_r(rms)/Vm como una función de %r.

B.5 RELACIÓN QUE CONECTA EL ÁNGULO DE CONDUCCIÓN, EL PORCENTAJE DE RIZO, E I_{pico}/I_{cd} PARA CIRCUITOS DE RECTIFICADOR CON FILTRO DE CAPACITOR

Utilizando la figura B.1, podemos determinar el ángulo θ_1 al cual el diodo comienza a conducir como sigue: Dado que

$$v = V_m \operatorname{sen}\theta = V_m - V_r(\text{p-p}) \qquad \text{con} \qquad \theta = \theta_1$$

tenemos
$$\theta_1 = \operatorname{sen}^{-1}\left[1 - \frac{V_r(\text{p-p})}{V_m}\right]$$

Aplicando la ecuación (B.10) y $V_r(\text{rms}) = V_r(\text{p-p})/2\sqrt{3}$ se obtiene

$$\frac{V_r(\text{p-p})}{V_m} = \frac{2\sqrt{3}V_r(\text{rms})}{V_m}$$

de modo que
$$1 - \frac{V_r(\text{p-p})}{V_m} = 1 - \frac{2\sqrt{3}V_r(\text{rms})}{V_m} = 1 - 2\sqrt{3}\left(\frac{r}{1+\sqrt{3}r}\right)$$
$$= \frac{1-\sqrt{3}r}{1+\sqrt{3}r}$$

y
$$\theta_1 = \operatorname{sen}^{-1}\frac{1-\sqrt{3}r}{1+\sqrt{3}r} \qquad \textbf{(B.11)}$$

donde θ_1 es el ángulo al cual se inicia la conducción.

Cuando la corriente se hace cero después de que se cargan la impedancia en paralelo R_L y C, podemos determinar que

$$\theta_2 = \pi - \tan^{-1}\omega R_L C$$

Podemos obtener una expresión para $\omega R_L C$ como sigue:

$$r = \frac{V_r(\text{rms})}{V_{\text{cd}}} = \frac{(I_{\text{cd}}/4\sqrt{3}fC)(V_{\text{cd}}/V_m)}{V_{\text{cd}}} = \frac{V_{\text{cd}}/R_L}{4\sqrt{3}fC}\,\frac{1}{V_m}$$

$$= \frac{V_{\text{cd}}/V_m}{4\sqrt{3}fCR_L} = \frac{2\pi\left(\dfrac{1}{1+\sqrt{3}r}\right)}{4\sqrt{3}\omega CR_L}$$

de modo que
$$\omega R_L C = \frac{2\pi}{4\sqrt{3}\,(1 + \sqrt{3}r)r} = \frac{0.907}{r(1 + \sqrt{3}r)}$$


Por lo tanto la conducción cesa a un ángulo

$$\theta_2 = \pi - \tan^{-1}\frac{0.907}{(1 + \sqrt{3}r)r} \qquad \textbf{(B.12)}$$

Basados en la ecuación (15.10b), podemos escribir


$$\frac{I_{\text{pico}}}{I_{\text{cd}}} = \frac{I_p}{I_{\text{cd}}} = \frac{T}{T_1} = \frac{180°}{\theta} \qquad \text{(onda completa)}$$
$$= \frac{360°}{\theta} \qquad \text{(media onda)} \qquad \textbf{(B.13)}$$

En la figura B.5 se da una gráfica de I_p/I_{cd} como una función del rizo para operación tanto de media onda como de onda completa.



%r	θ_c ($\theta_2 - \theta_1$)	I_{pico}/I_{cd} Media onda	I_{pico}/I_{cd} Onda completa
0.5	10.79	33.36	16.68
1.0	15.32	25.30	11.75
2.0	21.74	16.56	8.28
2.5	24.33	14.80	7.40
3.5	28.84	12.48	6.24
5.0	34.51	10.43	5.22
7.5	42.32	8.51	4.25
10.0	48.89	7.36	3.68
15.0	59.96	6.00	3.00
20.0	69.40	5.19	2.59
25.0	77.84	4.62	2.31

FIG. B.5
Gráfica de I_p/I_{cd} contra %r para una operación de media onda y onda completa.



Gráficas y tablas

TABLA C.1
Alfabeto griego

Nombre	Mayúscula	Minúscula
alfa	A	α
beta	B	β
gamma	Γ	γ
delta	Δ	δ
épsilon	E	ε
zeta	Z	ζ
eta	H	η
theta	Θ	θ
iota	I	ι
kappa	K	κ
lambda	Λ	λ
mu	M	μ
nu	N	ν
xi	Ξ	ξ
omicron	O	o
pi	Π	π
rho	P	ρ
sigma	Σ	σ
tau	T	τ
ípsilon	Υ	υ
fi	Φ	ϕ
ji	X	χ
psi	Ψ	ψ
omega	Ω	ω



TABLA C.2

Valores estándar de resistores comerciales

Ohms (Ω)					Kilohms (kΩ)		Megohms (MΩ)	
0.10	**1.0**	**10**	**100**	**1000**	**10**	**100**	**1.0**	**10.0**
0.11	1.1	11	110	1100	11	110	1.1	11.0
0.12	**1.2**	**12**	**120**	**1200**	**12**	**120**	**1.2**	**12.0**
0.13	1.3	13	130	1300	13	130	1.3	13.0
0.15	**1.5**	**15**	**150**	**1500**	**15**	**150**	**1.5**	**15.0**
0.16	1.6	16	160	1600	16	160	1.6	16.0
0.18	**1.8**	**18**	**180**	**1800**	**18**	**180**	**1.8**	**18.0**
0.20	2.0	20	200	2000	20	200	2.0	20.0
0.22	**2.2**	**22**	**220**	**2200**	**22**	**220**	**2.2**	**22.0**
0.24	2.4	24	240	2400	24	240	2.4	
0.27	**2.7**	**27**	**270**	**2700**	**27**	**270**	**2.7**	
0.30	3.0	30	300	3000	30	300	3.0	
0.33	**3.3**	**33**	**330**	**3300**	**33**	**330**	**3.3**	
0.36	3.6	36	360	3600	36	360	3.6	
0.39	**3.9**	**39**	**390**	**3900**	**39**	**390**	**3.9**	
0.43	4.3	43	430	4300	43	430	4.3	
0.47	**4.7**	**47**	**470**	**4700**	**47**	**470**	**4.7**	
0.51	5.1	51	510	5100	51	510	5.1	
0.56	**5.6**	**56**	**560**	**5600**	**56**	**560**	**5.6**	
0.62	6.2	62	620	6200	62	620	6.2	
0.68	**6.8**	**68**	**680**	**6800**	**68**	**680**	**6.8**	
0.75	7.5	75	750	7500	75	750	7.5	
0.82	**8.2**	**82**	**820**	**8200**	**82**	**820**	**8.2**	
0.91	9.1	91	910	9100	91	910	9.1	

TABLA C.3

Valores de capacitores típicos

pF				μF				
10	100	1000	10,000	0.10	1.0	10	100	1000
12	120	1200						
15	150	1500	15,000	0.15	1.5	18	180	1800
22	220	2200	22,000	0.22	2.2	22	220	2200
27	270	2700						
33	330	3300	33,000	0.33	3.3	33	330	3300
39	390	3900						
47	470	4700	47,000	0.47	4.7	47	470	4700
56	560	5600						
68	680	6800	68,000	0.68	6.8			
82	820	8200						

Apéndice D

Soluciones a problemas impares seleccionados

Capítulo 1

5. 6.40×10^{-19} C
15. 7.197 mA
17. **(a)** 0.1 μA
19. 0.4 μA
21. −75ºC: 1.1 V, 0.01 pA; 25ºC: 0.85 V, 1 pA; 125ºC: 1.1 V, 105 μA
25. 325 Ω
27. −10 V: 100 MΩ; −30 V: 300 MΩ
29. $R_{cd} = 76\ \Omega$, $r_d = 3\ \Omega$
31. 1 mA: 52 Ω; 15 mA: 1.73 Ω
33. 22.5 Ω
35. $r_d = 4\ \Omega$
37. 0 V: 3.3 pF; 0.25 V: 9 pF
39. 0.2 V: 7.3 pF; −20 V: 0.9 pF
45. 0.1 mA: 700 Ω; 1.5 mA: 70 Ω; 20 mA: 6 Ω
47. 104°C
49. 129.17°C
51. 20 V: 0.06 %/°C; 5 V: −0.025%/°C
53. 0.3 mA: 400 Ω; 1 mA: 95 Ω; 10 mA: 13 Ω
55. 2.3 V
57. **(a)** 75° **(b)** 40°

Capítulo 2

1. **(a)** $I_{D_Q} \simeq 21.5$ mA, $V_{D_Q} \simeq 0.92$ V, $V_R = 7.08$ V **(b)** $I_{D_Q} \simeq 22.2$ mA, $V_{D_Q} = 0.7$ V, $V_R = 7.3$ V **(c)** $I_{D_Q} = 24.24$ mA, $V_{D_Q} = 0$ V, $V_R = 8$ V
3. $R = 0.62$ kΩ
5. **(a)** $I = 0$ mA **(b)** $I = 0.965$ A **(c)** $I = 1$ A
7. **(a)** $V_o = 9.5$ V **(b)** $V_o = 7$ V
9. **(a)** $V_{o_1} = 11.3$ V, $V_{o_2} = 0.3$ V **(b)** $V_{o_1} = -9$ V, $V_{o_2} = -6.6$ V
11. **(a)** $V_o = 9.7$ V, $I = 9.7$ mA **(b)** $V_o = 14.6$ V, $I = 0.553$ mA
13. $V_o = 6.2$ V, $I_D = 1.55$ mA
15. $V_o = 9.3$ V
17. $V_o = 10$ V
19. $V_o = -0.7$ V
21. $V_o = 4.7$ V

23. v_i: $V_m = 6.98$ V; v_d: positivo máximo $= 0.7$ V, pico negativo $= -6.98$ V; i_d: pulso positivo de 2.85 mA
25. Pulso positivo, pico $= 155.56$ V, $V_{cd} = 49.47$ V
27. **(a)** $I_{D_{máx}} = 20$ mA **(b)** $I_{máx} = 36.71$ mA **(c)** $I_D = 18.36$ mA
(d) $I_D = 36.71 \text{ mA} > I_{D_{máx}} = 20$ mA
29. Forma de onda rectificada completa, pico $= -100$ V; PIV $= 100$ V
31. Forma de onda rectificada completa, pico $= 56.67$ V; $V_{cd} = 36.04$ V
33. **(a)** Pulso positivo de 3.28 V **(b)** Pulso positivo de 14.3 V
35. **(a)** Recortado a 4.7 V **(b)** Recorte positivo a 0.7 V, pico negativo de -12 V
37. **(a)** Excursión de 0 V a 40 V **(b)** Excursión de -5 V a 35 V
39. **(a)** 28 ms **(b)** 56 : 1 **(c)** Excursión de -1.3 V a -21.3 V
41. Red de la figura 2.179 con la batería invertida
43. **(a)** $R_s = 20\ \Omega$, $V_Z = 12$ V **(b)** $P_{Z_{máx}} = 2.4$ W
45. $R_s = 0.5\ \text{k}\Omega$, $I_{ZM} = 40$ mA
47. $V_o = 339.36$ V

Capítulo 3

3. Polarizado en directa y en inversa
9. $I_C = 7.921$ mA, $I_B = 79.21\ \mu$A
11. $V_{CB} = 1$ V: $V_{BE} = 800$ mV
$V_{CB} = 10$ V: $V_{BE} = 770$ mV
$V_{CB} = 20$ V: $V_{BE} = 750$ mV
Sólo ligeramente
13. **(a)** $I_C \simeq 4.5$ mA **(b)** $I_C \simeq 4.5$ mA **(c)** Despreciable **(d)** $I_C = I_E$
15. **(a)** $I_C = 3.992$ mA **(b)** $\alpha = 0.993$ **(c)** $I_E = 2$ mA
17. $A_v = 50$
21. **(a)** $\beta_{cd} = 117.65$ **(b)** $\alpha_{cd} = 0.992$ **(c)** $I_{CEO} = 0.3$ mA **(d)** $I_{CBO} = 2.4\ \mu$A
23. **(a)** $\beta_{cd} = 83.75$ **(b)** $\beta_{cd} = 170$ **(c)** $\beta_{cd} = 113.33$
25. $\beta_{cd} = 116$, $\alpha_{cd} = 0.991$, $I_E = 2.93$ mA
31. $I_C = I_{C_{máx}}$, $V_{CB} = 5$ V
$V_{CB} = V_{CB_{máx}}$, $I_C = 2$ mA
$I_C = 4$ mA, $V_{CB} = 7.5$ V
$V_{CB} = 10$ V, $I_C = 3$ mA
33. $I_C = I_{C_{máx}}$, $V_{CE} = 3.125$ V
$V_{CE} = V_{CE_{máx}}$, $I_C = 20.83$ mA
$I_C = 100$ mA, $V_{CE} = 6.25$ V
$V_{CE} = 20$ V, $I_C = 31.25$ mA
35. h_{FE}: $I_C = 0.1$ mA, $h_{FE} \cong 43$
$I_C = 10$ mA, $h_{FE} \cong 98$
h_{fe} : $I_C = 0.1$ mA, $h_{fe} \cong 72$
$I_C = 10$ mA, $h_{fe} \cong 160$
37. $I_C = 1$ mA, $h_{fe} \cong 120$
$I_C = 10$ mA, $h_{fe} \cong 160$
39. **(a)** $\beta_{ca} = 190$ **(b)** $\beta_{cd} = 201.7$ **(c)** $\beta_{ca} = 200$ **(d)** $\beta_{cd} = 230.77$ **(f)** Sí

Capítulo 4

1. **(a)** $I_{B_Q} = 32.55\ \mu$A **(b)** $I_{C_Q} = 2.93$ mA **(c)** $V_{CE_Q} = 8.09$ V **(d)** $V_C = 8.09$ V
(e) $V_B = 0.7$ V **(f)** $V_E = 0$ V
3. **(a)** $I_C = 3.98$ mA **(b)** $V_{CC} = 15.96$ V **(c)** $\beta = 199$ **(d)** $R_B = 763\ \text{k}\Omega$
5. **(b)** $R_B = 812\ \text{k}\Omega$ **(c)** $I_{C_Q} = 3.4$ mA, $V_{CE_Q} = 10.75$ V **(d)** $\beta_{cd} = 136$ **(e)** $\alpha = 0.992$
(f) $I_{C_{sat}} = 7$ mA **(h)** $P_D = 36.55$ mW **(i)** $P_s = 71.92$ mW **(j)** $P_R = 35.37$ mW
7. **(a)** $R_C = 2.2\ \text{k}\Omega$ **(b)** $R_E = 1.2\ \text{k}\Omega$ **(c)** $R_B = 356\ \text{k}\Omega$ **(d)** $V_{CE} = 5.2$ V **(e)** $V_B = 3.1$ V
9. $I_{C_{sat}} = 5.13$ mA
11. **(a)** $I_C = 2.93$ mA, $V_{CE} = 8.09$ V **(b)** $I_C = 4.39$ mA, $V_{CE} = 4.15$ V
(c) $\%\Delta I_C = 49.83\%$, $\%\Delta V_{CE} = 48.70\%$ **(d)** $I_C = 2.92$ mA, $V_{CE} = 8.61$ V
(e) $I_C = 3.93$ mA, $V_{CE} = 4.67$ V **(f)** $\%\Delta I_C = 34.59\%$, $\%\Delta V_{CE} = 46.76\%$
13. **(a)** $I_C = 1.28$ mA **(b)** $V_E = 1.54$ V **(c)** $V_B = 2.24$ V **(d)** $R_1 = 39.4\ \text{k}\Omega$
15. $I_{C_{sat}} = 3.49$ mA

17. **(a)** $I_C = 2.28$ mA **(b)** $V_{CE} = 8.2$ V **(c)** $I_B = 19.02\ \mu$A **(d)** $V_E \simeq 2.28$ V
(e) $V_B = 2.98$ V Método aproximado válido
19. **(a)** $R_C = 2.4\ \text{k}\Omega$, $R_E = 0.8\ \text{k}\Omega$ **(b)** $V_E = 4$ V **(c)** $V_B = 4.7$ V **(d)** $R_2 = 5.84\ \text{k}\Omega$
(e) $\beta_{cd} = 129.8$ **(f)** $103.84\ \text{k}\Omega > 58.4\ \text{k}\Omega$ (comprobaciones)
21. **I.** **(a)** $I_C = 2.43$ mA, $V_{CE} = 7.55$ V **(b)** $I_C = 2.33$ mA, $V_{CE} = 7.98$ V
(c) Método aproximado: $\%\Delta I_C = 0\%$, $\%\Delta V_{CE} = 0\%$
Método exacto: $\%\Delta I_C = 2.19\%$, $\%\Delta V_{CE} = 2.68\%$
(d) $\%\Delta I_C = 2.19\%$ vs. 49.83% para el problema 11, $\%\Delta V_{CE} = 2.68\%$ vs. 49.70%
para el problema 11 **(e)** La configuración de divisor de voltaje es menos sensible
II. $\%\Delta I_C$ y $\%\Delta V_{CE}$ son muy pequeños
23. **(a)** $I_C = 2.01$ mA **(b)** $V_C = 17.54$ V **(c)** $V_E = 3.02$ V **(d)** $V_{CE} = 14.52$ V
25. V_C de 5.88 V a 8.31 V
27. **(a)** $I_B = 23.78\ \mu$A, $I_E = 2.88$ mA, $V_E = -2.54$ V
29. **(a)** $I_E = 3.32$ mA **(b)** $V_C = 4.02$ V **(c)** $V_{CE} = 4.72$ V
31. **(a)** $I_B = 13.04\ \mu$A **(b)** $I_C = 2.56$ mA **(c)** $\beta = 196.32$ **(d)** $V_{CE} = 8$V
33. $R_B = 430\ \text{k}\Omega$, $R_C = 1.6\ \text{k}\Omega$, $R_E = 390\ \Omega$
35. $R_E = 1.1\ \text{k}\Omega$, $R_C = 1.6\ \text{k}\Omega$, $R_1 = 51\ \text{k}\Omega$, $R_2 = 15\ \text{k}\Omega$
37. $I = 2$ mA
39. $I = 4.6$ mA
41. $I_C = 2.216$ mA, $V_C = -4.69$ V, $V_{CE} = V_C$
43. $I_E = 2.212$ mA, $V_C = -3.37$ V
45. $R_C = 0.625\ \text{k}\Omega$, $R_B = 44.79\ \text{k}\Omega$
51. **(a)** $V_C = 18$ V **(b)** V_{CE} se reduce
(c) V_E se incrementa **(d)** $V_E \cong 0.06$ V
(e) abierto en el circuito de la base
53. **(a)** $S(I_{CO}) = 78.1$ **(b)** $S(V_{BE}) = -1.512 \times 10^{-4}$ S **(c)** $S(\beta) = 21.37 \times 10^{-6}$ A
(d) $\Delta I_C = 1.33$ mA
55. **(a)** $S(I_{CO}) = 83.69$ **(b)** $S(V_{BE}) = -1.477 \times 10^{-4}$ S **(c)** $S(\beta) = 4.83 \times 10^{-6}$ A
(d) $\Delta I_C = 1.087$ mA
57. **(a)** $S(I_{CO}) = 91$, $\Delta I_C = 0.892$ mA; $S(V_{BE}) = -1.92 \times 10^{-4}$ S, $\Delta I_C = 0.0384$ mA;
$S(\beta) = 32.56 \times 10^{-6}$ A, $\Delta I_C = 0.7326$ mA **(b)** $S(I_{CO}) = 11.08$, $\Delta I_C = 0.109$ mA;
$S(V_{BE}) = -1.27 \times 10^{-3}$ S, $\Delta I_C = 0.254$ mA; $S(\beta) = 2.41 \times 10^{-6}$ A,
$\Delta I_C = 0.048$ mA **(c)** La configuración de divisor de voltaje es más estable

Capítulo 5

1. **(a)** 0 **(b)** Recorte **(c)** 80.4%
3. 1 kHz: $X_C = 15.92\ \Omega$; 100 kHz: $X_C = 0.1592\ \Omega$; Sí, mejor a 100 kHz
5. **(a)** $20\ \Omega$ **(b)** 0.588 V **(c)** 58.8 **(d)** $\infty\ \Omega$ **(e)** 0.98 **(f)** $10\ \mu$A
7. **(a)** $1.04\ \text{k}\Omega$ **(b)** $24.69\ \mu$A **(c)** 77.67 **(d)** -89.6
9. **(a)** $Z_i = 497.47\ \Omega$, $Z_o = 2.2\ \text{k}\Omega$ **(b)** $A_v = -264.74$ **(c)** $Z_i = 497.47\ \Omega$, $Z_o = 1.98\ \text{k}\Omega$
(d) $A_v = -238.27$, $A_i = 53.88$
11. **(a)** $I_B = 23.85\ \mu$A, $I_E = 2.41$ mA, $r_e = 10.79\ \Omega$, $I_C = 2.38$ mA **(b)** $Z_i = 1.08\ \text{k}\Omega$,
$Z_o = 4.3\ \text{k}\Omega$ **(c)** $A_v = -398.52$ **(d)** $A_v = -348.47$
13. $r_e = 20.625\ \Omega$, $V_{CC} = 30.68$ V
15. **(a)** $r_e = 5.34\ \Omega$ **(b)** $Z_i = 118.37\ \text{k}\Omega$, $Z_o = 2.2\ \text{k}\Omega$ **(c)** $A_v = -1.81$
(d) $Z_i = 105.95\ \text{k}\Omega$, $Z_o = 2.2\ \text{k}\Omega$, $A_v = -1.81$
17. **(a)** $r_e = 5.34\ \Omega$ **(b)** $Z_i = 746.17\ \Omega$, $Z_o = 2.2\ \text{k}\Omega$ **(c)** $A_v = -411.99$
(d) $Z_i = 746.17\ \Omega$, $Z_o = 1.98\ \text{k}\Omega$, $A_v = -370.79$
19. **(a)** $r_e = 8.72\ \Omega$, $\beta r_e = 959.2\ \Omega$ **(b)** $Z_i = 142.25\ \text{k}\Omega$, $Z_o = 8.69\ \Omega$
21. **(a)** $I_B = 4.61\ \mu$A, $I_C = 0.922$ mA **(b)** $r_e = 28.05\ \Omega$ **(c)** $Z_i = 7.03\ \text{k}\Omega$,
$Z_o = 27.66\ \Omega$ **(d)** $A_v = 0.986$
23. $A_v = 163.2$
25. $R_C = 1.6\ \text{k}\Omega$, $R_F = 33.59\ \text{k}\Omega$, $V_{CC} = 5.28$ V
27. **(a)** $Z_i = 0.62\ \text{k}\Omega$, $Z_o = 1.66\ \text{k}\Omega$ **(b)** $A_v = -209.82$
29. $A_i = 100$
31. $A_i = 125.76$
33. $A_i = 0.9868 \cong 1$
35. $A_i = 72.27$

37. **(a)** $A_{v_{NL}} = -326.22$; $R_L = 4.7\ \text{k}\Omega$, $A_{v_L} = -191.65$; $R_L = 2.2\ \text{k}\Omega$, $A_{v_L} = -130.49$; $R_L = 0.5\ \text{k}\Omega$, $A_{v_L} = -42.92$ **(b)** sin cambio
39. **(a)** $A_{v_{NL}} = -557.36$, $Z_i = 616.52\ \Omega$, $Z_o = 4.3\ \text{k}\Omega$ **(c)** $A_{v_L} = -214.98$, $A_{v_S} = -81.91$ **(d)** $A_{i_s} = 49.04$ **(e)** $A_{v_S} = -120.12$ **(f)** $A_{v_S} = -118.67$ **(g)** sin cambio
41. **(a)** $A_{v_{NL}} = -226.4$; $R_L = 4.7\ \text{k}\Omega$, $A_{v_L} = -154.2$; $R_L = 2.2\ \text{k}\Omega$, $A_{v_L} = -113.2$; $R_L = 0.5\ \text{k}\Omega$, $A_{v_L} = -41.93$ **(b)** no se ve afectado
43. **(a)** $A_{v_{NL}} = 0.983$, $Z_i = 9.89\ \text{k}\Omega$, $Z_o = 20.19\ \Omega$ **(c)** $A_{v_L} = 0.976$, $A_{v_S} = 0.92$ **(d)** $A_{v_L} = 0.976$, $A_{v_S} = 0.886$ **(e)** sin ningún efecto **(f)** $A_v = 0.979$, $A_{v_S} = 0.923$
45. **(a)** $A_{v_1} = -97.67$, $A_{v_2} = -189$ **(b)** $A_v = 18.46 \times 10^3$, $A_{v_S} = 11.54 \times 10^3$ **(c)** $A_{i_1} = 97.67$, $A_{i_2} = 70$ **(d)** $A_{i_T} = 6.84 \times 10^3$ **(e)** sin ningún efecto **(f)** sin ningún efecto **(d)** en fase
47. $V_B = 3.08$ V, $V_E = 2.38$ V, $I_E \cong I_C = 1.59$ mA, $V_C = 6.89$ V
49. $V_{B_1} = 4.4$ V, $V_{B_2} = 11.48$ V, $V_{C_2} = 14.45$ V
51. $V_o = -1.86$ V
53. $A_v = 0.997 \cong 1$
55. $V_{B_1} = 4.48$ V, $V_{C_2} = 5.58$ V, $I_C = 104.2$ mA
57. $r_e = 21.67\ \Omega$, $\beta r_e = 2.6\ \text{k}\Omega$
63. 4.2%
65. 4.86%
67. **(a)** $8.31\ \Omega$ **(b)** $h_{f_e} = 60$, $h_{i_e} = 498.6\ \Omega$ **(c)** $Z_i = 497.47\ \Omega$, $Z_o = 2.2\ \text{k}\Omega$ **(d)** $A_v = -264.74$, $A_i = 60$ **(e)** $Z_i = 497.47\ \Omega$, $Z_o = 2.09\ \text{k}\Omega$ **(f)** $A_v = -250.90$, $A_i = 56.73$
69. **(a)** $Z_i = 9.38\ \Omega$, $Z_o = 2.7\ \text{k}\Omega$ **(b)** $A_v = 283.43$, $A_i = -1$ **(c)** $\alpha = 0.992$, $\beta = 124$, $r_e = 9.45\ \Omega$, $r_o = 1\ \text{M}\Omega$
71. **(a)** $814.21\ \Omega$ **(b)** -357.68 **(c)** 132.43 **(d)** $2.14\ \text{k}\Omega$
75. **(a)** 75% **(b)** 70%
77. **(a)** $h_{o_e} = 200\ \mu\text{s}$ **(b)** $8.6\ \text{k}\Omega$
79. **(a)** h_{f_e} **(b)** h_{o_e} **(c)** $h_{oe} \cong 30\ \mu\text{S}$ hasta $0.1\ \mu\text{S}$ **(d)** a medio intervalo
81. **(a)** No –saturado **(b)** R_2 no conectada a la base

Capítulo 6

3. **(a)** $V_{DS} \simeq 1.4$ V **(b)** $r_d = 233.33\ \Omega$ **(c)** $V_{DS} \simeq 1.6$ V **(d)** $r_d = 533.33\ \Omega$ **(e)** $V_{DS} \simeq 1.4$ V **(f)** $r_d = 933.33\ \Omega$ **(g)** $r_d = 414.81\ \Omega$ **(h)** $r_d = 933.2\ \Omega$ **(i)** En general, sí
11. **(a)** $I_D = 9$ mA **(b)** $I_D = 1.653$ mA **(c)** $I_D = 0$ mA **(d)** $I_D = 0$ mA
15. $I_{DSS} = 12$ mA
17. $V_{DS} = 25$ V, $I_D = 4.8$ mA
$I_D = 10$ mA, $V_{DS} = 12$ V
$I_D = 7$ mA, $V_{DS} = 17.14$ V
19. Sí
21. $I_D = 4$ mA (correspondencia exacta)
29. $I_{DSS} = 11.11$ mA
31. $V_{DS} = 25$ V
35. $V_T = 2$ V, $k = 5.31 \times 10^{-4}$
$I_D = 5.31 \times 10^{-4}\,(V_{GS} - 2\ \text{V})^2$
37. $V_{GS} = 27.36$ V

Capítulo 7

1. **(c)** $I_{D_Q} \simeq 4.7$ mA, $V_{DS_Q} = 6.36$ V **(d)** $I_{D_Q} \simeq 4.69$ mA, $V_{DS_Q} = 6.37$ V
3. **(a)** $I_D = 3.125$ mA **(b)** $V_{DS} = 9$ V **(c)** $V_{GG} = 1.5$ V
5. $V_D = 18$ V
7. $I_{D_Q} \simeq 2.6$ mA, $V_{GS} = -1.95$ V
9. **(a)** $I_{D_Q} = 3.33$ mA **(b)** $V_{GS_Q} \simeq -1.7$ V **(c)** $I_{DSS} = 10.06$ mA **(d)** $V_D = 11.34$ V **(e)** $V_{DS} = 9.64$ V
11. $V_S = 1.4$ V
13. **(a)** $I_{D_Q} \simeq 5.8$ mA, $V_{GS_Q} \simeq -0.85$ V, $I_{D_Q}\uparrow$, $V_{GS_Q}\downarrow$ **(b)** $216\ \Omega$
15. **(a)** $I_{D_Q} = 2.7$ mA, $V_{GS_Q} = -2$ V **(b)** $V_{DS} = 8.12$ V, $V_S = 2$ V

17. **(a)** $I_{D_Q} = 4$ mA **(b)** $V_{D_Q} = V_{DS_Q} = 4.8$ V **(c)** $P_s = 48$ mW, $P_D = 19.2$ mW
19. **(a)** $I_{D_Q} = 9$ mA, $V_{GS_Q} = 0.5$ V **(b)** $V_{DS} = 7.69$ V, $V_S = -0.5$ V
21. **(a)** $I_{D_Q} = 5$ mA, $V_{GS_Q} = 6$ V **(b)** $V_D = 13$ V, $V_S = 3.75$ V
23. **(a)** $V_B = V_G = 3.2$ V **(b)** $V_E = 2.5$ V **(c)** $I_E = 2.08$ mA, $I_C = 2.08$ mA, $I_D = 2.08$ mA **(d)** $I_B = 20.8\ \mu$A **(e)** $V_C = 5.67$ V, $V_S = 5.67$ V, $V_D = 11.42$ V **(f)** $V_{CE} = 3.17$ V **(g)** $V_{DS} = 5.75$ V
25. $R_S = 2.4\ \text{k}\Omega$, $R_D = 6.2\ \text{k}\Omega$, $R_2 = 4.3\ \text{M}\Omega$
27. **(a)** JFET en saturación **(b)** El JFET no conduce **(c)** cortocircuito del drenaje a la compuerta
29. circuito abierto entre el circuito divisor de voltaje y la compuerta del JFET.
31. **(a)** $I_{D_Q} = 4.4$ mA, $V_{GS_Q} = -7.25$ V **(b)** $V_{DS} = -7.25$ V **(c)** $V_D = -7.2$ V
33. m = 0.533, M = 0 **(a)** $V_{GS} = -1.96$ V, $I_{D_Q} = 2.7$ mA **(d)** $V_{DS} = 11.93$ V, $V_D = 13.95$ V, $V_S = 2.03$ V, $V_G = 0$ V
35. m = 0.4545, M = 0.303 **(a)** $I_{D_Q} = 2.76$ mA, $V_{GS_Q} = -2.04$ V **(b)** $V_{DS} = 7.86$ V, $V_S = 2.07$ V

Capítulo 8

1. 6 mS
3. 8.75 mA
5. 12.5 mA
7. 2.4 mS
9. $40\ \text{k}\Omega, -180$
11. **(a)** 4 mS **(b)** 2.8 mS **(c)** 2.8 mS **(d)** 2 mS **(e)** 2 mS
13. **(a)** 0.75 mS **(b)** $100\ \text{k}\Omega$
15. $g_m = 5.6$ mS, $r_d = 66.7\ \text{k}\Omega$
17. $Z_i = 10\ \text{M}\Omega$, $Z_o = 1.72\ \text{k}\Omega$, $A_v = -5.375$
19. $Z_i = 10\ \text{M}\Omega$, $Z_o = 2.83\ \text{k}\Omega$, $A_v = -8.49$
21. $Z_i = 1\ \text{M}\Omega$, $Z_o = 730\ \Omega$, $A_v = -2.19$
23. $Z_i = 9.7\ \text{M}\Omega$, $Z_o = 1.96\ \text{k}\Omega$, $V_o = -214.4$ mV
25. $Z_i = 9.7\ \text{M}\Omega$, $Z_o = 1.82\ \text{k}\Omega$, $V_o = 198.8$ mV
27. $Z_i = 356.3\ \Omega$, $Z_o = 3.3\ \text{k}\Omega$, $V_o = 0.706$ mV
29. $Z_i = 275.5\ \Omega$, $Z_o = 2.2\ \text{k}\Omega$, $A_v = 5.79$
31. $Z_i = 10\ \text{M}\Omega$, $Z_o = 506.4\ \Omega$, $A_v = 0.745$
33. 11.73 mV
35. $Z_i = 10\ \text{M}\Omega$, $Z_o = 1.68\ \text{k}\Omega$, $A_v = -9.07$
37. $Z_i = 9\ \text{M}\Omega$, $Z_o = 242.1\ \Omega$, $A_v = 0.816$
39. $Z_i = 1.73\ \text{M}\Omega$, $Z_o = 2.15\ \text{k}\Omega$, $A_v = -4.77$
41. 203 mV
43. −3.51 mV
45. $R_S = 180\ \Omega$, $R_D = 2\ \text{k}\Omega$

Capítulo 9

1. **(a)** 3, 1.699, −0.151 **(b)** 6.908, 3.912, −0.347 **(c)** Los resultados difieren en 2.3
3. **(a)** Igual: 13.98 **(b)** Igual: −13.01 **(c)** Igual: 0.699
5. $G_{\text{dBm}} = 43.98$ dBm
7. $G_{\text{dB}} = 67.96$ dB
9. **(a)** $G_{\text{dB}} = 69.83$ dB **(b)** $G_v = 82.83$ dB **(c)** $R_i = 2\ \text{k}\Omega$ **(d)** $V_o = 1385.64$ V
11. **(a)** $|A_v| = 1/\sqrt{1 + (1950.43\ \text{Hz}/f)^2}$ **(b)** 100 Hz: $|A_v| = 0.051$
1 kHz: $|A_v| = 0.456$
2 kHz: $|A_v| = 0.716$
5 kHz: $|A_v| = 0.932$
10 kHz: $|A_v| = 0.982$
(c) $f_1 = 1950.43$ Hz
13. **(a)** 10 kHz **(b)** 1 kHz **(c)** 5 kHz **(d)** 100 kHz
15. **(a)** $r_e = 28.48\ \Omega$ **(b)** $A_{v_{\text{medio}}} = -72.91$ **(c)** $Z_i = 2.455\ \text{k}\Omega$ **(d)** $A_{v_s} = -54.68$ **(e)** $f_{L_S} = 103.4$ Hz, $f_{L_C} = 38.05$ Hz, $f_{L_E} = 235.79$ Hz **(f)** $f_1 \simeq f_{L_E}$

17. (a) $r_e = 30.23\ \Omega$ (b) $A_{v_{medio}} \simeq 0.983$ (c) $Z_i = 21.13\ k\Omega$ (d) $A_{v_s\ medio} \simeq 0.955$
(e) $f_{L_S} = 71.92$ Hz, $f_{L_C} = 193.16$ Hz (f) $f_1 \simeq f_{L_C}$: $f_1 \simeq 210$ Hz (PSpice)

19. (a) $V_{GS_Q} = -2.45$ V, $I_{D_Q} = 2.1$ mA (b) $g_{mo} = 2$ mS, $g_m = 1.18$ mS (c) $A_{v_{medio}} = -2$
(d) $Z_i = 1\ M\Omega$ (e) $A_{v_s} \simeq A_v = -2$ (f) $f_{L_G} = 1.59$ Hz, $f_{L_C} = 4.91$ Hz, $f_{L_S} = 32.04$ Hz (g) $f_1 \simeq 32$ Hz

21. (a) $V_{GS_Q} = -2.55$ V, $I_{D_Q} = 3.3$ mA (b) $g_{mo} = 3.33$ mS, $g_m = 1.91$ mS
(c) $A_{v_{medio}} = -4.39$ (d) $Z_i = 51.94\ k\Omega$ (e) $A_{v_{S\,medio}} = -4.27$
(f) $f_{L_G} = 2.98$ Hz, $f_{L_C} = 2.46$ Hz, $f_{L_S} = 41$ Hz (g) $f_1 \simeq f_{L_S} = 41$ Hz
Z_i considerablemente menor, pero aún bastante mayor que R_{sig} como para producir un efecto mínimo en A_{v_s}; Z_i reducido, sin embargo, puede elevar el nivel de f_{L_G}

23. (a) $f_{H_1} \simeq 293$ kHz, $f_{H_o} = 3.22$ MHz (b) $f_\beta = 8.03$ MHz, $f_T = 883.3$ MHz

25. (a) $f_{H_1} \simeq 584$ MHz, $f_{H_o} = 2.93$ MHz (b) $f_\beta = 5.01$ MHz, $f_T = 400.8$ MHz

27. (a) $g_{mo} = 3.33$ mS, $g_m = 1.91$ mS (b) $A_{v_{media}} = -4.39$, $A_{v_{S\,media}} = -4.27$
(c) $f_{H_i} = 1.84$ MHz, $f_{H_o} = 3.68$ MHz

29. $f_2' = 1.09$ MHz

31. (a) $v = 12.73 \times 10^{-3}\,[\text{sen}\,2\pi(100 \times 10^3)t + \frac{1}{3}\text{sen}\,2\pi(300 \times 10^3) + \frac{1}{5}\text{sen}\,2\pi(500 \times 10^3)t + \frac{1}{7}\text{sen}\,2\pi(700 \times 10^3)t + \frac{1}{9}\text{sen}\,2\pi(900 \times 10^3)t]$
(b) BW = 500 kHz (c) $f_{L_o} \simeq 3.53$ kHz

Capítulo 10

1. $V_o = -18.75$ V
3. $V_i = -40$ mV
5. $V_o = -9.3$ V
7. V_o varía de 5.5 V a 10.5 V
9. $V_o = -3.39$ V
11. $V_o = 0.5$ V
13. $V_2 = -2$ V, $V_3 = 4.2$ V
15. $V_o = 6.4$ V
17. $I_{IB}^{+} = 22$ nA, $I_{IB}^{-} = 18$ nA
19. $A_{CL} = 80$
21. V_o(compensación) = 105 mV
23. CMRR = 75.56 dB

Capítulo 11

1. $V_o = -175$ mV, rms
3. $V_o = 412$ mV
7. $V_o = -2.5$ V
11. $I_L = 6$ mA
13. $I_o = 0.5$ mA
15. $f_{OH} = 1.45$ kHz
17. $f_{OL} = 318.3$ Hz, $f_{OH} = 397.9$ Hz

Capítulo 12

1. $P_i = 10.4$ W, $P_o = 640$ mW
3. $P_o = 2.1$ W
5. R(efectiva) = 2.5 kΩ
7. $a = 44.7$
9. $\%\eta = 37\%$
13. (a) P_i máxima = 49.7 W (b) P_o máxima = 39.06 W (c) $\%\eta$ Máximo = 78.5%
17. (a) $P_i = 27$ W (b) $P_o = 8$ W (c) $\%\eta = 29.6\%$ (d) $P_{2Q} = 19$ W
19. $\%D_2 = 14.3\%$, $\%D_3 = 4.8\%$, $\%D_4 = 2.4\%$
21. $\%D_2 = 6.8\%$
23. $P_D = 25$ W
25. $P_D = 3$ W

Capítulo 13

9. $V_o = 13$ V
13. Periodo $= 204.8\ \mu$s
17. $f_o = 60$ kHz
19. $C = 133$ pF
21. $C_1 = 300$ pF

Capítulo 14

1. $A_f = -9.95$
3. $A_f = -14.3, R_{if} = 31.5\ \text{k}\Omega, R_{of} = 2.4\ \text{k}\Omega$
5. Sin realimentación: $A_v = -303.2, Z_i = 1.18\ \text{k}\Omega, Z_o = 4.7\ \text{k}\Omega$
Con realimentación: $A_{if} = -3.82, Z_{if} = 45.8\ \text{k}\Omega$
7. $f_o = 4.2$ kHz
9. $f_o = 1.05$ MHz
11. $f_o = 159.2$ kHz

Capítulo 15

1. Factor de rizo = 0.028
3. Voltaje de rizo = 24.2 V
5. $V_r = 1.2$ V
7. $V_r = 0.6$ V rms, $V_{cd} = 17$ V
9. $V_r = 0.12$ V rms
11. $V_m = 13.7$ V
13. $\%r = 7.2\%$
15. $\%r = 8.3\%, \%r' = 3.1\%$
17. $V_r = 0.325$ V rms
19. $V_o = 7.6$ V, $I_Z = 3.66$ mA
21. $V_o = 24.6$ V
25. $I_{cd} = 225$ mA
27. $V_o = 9.9$ V

Capítulo 16

3. $33.25\ \mu$A
5. 95°C
7. **(a)** $C_T = 41.85$ pF **(b)** $k \simeq 71 \times 10^{-12}$
9. Mayor, $T_r = 16.73 > 13$
11. $T_1 = 50$°C
13. $Q(-1\text{ V}) \cong 82, Q(-10\text{ V}) \cong 5000; Q(-10\text{ V})/Q(-1\text{ V}) = 60.98;$
$BW(Q = -1\text{ V}) = 121.95$ kHz, $BW(Q = -10\text{ V}) = 2000$ Hz
19. $I_T = 5$ mA, $V_T = 60$ mV; $I_T = 2.8$ mA, $V_T = 900$ mV
21. $f_p \simeq 2228$ Hz
23. **(a)** 3750 Å → 7500 Å **(b)** ≃ 8400 Å **(c)** BW = 4200 Å
25. **(a)** Silicio **(b)** Naranja
27. **(a)** ≃ 0.9 Ω/fc **(b)** ≃ 380 Ω/fc **(c)** ≃ 78 kΩ/fc Región de baja iluminación
29. $V_i = 21$ V
31. A medida que *fc* se incrementa, t_r y t_d se reducen exponencialmente
33. **(a)** $\phi \simeq 5$ mW **(b)** 2.27 lm
35. $\phi = 3.44$ mW
41. Niveles bajos
45. $R \simeq 20\ \text{k}\Omega$
47. R(termistor) = 90 Ω

Capítulo 17

5. **(a)** Sí **(b)** No **(c)** No **(d)** Sí, no
11. **(a)** ≃ 0.7 mW/cm^2 **(b)** 82.35%

17. **(a)** $R_{B_2} = 1.08\text{ k}\Omega$ **(b)** $R_{BB} = 3.08\text{ k}\Omega$ **(c)** $V_{R_B} = 13\text{ V}$ **(d)** $V_P = 13.7\text{ V}$
19. $I_B = 25\ \mu\text{A}, I_C = 1\text{ mA}$
21. **(a)** Para temperaturas decrecientes, 0.53%/°C **(b)** Sí
23. $I_C/I_F = 0.44$ Relativamente eficiente
25. **(a)** $I_C \geq 3\text{ mA}$ **(b)** $\Delta R : \Delta t \simeq 2.3 : 1$
27. $Z_p = 87\text{ k}\Omega, Z_V = 181.8\Omega$; un grado
29. **(a)** Sí, 8.18 V **(b)** $R < 2\text{ k}\Omega$ **(c)** $R = 1.82\text{ k}\Omega$

ÍNDICE